本公開(kāi)一般地涉及半導(dǎo)體集成電路及其制造技術(shù)領(lǐng)域，更具體地，涉及一種可以在阻變器件交叉陣列中通過(guò)電阻傳遞實(shí)現(xiàn)邏輯和算術(shù)運(yùn)算的方法及裝置。

背景技術(shù)：

現(xiàn)代計(jì)算機(jī)技術(shù)是基于馮諾依曼體系架構(gòu)和布爾代數(shù)邏輯。在馮諾依曼體系構(gòu)架中運(yùn)算部分和存儲(chǔ)部分是分離的，數(shù)據(jù)通過(guò)總線在運(yùn)算部分和存儲(chǔ)部分之間進(jìn)行交換。數(shù)據(jù)在總線上進(jìn)行交換會(huì)消耗能量和降低計(jì)算效率，隨著基于COMS技術(shù)的運(yùn)算部分和存儲(chǔ)部分的發(fā)展，數(shù)據(jù)在總線上的交換速度已經(jīng)成為制約體系計(jì)算效率提高的瓶頸，同時(shí)數(shù)據(jù)通過(guò)總線交換過(guò)程的能耗造成體系的能耗增加?，F(xiàn)代計(jì)算機(jī)中布爾代數(shù)邏輯運(yùn)算是依靠電平信號(hào)觸發(fā)和級(jí)聯(lián)，運(yùn)算部分中數(shù)據(jù)信號(hào)的傳遞一直需要保持觸發(fā)電平信號(hào)和輸入信號(hào)，造成較大的靜態(tài)功耗。此外，現(xiàn)代計(jì)算機(jī)中的運(yùn)算部分主要基于COMS電路，其邏輯功能由COMS單元的互聯(lián)和組合方式確定，因此無(wú)法輕易進(jìn)行功能重構(gòu)，這會(huì)造成運(yùn)算資源的閑置，無(wú)法最有效地利用運(yùn)算資源。

在當(dāng)前大數(shù)據(jù)和物聯(lián)網(wǎng)快速發(fā)展、移動(dòng)設(shè)備廣泛普及的時(shí)代背景下，傳統(tǒng)的計(jì)算設(shè)備在能耗、速度等方面已逐漸難以滿足人們的需求。為了突破現(xiàn)有計(jì)算體系架構(gòu)的限制，提出了仿真人腦結(jié)構(gòu)的神經(jīng)網(wǎng)絡(luò)計(jì)算體系和基于憶阻器的計(jì)算/存儲(chǔ)為一體的架構(gòu)。在神經(jīng)元網(wǎng)絡(luò)計(jì)算體系中已經(jīng)不遵守布爾代數(shù)邏輯，需要重新發(fā)展編程語(yǔ)言和相應(yīng)的操作系統(tǒng)?；趹涀杵鞯挠?jì)算體系仍然遵循布爾代數(shù)邏輯，但是在這種體系結(jié)構(gòu)中存在新的技術(shù)挑戰(zhàn)，無(wú)法實(shí)現(xiàn)邏輯信息的級(jí)聯(lián)。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)上述技術(shù)問(wèn)題，本發(fā)明提供了一種在阻變器件中進(jìn)行布爾代數(shù)邏輯運(yùn)算的方法，以及基于這種方法的邏輯級(jí)聯(lián)的運(yùn)算/存儲(chǔ)一體化的新型計(jì)算體系結(jié)構(gòu)及其操作方法。

本發(fā)明的目的是提供一種利用阻變器件(包括基于氧化物的阻變存儲(chǔ)器RRAM、基于金屬離子氧化還原的阻變存儲(chǔ)器CBRAM、相變存儲(chǔ)器PCM、磁阻存儲(chǔ)器MRAM等依靠電阻變化進(jìn)行信息存儲(chǔ)的元器件)通過(guò)電阻傳遞實(shí)現(xiàn)布爾代數(shù)邏輯運(yùn)算、數(shù)據(jù)存儲(chǔ)和傳遞的方法及相應(yīng)的體系結(jié)構(gòu)。阻變器件的電阻值可以在兩個(gè)不同的電阻值之間通過(guò)外加電壓進(jìn)行切換，稱之為編程(program)/擦除(erase)(或者SET/RESET)。編程電壓和擦除電壓極性相反，存儲(chǔ)的兩個(gè)電阻值的高低阻態(tài)有明顯的區(qū)別。在這種體系結(jié)構(gòu)中，電阻值高低不同的電阻態(tài)作為信息的輸入、輸出以及計(jì)算和存儲(chǔ)的變量，脈沖電壓信號(hào)觸發(fā)運(yùn)算，并且脈沖電壓信號(hào)的信號(hào)序列形式?jīng)Q定運(yùn)算的類型。

根據(jù)本發(fā)明的一個(gè)方面，提出了一種阻變運(yùn)算存儲(chǔ)設(shè)備，包括：

沿第一方向延伸的多條字線；

沿與第一方向交叉的第二方向延伸的多條位線；

分別設(shè)置于各位線和各字線的交叉點(diǎn)處且與相應(yīng)位線和相應(yīng)字線連接的多個(gè)阻變運(yùn)算存儲(chǔ)子單元，每一個(gè)阻變運(yùn)算存儲(chǔ)子單元在高阻態(tài)和低阻態(tài)之間可切換并因此存儲(chǔ)相應(yīng)的數(shù)據(jù)；

連接到每一條位線的位線基準(zhǔn)單元，位線基準(zhǔn)單元的第一端連接到位線，而位線基準(zhǔn)單元的另一端通過(guò)第一輸入模塊來(lái)選通不同的觸發(fā)電平信號(hào)，每條位線的另外一端通過(guò)阻變運(yùn)算存儲(chǔ)子單元與每一條字線相連，并且每條位線的另外一端通過(guò)選擇開(kāi)關(guān)和輸出模塊相連接，

連接到每一條字線的字線基準(zhǔn)單元相連，字線基準(zhǔn)單元的第一端連接到字線，而字線基準(zhǔn)單元的另一端通過(guò)第二輸入模塊來(lái)選通不同的觸發(fā)電平信號(hào)，每條字線的另外一端通過(guò)阻變運(yùn)算存儲(chǔ)子單元與每一條位線相連，并且每條字線的另外一端通過(guò)選擇開(kāi)關(guān)和輸出模塊相連接；以及控制器，將進(jìn)行運(yùn)算的觸發(fā)電壓信號(hào)與輸入模塊相連；通過(guò)電阻值高低不同的電阻態(tài)來(lái)表示輸入變量，控制同一行或同一列的所述阻變運(yùn)算存儲(chǔ)子單元協(xié)同進(jìn)行邏輯算術(shù)運(yùn)算，控制輸出模塊用于與計(jì)算中其他設(shè)備進(jìn)行數(shù)據(jù)交換，并且讀取存儲(chǔ)陣列的高低不同的電阻值來(lái)進(jìn)行邏輯變量輸出。

優(yōu)選地，所述阻變運(yùn)算存儲(chǔ)子單元包括基于氧化物的阻變存儲(chǔ)器RRAM、基于金屬離子氧化還原的阻變存儲(chǔ)器CBRAM、相變存儲(chǔ)器PCM、磁阻存儲(chǔ)器MRAM的至少一個(gè)，所述阻變運(yùn)算存儲(chǔ)子單元依賴于電阻變化進(jìn)行信息存儲(chǔ)和運(yùn)算。

優(yōu)選地，所述阻變運(yùn)算存儲(chǔ)子單元是單獨(dú)的阻變器件或者是阻變器件和雙向選擇器件串聯(lián)的結(jié)構(gòu)。

優(yōu)選地，所述基準(zhǔn)單元的阻值是在阻變運(yùn)算存儲(chǔ)子單元的高阻態(tài)阻值和低阻態(tài)阻值之間。

優(yōu)選地，對(duì)于連接到同一位線的阻變運(yùn)算存儲(chǔ)子單元中存儲(chǔ)的數(shù)據(jù)“A”和“B”，當(dāng)在與基準(zhǔn)單元相連的第一輸入單元的端口上施加的觸發(fā)電壓V_CC,在阻變運(yùn)算輸入存儲(chǔ)子單元A的端口上施加觸發(fā)電壓V_CC/2，并且在存儲(chǔ)輸出變量的運(yùn)算存儲(chǔ)輸出子單元B的端口上施加觸發(fā)電壓0，則在觸發(fā)電平觸發(fā)后的阻變運(yùn)算存儲(chǔ)輸出子單元上的邏輯值實(shí)現(xiàn)了“蘊(yùn)含”邏輯運(yùn)算：當(dāng)B＝0的時(shí)候，實(shí)現(xiàn)“非”的邏輯運(yùn)算。

優(yōu)選地，對(duì)于連接到同一位線的阻變運(yùn)算存儲(chǔ)子單元和輔助阻變運(yùn)算存儲(chǔ)子單元中存儲(chǔ)的數(shù)據(jù)“A”和“B”，當(dāng)在與基準(zhǔn)單元相連的第一輸入單元的端口上施加的觸發(fā)電壓V_CC,在所述阻變運(yùn)算存儲(chǔ)輸入子單元A的端口上施加觸發(fā)電壓0，并且在所述輔助阻變運(yùn)算存儲(chǔ)子單元的端口上施加觸發(fā)電壓VCC，則在觸發(fā)電平觸發(fā)后的輔助阻變運(yùn)算存儲(chǔ)子單元上的邏輯值實(shí)現(xiàn)了邏輯“或”運(yùn)算：B'＝A+B。當(dāng)B＝0的時(shí)候，實(shí)現(xiàn)了“傳輸”邏輯。

優(yōu)選地，對(duì)于連接到同一位線的阻變運(yùn)算存儲(chǔ)子單元和輔助阻變運(yùn)算存儲(chǔ)子單元中存儲(chǔ)的數(shù)據(jù)“A”和“B”，當(dāng)在與基準(zhǔn)單元相連的第一輸入單元的端口上施加的觸發(fā)電壓V_CC,在所述阻變運(yùn)算存儲(chǔ)輸入子單元A的端口上施加觸發(fā)電壓V_CC/2，并且在所述阻變運(yùn)算存儲(chǔ)輸出子單元B的端口上施加觸發(fā)電壓0，則在觸發(fā)電平觸發(fā)后的原來(lái)存儲(chǔ)數(shù)據(jù)“B”的阻變運(yùn)算存儲(chǔ)子單元上的邏輯值實(shí)現(xiàn)了邏輯“蘊(yùn)含”運(yùn)算：當(dāng)B＝0的時(shí)候，實(shí)現(xiàn)“非”的邏輯。

優(yōu)選地，對(duì)于連接到同一位線的阻變運(yùn)算存儲(chǔ)子單元中存儲(chǔ)的數(shù)據(jù)“A”和“B”，當(dāng)在與基準(zhǔn)單元相連的第一輸入單元的端口上施加的觸發(fā)電壓V_CC/2,在阻變運(yùn)算存儲(chǔ)輸入子單元A的端口上施加觸發(fā)電壓V_CC，并且在阻變運(yùn)算存儲(chǔ)輸出子單元B的端口上施加觸發(fā)電壓0，則在觸發(fā)電平觸發(fā)后的阻變運(yùn)算輸出存儲(chǔ)子單元B上的邏輯值實(shí)現(xiàn)了邏輯“或”運(yùn)算：B'＝A+B。當(dāng)B＝0的時(shí)候，實(shí)現(xiàn)了“傳輸”邏輯。

還可以對(duì)對(duì)上述邏輯和算術(shù)運(yùn)算進(jìn)行邏輯級(jí)聯(lián)或邏輯重構(gòu)。

這種體系結(jié)構(gòu)中，電阻值高低不同的電阻態(tài)作為信息的輸入、輸出以及計(jì)算和存儲(chǔ)的變量，脈沖電壓信號(hào)觸發(fā)運(yùn)算，并且脈沖電壓信號(hào)的信號(hào)序列形式?jīng)Q定運(yùn)算的類型。阻變器件是非揮發(fā)型存儲(chǔ)器，因此邏輯運(yùn)算結(jié)果不需要觸發(fā)電平維持，大大降低了運(yùn)算的功耗。可以通過(guò)觸發(fā)電平的控制實(shí)現(xiàn)同一組阻變器件完成不同的邏輯、算術(shù)運(yùn)算任務(wù)，即實(shí)現(xiàn)邏輯功能重構(gòu)，可以極大地提高硬件單元的利用效率。

附圖說(shuō)明

通過(guò)以下參照附圖對(duì)本公開(kāi)實(shí)施例的描述，本公開(kāi)的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中：

圖1示出了由兩個(gè)共位線阻變器件構(gòu)成的基本邏輯單元；

圖2示出了由阻變器件組成的交叉陣列運(yùn)算存儲(chǔ)模塊示意圖；

圖3示出了基于阻變器件電阻運(yùn)算的系統(tǒng)示意圖；

圖4示出了由兩個(gè)共字線阻變器件構(gòu)成的基本邏輯單元；

圖5示出了在進(jìn)行“AB+C”運(yùn)算邏輯時(shí)調(diào)用的電路示意圖；以及

圖6示出了邏輯重構(gòu)功能的示意圖和相應(yīng)的觸發(fā)電平時(shí)序圖。

具體實(shí)施方式

以下，將參照附圖來(lái)描述本公開(kāi)的實(shí)施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開(kāi)的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開(kāi)的概念。

在附圖中示出了根據(jù)本公開(kāi)實(shí)施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種元件的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對(duì)位置的元件。

在本公開(kāi)的上下文中，當(dāng)將一層/元件稱作位于另一層/元件“上”時(shí)，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當(dāng)調(diào)轉(zhuǎn)朝向時(shí)，該層/元件可以位于該另一層/元件“下”。

本發(fā)明的目的是提供一種利用阻變器件(包括基于氧化物的阻變存儲(chǔ)器RRAM,基于金屬離子氧化還原的阻變存儲(chǔ)器CBRAM、相變存儲(chǔ)器PCM、磁阻存儲(chǔ)器MRAM等依靠電阻變化進(jìn)行信息存儲(chǔ)的元器件)通過(guò)電阻傳遞實(shí)現(xiàn)布爾代數(shù)邏輯運(yùn)算、數(shù)據(jù)存儲(chǔ)和傳遞的方法及相應(yīng)的體系結(jié)構(gòu)。阻變器件的電阻值可以在兩個(gè)不同的電阻值之間通過(guò)外加電壓進(jìn)行切換，稱之為編程(program)/擦除(erase)(或者置位(SET)/復(fù)位)RESET)編程電壓和擦除的電壓極性相反，存儲(chǔ)的兩個(gè)電阻值的高低阻態(tài)有明顯的區(qū)別。在這種體系結(jié)構(gòu)中，電阻值高低不同的電阻態(tài)作為信息的輸入、輸出以及計(jì)算和存儲(chǔ)的變量，脈沖電壓信號(hào)觸發(fā)運(yùn)算以及其信號(hào)序列形式?jīng)Q定運(yùn)算的類型。

附圖1所示的由兩個(gè)阻變器件構(gòu)成的邏輯運(yùn)算單元，當(dāng)在端口0、1和2上施加適合的觸發(fā)電平，阻變器件A、B上的以電阻形式存儲(chǔ)的數(shù)據(jù)信息值會(huì)進(jìn)行邏輯運(yùn)算，運(yùn)算后的結(jié)果以電阻值的形式存儲(chǔ)在阻變器件A或B上。這里，阻變器件A和B上的電阻值可以作為邏輯輸入變量參與到運(yùn)算中，并且參與運(yùn)算的電阻值和運(yùn)算后的作為輸出邏輯變量的電阻邏輯值都是存儲(chǔ)在參與運(yùn)算的阻變器件中，無(wú)須進(jìn)行在運(yùn)算單元和存儲(chǔ)單元之間進(jìn)行信息數(shù)據(jù)傳遞，實(shí)現(xiàn)了使用同一單元實(shí)現(xiàn)數(shù)據(jù)運(yùn)算和存儲(chǔ)。阻變器件是非揮發(fā)型存儲(chǔ)器，因此邏輯運(yùn)算結(jié)果不需要觸發(fā)電平維持，大大降低了運(yùn)算的功耗。參與電阻邏輯運(yùn)算單元不局限2個(gè)，可以通過(guò)觸發(fā)電平的控制使多個(gè)電阻型存儲(chǔ)的電阻值參與運(yùn)算，運(yùn)算后的電阻邏輯值存儲(chǔ)在參與邏輯運(yùn)算的阻變器件之一上，存儲(chǔ)運(yùn)算后電阻值的單元可以通過(guò)觸發(fā)電平進(jìn)行控制選擇。存儲(chǔ)第一次電阻運(yùn)算結(jié)果的存儲(chǔ)器可以通過(guò)觸發(fā)電平的控制參與之后運(yùn)算周期內(nèi)的電阻邏輯運(yùn)算從而實(shí)現(xiàn)邏輯運(yùn)算的級(jí)聯(lián)。進(jìn)行運(yùn)算的邏輯、算術(shù)類型(與，或，非，加，減等)通過(guò)觸發(fā)電平的類型進(jìn)行選擇，這表明同一個(gè)電阻型存儲(chǔ)單元可以參與不同的邏輯和算術(shù)運(yùn)算，可以通過(guò)觸發(fā)電平的控制實(shí)現(xiàn)同一組阻變器件完成不同的邏輯、算術(shù)運(yùn)算任務(wù)，即實(shí)現(xiàn)邏輯功能重構(gòu)，這樣可以極大利用硬件單元。

基于電阻運(yùn)算和傳遞的原理，阻變器件可以制備如附圖2所示的交叉陣列。在交叉陣列中包含多條互相平行的多條位線、相互平行的多條字線以及位于字線和位線之間的阻變運(yùn)算存儲(chǔ)子單元；阻變運(yùn)算存儲(chǔ)子單元可以是單個(gè)阻變器件也可以是一個(gè)阻變器件和雙向選擇器件串聯(lián)的結(jié)構(gòu)。字線和位線相互垂直，在交叉陣列同一行和同一列的阻變運(yùn)算存儲(chǔ)子單元可以直接構(gòu)成運(yùn)算單元，不同行不同列的子單元可以間接構(gòu)成運(yùn)算單元。每條位線的一端和具有固定電阻的基準(zhǔn)單元R_C相連，固定電阻R_C的另外一端通過(guò)輸入模塊選通不同的觸發(fā)電平信號(hào)。R_C的取值介于阻變器件存儲(chǔ)的高阻值和低阻值之間，比如其為兩者的幾何平均值。每條位線的另外一端通過(guò)選擇開(kāi)關(guān)和輸入輸出模塊相連接；每條字線的一端和固定電阻R_C相連，固定電阻R_C的另外一端通過(guò)輸入模塊選通不同的觸發(fā)電平信號(hào)，每條字線的另外一端通過(guò)選擇開(kāi)關(guān)和輸入輸出模塊相連。輸出模塊主要是讀取存儲(chǔ)陣列的電阻值轉(zhuǎn)變成為電壓信號(hào)方便計(jì)算系統(tǒng)中的其他輸出。

阻變運(yùn)算存儲(chǔ)交叉陣列和輸入模塊、輸出模塊構(gòu)成一個(gè)集信息數(shù)據(jù)運(yùn)算和存儲(chǔ)一體的模塊，模塊和模塊之間通過(guò)寄存器進(jìn)行數(shù)據(jù)交換。如附圖3所示；模塊的輸入和輸出分別和輸入輸出總線相連，地址總線上的數(shù)據(jù)和模塊中的輸入單元相連。運(yùn)算控制發(fā)出進(jìn)行運(yùn)算的觸發(fā)電壓信號(hào)和模塊中的輸入模塊相連；運(yùn)算控制發(fā)出的控制信號(hào)和系統(tǒng)的每一個(gè)模塊相連協(xié)調(diào)輸入輸出及運(yùn)算。

具體地，如圖1所示，當(dāng)在端口0上施加的觸發(fā)電壓0V,在端口1上施加觸發(fā)電壓V_CC/2，端口2上施加觸發(fā)電壓V_CC，如果運(yùn)算前，阻變器件A、B中都是存儲(chǔ)低阻態(tài)R_on，則在觸發(fā)電壓施加過(guò)程中，加載在阻變器件A、B兩端的電壓為-V_cc/4和V_cc/4左右(端口3上電壓為大的時(shí)候?yàn)樨?fù))，無(wú)法改變阻變器件A、B中的電阻值；如果運(yùn)算前的電阻型A、B中存儲(chǔ)的為R_on和高阻態(tài)R_off，在觸發(fā)電平施加過(guò)程中加載在阻變器件A、B兩端的電壓為0和V_cc/2左右，阻變器件A,B中的電阻值不會(huì)發(fā)生改變；如果運(yùn)算前存儲(chǔ)在A、B單元中的電阻為R_off和R_on，在觸發(fā)電平施加過(guò)程中加載在阻變器件A,B兩端的電壓為-V_cc/2和0左右，阻變器件A,B中的電阻值不會(huì)發(fā)生改變；如果運(yùn)算前存儲(chǔ)在A、B單元中的電阻為R_off和R_off，在觸發(fā)電平施加過(guò)程中加載在A,B單元兩端的電壓為V_cc/2和V_cc左右，電阻型存儲(chǔ)B上的電阻值會(huì)發(fā)生翻轉(zhuǎn)置為低阻態(tài)。如果R_off表示為0，R_on表示為1；則在觸發(fā)電平觸發(fā)后單元B上的邏輯值可以用下式來(lái)描述：

$B^{\′}=\stackrel{\‾}{A}+B---\left(1\right)$

B’表示運(yùn)算后的B中存儲(chǔ)的邏輯值，實(shí)現(xiàn)了“蘊(yùn)含”邏輯運(yùn)算。

如果施加的觸發(fā)電平為端口0置0，端口1置-V_cc/2，端口2置V_cc/2。如果運(yùn)算前，阻變器件A、B中都是存儲(chǔ)低阻態(tài)R_on，則在觸發(fā)電壓施加過(guò)程中，加載在阻變器件A、B兩端的電壓為-V_cc/2和V_cc/2左右，無(wú)法改變阻變器件A、B中的電阻值；如果運(yùn)算前的阻變器件A、B中存儲(chǔ)的為R_on和高阻態(tài)R_off，在觸發(fā)電平施加過(guò)程中加載在阻變器件A、B兩端的電壓為0和V_cc左右，阻變器件A中存儲(chǔ)的電阻值不會(huì)發(fā)生改變，B中的電阻值會(huì)被從高阻態(tài)置入低阻態(tài)；如果運(yùn)算前存儲(chǔ)在A、B單元中的電阻為R_off和R_on，在觸發(fā)電平施加過(guò)程中加載在阻變器件A、B兩端的電壓為-V_cc和0左右，阻變器件A、B中的電阻值不會(huì)發(fā)生改變；如果運(yùn)算前存儲(chǔ)在A、B單元中的電阻為R_off和R_off，在觸發(fā)電平施加過(guò)程中加載在A、B單元兩端的電壓為-V_cc/2和V_cc/2左右，阻變器件A,B中的電阻值不會(huì)發(fā)生改變。在觸發(fā)電平觸發(fā)后單元B上的邏輯值可以用下式來(lái)描述：

B'＝A+B (2)，

實(shí)現(xiàn)了“或”的邏輯操作。

對(duì)于(1)式來(lái)說(shuō)，當(dāng)B＝0的時(shí)候，實(shí)現(xiàn)“非”的邏輯；對(duì)于(2)式來(lái)說(shuō)，當(dāng)B＝0的時(shí)候，實(shí)現(xiàn)了“傳輸”邏輯。對(duì)于任何復(fù)雜的邏輯運(yùn)算或者算術(shù)運(yùn)算都可以使用這些基本邏輯單元組合在附圖2同一行中實(shí)現(xiàn)。

對(duì)于圖2中同一列不同行的阻變器件進(jìn)行邏輯操作過(guò)程可以用圖4來(lái)說(shuō)明。圖4示出了由兩個(gè)共字線阻變器件構(gòu)成的基本邏輯單元。在圖4中，在端口0上施加觸發(fā)電平V_cc，端口1上施加電平觸發(fā)電平V_cc/2，端口2施加觸發(fā)電平信號(hào)0；如果運(yùn)算前，阻變器件A、B中都是存儲(chǔ)低阻態(tài)R_on，則在觸發(fā)電壓施加過(guò)程中，加載在阻變器件A、B兩端的電壓為-V_cc/4和V_cc/4左右(端口3上電勢(shì)大，為正)，無(wú)法改變阻變器件A、B中的電阻值；如果運(yùn)算前的電阻型A、B中存儲(chǔ)的為R_on和高阻態(tài)R_off，在觸發(fā)電平施加過(guò)程中加載在阻變器件A、B兩端的電壓為0和V_cc/2左右，阻變器件A、B中存儲(chǔ)的電阻值不會(huì)發(fā)生改變；如果運(yùn)算前存儲(chǔ)在A、B單元中的電阻為R_off和R_on，在觸發(fā)電平施加過(guò)程中加載在阻變器件A、B兩端的電壓為-V_cc/2和0左右，阻變器件A、B中的電阻值不會(huì)發(fā)生改變；如果運(yùn)算前存儲(chǔ)在A、B單元中的電阻為R_off和R_off，在觸發(fā)電平施加過(guò)程中加載在A、B單元兩端的電壓為V_cc/2和V_cc左右，阻變器件A中的電阻值不會(huì)發(fā)生改變,B中存儲(chǔ)的電阻會(huì)被置為低阻態(tài)；則在觸發(fā)電平觸發(fā)后單元B上的邏輯值可以用下式來(lái)描述：

$B^{\′}=\stackrel{\‾}{A}+B---\left(3\right),$

實(shí)現(xiàn)了“蘊(yùn)含”邏輯操作。

對(duì)于圖4中的結(jié)構(gòu)，當(dāng)在端口0上施加觸發(fā)電平V_cc/2，端口1上施加電平觸發(fā)電平V_cc，端口2施加觸發(fā)電平信號(hào)0。如果運(yùn)算前，阻變器件A、B中都是存儲(chǔ)R_on，則在觸發(fā)電壓施加過(guò)程中，加載在阻變器件A、B兩端的電壓為-V_cc/2和V_cc/2左右(端口3上電勢(shì)大，為正)，無(wú)法改變阻變器件A、B中的電阻值；如果運(yùn)算前的電阻型A,B中存儲(chǔ)的為R_on和R_off，在觸發(fā)電平施加過(guò)程中加載在阻變器件A、B兩端的電壓為0和V_cc左右，阻變器件A中存儲(chǔ)的電阻值不會(huì)發(fā)生改變，存儲(chǔ)在B中電阻值會(huì)被置為R_on；如果運(yùn)算前存儲(chǔ)在A,B單元中的電阻為R_off和R_on，在觸發(fā)電平施加過(guò)程中加載在阻變器件A、B兩端的電壓為-V_cc和0左右，阻變器件A、B中的電阻值不會(huì)發(fā)生改變；如果運(yùn)算前存儲(chǔ)在A、B單元中的電阻為R_off和R_off，在觸發(fā)電平施加過(guò)程中加載在A、B單元兩端的電壓為-V_cc/2和V_cc/2左右，阻變器件A,B中的電阻值不會(huì)發(fā)生改變；則在觸發(fā)電平觸發(fā)后單元B上的邏輯值可以用下式來(lái)描述：

B'＝A+B (4)

實(shí)現(xiàn)了“或”邏輯操作。對(duì)于圖2中同一列(連接到同一位線)的阻變器件可以同通過(guò)組合(3)(4)式的邏輯實(shí)現(xiàn)了復(fù)雜的邏輯、算術(shù)運(yùn)算。

邏輯級(jí)聯(lián)示例：D＝AB+C

參與此復(fù)雜邏輯運(yùn)算的阻變器件一共有5個(gè)：三個(gè)輸入A,B,C；一個(gè)輸出D以及一個(gè)輔助單元Assist如附圖5所示。運(yùn)算之前把Assist和輸出單元置為R_off(0),在第一個(gè)運(yùn)算周期中，端口2上施加的觸發(fā)電平信號(hào)為V_cc/2，端口4上施加的觸發(fā)電平信號(hào)為V_cc,端口0置零，其他端口為懸浮，所以在第一個(gè)子運(yùn)算周期后Assist中的邏輯值為第二運(yùn)算周期中端口1上施加的觸發(fā)電平為V_cc/2，端口4上施加的觸發(fā)電平信號(hào)為V_cc，端口0置零，其他端口為懸浮，第二個(gè)子運(yùn)算周期后Assist中的邏輯值為第三個(gè)運(yùn)算周期當(dāng)中端口4的觸發(fā)電平為V_cc/2，端口5上觸發(fā)電平為V_cc，端口0上置為0，其他端口懸??；運(yùn)算后D上的邏輯值為AB；第四子運(yùn)算周期當(dāng)中端口5的觸發(fā)電平為V_cc，端口0上置為V_cc/2，端口3上置觸發(fā)電平0，其他端口懸浮，運(yùn)算后D中的邏輯值為AB+C，運(yùn)算任務(wù)完成。

邏輯重構(gòu)示例：

如附圖6所示，在第一運(yùn)算周期中使用A、B，C三個(gè)阻變器件完成了邏輯運(yùn)算C＝AB并將邏輯運(yùn)算的結(jié)果存儲(chǔ)在C當(dāng)中，在之后的運(yùn)算當(dāng)中如果用戶需要再輸入兩個(gè)邏輯值并做與非的邏輯操作，只需要在運(yùn)算之前把A,B,C當(dāng)中的邏輯值首先置為0，然后寫(xiě)入用戶指定的邏輯值于A,B單元中；再在下一個(gè)運(yùn)算單元中對(duì)A,B,C三個(gè)單元施加適合的觸發(fā)電平即可完成的邏輯運(yùn)算并將結(jié)果存儲(chǔ)在C單元中。

在根據(jù)本發(fā)明的上述阻變運(yùn)算存儲(chǔ)設(shè)備中，采用電阻值作為邏輯門的輸入輸出物理變量。采用電阻值作為邏輯門的輸入輸出物理變量，電阻值高低不同的電阻態(tài)作為信息的輸入、輸出以及計(jì)算和存儲(chǔ)的變量，脈沖電壓信號(hào)觸發(fā)運(yùn)算，并且脈沖電壓信號(hào)的信號(hào)序列形式?jīng)Q定運(yùn)算的類型。阻變器件是非揮發(fā)型存儲(chǔ)器，因此邏輯運(yùn)算結(jié)果不需要觸發(fā)電平維持，大大降低了運(yùn)算的功耗?？梢酝ㄟ^(guò)觸發(fā)電平的控制實(shí)現(xiàn)同一組阻變器件完成不同的邏輯、算術(shù)運(yùn)算任務(wù)，即實(shí)現(xiàn)邏輯功能重構(gòu)，可以極大地提高硬件單元的利用效率。

盡管已經(jīng)參考本發(fā)明的典型實(shí)施例，具體示出和描述了本發(fā)明，但本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行形式和細(xì)節(jié)上的多種改變。