非易失性存儲器及非易失性存儲器的操作方法【專利摘要】提供一種非易失性存儲器的操作方法，所述操作方法包括：將每個單元串中鄰近基底的至少一個第一存儲單元的閾值電壓調(diào)整為高于擦除狀態(tài)的閾值電壓分布；以及讀取每個單元串中位于所述至少一個第一存儲單元上方的第二存儲單元，其中，每個單元串中的所述至少一個第一存儲單元是偽存儲單元?！緦＠f明】非易失性存儲器及非易失性存儲器的操作方法[0001]相關(guān)申請的交叉引用[0002]本申請要求于2013年2月27日向韓國知識產(chǎn)權(quán)局提交的韓國專利申請第10-2013-0021434號的優(yōu)先權(quán)，通過引用將其全部內(nèi)容合并于此。【
技術(shù)領(lǐng)域：
】[0003]本公開涉及半導體存儲器，并且更具體地，涉及非易失性存儲器和所述非易失性存儲器的操作方法?！?br>背景技術(shù)：
】[0004]半導體存儲器件是使用諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)、磷化銦(InP)等等的半導體制造的存儲器件。半導體存儲器件分成易失性存儲器件和非易失性存儲器件。[0005]易失性存儲器件在斷電時會丟失存儲的內(nèi)容。易失性存儲器件包括靜態(tài)RAM(SRAM)、動態(tài)RAM(DRAM)、同步DRAM(SDRAM)等等。非易失性存儲器件即使在斷電時也可以保持存儲的內(nèi)容。非易失性存儲器件包括只讀存儲器(ROM)、可編程ROM(PR0M)、電可編程ROM(EPR0M)、電可擦除可編程ROM(EEPR0M)、快閃存儲器件、相變RAM(phase-changeRAM，PRAM)、磁性RAM(magneticRAM，MRAM)、電阻式RAM(resistiveRAM，RRAM)、鐵電RAM(ferroelectricRAM，F(xiàn)RAM)等等?？扉W存儲器件可以分成NOR(或非)型和NAND(與非)型。[0006]近年來，已經(jīng)研究了三維半導體存儲器件以提高半導體存儲器件的集成度。三維半導體存儲器件的結(jié)構(gòu)特性與二維半導體存儲器的結(jié)構(gòu)特性不同。因此，由于三維半導體存儲器件和二維半導體存儲器之間的結(jié)構(gòu)差別，而使用了用于驅(qū)動三維半導體存儲器件的各種不同的驅(qū)動方法。使用不同的驅(qū)動方法可以幫助克服用于三維半導體存儲器件的不同架構(gòu)所呈現(xiàn)的某些障礙?！?br/>發(fā)明內(nèi)容】[0007]在一個實施例中，提供一種操作方法以用于非易失性存儲器，所述非易失性存儲器包括多個單元串，所述單元串中的每一個包括在與基底垂直的方向上堆疊的多個存儲單元、設(shè)置在所述存儲單元和所述基底之間的地選擇晶體管以及設(shè)置在所述存儲單元和位線之間的串選擇晶體管。所述操作方法包括:將每個單元串中鄰近基底的至少一個第一存儲單元的閾值電壓調(diào)整為高于擦除狀態(tài)的閾值電壓分布；以及讀取每個單元串中位于所述至少一個第一存儲單元上方的第二存儲單元。每個單元串中的所述至少一個第一存儲單元是偽單元。[0008]在示例性實施例中，每個單元串中的所述至少一個第一存儲單元是所堆疊的存儲單元當中最接近所述基底的存儲單元。[0009]在示例性實施例中，所述多個單元串以行和列排列在所述基底上，一行單元串中的串選擇晶體管共同連接到串選擇線，兩行或更多行的單元串中的地選擇晶體管共同連接到地選擇線，并且多個單元串的位于距所述基底相同高度的存儲單元共同連接到字線。[0010]在示例性實施例中，所述讀取每個單元串中位于所述至少一個第一存儲單元上方的第二存儲單元包括:將導通電壓施加到連接到所述多個單元串的串選擇線當中的被選串選擇線；將截止電壓施加到所述串選擇線中的未選串選擇線；將所述導通電壓施加到連接到多個單元串的地選擇線；將所述導通電壓施加到連接到多個單元串的字線中的未選字線；將讀取電壓施加到所述字線中的被選字線；以及將地電壓施加到被選串選擇線、所述字線以及所述地選擇線。[0011]在示例性實施例中，當所述地電壓被施加到所述字線時，多個單元串中的第一存儲單元在連接到所述多個單元串中的第一存儲單元的第一字線的電壓到達所述地電壓的電平之前被截止。[0012]在示例性實施例中，所述字線當中連接到所述多個單元串中的第一存儲單元的第一字線在所述地電壓被施加到連接到所述多個單元串中的第二存儲單元的第二字線之前被供應以所述地電壓。[0013]在示例性實施例中，所述地電壓同時被供應到所述地選擇線和所述第一字線。[0014]在示例性實施例中，讀取每個單元串中位于所述至少一個第一存儲單元上方的第二存儲單元包括:將導通電壓施加到連接到多個單元串的串選擇線中的被選串選擇線；將截止電壓施加到所述串選擇線中的未選串選擇線；將所述導通電壓施加到連接到多個單元串的地選擇線；將所述導通電壓施加到連接到多個單元串的字線中的未選字線；將讀取電壓施加到所述字線中的被選字線；以及將地電壓施加到被選串選擇線以及所述地選擇線，將負電壓施加到所述字線當中連接到所述多個單元串的第一存儲單元的第一字線，并且將所述地電壓施加到連接到所述多個單元串的第二存儲單元的第二字線。[0015]在示例性實施例中，所述負電壓在所述地電壓被施加到所述第二字線之前被施加到第一字線。[0016]在示例性實施例中，讀取每個單元串中位于所述至少一個第一存儲單元上方的第二存儲單元包括:將導通電壓施加到連接到多個單元串的串選擇線中的被選串選擇線；將截止電壓施加到所述串選擇線中的未選串選擇線；將所述導通電壓施加到連接到所述多個單元串的地選擇線；將所述導通電壓施加到連接到多個單元串的字線中的未選字線；將讀取電壓施加到所述字線中的被選字線，所述被選字線連接到第二存儲單元；以及將地電壓施加到被選串選擇線，將負電壓施加到地選擇線和所述字線當中連接到多個單元串的第一存儲單元的第一字線，并且將所述地電壓施加到連接到多個單元串的第二存儲單元的第二字線。[0017]在示例性實施例中，讀取每個單元串中位于所述至少一個第一存儲單元上方的第二存儲單元包括:將導通電壓施加到連接到多個單元串的串選擇線中的一條被選串選擇線；將截止電壓施加到所述串選擇線中的未選串選擇線；將所述導通電壓施加到連接到多個單元串的地選擇線；將所述導通電壓施加到連接到多個單元串中的未選字線；將讀取電壓施加到所述字線中的被選字線；以及將地電壓施加到被選串選擇線和所述字線并且將負電壓施加到所述地選擇線。[0018]在示例性實施例中，所述操作方法還包括:檢查多個單元串中的第一存儲單元的閾值電壓；以及如果所述多個單元串中的第一存儲單元的閾值電壓被確定為已經(jīng)減小，則將所述多個單元串中的第一存儲單元的閾值電壓重新調(diào)整為高于與擦除狀態(tài)相對應的閾值電壓分布中的閾值電壓。[0019]在示例性實施例中，所述檢查和所述重新調(diào)整是根據(jù)執(zhí)行的讀取、寫入或者擦除操作的數(shù)量而周期性地執(zhí)行的。[0020]在一個實施例中，公開了一種控制器。所述控制器是用于非易失性存儲器的，所述非易失性存儲器包括:包括多個單元串的存儲單元陣列，所述單元串中的每一個包括在與基底垂直的方向上堆疊的多個存儲單元、設(shè)置在所述存儲單元和所述基底之間的地選擇晶體管以及設(shè)置在所述存儲單元和位線之間的串選擇晶體管；地址譯碼器，其通過字線連接到多個單元串中的存儲單元，通過串選擇線連接到多個單元串的串選擇晶體管，以及通過地選擇線連接到多個單元串的地選擇晶體管；以及讀/寫電路，其通過位線連接到多個單元串的串選擇晶體管。所述控制器包括處理單元、存儲器和主機接口。所述控制器被配置成:控制包括將讀取電壓施加到所述字線中的被選字線在內(nèi)的讀取操作；當所述讀取操作結(jié)束時，使得地電壓被施加到所述串選擇線、所述字線中的第一字線、所述字線中的被選字線，所述字線中的剩余字線以及所述地選擇線；以及使得每個單元串中的存儲單元當中的包括與所述基底最接近的偽存儲單元在內(nèi)的至少一個第一存儲單元保持高于與擦除狀態(tài)相對應的閾值電壓分布的閾值電壓。[0021]在示例性實施例中，所述控制器還被配置成使得所述地電壓被施加到所述第一字線和所述地選擇線中的至少一個；以及隨后使得被選字線從所述讀取電壓躍變到所述地電壓。[0022]在一個實施例中，公開了一種非易失性存儲器的操作方法。所述存儲器包括多個單元串，所述單元串中的每一個包括在與基底垂直的方向上堆疊的多個存儲單元并且包括與所述基底最接近的存儲單元以及離所述基底最遠的存儲單元、設(shè)置在所述存儲單元和所述基底之間的地選擇晶體管以及設(shè)置在所述存儲單元和位線之間的串選擇晶體管。所述操作方法包括:在第一時間，將第一導通電壓施加到連接到多個單元串中的第一單元串的被選串選擇線；在所述第一時間，將第二導通電壓施加到連接到所述第一單元串的地選擇晶體管的地選擇線；在所述第一時間，將第三導通電壓施加到連接到第一單元串的連接到與所述基底最接近的存儲單元的第一字線；在第二時間，將第四電壓施加到被選字線，所述第四電壓具有所述多個存儲單元的閾值分布范圍當中的值，并且所述字線連接到一行單元串；在第一時間和第二時間之后的第三時間，對所述第一字線和所述地選擇線中的至少一個進行放電或者施加負電壓；以及在第三時間之后的第四時間，對所述被選字線進行放電。[0023]在一個實施例中，所述操作方法還包括:在所述第三時間，對所述第一字線進行放電或者施加所述負電壓；以及在所述第四時間，對所述地選擇線進行放電。[0024]在一個實施例中，所述操作方法包括:在所述第三時間，對所述第一字線和所述地選擇線兩者都進行放電。[0025]在一個實施例中，所述操作方法還包括:在將所述第四電壓施加到所述被選字線之前，將預脈沖施加到所述被選字線。[0026]所述第一字線可以是偽字線?！緦＠綀D】【附圖說明】[0027]從以下參照附圖的描述中，上述和其它對象和特征將變得清楚，其中貫穿不同的附圖，同樣的參考標記指代同樣的部分，除非另有規(guī)定，并且附圖中:[0028]圖1是示意地圖示根據(jù)一個示例性實施例的非易失性存儲器件100的框圖；[0029]圖2是示意地圖示根據(jù)一個示例性實施例的存儲塊BLKa的電路圖；[0030]圖3是示意地圖示根據(jù)一個示例性實施例的在讀取操作期間施加到單元串的電壓的時序圖；[0031]圖4是示意地圖示根據(jù)一個示例性實施例的基于圖3的定時在讀取操作期間選擇的單元串的示圖；[0032]圖5是根據(jù)一個示例性實施例的圖3的恢復間隔的詳細時序圖；[0033]圖6是示意地圖示根據(jù)一個示例性實施例的在T7期間單元串的通道狀態(tài)的示圖；[0034]圖7是示意地圖示根據(jù)一個示例性實施例的非易失性存儲器件100的操作方法的流程圖；[0035]圖8是示意地圖示根據(jù)另一個示例性實施例的存儲塊的電路圖；[0036]圖9是示意地圖示根據(jù)另一個示例性實施例的在讀取操作期間施加到單元串的電壓的時序圖；[0037]圖10是示意地圖示根據(jù)另一個示例性實施例的在T7處單元串的通道狀態(tài)的示圖；[0038]圖11是示意地圖示根據(jù)另一個示例性實施例的在T7處單元串的通道狀態(tài)的示圖；[0039]圖12是示意地圖示根據(jù)另一個示例性實施例的非易失性存儲器件100的操作方法的流程圖；[0040]圖13是示意地圖示根據(jù)一個示例性實施例的基于圖12的方法施加到單元串的電壓的時序圖；[0041]圖14是示意地圖示根據(jù)另一個示例性實施例的基于圖12的方法施加到單元串的電壓的時序圖；[0042]圖15是示意地圖示根據(jù)又一個示例性實施例的基于圖12的方法施加到單元串的電壓的時序圖；[0043]圖16是示意地圖示根據(jù)又一個示例性實施例的基于圖12的方法施加到單元串的電壓的時序圖；[0044]圖17是示意地圖示根據(jù)又一個示例性實施例的非易失性存儲器件的操作方法的流程圖；[0045]圖18是示意地圖示根據(jù)一個示例性實施例的基于圖17的方法施加到單元串的電壓的時序圖；[0046]圖19是示意地圖示根據(jù)又一個示例性實施例的非易失性存儲器件100的操作方法的流程圖；[0047]圖20是示意地圖示根據(jù)一個示例性實施例的存儲系統(tǒng)的框圖；[0048]圖21是示意地圖示根據(jù)本發(fā)明構(gòu)思的第二實施例的存儲系統(tǒng)的框圖；[0049]圖22是示意地圖示根據(jù)一個示例性實施例的存儲卡的框圖；[0050]圖23是示意地圖示根據(jù)一個示例性實施例的固態(tài)驅(qū)動器的框圖；以及[0051]圖24是示意地圖示根據(jù)一個示例性實施例的計算設(shè)備的框圖。【具體實施方式】[0052]將參照附圖詳細描述實施例。然而，本發(fā)明構(gòu)思可以以各種不同的形式來具體實現(xiàn)，不應被解釋為僅僅局限于所圖示的實施例。從而，關(guān)于一些實施例不會描述已知的過程、元件和技術(shù)。除非另有注釋，貫穿附圖及所寫的描述中，同樣的參考標記表示同樣的元件，因此將不重復描述。附圖中，為清楚起見，可能夸大了層和區(qū)域的大小及相對大小。[0053]將會理解，雖然這里可能使用術(shù)語“第一”、“第二”、“第三”等等來描述不同的元件、組件、區(qū)域、層和/或部分，但這些元件、組件、區(qū)域、層和/或部分不應受到這些術(shù)語的限制。除非上下文另有指示，否則這些術(shù)語僅僅用于將一個元件、組件、區(qū)域、層或部分與另一個元件、組件、區(qū)域、層或部分區(qū)分開來。因而，下面討論的第一元件、第一組件、第一區(qū)域、第一層或第一部分也可以被稱為第二元件、第二組件、第二區(qū)域、第二層或第二部分而不會偏離本發(fā)明構(gòu)思的教導。[0054]為了便于描述，這里可能使用空間關(guān)系詞，諸如“在…之下”、“下方”、“下”、“下面”、“上方”、“上”等等，來描述圖中圖示的一個元件或特征與另外的元件或特征的關(guān)系。將會理解，所述空間關(guān)系術(shù)語意圖涵蓋除了附圖中描繪的方向之外的、設(shè)備在使用或操作中的不同方向。例如，如果附圖中的設(shè)備被翻轉(zhuǎn)，則被描述為在其它元件或特征“下方”、“之下”或“下面”的元件的方位將變成在所述其它元件或特征的“上方”。因而，示例性術(shù)語“下方”和“下面”可以涵蓋上方和下方兩個方向?？梢允乖O(shè)備具有其它方向(旋轉(zhuǎn)90度或其它方向)，而這里使用的空間關(guān)系描述詞應作相應解釋。另外，還將理解，當一層被稱為在兩層“之間”時，它可以是所述兩層之間唯一的層，或者也可以存在一個或多個居間層。[0055]這里使用的術(shù)語僅僅是為了描述特定示例實施例，并非意圖限制本發(fā)明構(gòu)思。這里使用的單數(shù)形式“一”“一個”和“該”也意圖包括復數(shù)形式，除非上下文清楚地給出相反指示。還將理解，當在本說明書中使用術(shù)語“包括”和/或“包含”時，表明存在所陳述的特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其它特征、整體、步驟、操作、元件、組件和/或它們的組合。這里使用的術(shù)語“和/或”包括一個或多個相關(guān)列出項目中的任意一個以及所有組合。此外，術(shù)語“示例性的”意圖表示示例或例示。[0056]將會理解，當一個元件或?qū)颖环Q為在另一元件或?qū)印爸稀薄ⅰ斑B接”或“耦接”到另一元件或?qū)?、或者“鄰近”另一元件或?qū)訒r，它可以直接在該另一元件或?qū)又?、直接連接或耦接到該另一元件或?qū)印⒒蛑苯余徑摿硪辉驅(qū)?，或者也可以存在居間的元件或?qū)印Ｏ喾?，當一個元件被稱為“直接”在另一元件或?qū)又?、“直接連接到”或“直接耦接到”另一元件或?qū)?、或者“緊鄰”另一元件或?qū)訒r，不存在居間的元件或?qū)?。[0057]除非另外定義，否則這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學術(shù)語)所具有的含義與本公開所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同。還將理解，術(shù)語，比如通常使用的詞典中定義的那些術(shù)語，應該被解釋為所具有的含義與它們在相關(guān)領(lǐng)域和/或本說明書的上下文中的含義一致，而不應理想化地或過分形式化地對其進行解釋，除非這里明確地如此定義。[0058]術(shù)語“被選存儲塊”可以用來指示從多個存儲塊當中選擇用來編程、擦除或者讀取的存儲塊。術(shù)語“被選子塊”可以用來指示從一個存儲塊中的多個子塊當中選擇用來編程、擦除或者讀取的子塊。[0059]術(shù)語“被選位線”可以用來指示多個位線當中連接到將被編程或讀取的單元晶體管的一條位線或者多條位線。術(shù)語“未選位線”可以用來指示多個位線當中連接到要被禁止編程或禁止讀取的單元晶體管的位線。[0060]術(shù)語“被選串選擇線”可以用來指示多條串選擇線當中連接到包括要被編程或讀取的單元晶體管的單元串的串選擇線。術(shù)語“未選串選擇線”可以用來指示多條串選擇線當中除了被選串選擇線之外的剩余串選擇線。術(shù)語“被選串選擇晶體管”可以用來指示連接到被選串選擇線的串選擇晶體管。術(shù)語“未選串選擇晶體管”可以用來指示連接到未選串選擇線的串選擇晶體管。[0061]術(shù)語“被選地選擇線”可以用來指示多條地選擇線當中連接到包括要被編程或讀取的單元晶體管的單元串的地選擇線。術(shù)語“未選地選擇線”可以用來指示多條地選擇線當中除了被選地選擇線之外的剩余地選擇線。術(shù)語“被選地選擇晶體管”可以用來指示連接到被選地選擇線的地選擇晶體管。術(shù)語“未選地選擇晶體管”可以用來指示連接到未選地選擇線的地選擇晶體管。[0062]術(shù)語“被選字線”可以用來指示多條字線當中連接到要被編程或讀取的單元晶體管的字線。術(shù)語“未選字線”可以用來指示多條字線當中除了被選字線之外的剩余字線。[0063]術(shù)語“被選存儲單元”可以用來表示多個存儲單元當中的要被編程或讀取的存儲單元。術(shù)語“未選存儲單元”可以用來指示多個存儲單元當中除了被選存儲單元之外的剩余存儲單兀。[0064]將參照NAND快閃存儲器描述實施例。然而，本發(fā)明構(gòu)思不局限于此。這里公開的實施例可以應用于諸如電可擦除可編程ROM(EEPR0M)、N0R快閃存儲器、相變RAM(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)、鐵電RAM(FRAM)等等的非易失性存儲器件。[0065]圖1是示意地圖示根據(jù)一個示例性實施例的非易失性存儲器件100的框圖。參照圖1，示例性非易失性存儲器件100包括存儲單元陣列110、地址譯碼器120、讀/寫電路130以及控制邏輯和電壓生成器塊140。[0066]存儲單元陣列110可以通過字線WL、串選擇線SSL和地選擇線GSL連接到地址譯碼器120，并且可以通過位線BL連接到讀/寫電路130。存儲單元陣列110可以包括多個存儲塊BLKl到BLKz，存儲塊BLKl到BLKz中的每一個包括多個存儲單元和多個選擇晶體管。在一個實施例中，存儲單元連接到字線，而選擇晶體管連接到串選擇線SSL或者地選擇線GSL。每個存儲塊的存儲單元可以在與基底垂直的方向上堆疊以形成三維結(jié)構(gòu)。每個存儲單元可以存儲一比特或更多比特。[0067]地址譯碼器120可以通過字線WL、串選擇線SSL以及地選擇線GSL連接到存儲單元陣列110。在一個實施例中，地址譯碼器120被配置成響應于控制邏輯和電壓生成器塊140的控制而操作。地址譯碼器120可以例如從外部設(shè)備接收地址ADDR。[0068]在一個實施例中，地址譯碼器120被配置成對接收到的地址ADDR的行地址進行譯碼。地址譯碼器120可以基于譯碼的行地址來選擇字線WL、串選擇線SSL以及地選擇線GSL0地址譯碼器120可以從控制邏輯和電壓生成器塊140接收各種電壓以將所接收到的電壓傳送到被選和未選串選擇線SSL、字線WL以及地選擇線GSL。[0069]地址譯碼器120還可以被配置成對接收到的地址ADDR的列地址進行譯碼。地址譯碼器120可以向讀/寫電路130傳送經(jīng)譯碼的列地址DCA。例如，地址譯碼器120可以包括諸如行譯碼器、列譯碼器、地址緩沖器等等的組件。[0070]在一個實施例中，讀/寫電路130通過位線BL連接到存儲單元陣列110，并且可以與外部設(shè)備交換數(shù)據(jù)。讀/寫電路130可以例如響應于控制邏輯和電壓生成器塊140的控制而操作。讀/寫電路130可以從地址譯碼器120接收經(jīng)譯碼的列地址DCA。讀/寫電路130可以使用經(jīng)譯碼的列地址DCA來選擇位線BL。[0071]讀/寫電路130被配置成從外部設(shè)備接收數(shù)據(jù)，并且將所接收到的數(shù)據(jù)寫入存儲單元陣列110中。讀/寫電路130還被配置成從存儲單元陣列110讀取數(shù)據(jù)以向外部設(shè)備傳送所讀取的數(shù)據(jù)。讀/寫電路130也可以從存儲單元陣列110的第一存儲區(qū)讀取數(shù)據(jù)以將所讀取的數(shù)據(jù)寫入存儲單元陣列110的第二存儲區(qū)。例如，讀/寫電路130可以執(zhí)行回寫操作。[0072]讀/寫電路130可以包括諸如頁緩沖器(或頁寄存器)、列選擇電路、數(shù)據(jù)緩沖器等等的組件。在其它示例性實施例中，讀/寫電路130包括諸如感測放大器、寫驅(qū)動器、列選擇電路、數(shù)據(jù)緩沖器等等的組件。[0073]控制邏輯和電壓生成器塊140連接到地址譯碼器120和讀/寫電路130?？刂七壿嫼碗妷荷善鲏K140可以被配置成控制非易失性存儲器件100的總體操作?？刂七壿嫼碗妷荷善鲏K140可以被配置成生成非易失性存儲器件100所使用的各種電壓。在一個實施例中，控制邏輯和電壓生成器塊140響應于從外部設(shè)備傳送的控制信號CTRL和命令CMD而操作。[0074]圖2是示意地圖示根據(jù)一個示例性實施例的存儲塊BLKa的電路圖。在圖2中，圖示了圖1的存儲單元陣列110的存儲塊BLKl到BLKz之一。[0075]參照圖1和圖2，存儲塊BLKa包括多個單元串(cellstring)CSll、CS21、CS12和CS22。單元串CS11、CS21、CS12和CS22沿著行方向和列方向排列并且形成行和列。[0076]單元串CS11、CS21、CS12和CS22中的每一個包括地選擇晶體管GST、存儲單元MCl到MC6以及串選擇晶體管SST。在單元串CS11、CS21、CS12和CS22中的每一個中，地選擇晶體管GST、存儲單元MCl到MC6以及串選擇晶體管SST在與基底垂直的高度方向上堆疊。[0077]單元串CS11、CS21、CS12和CS22的行分別連接到不同的串選擇線SSLl和SSL2。例如，單元串CSll和CS12中的串選擇晶體管SST共同連接到串選擇線SSL1，并且單元串CS21和CS22中的串選擇晶體管SST共同連接到串選擇線SSL2。[0078]單元串CS11、CS21、CS12和CS22的列分別連接到不同的位線BLl和BL2。例如，單元串CSll和CS21中的串選擇晶體管SST可以共同連接到位線BL1，并且單元串CS12和CS22中的串選擇晶體管SST可以共同連接到位線BL2。[0079]單元串的至少兩行共同連接到地選擇線GSL。例如，單元串CS11、CS21、CS12和CS22的地選擇晶體管GST可以共同連接到地選擇線GSL。[0080]在距基底(或者地選擇晶體管GST)相同高度處的存儲單元共同連接到字線，并且在不同高度處的存儲單元可以連接到不同的字線WLl到WL6。例如，存儲單元MCl可以共同連接到字線WLl，并且存儲單元MC2可以共同連接到字線WL2。存儲單元MC3可以共同連接到字線WL3，并且存儲單元MC4可以共同連接到字線WL4。存儲單元MC5可以共同連接到字線WL5，并且存儲單元MC6可以共同連接到字線WL6。[0081]在一個實施例中，單元串CS11、CS21、CS12和CS22的地選擇晶體管GST共同連接到公共源極線CSL。因而，串的一端可以連接到公共源極線，而串的另一端可以連接到位線。[0082]圖2中圖示的存儲塊BLKa是示例性的，并且本發(fā)明構(gòu)思不局限于此。例如，單元串的行的數(shù)量可以增加或減少。隨著單元串的行的數(shù)量的變化，串選擇線的數(shù)量或者連接到單元串的行的地選擇線的數(shù)量以及連接到位線的單元串的數(shù)量也可以改變。[0083]單元串的列的數(shù)量可以增加或減少。隨著單元串的列的數(shù)量的變化，連接到單元串的列的位線的數(shù)量和連接到串選擇線的單元串的數(shù)量也可以改變。[0084]單元串的高度可以增加或減少。例如，每個單元串中堆疊的存儲單元的數(shù)量可以增加或減少。在這種情況下，也可以改變字線的數(shù)量。例如，每個單元串中地選擇晶體管或者串選擇晶體管的數(shù)量可以增加。在這種情況下，也可以改變地選擇線或者串選擇線的數(shù)量。如果地選擇晶體管或者串選擇晶體管的數(shù)量增加，則地選擇晶體管或者串選擇晶體管可以與堆疊存儲單元的方式基本上相同地堆疊。[0085]在示例實施例中，讀取操作和寫入操作以單元串的行為單位來執(zhí)行。單元串CSl1、CS21、CS12和CS22可以通過串選擇線SSLl和SSL2以行為單位來選擇。[0086]在單元串的被選行中，讀取操作和寫入操作可以以頁為單位來執(zhí)行。頁可以是例如，連接到一條字線的一行存儲單元。在單元串的被選行中，存儲單元可以以頁為單位、通過字線WLl到WL6來選擇。[0087]圖3是示意地圖示根據(jù)示例性實施例的在讀取操作期間施加到單元串CS11、CS21、CS12和CS22的電壓的時序圖。參照圖2和圖3，在Tl處，第一導通電壓VONl可以被施加到被選串選擇線。第一導通電壓VONl可以是例如高電壓?；蛘?，不管存儲單元MCl到MC6的閾值電壓為何值，第一導通電壓VONl都可以是具有足夠?qū)ù鎯卧狹Cl到MC6的電壓電平的讀取電壓VREAD。[0088]截止電壓VOFF可以被施加到未選串選擇線。截止電壓VOFF可以是例如地電壓VSS。[0089]第二導通電壓V0N2可以被施加到被選字線。第二導通電壓V0N2可以是例如讀取電壓VREAD。第二導通電壓V0N2可以可替換地是其電平低于讀取電壓VREAD的電平的高電壓。[0090]第三導通電壓V0N3可以被施加到未選字線。第三導通電壓V0N3可以是例如讀取電壓VREAD。[0091]第四導通電壓V0N4可以被施加到地選擇線GSL。第四導通電壓V0N4可以是例如讀取電壓VREAD。[0092]在T2處，例如，地電壓VSS可以被施加到被選字線。[0093]在T3處，位線電壓VBL可以被施加到位線BLl和BL2。位線電壓VBL可以是例如正電壓。在一個實施例中，位線電壓VBL是電源電壓VCC。[0094]在T4處，讀取電壓VR可以被施加到被選字線。讀取電壓VR可以具有在存儲單元MCl到MC6的閾值電壓分布范圍內(nèi)的電平。[0095]在T5和T6之間，可以對串選擇線SSLl和SSL2、字線WLl到WL6以及地選擇線GSL的電壓進行放電。例如，地電壓VSS可以被施加到串選擇線SSLl和SSL2、字線WLl到WL6以及地選擇線GSL。對串選擇線SSLl和SSL2、字線WLl到WL6以及地選擇線GSL的電壓進行放電的間隔可以是在執(zhí)行讀取操作之后的恢復間隔。[0096]在示例性實施例中，被施加到被選字線的第二導通電壓V0N2可以是預脈沖(pre-pulse).所述預脈沖可以是用于在執(zhí)行讀取操作之前均一地調(diào)整單元串CS11、CS12、CS21和CS22的通道電勢的電壓。在一些實施例中，可以跳過所述預脈沖。例如，讀取電壓VR可以被施加到未施加第二導通電壓V0N2的被選字線。在示例性實施例中，讀取電壓VR被施加到在施加了第二導通電壓V0N2之后未對被選字線進行放電的被選字線。[0097]圖4是示意地圖示在讀取操作期間基于圖3的定時選擇的單元串的示圖。在圖4中，圖示了單元串CSlI。存儲單元MC1、MC2和MC6可以具有擦除狀態(tài)E，并且存儲單元MC3到MC5可以具有編程狀態(tài)P。存儲單元MC3可以是選擇用來讀取的存儲單元。編程的存儲單元MC3到MC5的閾值電壓可以高于每個具有擦除狀態(tài)E的存儲單元MC1、MC2和MC6的閾值電壓。用于對于編程的存儲單元MC3到MC5的導通和截止切換操作的電壓可以高于每個具有擦除狀態(tài)E的存儲單元MC1、MC2和MC6的電壓。[0098]在示例性實施例中，存儲單元MC3可以是選擇用來讀取的存儲單元。[0099]圖5是根據(jù)一個示例性實施例的圖3的恢復間隔的詳細時序圖。參照圖4和圖5，在T5處，被施加到未選字線WL1、WL2和WL4到WL6的第三導通電壓V0N3以及被施加到被選字線WL3的讀取電壓VR可以開始被放電到地電壓VSS。[0100]在示例性實施例中，編程的存儲單元MC3到MC5可以具有閾值電壓“Vth_P”。在恢復間隔期間，被選存儲單元MC3可以保持截止狀態(tài)。在當?shù)谌龑妷篤0N3低于閾值電壓Vth_P時的T7之后，存儲單元MC4和MC5可以被截止。每個具有擦除狀態(tài)的存儲單元MC1、MC2和MC6可以保持導通狀態(tài)。[0101]在與基底垂直的方向上堆疊的存儲單元MCl到MC6可以具有擁有薄膜形狀的通道。存儲單元MCl到MC6的通道可以通過地選擇晶體管GST連接到基底，而不是直接連接到基底。因此，當存儲單元MC3到MC5被截止時，存儲單元MC3到MC5的通道可以與存儲單元MC1、MC2和MC6的通道電隔離。因而，存儲單元MC3到MC5的通道可以被電浮置。[0102]在T7和T6之間，被施加到未選存儲單元MC4和MC5的第三導通電壓V0N3可以降低電壓差AV。浮置的存儲單元MC3到MC5的通道可以在負方向上升高電壓差AV。[0103]圖6是示意地圖示根據(jù)一個示例性實施例的在Τ7期間單元串CSll的通道狀態(tài)的示圖。參照圖5和圖6，第一通道CHl可以由地選擇晶體管GST以及被導通的存儲單元MCl和MC2形成。[0104]第二通道CH2可以由被截止的存儲單元MC3到MC5形成。[0105]低電壓或者地電壓VSS可以從公共源極線CSL被供應到第一通道CH1。因此，在Τ7和Τ6之間，第一通道CHl的電勢可以保持低電壓或者地電壓VSS。[0106]第二通道CH2可以處于浮置狀態(tài)。因此，在Τ7和Τ6之間，第二通道CH2的電勢可以在負電壓上被升高。[0107]邊界區(qū)BZ可以在第一通道CHl和第二通道CH2之間。在邊界區(qū)BZ處，第一通道CHl和第二通道CH2之間的電勢差可以生成強電場。在邊界區(qū)BZ處生成的電場可以生成熱電子。生成的熱電子可以被注入到鄰近邊界區(qū)BZ的存儲單元MC2和MC3，從而存儲單元MC2和MC3的閾值電壓變化。結(jié)果，會生成讀取干擾。[0108]圖7是示意地圖示根據(jù)一個示例性實施例的非易失性存儲器件100的操作方法的流程圖。參照圖1和圖7，在步驟SllO中，鄰近基底的至少一個第一單元晶體管(celltransistor)的閾值電壓可以被調(diào)整為高于與擦除狀態(tài)相對應的閾值電壓。例如，第一單元晶體管可以是其中不存儲從外部設(shè)備接收的數(shù)據(jù)的單元晶體管。第一單元晶體管可以包括例如，地選擇晶體管或者偽存儲單元。第一單元晶體管的閾值電壓可以通過編程操作來調(diào)整。在一個實施例中，第一單元晶體管可以被編程為具有存儲單元MCl到MC6的可編程狀態(tài)之一。之后，因為地選擇晶體管或者偽存儲單元不存儲意圖用于稍后的檢索或者讀取的數(shù)據(jù)，所以第一單元晶體管保持在被選編程狀態(tài)。有時，第一單元晶體管的閾值電平在沒有被編程的情況下，例如由于存儲塊的其它部分中的活動，而可能減小。下面聯(lián)系圖19進一步描述用于解決這個問題的方法。[0109]在步驟S120中，執(zhí)行對于位于比第一單元晶體管更高位置處的第二單元晶體管的讀取操作。[0110]圖8是示意地圖示根據(jù)另一個示例性實施例的存儲塊BLKb的電路圖。在圖8中，除了偽存儲單元DMC設(shè)置在存儲單元MCl到MC6和地選擇晶體管GST之間之外，每個單元串可以與圖2的單元串基本上相同。在圖8中，圖示了每個單元串包括一個偽存儲單元DMC的實施例。然而，本發(fā)明構(gòu)思不局限于此。例如，每個單元串可以包括兩個或更多個偽存儲單元。與存儲單元MCl到MC6相似，偽存儲單元可以在與基底垂直的方向上堆疊。[0111]如參照圖7所述，偽存儲單元DMC的閾值電壓可以被調(diào)整為高于與擦除狀態(tài)相對應的閾值電壓。例如，偽存儲單元DMC可以被編程為其所具有的閾值電壓高于與擦除狀態(tài)相對應的閾值電壓。在示例性實施例中，偽存儲單元DMC可以被編程為具有與存儲單元MCl到MC6所具有的編程狀態(tài)中的最高編程狀態(tài)相對應的閾值電壓。[0112]圖9是示意地圖示根據(jù)另一個示例性實施例的在讀取操作期間施加到單元串的電壓的時序圖。圖9的時序圖與圖3的時序圖的不同之處將是增加了被施加到偽字線DWL的電壓。在Tl處，第五導通電壓V0N5可以被施加到偽字線DWL。第五導通電壓V0N5可以是例如，讀取電壓VREAD或者低于讀取電壓VREAD的高電壓。[0113]在T5處，可以恢復偽字線DWL的電壓。[0114]圖10是示意地圖示根據(jù)另一個示例性實施例的在T7處單元串CSll的通道狀態(tài)的示圖。在圖10中，圖示了當偽存儲單元DMC具有比如參照圖7到圖9所述的擦除狀態(tài)相對應的閾值電壓更高的閾值電壓時形成的通道狀態(tài)。[0115]與圖6的通道狀態(tài)相比，在T7處，存儲單元MC3到MC5和偽存儲單元DMC可以被截止。因為偽存儲單元DMC被截止，所以第一通道CHl可以與公共源極線CSL電隔離。因此，在T7和T6之間，第二通道CH2可以在負方向上被升壓并且第一通道CHl也可以被升壓。[0116]如果第一通道CHl和第二通道CH2—起在負方向上被升壓，則在邊界區(qū)BZ處不會生成電勢差。因此，不會生成熱電子。因此，可以防止或者減少讀取干擾。[0117]圖11是示意地圖示根據(jù)又一個示例性實施例的在T7處單元串CSll的示例性通道狀態(tài)的示圖。在圖11中，圖示了當圖2的存儲塊BLKa中的地選擇晶體管GST具有高于與擦除狀態(tài)相對應的閾值電壓的閾值電壓時形成的通道狀態(tài)。例如，地選擇晶體管GST可以具有與存儲單元MCl到MC6的編程狀態(tài)中的最高編程狀態(tài)相對應的閾值電壓。[0118]與圖6的通道狀態(tài)相比，在T7處，存儲單元MC3到MC5和地選擇晶體管GST可以被截止。因為地選擇晶體管GST被截止，所以第一通道CHl可以與公共源極線CSL電隔離。因此，在T7和T6之間，第二通道CH2可以在負方向上被升壓并且第一通道CHl也可以被升壓。[0119]如果第一通道CHl和第二通道CH2—起在負方向上被升壓，則在邊界區(qū)BZ處不會生成電勢差。因此，不會生成熱電子。因此，可以防止或者減少讀取干擾。[0120]如上所述，每個單元串可以包括在與基底垂直的方向上堆疊的存儲單元MCl到MC6。位于存儲單元MCl到MC6下方的單元晶體管(例如,偽存儲單元DMC或者地選擇晶體管GST)的閾值電壓可以被調(diào)整為高于與擦除狀態(tài)相對應的閾值電壓。因此，可以防止或者減少讀取干擾并且提高非易失性存儲器件100的可靠性。[0121]在示例性實施例中，每個單元串可以被實現(xiàn)為包括偽存儲單元DMC和地選擇晶體管GST兩者。偽存儲單元DMC和地選擇晶體管GST中的每一個可以具有比與擦除狀態(tài)相對應的閾值電壓更高的閾值電壓。結(jié)果，第一通道CHl可以與公共源極線CSL電隔離并且甚至更強地隔離。[0122]圖12是示意地圖示根據(jù)另一個示例性實施例的非易失性存儲器件100的操作方法的流程圖。參照圖2、圖8和圖12，在步驟S210中，連接到鄰近基底的至少一個第一單元晶體管的第一導線的電壓可以被恢復。例如，連接到偽存儲單元DMC的偽字線DWL的電壓或者連接到地選擇晶體管GST的地選擇線的電壓可以被恢復。[0123]在步驟S220中，在第一導線的電壓被恢復之后，連接到位于第一單元晶體管上方的第二單元晶體管的第二導線的電壓可以被恢復。例如，連接到存儲單元MCl到MC6的字線WLl到WL6的電壓可以被恢復。[0124]圖13是示意地圖示根據(jù)一個示例性實施例的基于圖12的方法施加到單元串CSlUCS21、CS12和CS22的電壓的時序圖。與圖9的時序圖相比，在T5之前，例如，在T8處，偽字線DWL的電壓可以被恢復。然后，在T5處，其它線的電壓可以如參照圖9所述那樣被恢復。[0125]如果偽字線DWL的電壓在未選字線的電壓之前被恢復，則偽存儲單元DMC可以在未選存儲單元被截止之前被截止。當偽存儲單元DMC首先被截止時，如圖10中圖示的，第一通道CHl可以在未選字線的電壓被恢復之前被浮置。因此，第一通道可以在負方向上被升壓更多并且可以更容易地防止在邊界區(qū)BZ處熱電子的生成。[0126]在示例性實施例中，在偽字線DWL的電壓在未選字線的電壓被恢復之前被恢復的情況下，偽存儲單元DMC的閾值電壓可以被調(diào)整。例如，偽存儲單元DMC的閾值電壓可以高于與擦除狀態(tài)相對應的閾值電壓(或者地電壓VSS)。然而，偽存儲單元DMC的閾值電壓可以不被限制為存儲單元MCl到MC6的閾值電壓中的最高閾值電壓。因此，偽存儲單元DMC的閾值電壓可以被調(diào)整為具有使非易失性存儲器100的工作特性最優(yōu)化的電平。這可以使得非易失性存儲器100的工作特性被改善。[0127]圖14是示意地圖示根據(jù)另一個示例性實施例的基于圖12的方法施加到單元串CS11、CS21、CS12和CS22的電壓的時序圖。與圖13的時序圖相比，在T5之前，例如，在T8處，偽字線DWL的電壓和地選擇線GSL的電壓可以首先被恢復。然后，在T5處，其它線的電壓可以如參照圖9所述那樣被恢復。[0128]圖15是示意地圖示根據(jù)又一個示例性實施例的基于圖12的方法施加到單元串CSlUCS21、CS12和CS22的電壓的時序圖。與圖3的時序圖相比，在T5之前，例如，在T8處，地選擇線GSL的電壓可以首先被恢復。然后，在T5處，其它線的電壓可以如參照圖3所述那樣被恢復。[0129]圖16是示意地圖示根據(jù)又一個示例性實施例的基于圖12的方法施加到單元串CS11、CS21、CS12和CS22的電壓的時序圖。與圖16的時序圖相比，在T5之前，例如，在T8處，地選擇線GSL的電壓可以首先被恢復。此外，來自字線WLl到WL6當中的、位于被選字線下方的某些字線的電壓可以首先被恢復。例如，字線WLl到WL6中的最低字線WLl的電壓可以被恢復。[0130]在連接到字線WLl的存儲單元MCl處于編程狀態(tài)的情況下，第一通道CHl可以通過存儲單元MCl與公共源極線CSL隔離。[0131]圖17是示意地圖示根據(jù)又一個示例性實施例的非易失性存儲器件100的操作方法的流程圖。參照圖2、圖8和圖17，在步驟S310中，負電壓可以被施加到連接到鄰近基底的至少一個第一單元晶體管的第一導線。例如，負電壓可以被施加到連接到偽存儲單元DMC的偽字線DWL或者連接到地選擇晶體管GST的地選擇線。[0132]在步驟S320中，連接到位于第一單元晶體管上方的第二單元晶體管的第二導線的電壓可以被恢復。例如，連接到存儲單元MCl到MC6的字線WLl到WL6的電壓可以被恢復。[0133]在圖13到圖18中，描述了其中在于T8處恢復的導線的電壓被恢復到地電壓VSS之后，其它線的電壓在T6處被恢復的實施例。然而，其它線中的至少一些的電壓可以在于T8處恢復的導線的電壓被恢復之前被恢復。[0134]圖18是示意地圖示根據(jù)一個示例性實施例的基于圖17的方法施加到單元串CS11、CS21、CS12和CS22的電壓的時序圖。與圖13的時序圖相比，在T5之前，例如，在T8處，負電壓VN被施加到偽字線DWL。然后，在T5處，其它線的電壓可以如參照圖9所述那樣被恢復。[0135]如果負電壓被施加到偽字線DWL，則偽存儲單元DMC可以首先被截止。當偽存儲單元DMC首先被截止時，如圖10中圖示的，第一通道CHl可以在未選字線的電壓被恢復之前被浮置。因此，第一通道可以在負方向上被升壓更多并且可以更好地防止在邊界區(qū)BZ處熱電子的生成。[0136]在示例性實施例中，在負電壓被施加到偽字線DWL的情況下，偽存儲單元DMC的閾值電壓可以被調(diào)整。例如，偽存儲單元DMC的閾值電壓可以高于與擦除狀態(tài)相對應的閾值電壓(或者地電壓VSS)。然而，偽存儲單元DMC的閾值電壓不局限于存儲單元MCl到MC6的閾值電壓中的最高閾值電壓。因此，偽存儲單元DMC的閾值電壓可以被調(diào)整為具有使非易失性存儲器100的工作特性最優(yōu)化的電平。這可以意味著非易失性存儲器100的工作特性被改善。[0137]在示例性實施例中，負電壓VN可以被施加到地選擇線GSL，如參照圖14所述。[0138]在示例性實施例中，負電壓VN可以不被施加到偽字線DWL，而是被施加到地選擇線GSL，如參照圖15所述。[0139]在示例性實施例中，負電壓VN可以被施加到地選擇線GSL和更低字線，如參照圖16所述。[0140]圖19是示意地圖示根據(jù)又一個示例性實施例的非易失性存儲器件100的操作方法的流程圖。參照圖2、圖8和圖19，在操作S410中，對執(zhí)行的操作數(shù)量進行計數(shù)。例如，可以對非易失性存儲器100的讀取、寫入或者擦除操作的數(shù)量進行計數(shù)。例如，可以對關(guān)于非易失性存儲器100的每個存儲塊執(zhí)行的操作數(shù)量進行計數(shù)。[0141]在步驟S420中，確定計數(shù)值是否到達閾值。例如，可以確定由存儲塊單元計數(shù)的值是否到達所述閾值。在一個實施例中，如果計數(shù)值沒有到達閾值，則不執(zhí)行圖19的進一步的步驟。然而，當計數(shù)值到達閾值時，該方法前進到步驟S430。[0142]在步驟S430中，檢查第一單元晶體管的閾值電壓。例如，在計數(shù)值到達閾值的存儲塊中，可以檢查偽存儲單元或者地選擇晶體管的閾值電壓。這可以例如，通過讀取操作來執(zhí)行。[0143]在步驟S440中，可能需要重新調(diào)整。例如，當偽存儲單元或者地選擇晶體管的閾值電壓低于預定值時，可能需要重新調(diào)整。當不需要重新調(diào)整時，則圖19的方法可以結(jié)束。然而，如果需要重新調(diào)整，則該方法可以前進到步驟S450。[0144]在步驟S450中，調(diào)整第一單元晶體管的閾值電壓。例如，偽存儲單元或者地選擇晶體管的閾值電壓可以被調(diào)整為高于與擦除狀態(tài)相對應的閾值電壓。[0145]如圖19中圖示的，可以迭代地檢查和重新調(diào)整用于將第一通道CHl與公共源極線CSL隔離的偽存儲單元或者地選擇晶體管的閾值電壓。[0146]在示例性實施例中，每當非易失性存儲器100執(zhí)行讀取、寫入或者擦除操作時，圖19的操作方法就可以被執(zhí)行。[0147]在示例性實施例中,在步驟S420中使用的閾值可以是固定值或者可變值。例如，閾值可以是隨機生成的值。在非易失性存儲器100中，閾值電壓可以是隨著執(zhí)行的操作數(shù)量的增加而逐漸減小的電壓。[0148]圖20是示意地圖示根據(jù)一個實施例的存儲系統(tǒng)1000的框圖。參照圖20，存儲系統(tǒng)1000包括非易失性存儲器1100和控制器1200。[0149]在示例性實施例中，非易失性存儲器1100可以是比如參照圖1到圖19所述的非易失性存儲器100。非易失性存儲器1100可以包括偽存儲單元或者地選擇晶體管，它們所具有的閾值電壓高于與擦除狀態(tài)相對應的閾值電壓，如參照圖1到圖19所述。非易失性存儲器1100可以在其它線的電壓之前首先恢復偽字線或者地選擇線的電壓。非易失性存儲器1100可以將負電壓施加到偽字線或者地選擇線。[0150]非易失性存儲器1100可以包括例如，諸如電可擦除可編程ROM(EPROM)、快閃存儲器、相變RAM(PRAM)、電阻式RAM(RRAM)、鐵電RAM(FRAM)等等的非易失性存儲器中的至少一個。[0151]控制器1200可以連接到非易失性存儲器1100。控制器1200可以被配置成訪問非易失性存儲器1100。例如，控制器1200可以控制非易失性存儲器1100的總體操作，包括讀取操作、寫入操作、擦除操作、后臺操作等等。控制器1200可以提供非易失性存儲器件1100與主機之間的接口。在一個示例中，控制器1200可以被配置成驅(qū)動用于控制非易失性存儲器件1100的固件。[0152]在示例性實施例中，控制器1200可以包括諸如RAM、處理單元、主機接口、存儲器接口、糾錯單元等等的組件。[0153]控制器1200可以根據(jù)特定通信協(xié)議與外部設(shè)備(例如，主機)通信。例如，控制器1200可以通過各種接口協(xié)議中的至少一個與外部設(shè)備通信，所述各種接口協(xié)議諸如通用串行總線(USB)協(xié)議、多媒體卡(MMC)協(xié)議、外圍組件互聯(lián)(PCI)協(xié)議、高速PCI(PC1-E)協(xié)議、高級技術(shù)附件(ATA)協(xié)議、串行ATA協(xié)議、并行ATA協(xié)議、小型計算機小接口(SCSI)協(xié)議、增強型小盤接口(ESDI)協(xié)議、集成驅(qū)動器電子電路(IDE)協(xié)議、防火線協(xié)議等等。[0154]控制器1200和非易失性存儲器件1100可以被集成到單一半導體設(shè)備中。例如，控制器1200和非易失性存儲器1100可以被集成到單一半導體設(shè)備中以形成諸如個人計算機存儲卡國際聯(lián)合會(PCMCIA)卡、緊湊型閃存(CF)卡、智能介質(zhì)卡(SM、SMC)、記憶棒、多媒體卡(MMC、RS-MMC,MMCmicro),SD卡(SD、miniSD、microSD、SDHC)、通用閃存器件(UFS)等等的存儲卡。[0155]控制器1200和非易失性存儲器1100可以被集成到單一半導體設(shè)備中以形成固態(tài)驅(qū)動器(SSD)。SSD可以包括被配置成將數(shù)據(jù)存儲在半導體存儲器中的存儲單元。在存儲系統(tǒng)1000被用作SSD的情況下，連接到存儲系統(tǒng)1000的主機的操作速度可以被提高。[0156]在其它示例性實施例中，存儲系統(tǒng)1000可以被提供為電子設(shè)備的各種組件之一，所述電子設(shè)備諸如計算機、超移動個人計算機(ultra-mobilepersonalcomputer,UMPC)、工作站、上網(wǎng)本、個人數(shù)字助理(PDA)、便攜式計算機(PC)、上網(wǎng)平板、無線電話、移動電話、智能電話、智能電視、三維電視、電子書、便攜式多媒體播放器(portablemultimediaplayer,PMP)、便攜式游戲控制臺、導航設(shè)備、黑盒、數(shù)碼相機、數(shù)字多媒體廣播(DMB)播放器、數(shù)字音頻記錄器、數(shù)字音頻播放器、數(shù)字圖片記錄器、數(shù)字圖片播放器、數(shù)字視頻記錄器、數(shù)字視頻播放器、用于在無線環(huán)境中發(fā)送和接收信息的設(shè)備、構(gòu)成家庭網(wǎng)絡(luò)的各種電子設(shè)備之一、構(gòu)成計算機網(wǎng)絡(luò)的各種電子設(shè)備之一、構(gòu)成遠程信息處理網(wǎng)絡(luò)的各種電子設(shè)備之一、射頻識別(RFID)設(shè)備以及構(gòu)成計算系統(tǒng)的各種組件之一。[0157]在示例性實施例中，非易失性存儲器1100或者存儲系統(tǒng)1000可以使用各種封裝來實現(xiàn)。例如，非易失性存儲器件1100或存儲系統(tǒng)1000可以利用如下封裝來實現(xiàn)，所述封裝諸如層疊封裝(PackageOnPackage,PoP)、球柵陣列(BallGridArray,BGA)、芯片尺寸封裝(ChipScalePackage,CSP)、塑料帶引線芯片載體(PlasticLeadedChipCarrier,PLCC)、塑料雙列直插封裝(PlasticDualIn-linePackage，TOIP)、疊片內(nèi)裸片封裝(DieinWafflePack)、晶片內(nèi)裸片形式(DieinWaferForm)、板上芯片(ChipOnBoard,COB)、陶瓷雙列直插式封裝(CeramicDualIn-linePackage，CERDIP)、塑料標準四邊扁平封裝(PlasticMetricQuadFlatPack,MQFP)、薄型四邊扁平封裝(ThinQuadFlatPack,TQFP)、小外型集成電路(S0IC)、縮小型小外型封裝(ShrinkSmallOutlinePackage,SS0P)、薄型小外型封裝(ThinSmallOutlinePackage,TS0P)、系統(tǒng)級封裝(SystemInPackage,SIP)、多芯片封裝(MultiChipPackage,MCP)、晶片級結(jié)構(gòu)封裝(Wafer-levelFabricatedPackage,WFP)以及晶片級處理堆疊封裝(Wafer-levelProcessedStackPackage,WSP)。[0158]圖21是示意地圖示根據(jù)另一個實施例的存儲系統(tǒng)2000的框圖。參照圖21，存儲系統(tǒng)2000可以包括非易失性存儲器2100和控制器2200。非易失性存儲器2100可以包括形成多個組的多個非易失性存儲芯片。每個組中的非易失性存儲芯片可以被配置成經(jīng)由一個公共通道與控制器2200通信。在示例性實施例中，多個非易失性存儲芯片可以經(jīng)由多個通道CHl到CHk與控制器2200通信。[0159]在示例性實施例中，非易失性存儲器2100可以是參照圖1到圖19所述的非易失性存儲器100。非易失性存儲器2100可以包括偽存儲單元或者地選擇晶體管，它們所具有的閾值電壓高于與擦除狀態(tài)相對應的閾值電壓，如參照圖1到圖19所述。非易失性存儲器2100可以在其它線的電壓之前首先恢復偽字線或者地選擇線的電壓。非易失性存儲器2100可以將負電壓施加到偽字線或者地選擇線。[0160]在圖21中，描述了一個通道連接到多個非易失性存儲芯片的示例。然而，存儲系統(tǒng)2000可以被修改成使得一個通道連接到一個非易失性存儲芯片。[0161]圖22是示意地圖示根據(jù)一個實施例的存儲卡3000的框圖。參照圖22，存儲卡3000可以包括非易失性存儲器3100、控制器3200和連接器3300。[0162]在示例性實施例中，非易失性存儲器3100可以是比如參照圖1到圖19所述的非易失性存儲器100。非易失性存儲器3100可以包括偽存儲單元或者地選擇晶體管，它們所具有的閾值電壓高于與擦除狀態(tài)相對應的閾值電壓，如參照圖1到圖19所述。非易失性存儲器3100可以在其它線的電壓之前首先恢復偽字線或者地選擇線的電壓。非易失性存儲器3100可以將負電壓施加到偽字線或者地選擇線。連接器3300可以將存儲卡3000與外部設(shè)備(例如，主機)電連接。[0163]存儲卡3000可以由諸如PC(PCMCIA)卡、CF卡、SM(或者，SMC)卡、記憶棒、多媒體卡(麗(:、1?-麗(:、麗011丨(^0)、安全卡(50、111丨11丨50、111丨(^050、50!10、通用快閃存儲器(皿5)設(shè)備等等的存儲卡形成。[0164]圖23是示意地圖示根據(jù)一個示例性實施例的固態(tài)驅(qū)動器4000的框圖。參照圖23，固態(tài)驅(qū)動器4000可以包括多個非易失性存儲器4100、控制器4200和連接器4300。[0165]在示例性實施例中，每個非易失性存儲器4100可以包括比如參照圖1到圖19所述的非易失性存儲器100。非易失性存儲器4100可以包括偽存儲單元或者地選擇晶體管，它們所具有的閾值電壓高于與擦除狀態(tài)相對應的閾值電壓，如參照圖1到圖19所述。非易失性存儲器4100可以在其它線的電壓之前首先恢復偽字線或者地選擇線的電壓。非易失性存儲器4100可以將負電壓施加到偽字線或者地選擇線。連接器4300可以將固態(tài)驅(qū)動器4000和外部設(shè)備(例如，主機)電連接。[0166]圖24是示意地圖示根據(jù)一個實施例的計算設(shè)備5000的框圖。參照圖24，計算設(shè)備5000可以包括處理器5100、存儲器5200、存儲裝置5300、調(diào)制解調(diào)器5400和用戶接口5500。[0167]處理器5100可以控制計算設(shè)備5000的總體操作，并且可以執(zhí)行邏輯運算。處理器5100可以例如由片上系統(tǒng)(SoC)形成。處理器5100可以是通用處理器或者應用處理器。[0168]存儲器5200可以與處理器5100通信。存儲器5200可以是處理器5100或者計算設(shè)備5000的工作存儲器(或者，主存儲器)。存儲器5200可以包括諸如靜態(tài)RAM、動態(tài)RAM、同步DRAM等等的易失性存儲器，或者諸如快閃存儲器、相變RAM(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)、鐵電RAM(FRAM)等等的非易失性存儲器。[0169]存儲裝置5300可以用來將數(shù)據(jù)長時間地存儲在計算設(shè)備5000中。存儲裝置5300可以包括硬盤驅(qū)動器或者非易失性存儲器，諸如快閃存儲器、相變RAM(Phase-changeRAM，PRAM)、磁性RAM(MagneticRAM，MRAM)、電阻式RAM(ResistiveRAM，RRAM)、鐵電RAM(FerroelectricRAM,FRAM)等等。[0170]在示例性實施例中，存儲裝置5300可以是比如參照圖1到圖19所述的存儲器100。存儲裝置5300可以包括偽存儲單元或者地選擇晶體管，它們所具有的閾值電壓高于與擦除狀態(tài)相對應的閾值電壓，如參照圖1到圖19所述。存儲裝置5300可以在其它線的電壓之前首先恢復偽字線或者地選擇線的電壓。存儲裝置5300可以將負電壓施加到偽字線或者地選擇線。[0171]在示例性實施例中，存儲器5200和存儲裝置5300可以由相同類型的非易失性存儲器形成。在這種情況下，存儲器5200和存儲裝置5300可以被集成到半導體集成電路中。[0172]調(diào)制解調(diào)器5400可以根據(jù)處理器5100的控制與外部設(shè)備通信。例如，調(diào)制解調(diào)器5400可以以有線或者無線的方式與外部設(shè)備通信。調(diào)制解調(diào)器5400可以基于無線通信方式或者有線通信方式中的至少一個來通信，所述無線通信方式諸如長期演進(LTE)、WiMax、全球移動通信系統(tǒng)(GlobalSystemforMobilecommunication,GSM)、碼分多址(CDMA)、藍牙、近場通信(NFC)、WiF1、射頻識別(RFID)等等，所述有線通信方式諸如通用串行總線(USB)、串行AT附件(SerialATAttachment，SATA)、小型計算機小接口(SCSI)、防火線、夕卜圍組件互聯(lián)(PCI)等等。[0173]用戶接口5500可以根據(jù)處理器5100的控制與用戶通信。例如，用戶接口5500可以包括用戶輸入接口，諸如鍵盤、鍵區(qū)、按鈕、觸摸板、觸摸屏、觸摸墊、觸摸球、照相機、麥克風、陀螺儀傳感器、振動傳感器等等。用戶接口5500還可以包括用戶輸出接口，諸如LCD、有機發(fā)光二極管(OLED)顯示設(shè)備、有源矩陣OLED(ActiveMatrixOLED，AMOLED)顯示設(shè)備、LED、揚聲器、馬達等等。[0174]盡管已經(jīng)參照示例性實施例描述了本公開，但是對于本領(lǐng)域技術(shù)人員，以下將是明顯的:可以進行各種改變和修改而不會脫離本發(fā)明的精神和范圍。因此，應當理解上述實施例不是限制性的，而是說明性的?！緳?quán)利要求】1.一種非易失性存儲器的操作方法，所述非易失性存儲器包括多個單元串，所述單元串中的每一個包括在與基底垂直的方向上堆疊的多個存儲單元、設(shè)置在所述存儲單元和所述基底之間的地選擇晶體管以及設(shè)置在所述存儲單元和位線之間的串選擇晶體管，所述操作方法包括:將每個單元串中鄰近基底的至少一個第一存儲單元的閾值電壓調(diào)整為高于擦除狀態(tài)的閾值電壓分布；以及讀取每個單元串中位于所述至少一個第一存儲單元上方的第二存儲單元，其中，每個單元串中的所述至少一個第一存儲單元是偽存儲單元。2.如權(quán)利要求1所述的操作方法，其中，每個單元串中的所述至少一個第一存儲單元是所堆疊的存儲單元當中最接近所述基底的存儲單元。3.如權(quán)利要求1所述的操作方法，其中，所述多個單元串以行和列排列在所述基底上，其中，一行單元串中的串選擇晶體管共同連接到串選擇線，其中，兩行或更多行的單元串中的地選擇晶體管共同連接到地選擇線，并且其中，多個單元串的位于距所述基底相同高度的存儲單元共同連接到字線。4.如權(quán)利要求3所述的操作方法，其中，讀取每個單元串中位于所述至少一個第一存儲單元上方的第二存儲單元包括:將導通電壓施加到連接到多個單元串的串選擇線當中的被選串選擇線；將截止電壓施加到所述串選擇線中的未選串選擇線；將所述導通電壓施加到連接到多個單元串的地選擇線；將所述導通電壓施加到連接到多個單元串的字線中的未選字線；將讀取電壓施加到所述字線中的被選字線；以及將地電壓施加到被選串選擇線、所述字線以及所述地選擇線。5.如權(quán)利要求4所述的操作方法，其中，當所述地電壓被施加到所述字線時，多個單元串中的第一存儲單元在連接到所述多個單元串中的第一存儲單元的第一字線的電壓到達所述地電壓的電平之前被截止。6.如權(quán)利要求4所述的操作方法，其中，所述字線當中連接到所述多個單元串中的第一存儲單元的第一字線在所述地電壓被施加到連接到所述多個單元串中的第二存儲單元的第二字線之前被供應以所述地電壓。7.如權(quán)利要求6所述的操作方法，其中，所述地電壓同時被供應到所述地選擇線和所述第一字線。8.如權(quán)利要求3所述的操作方法，其中，讀取每個單元串中位于所述至少一個第一存儲單元上方的第二存儲單元包括:將導通電壓施加到連接到多個單元串的串選擇線中的被選串選擇線；將截止電壓施加到所述串選擇線中的未選串選擇線；將所述導通電壓施加到連接到多個單元串的地選擇線；將所述導通電壓施加到連接到多個單元串的字線中的未選字線；將讀取電壓施加到所述字線中的被選字線；以及將地電壓施加到被選串選擇線以及所述地選擇線，將負電壓施加到所述字線當中連接到所述多個單元串的第一存儲單元的第一字線，并且將所述地電壓施加到連接到所述多個單元串的第二存儲單元的第二字線。9.如權(quán)利要求8所述的操作方法，其中，所述負電壓在所述地電壓被施加到所述第二字線之前被施加到第一字線。10.如權(quán)利要求3所述的操作方法，其中，讀取每個單元串中位于所述至少一個第一存儲單元上方的第二存儲單元包括:將導通電壓施加到連接到多個單元串的串選擇線中的被選串選擇線；將截止電壓施加到所述串選擇線中的未選串選擇線；將所述導通電壓施加到連接到所述多個單元串的地選擇線；將所述導通電壓施加到連接到所述多個單元串的字線中的未選字線；將讀取電壓施加到所述字線中的被選字線，所述被選字線連接到第二存儲單元；以及將地電壓施加到被選串選擇線，將負電壓施加到地選擇線和所述字線當中連接到所述多個單元串的第一存儲單元的第一字線，并且將所述地電壓施加到連接到所述多個單元串的第二存儲單元的第二字線。11.如權(quán)利要求1所述的操作方法，其中，讀取每個單元串中位于所述至少一個第一存儲單元上方的第二存儲單元包括:將導通電壓施加到連接到所述多個單元串的串選擇線中的被選串選擇線；將截止電壓施加到所述串選擇線的未選串選擇線；將所述導通電壓施加到連接到所述多個單元串的地選擇線；將所述導通電壓施加到連接到所述多個單元串的字線中的未選字線；將讀取電壓施加到所述字線的被選字線；以及將地電壓施加到被選串選擇線和所述字線并且將負電壓施加到所述地選擇線。12.如權(quán)利要求1所述的操作方法，還包括:檢查多個單元串中的第一存儲單元的閾值電壓；以及如果所述多個單元串中的第一存儲單元的閾值電壓被確定為已經(jīng)減小，則將所述多個單元串中的第一存儲單元的閾值電壓重新調(diào)整為高于與擦除狀態(tài)相對應的閾值電壓分布中的閾值電壓。13.如權(quán)利要求12所述的操作方法，其中，所述檢查和所述重新調(diào)整是根據(jù)所執(zhí)行的讀取、寫入或者擦除操作的數(shù)量而周期性地執(zhí)行的。14.一種非易失性存儲器，其包括:包括多個單元串的存儲單元陣列，所述單元串中的每一個包括在與基底垂直的方向上堆疊的多個存儲單元、設(shè)置在所述存儲單元和所述基底之間的地選擇晶體管以及設(shè)置在所述存儲單元和位線之間的串選擇晶體管；地址譯碼器，其通過字線連接到所述多個單元串中的存儲單元，通過串選擇線連接到所述多個單元串的串選擇晶體管，以及通過地選擇線連接到所述多個單元串的地選擇晶體管；以及讀/寫電路，其通過位線連接到多個單元串的串選擇晶體管，其中，當讀取操作結(jié)束時，所述地址譯碼器被配置為將地電壓施加到串選擇線、所述字線以及所述地選擇線，并且其中，每個單元串中的存儲單元當中包括與基底最接近的偽存儲單元在內(nèi)的至少一個第一存儲單元保持高于與擦除狀態(tài)相對應的閾值電壓分布的閾值電壓。15.如權(quán)利要求14所述的非易失性存儲器，其中，所述至少一個第一存儲單元保持所述閾值電壓，而不管擦除操作執(zhí)行與否。16.一種非易失性存儲器的操作方法，所述非易失性存儲器包括多個單元串，所述單元串中的每一個包括在與基底垂直的方向上堆疊的多個存儲單元并且包括與所述基底最接近的存儲單元以及距所述基底最遠的存儲單元、設(shè)置在所述存儲單元和所述基底之間的地選擇晶體管以及設(shè)置在所述存儲單元和位線之間的串選擇晶體管，所述操作方法包括:在第一時間，將第一導通電壓施加到連接到所述多個單元串的第一單元串的被選串選擇線；在所述第一時間，將第二導通電壓施加到連接到所述第一單元串的地選擇晶體管的地選擇線；在所述第一時間，將第三導通電壓施加到連接到所述第一單元串的與所述基底最接近的存儲單元的第一字線；在第二時間，將第四電壓施加到被選字線，所述第四電壓具有所述多個存儲單元的閾值分布范圍當中的值，并且所述字線連接到一行單元串；在第一時間和第二時間之后的第三時間，對所述第一字線和所述地選擇線中的至少一個進行放電或者施加負電壓；以及在第三時間之后的第四時間，對所述被選字線進行放電。17.如權(quán)利要求16所述的操作方法，還包括:在所述第三時間，對所述第一字線進行放電或者施加所述負電壓；以及在所述第四時間，對所述地選擇線進行放電。18.如權(quán)利要求16所述的操作方法，還包括:在所述第三時間，對所述第一字線和所述地選擇線兩者都進行放電。19.如權(quán)利要求16所述的操作方法，還包括:在將所述第四電壓施加到所述被選字線之前，將預脈沖施加到所述被選字線。20.如權(quán)利要求16所述的操作方法，其中:所述第一字線是偽字線。【文檔編號】G11C16/14GK104008778SQ201410069203【公開日】2014年8月27日申請日期:2014年2月27日優(yōu)先權(quán)日:2013年2月27日【發(fā)明者】李吉成,張在薰,金基玄,沈善一申請人:三星電子株式會社