一種反熔絲型可編程式存儲器的制造方法
【專利摘要】本發(fā)明適用于抗單粒子翻轉(zhuǎn)領(lǐng)域，提供了一種反熔絲可編程式存儲器；該存儲器包括存儲單元、信號預(yù)處理電路、信號輸出端以及信號輸入端；在所述存儲單元與所述信號輸入端之間設(shè)置第一冗余結(jié)構(gòu)模塊和/或在所述存儲單元與所述信號輸出端之間設(shè)置第二冗余結(jié)構(gòu)模塊；所述第一冗余結(jié)構(gòu)模塊和/或所述第二冗余結(jié)構(gòu)模塊，通過算法和概率事件的方式糾正單粒子翻轉(zhuǎn)事件；還可以在信號的輸入端或者信號的輸出端設(shè)置濾波電路對邏輯控制信號中出現(xiàn)的單粒子事件進(jìn)行濾波處理；采用上述方案，能夠有效屏蔽掉由于單粒子事件產(chǎn)生電路脈沖而造成的數(shù)據(jù)錯誤，確保電子系統(tǒng)在宇宙輻射環(huán)境中能夠正常工作。
【專利說明】—種反熔絲型可編程式存儲器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于抗輻照加固微電子學(xué)領(lǐng)域，尤其涉及一種反熔絲型可編程式存儲器?！颈尘凹夹g(shù)】
[0002]隨著航天技術(shù)的飛速發(fā)展，幫助人們對外太空的探索，用于衛(wèi)星、運(yùn)載火箭等搭建電子控制系統(tǒng)的半導(dǎo)體器件越來越多；在外太空中，各種射線和重離子組成的宇宙射線具有極強(qiáng)的穿透力，一般的半導(dǎo)體器件難以適應(yīng)這種穿透力強(qiáng)的工作環(huán)境；尤其是用于存儲電子控制系統(tǒng)基本數(shù)據(jù)及指令的存儲器件，存儲器件中的數(shù)據(jù)一旦受輻射影響出錯，將直接影響控制系統(tǒng)的正常工作，甚至導(dǎo)致整個系統(tǒng)的失效。
[0003]單粒子翻轉(zhuǎn)是宇宙輻射環(huán)境下集成電路最常見的可靠性問題之一，一般的存儲器件遇到單粒子事件容易出現(xiàn)讀出數(shù)據(jù)翻轉(zhuǎn)的可能，數(shù)據(jù)的翻轉(zhuǎn)可能會導(dǎo)致整個系統(tǒng)工作異常，因此需要對存儲器件進(jìn)行加固，減小單粒子翻轉(zhuǎn)事件對電子系統(tǒng)的影響；由于反熔絲存儲器的存儲單元具有防單粒子翻轉(zhuǎn)的結(jié)構(gòu)特點(diǎn)，存儲單元在編程或者非編程狀態(tài)都不會出現(xiàn)翻轉(zhuǎn)的現(xiàn)象；但是，反熔絲存儲器中的預(yù)充電電路、譯碼電路、邏輯控制電路等與存儲單元連接的電路結(jié)構(gòu)依然容易受到輻射干擾產(chǎn)生單粒子事件，影響存儲器甚至是整個電子控制系統(tǒng)的正常工作。

【發(fā)明內(nèi)容】

[0004]本發(fā)明實(shí)施例的目的在于提供一種反熔絲型可編程式存儲器，旨在解決現(xiàn)有的可編程式存儲器在輻射環(huán)境容易受到單粒子翻轉(zhuǎn)事件而影響電子控制系統(tǒng)正常工作的問題。
[0005]本發(fā)明實(shí)施例是這樣實(shí)現(xiàn)的，一種反熔絲型可編程式存儲器，包括存儲單元、信號預(yù)處理電路、信號輸入端以及信號輸出端；所述信號預(yù)處理電路連接在所述信號輸入端與所述存儲單元之間，接收輸入的輸入信號，并將處理后的信號輸出到存儲單元；所述信號輸出端接收所述存儲單元的輸出數(shù)據(jù)；在所述存儲單元與所述信號輸入端之間設(shè)置第一冗余結(jié)構(gòu)模塊和/或在所述存儲單元與所述信號輸出端之間設(shè)置第二冗余結(jié)構(gòu)模塊；所述第一冗余結(jié)構(gòu)模塊和/或所述第二冗余結(jié)構(gòu)模塊，通過算法和概率事件屏蔽冗余結(jié)構(gòu)模塊中產(chǎn)生翻轉(zhuǎn)脈沖的方式糾正單粒子翻轉(zhuǎn)事件。
[0006]進(jìn)一步的，所述第一冗余結(jié)構(gòu)模塊設(shè)置在所述信號輸入端和所述信號預(yù)處理電路之間，其中，所述第一冗余結(jié)構(gòu)模塊包括η路冗余信號輸出，所述信號預(yù)處理電路包括與所述第一冗余結(jié)構(gòu)模塊η路冗余信號輸出相對應(yīng)的η個預(yù)處理子電路，所述η個預(yù)處理子模塊分別對應(yīng)連接所述的η路冗余信號輸出；并分別連接到所述存儲單元中；η為大于I的正整數(shù)(下文中出現(xiàn)的η同樣表示為大于I的正整數(shù))；
[0007]所述第一冗余結(jié)構(gòu)模塊設(shè)置在所述信號預(yù)處理電路中或者設(shè)置在所述信號預(yù)處理電路與所述存儲單元之間；其中，所述信號預(yù)處理電路連接信號輸入端接收輸入信號；所述第一冗余結(jié)構(gòu)模塊包括η路冗余信號輸出，所述第一冗余結(jié)構(gòu)模塊接收所述信號預(yù)處理電路處理信號，η路冗余信號輸出分別連接到所述存儲單元中。[0008]再進(jìn)一步的，所述第一冗余結(jié)構(gòu)模塊包括譯碼冗余結(jié)構(gòu)子模塊以及預(yù)充電冗余結(jié)構(gòu)子模塊；所述信號預(yù)處理電路包括譯碼子電路以及預(yù)充電子電路，所述譯碼冗余結(jié)構(gòu)子模塊連接所述譯碼子電路，接收所述譯碼子電路輸出的譯碼信號，并連接到所述存儲單元將所接收的譯碼信號冗余成多路冗余信號輸出到所述存儲單元中；所述預(yù)充電冗余結(jié)構(gòu)子模塊連接所述預(yù)充電子電路，接收所述預(yù)充電子電路輸出的地址跳變信息，并連接到所述存儲單元將所接收的地址跳變信息冗余成多路冗余信號輸出到所述存儲單元中。
[0009]在所述信號輸入端和/或所述信號輸出端還可以包括濾波電路模塊；所述濾波電路模塊接收輸入的信號并濾除電路中產(chǎn)生的單粒子翻轉(zhuǎn)脈沖信號。
[0010]在本發(fā)明實(shí)施例中，反熔絲型可編程式存儲器，通過在信號輸入端與存儲單元之間和/或在存儲單元與信號輸出端之間設(shè)置冗余結(jié)構(gòu)模塊，利用所述冗余結(jié)構(gòu)模塊通過算法和概率事件等方式糾正單粒子翻轉(zhuǎn)事件對存儲器的影響，能夠有效屏蔽掉由于單粒子事件產(chǎn)生電路脈沖而造成的輸出數(shù)據(jù)錯誤，確保電子系統(tǒng)在宇宙輻射環(huán)境中能夠正常工作。
【專利附圖】

【附圖說明】
[0011]圖1是本發(fā)明實(shí)施例一提供的反熔絲可編程式存儲器結(jié)構(gòu)圖；
[0012]圖2a是本發(fā)明實(shí)施例一提供的一種連接方式結(jié)構(gòu)圖；
[0013]圖2b是本發(fā)明實(shí)施例一提供的另一種連接方式結(jié)構(gòu)圖；
[0014]圖2c是本發(fā)明實(shí)施例一提供的第三種連接方式結(jié)構(gòu)圖；
[0015]圖3是本發(fā)明實(shí)施例二提供的反熔絲可編程式存儲器結(jié)構(gòu)圖；
[0016]圖4是本發(fā)明實(shí)施例三提供的反熔絲可編程式存儲器結(jié)構(gòu)圖；
[0017]圖5是本發(fā)明實(shí)施例四中提供的第一冗余結(jié)構(gòu)模塊的電路結(jié)構(gòu)圖；
[0018]圖6是本發(fā)明實(shí)施例四中提供的第二冗余結(jié)構(gòu)模塊的電路結(jié)構(gòu)圖；
[0019]圖7是本發(fā)明實(shí)施例四中提供的濾波電路模塊的電路結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0020]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0021]在本發(fā)明實(shí)施例中，基于反熔絲型可編程式存儲器，包括信號輸入端、信號預(yù)處理電路、存儲單元以及信號輸出端；通過在信號輸入端與存儲單元之間和/或在存儲單元與信號輸出端之間設(shè)置冗余結(jié)構(gòu)模塊，利用所述冗余結(jié)構(gòu)模塊通過算法和概率事件等方式糾正存儲器中數(shù)據(jù)受輻射發(fā)生單粒子翻轉(zhuǎn)事件；從而加強(qiáng)了存儲器應(yīng)對輻射環(huán)境的工作能力。
[0022]實(shí)施例一:
[0023]圖1示出了本實(shí)施例提供的反熔絲可編程式存儲器結(jié)構(gòu)圖；所述存儲器包括信號輸入端100、信號預(yù)處理電路200、存儲單元400以及信號輸出端600 ;所述信號預(yù)處理電路200連接在所述信號輸入端100與所述存儲單元400之間，接收輸入的輸入信號，并將處理后的信號輸出到存儲單元400 ;所述信號輸出端600接收所述存儲單元400的輸出數(shù)據(jù)；在所述信號輸入端100和所述存儲單元400之間以及所述存儲單元400和所述信號輸出端600之間分別設(shè)置有第一冗余結(jié)構(gòu)模塊300和第二冗余結(jié)構(gòu)模塊500 ;其中，所述第一冗余結(jié)構(gòu)模塊300可以設(shè)置在所述信號輸入端100與所述存儲單元400之間的信號傳輸路徑上，例如，可以設(shè)置在所述信號輸入端100與所述信號預(yù)處理電路200之間；或者設(shè)置在所述信號預(yù)處理電路200中；或者還可以設(shè)置在所述信號預(yù)處理電路200與所述存儲單元400之間；所述第一冗余結(jié)構(gòu)模塊300用于通過算法和概率事件等方式將所接收信號冗余成多路冗余信號輸出；所述第二冗余結(jié)構(gòu)模塊500，接收所述存儲單元400的輸出信號，通過算法和概率事件等方式處理后通過所述信號輸出端輸出數(shù)據(jù)；所述第一冗余結(jié)構(gòu)模塊300或者所述第二冗余結(jié)構(gòu)模塊500通過算法和概率事件的方式處理接收的數(shù)據(jù)，能夠糾正電路中傳輸?shù)男盘柊l(fā)生單粒子翻轉(zhuǎn)事件；可以有效防止存儲器中單粒子翻轉(zhuǎn)的問題，當(dāng)存儲器中數(shù)據(jù)受到輻射時(shí)，通過所述第一冗余結(jié)構(gòu)模塊300或者所述第二冗余結(jié)構(gòu)模塊500，能夠屏蔽掉發(fā)生單粒子翻轉(zhuǎn)產(chǎn)生的信號脈沖，避免輸出數(shù)據(jù)錯誤。
[0024]以下以所述第一冗余結(jié)構(gòu)模塊300設(shè)置在所述信號輸入端100和所述信號預(yù)處理電路300之間為例做說明，圖2a示出本實(shí)施例提供的一種連接方式結(jié)構(gòu)圖；所述第一冗余結(jié)構(gòu)模塊300包括η路冗余信號輸出，所述第一冗余結(jié)構(gòu)模塊300連接所述信號輸入端100，接收所述信號輸入端100輸入的信號，并將所接收的輸入信號冗余成η路冗余信號；所述信號預(yù)處理電路300包括η個與所述第一冗余結(jié)構(gòu)模塊的η路冗余信號相對應(yīng)的η個預(yù)處理子電路，每一所述的處理子模塊分別接收一路冗余信號，即所述第一冗余結(jié)構(gòu)模塊300輸出的冗余信號分別連接第一預(yù)處理子電路、第二預(yù)處理子電路、直至第η預(yù)處理子電路；各預(yù)處理子模塊分別對所接收的信號進(jìn)行處理并將處理后的信號分別輸出到所述存儲單元中。將輸入信號冗余成多路冗余信號并分別由不同處理子模塊進(jìn)行處理，如果某一路的信號發(fā)生翻轉(zhuǎn)，與其它之路的信號不同則舍棄該路傳輸?shù)臄?shù)據(jù)，可以避免輸入信號受到輻射環(huán)境影響，發(fā)生單粒子事件而影響輸出的數(shù)據(jù)。
[0025]以下以所述第一冗余結(jié)構(gòu)模塊300設(shè)置在所述信號預(yù)處理電路300與所述存儲單元400之間為例做說明，圖2b示出本實(shí)施例中提供的另一種連接方式結(jié)構(gòu)圖；所述第一冗余結(jié)構(gòu)模塊300包括η路冗余信號輸出，所述第一冗余結(jié)構(gòu)模塊300接收所述信號預(yù)處理電路200的輸出信號，并將所接收的信號冗余成η路冗余信號分別輸出到所述存儲單元400中；將所述信號預(yù)處理電路200處理后的信號冗余成多路冗余信號并分別輸入到所述存儲單元400中，如果某一路傳輸?shù)男盘柊l(fā)生翻轉(zhuǎn)，與其它之路的信號不同則舍棄該路傳輸?shù)臄?shù)據(jù)，可以避免信號受到輻射環(huán)境影響，發(fā)生單粒子事件而影響輸出的數(shù)據(jù)。
[0026]以下以所述第一冗余結(jié)構(gòu)模塊300設(shè)置在所述信號預(yù)處理電路200中為例做說明，圖2c示出本實(shí)施例中提供的第三種連接方式結(jié)構(gòu)圖；所述第一冗余結(jié)構(gòu)模塊300設(shè)置在所述信號預(yù)處理電路200中，所述信號預(yù)處理電路200處理的信號直接通過所述第一冗余結(jié)構(gòu)模塊300冗余成多路冗余信號，然后分別輸出到所述存儲單元400中；由于在輻射環(huán)境中，電子系統(tǒng)各模塊電路之間的連接更為容易發(fā)生單粒子翻轉(zhuǎn)事件，影響系統(tǒng)穩(wěn)定性，因此將所述第一冗余結(jié)構(gòu)模塊300直接設(shè)置在所述信號預(yù)處理電路200中，可以避免系統(tǒng)中暴露過多的模塊電路之間連接，降低所述電子系統(tǒng)發(fā)生單粒子翻轉(zhuǎn)事件的概率；提高所述電子系統(tǒng)的穩(wěn)定性。
[0027]值得注意的，上述在所述信號輸入端100和所述存儲單元400之間以及所述存儲單元400和所述信號輸出端600之間同時(shí)設(shè)置冗余結(jié)構(gòu)模塊的方案只作為本發(fā)明的較優(yōu)實(shí)施方式說明，在實(shí)際設(shè)計(jì)中，也可以只選擇在所述信號輸入端100和所述存儲單元400之間設(shè)置所述第一冗余結(jié)構(gòu)模塊300 ;或者只在所述存儲單元400和所述信號輸出端600之間設(shè)置所述第二冗余結(jié)構(gòu)模塊500 ;只設(shè)置所述第一冗余結(jié)構(gòu)模塊300或者只設(shè)置所述第第二冗余模塊500，通過利用冗余結(jié)構(gòu)模塊的算法和概率事件等方式，同樣可以有效糾正單粒子翻轉(zhuǎn)事件，屏蔽掉輸出的錯誤數(shù)據(jù)。
[0028]實(shí)施例二:
[0029]圖3示出了本實(shí)施例中提供的反熔絲可編程式存儲器結(jié)構(gòu)圖；所述反熔絲可編程式存儲器包括信號輸入端100，信號預(yù)處理電路200，η個存儲單元400，信號輸出端600，設(shè)置在所述信號處理電路200與所述存儲單元400之間的第一冗余結(jié)構(gòu)子模塊300以及設(shè)置在所述存儲單元400與所述信號輸出端600之間的第二冗余結(jié)構(gòu)模塊500 ;其中，所述預(yù)處理電路200包括譯碼子電路201以及預(yù)充電子電路202，所述譯碼子電路201從所述信號輸入端100接收輸入信號，處理并輸出譯碼信號；所述預(yù)充電子電路202從所述信號輸入端
100接收輸入信號，處理并輸出地址跳變信息；所述第一冗余結(jié)構(gòu)模塊300包括譯碼冗余結(jié)構(gòu)子模塊301以及預(yù)充電冗余結(jié)構(gòu)子模塊302 ;所述譯碼冗余結(jié)構(gòu)子模塊301接收所述譯碼電路201輸出的譯碼信號，并將所接收的譯碼信號冗余η路冗余信號，每一路冗余信號對應(yīng)輸入到對應(yīng)的一個存儲單元400中；所述預(yù)充電冗余結(jié)構(gòu)子模塊302接收所述預(yù)充電子電路202輸出的地址跳變信息，并將所接收的地址跳變信息冗余成η路冗余信號，每一路冗余信號對應(yīng)輸入到對應(yīng)的一個存儲單元400中。所述第二冗余結(jié)構(gòu)模塊500設(shè)置在所述存儲單元400與所述信號輸出端之間，包括m路信號輸入，其中m為大于I的正整數(shù)(下文中出現(xiàn)的m同樣表示為大于I的正整數(shù));所述第二冗余結(jié)構(gòu)模塊500的m路輸入分別從η個存儲單元中選擇m個對應(yīng)連接(若m>n則懸空多出的部分輸入);所述第二冗余結(jié)構(gòu)模塊500將從多個存儲單元400中接收的信號進(jìn)行計(jì)算處理，并將處理結(jié)構(gòu)通過所述信號輸出端向外輸出數(shù)據(jù)。通過將信號冗余成多路冗余信號進(jìn)行處理，可以提高數(shù)據(jù)屏蔽輸出的準(zhǔn)確性，而且，可以處理同時(shí)出現(xiàn)多路信號中出現(xiàn)單粒子翻轉(zhuǎn)的情況。將譯碼信號和地址跳變信息分開到對應(yīng)的處理模塊處理，并分別采用對應(yīng)子模塊冗余信號，能夠提高處理的效率。
[0030]同樣的,本實(shí)施例中也不限于同時(shí)在信號輸入端和信號輸出端同時(shí)設(shè)置冗余結(jié)構(gòu)模塊，可以只在信號輸入端或者信號輸出端設(shè)置冗余結(jié)構(gòu)模塊。
[0031]實(shí)施例三:
[0032]圖4示出本實(shí)施例中提供的反熔絲可編程式存儲器結(jié)構(gòu)圖；所述存儲器包括信號輸入端100、譯碼子電路201、預(yù)充電子電路202、譯碼冗余結(jié)構(gòu)子模塊301、預(yù)充電冗余結(jié)構(gòu)子模塊302、三個存儲單元400第二冗余結(jié)構(gòu)模塊500以及信號輸出端600 ;所述譯碼冗余結(jié)構(gòu)子模塊301設(shè)置在所述譯碼子電路201中，包括三路冗余信號輸出；所述預(yù)充電冗余結(jié)構(gòu)子模塊302設(shè)置在所述預(yù)充電子電路中，包括三路冗余信號輸出；所述譯碼冗余結(jié)構(gòu)子模塊301接收譯碼信號，并將所接收的譯碼信號冗余成三路冗余信號分別輸出到對應(yīng)的三個存儲單元400中；所述預(yù)充電冗余結(jié)構(gòu)子模塊302接收地址跳變信息，并將所接收的地址跳變信息冗余成三路冗余信號分別輸出到對應(yīng)的三個存儲單元400中；所述第二冗余結(jié)構(gòu)模塊500包括三路冗余輸入，三路冗余輸入分別連接三個對應(yīng)的存儲單元400。在外太空輻射環(huán)境下，一般情況，容易在某一路中出現(xiàn)單粒子翻轉(zhuǎn)事件，而同時(shí)出現(xiàn)兩路或者多路發(fā)生單粒子翻轉(zhuǎn)事件的概率非常的低，采用多路冗余輸出輸入的方式將對電路的分析能力要求非常高，因此，本實(shí)施例中采用較優(yōu)的三路冗余信號，方便快速對其中單路中出現(xiàn)單粒子事件進(jìn)行糾正。
[0033]進(jìn)一步的，在所述信號輸入端和信號的輸出端還可以分別包括第一濾波電路模塊101和第二濾波電路模塊601，所述第一濾波電路模塊101接收輸入的邏輯控制信號，并將所接收的邏輯控制信號進(jìn)行濾波處理后將信號輸出到所述第二冗余結(jié)構(gòu)模塊500，所述信號輸出端600設(shè)置的第二濾波電路模塊601接收所述第二冗余結(jié)構(gòu)模塊500的輸出信號，并將所接收的信號進(jìn)行濾波處理。如果單粒子翻轉(zhuǎn)事件出現(xiàn)在預(yù)充電路或者譯碼電路中，其恢復(fù)的時(shí)間一般相對較長，但是如果單粒子翻轉(zhuǎn)事件出現(xiàn)在控制邏輯電路中，其恢復(fù)的時(shí)間一般比較短，因此，控制邏輯的控制信號可以單獨(dú)輸入到所述第一濾波電路模塊101中，通過濾波方式快速濾除邏輯控制電路中由于單粒子翻轉(zhuǎn)事件出現(xiàn)的脈沖信號；通過將譯碼電路，預(yù)充電電路，邏輯控制電路分別采用不同的方式糾正單粒子翻轉(zhuǎn)產(chǎn)生的錯誤輸出進(jìn)行處理，可以快速有效恢復(fù)輸出數(shù)據(jù)的正確性。當(dāng)然，所述譯碼子電路201或者所述預(yù)充電子電路202所接收的信號同樣可以先通過所述第一濾波電路模塊101進(jìn)行濾波處理后再輸入到對應(yīng)子電路中。
[0034]值得注意，本實(shí)施例中的濾波電路模塊，同樣可以只設(shè)置在信號輸入端或者信號的輸出端；即，只在所述信號輸入端100設(shè)置所述第一濾波電路模塊101，或者只在所述信號輸出端600設(shè)置所述第二濾波電路模塊601。
[0035]實(shí)施例四:
[0036]圖5示出本實(shí)施例提供的第一冗余結(jié)構(gòu)模塊的結(jié)構(gòu)圖；所述第一冗余結(jié)構(gòu)模塊30包括譯碼冗余結(jié)構(gòu)子模塊301或預(yù)充電冗余結(jié)構(gòu)子模塊302，所述譯碼冗余結(jié)構(gòu)子模塊301或預(yù)充電冗余結(jié)構(gòu)子模塊302包括由第一至第七反相器連接組成，所述第一反相器INVl的輸入端接收所述譯碼冗余結(jié)構(gòu)子模塊301輸出的譯碼信號或者所述預(yù)充電冗余結(jié)構(gòu)子模塊輸出的地址跳變信息；所述第一反相器INV1、第二反相器INV2和第三反相器INV3串聯(lián)連接形成第一路冗余信號輸出XO ;所述第一反相器INV1、第四反相器INV4和第五反相器INV5串聯(lián)連接形成第二路冗余信號輸出Xl ;所述第一反相器INV1、第六反相器INV6和第七反相器INV7串聯(lián)連接形成第三路冗余信號輸出X2 ;三路冗余信號輸出X0、X1、X2分別連接到三個存儲單元400。當(dāng)然，所述譯碼冗余結(jié)構(gòu)子模塊301或者所述預(yù)充電冗余結(jié)構(gòu)子模塊302也可以設(shè)置為包括由多個反相器串聯(lián)組成的η路并聯(lián)輸出，由于設(shè)置的支路越多對電路處理分析能力的要求越強(qiáng)，花費(fèi)的處理時(shí)間也越長，另外，兩條支路或者多余兩條支路同時(shí)出現(xiàn)單粒子翻轉(zhuǎn)事件的概率非常低；為了電路能夠更高效的糾正單粒子翻轉(zhuǎn)事件，本實(shí)施例采用三條并列支路的冗余輸出方式。
[0037]圖6示出本實(shí)施例提供的第二冗余結(jié)構(gòu)模塊的電路結(jié)構(gòu)圖；所述第二冗余結(jié)構(gòu)模塊500為三路冗余信號輸入，所述第二冗余結(jié)構(gòu)模塊500包括第一至第三兩輸入與非門NANDUNAND2.NAND3以及一個三輸入與非門NAND4 ;其中，三路冗余信號輸入分別接收三個所述存儲單元400的輸出信號，從三路冗余信號中選擇不同的兩路信號輸入到所述兩輸入與非門的輸入端，且不同的兩輸入與非門的輸入信號不能完全相同，三個兩輸入與非門的輸出端分別連接所述三輸入與非門NAND4的輸入端，所述三輸入與非門NAND4的輸出端連接到所述信號輸出端600 ;所述三輸入與非門NAND4的輸出信號為所述第二冗余結(jié)構(gòu)的輸出信號；例如，所述三個存儲單兀分別輸出信號Α、B和C,所述第一兩輸入與非門NANDl的輸入端接收信號A和B ;所述第二兩輸入與非門NAND2的輸入端接收信號A和C ;所述第三兩輸入與非門NAND3的輸入端接收信號B和C ;所述三輸入與非門NAND4的輸入端分別接收所述第一兩輸入與非門NAND1、所述第二兩輸入與非門NAND2以及所述第三兩輸入與非門NAND3的輸出信號，所述三輸入與非門NAND4的輸出信號為所述第二冗余結(jié)構(gòu)的輸出信號，所述三輸入與非門NAND4的輸出端連接所述信號輸出端600，將處理后的數(shù)據(jù)通過所述信號輸出端600輸出；同樣的，所述第二冗余結(jié)構(gòu)模塊500也可以設(shè)置為包括并聯(lián)的η路輸入，但設(shè)置多支路對電路處理分析能力的要求高，花費(fèi)的處理時(shí)間也長，另外，兩條支路或者多余兩條支路同時(shí)出現(xiàn)單粒子翻轉(zhuǎn)事件的概率非常低；為了電路能夠更高效的糾正單粒子翻轉(zhuǎn)事件，本實(shí)施例采用三條并列支路的冗余輸入方式。
[0038]圖7示出本實(shí)施例提供的濾波電路模塊的電路結(jié)構(gòu)圖；所述第一濾波電路模塊
101或者所述第二濾波模塊601，包括第八反相器INV8、第九反相器INV9、第一濾波電容CO以及第二濾波電容Cl ;其中，所述第八反相器INV8的輸入端接收輸入的邏輯控制信號，所述第九反相器INV9的輸入端連接所述第八反相器INV8的輸出端；所述第一濾波電容CO的一端連接所述第八反相器INV8的輸出端，另一端接地；所述第二濾波電容Cl的一端連接所述第九反相器INV9的輸出端，另一端接地；從所述第九反相器INV9的輸出端輸出所述濾波電路模塊的輸出信號。當(dāng)邏輯控制電路中發(fā)生單粒子事件產(chǎn)生脈沖時(shí)，所述產(chǎn)生的脈沖輸入到濾波電路模塊時(shí)，濾波電路將會對信號中的脈沖進(jìn)行濾波處理，濾除電路中的脈沖后輸出正確的數(shù)據(jù)；可以有效糾正邏輯控制電路中發(fā)生的單粒子翻轉(zhuǎn)事件。
[0039]在本發(fā)明實(shí)施例中，基于反熔絲型的只讀存儲器，通過在信號的輸入端與存儲單元之間或者存儲單元與信號的輸出端之間設(shè)置冗余結(jié)構(gòu)模塊，通過將信號進(jìn)行冗余分析處理，能夠有效屏蔽掉由于單粒子翻轉(zhuǎn)事件而產(chǎn)生的電路脈沖，避免因?yàn)殡娐分邪l(fā)生單粒子翻轉(zhuǎn)事件而輸出錯誤的數(shù)據(jù)而影響電子控制系統(tǒng)的正常工作；進(jìn)一步，通過設(shè)置譯碼冗余結(jié)構(gòu)子模塊和預(yù)充電冗余結(jié)構(gòu)子模塊分別對譯碼信號和地址跳變信息進(jìn)行冗余處理，以及設(shè)置濾波電路模塊對邏輯控制信號進(jìn)行濾波處理；能夠有效針不同的電路模塊出現(xiàn)單粒子翻轉(zhuǎn)事件進(jìn)行不同的處理，提高存儲器抗單粒子翻轉(zhuǎn)的能力。而且，本發(fā)明設(shè)置增加的電路不會影響存儲器本來的拓?fù)浣Y(jié)構(gòu)和讀寫邏輯功能，同時(shí)對芯片功耗影響較小，在犧牲部分讀取速度和芯片面積的同時(shí)較大的提高了存儲器芯片抗單粒子翻轉(zhuǎn)的能力。
[0040]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種反熔絲型可編程式存儲器，包括存儲單元、信號預(yù)處理電路、信號輸入端以及信號輸出端；所述信號預(yù)處理電路連接在所述信號輸入端與所述存儲單元之間，接收輸入的輸入信號，并將處理后的信號輸出到存儲單元；所述信號輸出端接收所述存儲單元的輸出數(shù)據(jù)；其特征在于，在所述存儲單元與所述信號輸入端之間設(shè)置第一冗余結(jié)構(gòu)模塊和/或在所述存儲單元與所述信號輸出端之間設(shè)置第二冗余結(jié)構(gòu)模塊；所述第一冗余結(jié)構(gòu)模塊和/或所述第二冗余結(jié)構(gòu)模塊，通過算法和概率事件屏蔽所述冗余結(jié)構(gòu)模塊中產(chǎn)生翻轉(zhuǎn)脈沖的方式糾正單粒子翻轉(zhuǎn)事件。
2.如權(quán)利要求1所述的存儲器，其特征在于，所述第一冗余結(jié)構(gòu)模塊設(shè)置在所述信號輸入端和所述信號預(yù)處理電路之間，其中，所述第一冗余結(jié)構(gòu)模塊包括η路冗余信號輸出，所述信號預(yù)處理電路包括與所述第一冗余結(jié)構(gòu)模塊η路冗余信號輸出相對應(yīng)的η個預(yù)處理子電路，所述η個預(yù)處理子模塊分別對應(yīng)連接所述的η路冗余信號輸出；并分別連接到所述存儲單元中；η為大于I的正整數(shù)。
3.如權(quán)利要求1所述的存儲器，其特征在于，所述第一冗余結(jié)構(gòu)模塊設(shè)置在所述信號預(yù)處理電路中或者設(shè)置在所述信號預(yù)處理電路與所述存儲單元之間；其中，所述信號預(yù)處理電路連接信號輸入端接收輸入信號；所述第一冗余結(jié)構(gòu)模塊包括η路冗余信號輸出，所述第一冗余結(jié)構(gòu)模塊接收所述信號預(yù)處理電路處理信號，η路冗余信號輸出分別連接到所述存儲單元；η為大于I的正整數(shù)。
4.如權(quán)利要求3所述的存儲器，其特征在于，所述第一冗余結(jié)構(gòu)模塊包括譯碼冗余結(jié)構(gòu)子模塊以及預(yù)充電冗余結(jié)構(gòu)子模塊；所述信號預(yù)處理電路包括譯碼子電路以及預(yù)充電子電路，所述譯碼冗余結(jié)構(gòu)子模塊連接所述譯碼子電路，接收所述譯碼子電路輸出的譯碼信號，并連接到所述存儲單元將所接收的譯碼信號冗余成多路冗余信號輸出到所述存儲單元中；所述預(yù)充電冗余結(jié)構(gòu)子模塊連接所述預(yù)充電子電路，接收所述預(yù)充電子電路輸出的地址跳變信息，并連接 到所述存儲單元將所接收的地址跳變信息冗余成多路冗余信號輸出到所述存儲單元中。
5.如權(quán)利要求4所述的存儲器，其特征在于，所述譯碼冗余結(jié)構(gòu)子模塊和/或預(yù)充電冗余結(jié)構(gòu)子模塊的冗余信號輸出為三路；所述譯碼冗余結(jié)構(gòu)子模塊或者所述預(yù)充電冗余結(jié)構(gòu)子模塊包括第一至第七反相器，其中，所述第一反相器的輸入端接收輸入信號；所述第一、第二和第三反相器串聯(lián)連接形成第一路冗余信號輸出；所述第一、第四和第五反相器串聯(lián)連接形成第二路冗余信號輸出；所述第一、第六和第七反相器串聯(lián)連接形成第三路冗余信號輸出；三路冗余信號輸出分別連接到三個存儲單元中。
6.如權(quán)利要求1-5任一項(xiàng)所述的存儲器，其特征在于，所述第二冗余結(jié)構(gòu)模塊包括m路冗余信號輸入，所述第二冗余結(jié)構(gòu)模塊的m路冗余信號輸入分別連接對應(yīng)的存儲單元；其中，m為大于I的整數(shù)。
7.如權(quán)利要求6所述的存儲器，其特征在于，所述第二冗余結(jié)構(gòu)模塊為三路冗余信號輸入，所述第二冗余結(jié)構(gòu)模塊包括第一至第三兩輸入與非門以及一個三輸入與非門；其中，三路冗余信號輸入分別接收三個存儲單元的輸出信號，從三路冗余信號中選擇不同的兩路信號輸入到兩輸入與非門的輸入端且不同的兩輸入與非門的輸入信號不能完全相同，三個兩輸入與非門的輸出端分別連接所述三輸入與非門的輸入端，所述三輸入與非門的輸出信號為所述第二冗余結(jié)構(gòu)的輸出信號。
8.如權(quán)利要求1-5任一項(xiàng)所述的存儲器，其特征在于，所述信號輸入端和/或所述信號輸出端還包括濾波電路模塊；所述濾波電路模塊接收輸入的信號并濾除電路中產(chǎn)生的單粒子翻轉(zhuǎn)脈沖信號。
9.如權(quán)利要求8所述的存儲器，其特征在于，所述信號輸入端和所述信號輸出端分別包括濾波電路模塊，其中，所述信號輸入端設(shè)置第一濾波電路模塊，所述信號輸出端設(shè)置第二濾波電路模塊；所述第一濾波電路模塊和所述第二電路模塊分別連接所述第二冗余結(jié)構(gòu)模塊，所述第一濾波電路模塊接收邏輯控制信號，并將所述邏輯控制信號輸入到所述第二冗余結(jié)構(gòu)模塊；所述第二濾波電路模塊接收所述第二冗余結(jié)構(gòu)模塊的輸出信號。
10.如權(quán)利要 求9所述的存儲器，其特征在于，所述第一濾波電路模塊和/或所述第二濾波電路模塊包括第八反相器、第九反相器、第一濾波電容以及第二濾波電容；其中，所述第八反相器的輸入端接收輸入信號，所述第九反相器的輸入端連接所述第八反相器的輸出端；所述第一濾波電容的一端連接所述第八反相器的輸出端，另一端接地；所述第二濾波電容的一端連接所述第九反相器的輸出端，另一端接地；從所述第九反相器的輸出端輸出所述濾波電路模塊的輸出信號。
【文檔編號】G11C17/16GK103971747SQ201310027329
【公開日】2014年8月6日 申請日期:2013年1月24日 優(yōu)先權(quán)日:2013年1月24日
【發(fā)明者】孫博文, 李洛宇, 劉云龍, 羅春華, 李孝遠(yuǎn), 盧國新, 武小玉 申請人:深圳市國微電子有限公司