數(shù)據(jù)讀取方法、控制電路、存儲(chǔ)器模塊與存儲(chǔ)器存儲(chǔ)裝置制造方法【專利摘要】數(shù)據(jù)讀取方法、控制器電路、可復(fù)寫式非易失性存儲(chǔ)器模塊與存儲(chǔ)器存儲(chǔ)裝置。本方法包括施加讀取偏壓至連接至目標(biāo)存儲(chǔ)胞的目標(biāo)字線，以及施加選擇偏壓至連接至此目標(biāo)存儲(chǔ)胞的目標(biāo)位線。本方法也包括施加第一導(dǎo)通偏壓至相鄰于上述目標(biāo)字線的字線，并且施加第二導(dǎo)通偏壓至其他字線，其中第一導(dǎo)通偏壓小于該第二導(dǎo)通偏壓。本方法還包括根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值。基此，本方法可有效地提升存儲(chǔ)胞的柵極控制能力，以避免數(shù)據(jù)讀取錯(cuò)誤?！緦＠f明】數(shù)據(jù)讀取方法、控制電路、存儲(chǔ)器模塊與存儲(chǔ)器存儲(chǔ)裝置【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明涉及一種數(shù)據(jù)讀取方法以及使用此方法的控制電路、可復(fù)寫式非易失性存儲(chǔ)器模塊與存儲(chǔ)器存儲(chǔ)裝置?！?br>背景技術(shù)：
】[0002]數(shù)字相機(jī)、手機(jī)與MP3在這幾年來的成長(zhǎng)十分迅速，使得消費(fèi)者對(duì)存儲(chǔ)介質(zhì)的需求也急速增加。由于可復(fù)寫式非易失性存儲(chǔ)器(rewritablenon_volatilememory)具有數(shù)據(jù)非揮發(fā)性、省電、體積小、無機(jī)械結(jié)構(gòu)、讀寫速度快等特性，最適于便攜式電子產(chǎn)品，例如筆記型計(jì)算機(jī)。固態(tài)硬盤就是一種以快閃存儲(chǔ)器作為存儲(chǔ)介質(zhì)的存儲(chǔ)裝置。因此，近年快閃存儲(chǔ)器產(chǎn)業(yè)成為電子產(chǎn)業(yè)中相當(dāng)熱門的一環(huán)。[0003]在與非(NAND)型快閃存儲(chǔ)器中，存儲(chǔ)胞會(huì)由位線(BitLine)與字線(WordLine)來串起而形成一存儲(chǔ)胞陣列(memorycellarray)。目前NAND型快閃存儲(chǔ)器可根據(jù)每一存儲(chǔ)胞可存儲(chǔ)的數(shù)據(jù)位元數(shù)而區(qū)分為多階存儲(chǔ)胞(Mult1-LevelCelLMLC，這里的“存儲(chǔ)胞”又稱之為“記憶胞”)快閃存儲(chǔ)器及單階存儲(chǔ)胞(Single-LevelCell，SLC)快閃存儲(chǔ)器。SLC快閃存儲(chǔ)器的每個(gè)存儲(chǔ)胞僅能存儲(chǔ)I個(gè)位數(shù)據(jù)，而MLC快閃存儲(chǔ)器的每個(gè)存儲(chǔ)胞可存儲(chǔ)至少2個(gè)以上的位元數(shù)據(jù)。例如，以4層存儲(chǔ)胞快閃存儲(chǔ)器為例，每一存儲(chǔ)胞可存儲(chǔ)2個(gè)位數(shù)據(jù)(即，"11"、"10"、"00"與"01")。[0004]圖1是根據(jù)已知技術(shù)所繪示的快閃存儲(chǔ)器元件的示意圖。[0005]請(qǐng)參照?qǐng)D1，快閃存儲(chǔ)器元件I包含用于存儲(chǔ)電子的電荷捕捉層(chargetrapinglayer)2、用于施加偏壓的控制柵極(ControlGate)3、穿遂氧化層(TunnelOxide)4與多晶娃間介電層(InterpolyDielectric)5。當(dāng)欲寫入數(shù)據(jù)至快閃存儲(chǔ)器元件I時(shí),可通過將電子注入電荷補(bǔ)捉層2以改變快閃存儲(chǔ)器元件I的臨界電壓，由此定義快閃存儲(chǔ)器元件I的數(shù)字高低態(tài)，而實(shí)現(xiàn)存儲(chǔ)數(shù)據(jù)的功能。在此，注入電子至電荷補(bǔ)捉層2的過程稱為程序化。反之，當(dāng)欲將所存儲(chǔ)的數(shù)據(jù)移除時(shí)，通過將所注入的電子從電荷補(bǔ)捉層2中移除，則可使快閃存儲(chǔ)器元件I回復(fù)為未被程序化前的狀態(tài)。[0006]當(dāng)控制位線與字線的控制電路施加讀取偏壓至所選定的存儲(chǔ)胞以讀取數(shù)據(jù)時(shí)，同時(shí)施加至其他非選定的存儲(chǔ)胞的導(dǎo)通電壓可能會(huì)對(duì)所選定的存儲(chǔ)胞產(chǎn)生寄生電容效應(yīng)，使得所選定的存儲(chǔ)胞的柵極控制能力降低，進(jìn)而造成錯(cuò)誤位(即，控制電路從存儲(chǔ)胞中所讀取的數(shù)據(jù)(亦稱為讀取數(shù)據(jù))與原先所寫入的數(shù)據(jù)(亦稱為寫入數(shù)據(jù)不同))。因此，如何避免讀取錯(cuò)誤，成為此領(lǐng)域技術(shù)人員所關(guān)注的議題。【
發(fā)明內(nèi)容】[0007]本發(fā)明提供一種數(shù)據(jù)讀取方法、存儲(chǔ)器控制器與存儲(chǔ)器存儲(chǔ)裝置，其能夠有效地防止讀取錯(cuò)誤。[0008]本發(fā)明范例實(shí)施例提供一種用于可復(fù)寫式非易失性存儲(chǔ)器模塊的數(shù)據(jù)讀取方法。此可復(fù)寫式非易失性存儲(chǔ)器模塊具有多個(gè)存儲(chǔ)胞、多條字線與多條位線，每一存儲(chǔ)胞與此些字線的其中之一以及此些位線的其中之一電性連接。本數(shù)據(jù)讀取方法包括施加一讀取偏壓至目標(biāo)字線，以及施加選擇偏壓至目標(biāo)位線，其中此目標(biāo)字線為這些字線之中與這些存儲(chǔ)胞之中的一目標(biāo)存儲(chǔ)胞電性連接的字線并且此目標(biāo)位線是這些位線之中與目標(biāo)存儲(chǔ)胞電性連接的位線。本數(shù)據(jù)讀取方法也包括施加第一導(dǎo)通偏壓至至少一第一字線，并且施加第二導(dǎo)通偏壓至此些字線之中的其他字線，其中此至少一第一字線是相鄰于上述目標(biāo)字線的字線并且第一導(dǎo)通偏壓小于第二導(dǎo)通偏壓。本數(shù)據(jù)讀取方法還包括根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值。[0009]在本發(fā)明的一實(shí)施例中，上述的數(shù)據(jù)讀取方法還包括:施加第三導(dǎo)通偏壓至至少一第二字線，其中此至少一第二字線是字線之中相鄰于第一字線的字線，并且第三導(dǎo)通偏壓大于第二導(dǎo)通偏壓。[0010]在本發(fā)明的一實(shí)施例中，上述的數(shù)據(jù)讀取方法還包括施加第四導(dǎo)通偏壓至連接至可復(fù)寫式非易失性存儲(chǔ)器模塊的多個(gè)選擇柵源極選擇晶體管的字線，其中第四導(dǎo)通偏壓小于第二導(dǎo)通偏壓。[0011]在本發(fā)明的一實(shí)施例中，上述可復(fù)寫式非易失性存儲(chǔ)器模塊為多階存儲(chǔ)胞(MultiLevelCell,MLC)與非(NAND)型快閃存儲(chǔ)器模塊，讀取偏壓被設(shè)定為第一閾值偏壓、第二閾值偏壓或第三閾值偏壓，第一閾值偏壓小于第二閾值偏壓并且第二閾值偏壓小于第三閾值偏壓。并且，上述根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值的步驟包括:當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第二閾值偏壓而不會(huì)被導(dǎo)通時(shí)，識(shí)別目標(biāo)存儲(chǔ)胞的最低有效位處于第一狀態(tài)；當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第二閾值偏壓而會(huì)被導(dǎo)通時(shí)，識(shí)別目標(biāo)存儲(chǔ)胞的最低有效位處于第二狀態(tài)；當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第一閾值偏壓而不會(huì)被導(dǎo)通并且目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第三閾值偏壓而不會(huì)被導(dǎo)通時(shí)，識(shí)別目標(biāo)存儲(chǔ)胞的最高有效位處于第二狀態(tài)；當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第一閾值偏壓而不會(huì)被導(dǎo)通并且目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第三閾值偏壓而被導(dǎo)通時(shí)，識(shí)別目標(biāo)存儲(chǔ)胞的最高有效位處于第一狀態(tài)；以及當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第一閾值偏壓而被導(dǎo)通并且目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第三閾值偏壓而被導(dǎo)通時(shí)，識(shí)別目標(biāo)存儲(chǔ)胞的最高有效位處于第二狀態(tài)。[0012]在本發(fā)明的一實(shí)施例中，上述可復(fù)寫式非易失性存儲(chǔ)器模塊為復(fù)數(shù)階存儲(chǔ)胞(TrinaryLevelCell，TLC)NAND型快閃存儲(chǔ)器模塊。并且，讀取偏壓會(huì)被設(shè)定為第一閾值偏壓、第三閾值偏壓、第五閾值偏壓與第七閾值偏壓以驗(yàn)證目標(biāo)存儲(chǔ)胞的最高有效位的存儲(chǔ)狀態(tài)；讀取偏壓會(huì)被設(shè)定為第二閾值偏壓與第六閾值偏壓以驗(yàn)證目標(biāo)存儲(chǔ)胞的中間有效位的存儲(chǔ)狀態(tài)；并且讀取偏壓會(huì)被設(shè)定為第四閾值偏壓以驗(yàn)證該目標(biāo)存儲(chǔ)胞的最低有效位的存儲(chǔ)狀態(tài)，其中第一閾值偏壓小于第二閾值偏壓，第二閾值偏壓小于第三閾值偏壓，第三閾值偏壓小于第四閾值偏壓，第四閾值偏壓小于第五閾值偏壓，第五閾值偏壓小于第六閾值偏壓并且第六閾值偏壓小于第七閾值偏壓。[0013]在本發(fā)明的一實(shí)施例中，上述第二導(dǎo)通偏壓為6伏特，上述第一導(dǎo)通偏壓為3.5伏特并且上述第三導(dǎo)通偏壓為7.5伏特。[0014]在本發(fā)明的一實(shí)施例中，上述第二導(dǎo)通偏壓為6伏特，第一導(dǎo)通偏壓為4.5伏特并且第三導(dǎo)通偏壓為8.5伏特。[0015]本發(fā)明一范例實(shí)施例提出一種控制電路，用于讀取數(shù)據(jù)。本控制電路包括接口與存儲(chǔ)器管理電路。接口用以電性連接至多個(gè)存儲(chǔ)胞、多條字線與多條位線，其中每一存儲(chǔ)胞與這些字線的其中之一以及此些位線的其中之一電性連接。存儲(chǔ)器管理電路電性連接至主機(jī)接口與存儲(chǔ)器接口。存儲(chǔ)器管理電路用以指示施加讀取偏壓至目標(biāo)字線并且指示施加選擇偏壓至目標(biāo)位線，其中目標(biāo)字線為此些字線之中與此些存儲(chǔ)胞之中的目標(biāo)存儲(chǔ)胞電性連接的字線，并且目標(biāo)位線是此些位線之中與目標(biāo)存儲(chǔ)胞電性連接的位線。此外，上述存儲(chǔ)器管理電路還用以指示施加第一導(dǎo)通偏壓至至少一第一字線，且指示施加第二導(dǎo)通偏壓至此些字線之中的其他字線，其中該至少一第一字線是此些字線之中相鄰于上述目標(biāo)字線的字線并且第一導(dǎo)通偏壓小于第二導(dǎo)通偏壓。再者，上述存儲(chǔ)器管理電路還用以根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值。[0016]在本發(fā)明的一實(shí)施例中，上述的存儲(chǔ)器管理電路還用以施加第三導(dǎo)通偏壓至至少一第二字線，其中該至少一第二字線是此些字線之中相鄰于第一字線的字線，其中第三導(dǎo)通偏壓大于第二導(dǎo)通偏壓。[0017]在本發(fā)明的一實(shí)施例中，上述的存儲(chǔ)器管理電路還用以施加第四導(dǎo)通偏壓至連接至可復(fù)寫式非易失性存儲(chǔ)器模塊的多個(gè)選擇柵源極選擇晶體管的字線，其中第四導(dǎo)通偏壓小于第二導(dǎo)通偏壓。[0018]在本發(fā)明的一實(shí)施例中，上述的可復(fù)寫式非易失性存儲(chǔ)器模塊為多階存儲(chǔ)胞(MultiLevelCell,MLC)與非(NAND)型快閃存儲(chǔ)器模塊，其中存儲(chǔ)器管理電路將讀取偏壓設(shè)定為第一閾值偏壓、第二閾值偏壓或第三閾值偏壓，第一閾值偏壓小于第二閾值偏壓并且第二閾值偏壓小于該第三閾值偏壓。此外，在上述根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值的運(yùn)作中，當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第二閾值偏壓而不會(huì)被導(dǎo)通時(shí)，上述存儲(chǔ)器管理電路識(shí)別目標(biāo)存儲(chǔ)胞的最低有效位處于第一狀態(tài)。另外，在上述根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值的運(yùn)作中，當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第二閾值偏壓而會(huì)被導(dǎo)通時(shí)，上述存儲(chǔ)器管理電路識(shí)別目標(biāo)存儲(chǔ)胞的最低有效位處于第二狀態(tài)。再者，在上述根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值的運(yùn)作中，當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第一閾值偏壓而不會(huì)被導(dǎo)通并且目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第三閾值偏壓而不會(huì)被導(dǎo)通時(shí)，上述存儲(chǔ)器管理電路識(shí)別目標(biāo)存儲(chǔ)胞的最高有效位處于第二狀態(tài)。此外，在上述根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值的運(yùn)作中，當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第一閾值偏壓而不會(huì)被導(dǎo)通并且目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第三閾值偏壓而被導(dǎo)通時(shí)，上述存儲(chǔ)器管理電路識(shí)別目標(biāo)存儲(chǔ)胞的最高有效位處于第一狀態(tài)。再者，在上述根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值的運(yùn)作中，當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第一閾值偏壓而被導(dǎo)通并且目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第三閾值偏壓而被導(dǎo)通時(shí)，上述存儲(chǔ)器管理電路識(shí)別目標(biāo)存儲(chǔ)胞的最聞?dòng)行惶幱诘诙顟B(tài)。[0019]在本發(fā)明的一實(shí)施例中，上述的可復(fù)寫式非易失性存儲(chǔ)器模塊為復(fù)數(shù)階存儲(chǔ)胞(TrinaryLevelCell，TLC)NAND型快閃存儲(chǔ)器模塊。在此，存儲(chǔ)器管理電路將讀取偏壓設(shè)定為第一閾值偏壓、第三閾值偏壓、第五閾值偏壓與第七閾值偏壓以驗(yàn)證目標(biāo)存儲(chǔ)胞的最高有效位的存儲(chǔ)狀態(tài)。此外，存儲(chǔ)器管理電路將讀取偏壓會(huì)被設(shè)定為第二閾值偏壓與第六閾值偏壓以驗(yàn)證目標(biāo)存儲(chǔ)胞的中間有效位的存儲(chǔ)狀態(tài)。再者，存儲(chǔ)器管理電路將讀取偏壓會(huì)被設(shè)定為第四閾值偏壓以驗(yàn)證目標(biāo)存儲(chǔ)胞的最低有效位的存儲(chǔ)狀態(tài)。其中，第一閾值偏壓小于第二閾值偏壓，第二閾值偏壓小于第三閾值偏壓，第三閾值偏壓小于第四閾值偏壓，第四閾值偏壓小于第五閾值偏壓，第五閾值偏壓小于第六閾值偏壓并且第六閾值偏壓小于第七閾值偏壓。[0020]本發(fā)明一范例實(shí)施例提出一種存儲(chǔ)器存儲(chǔ)裝置，其包括連接器、可復(fù)寫式非易失性存儲(chǔ)器模塊與存儲(chǔ)器控制器。連接器用以電性連接至主機(jī)系統(tǒng)。可復(fù)寫式非易失性存儲(chǔ)器模塊具有多個(gè)存儲(chǔ)胞、多條字線與多條位線，每一存儲(chǔ)胞與此些字線的其中之一和此些位線的其中之一電性連接。存儲(chǔ)器控制器電性連接至連接器與可復(fù)寫式非易失性存儲(chǔ)器模塊。在此，存儲(chǔ)器控制器用以指示施加讀取偏壓至目標(biāo)字線并且指示施加選擇偏壓至目標(biāo)位線，其中目標(biāo)字線為此些字線之中與此些存儲(chǔ)胞之中的目標(biāo)存儲(chǔ)胞電性連接的字線，并且目標(biāo)位線是此些位線之中與目標(biāo)存儲(chǔ)胞電性連接的位線。此外，上述存儲(chǔ)器控制器還用以指示施加第一導(dǎo)通偏壓至至少一第一字線，且指示施加第二導(dǎo)通偏壓至此些字線之中的其他字線，其中該至少一第一字線是此些字線之中相鄰于上述目標(biāo)字線的字線并且第一導(dǎo)通偏壓小于第二導(dǎo)通偏壓。再者，上述存儲(chǔ)器控制器還用以根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值。[0021]在本發(fā)明的一實(shí)施例中，上述的存儲(chǔ)器控制器還用以施加第四導(dǎo)通偏壓至連接至可復(fù)寫式非易失性存儲(chǔ)器模塊的多個(gè)選擇柵源極選擇晶體管的字線，其中第四導(dǎo)通偏壓小于第二導(dǎo)通偏壓。[0022]在本發(fā)明的一實(shí)施例中，上述的存儲(chǔ)器控制器還用以指示施加第三導(dǎo)通偏壓至至少一第二字線，其中該至少一第二字線是此些字線之中相鄰于第一字線的字線，其中第三導(dǎo)通偏壓大于第二導(dǎo)通偏壓。[0023]在本發(fā)明的一實(shí)施例中，上述的可復(fù)寫式非易失性存儲(chǔ)器模塊為多階存儲(chǔ)胞(MultiLevelCell,MLC)與非(NAND)型快閃存儲(chǔ)器模塊，其中存儲(chǔ)器控制器將讀取偏壓設(shè)定為第一閾值偏壓、第二閾值偏壓或第三閾值偏壓，第一閾值偏壓小于第二閾值偏壓并且第二閾值偏壓小于該第三閾值偏壓。此外，在上述根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值的運(yùn)作中，當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第二閾值偏壓而不會(huì)被導(dǎo)通時(shí)，上述存儲(chǔ)器控制器識(shí)別目標(biāo)存儲(chǔ)胞的最低有效位處于第一狀態(tài)。另外，在上述根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值的運(yùn)作中，當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第二閾值偏壓而會(huì)被導(dǎo)通時(shí)，上述存儲(chǔ)器控制器識(shí)別目標(biāo)存儲(chǔ)胞的最低有效位處于第二狀態(tài)。再者，在上述根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值的運(yùn)作中，當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第一閾值偏壓而不會(huì)被導(dǎo)通并且目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第三閾值偏壓而不會(huì)被導(dǎo)通時(shí)，上述存儲(chǔ)器控制器識(shí)別目標(biāo)存儲(chǔ)胞的最高有效位處于第二狀態(tài)。此外，在上述根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值的運(yùn)作中，當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第一閾值偏壓而不會(huì)被導(dǎo)通并且目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第三閾值偏壓而被導(dǎo)通時(shí)，上述存儲(chǔ)器控制器識(shí)別目標(biāo)存儲(chǔ)胞的最高有效位處于第一狀態(tài)。再者，在上述根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值的運(yùn)作中，當(dāng)目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第一閾值偏壓而被導(dǎo)通并且目標(biāo)存儲(chǔ)胞的通道因讀取偏壓被設(shè)定為第三閾值偏壓而被導(dǎo)通時(shí)，上述存儲(chǔ)器控制器識(shí)別目標(biāo)存儲(chǔ)胞的最高有效位處于第二狀態(tài)。[0024]在本發(fā)明的一實(shí)施例中，上述的可復(fù)寫式非易失性存儲(chǔ)器模塊為復(fù)數(shù)階存儲(chǔ)胞(TrinaryLevelCell，TLC)NAND型快閃存儲(chǔ)器模塊。在此，存儲(chǔ)器控制器將讀取偏壓設(shè)定為第一閾值偏壓、第三閾值偏壓、第五閾值偏壓與第七閾值偏壓以驗(yàn)證目標(biāo)存儲(chǔ)胞的最高有效位的存儲(chǔ)狀態(tài)。此外，存儲(chǔ)器控制器將讀取偏壓會(huì)被設(shè)定為第二閾值偏壓與第六閾值偏壓以驗(yàn)證目標(biāo)存儲(chǔ)胞的中間有效位的存儲(chǔ)狀態(tài)。再者，存儲(chǔ)器控制器將讀取偏壓會(huì)被設(shè)定為第四閾值偏壓以驗(yàn)證目標(biāo)存儲(chǔ)胞的最低有效位的存儲(chǔ)狀態(tài)。其中，第一閾值偏壓小于第二閾值偏壓，第二閾值偏壓小于第三閾值偏壓，第三閾值偏壓小于第四閾值偏壓，第四閾值偏壓小于第五閾值偏壓，第五閾值偏壓小于第六閾值偏壓并且第六閾值偏壓小于第七閾值偏壓。[0025]本發(fā)明一范例實(shí)施例提出一種可復(fù)寫式非易失性存儲(chǔ)器模塊，包括:多個(gè)存儲(chǔ)胞、多條字線、多條位線與控制電路。多條字線電性連接至這些存儲(chǔ)胞的至少其中一個(gè)存儲(chǔ)胞；多條位線電性連接至這些存儲(chǔ)胞的至少其中一個(gè)存儲(chǔ)胞；以及控制電路電性連接至所述多個(gè)存儲(chǔ)胞、所述多條字線與所述多條位線?？刂齐娐酚靡灾甘臼┘右蛔x取偏壓至一目標(biāo)字線，其中目標(biāo)字線為這些字線之中與這些存儲(chǔ)胞之中的目標(biāo)存儲(chǔ)胞電性連接的字線。控制電路還用以指示施加一選擇偏壓至一目標(biāo)位線，其中該目標(biāo)位線是這些位線之中與該目標(biāo)存儲(chǔ)胞電性連接的位線?？刂齐娐愤€用以指示施加一第一導(dǎo)通偏壓至至少一第一字線，其中該至少一第一字線是這些字線之中相鄰于該目標(biāo)字線的字線?？刂齐娐愤€用以指示施加一第二導(dǎo)通偏壓至這些字線之中的其他字線?？刂齐娐愤€用以根據(jù)該目標(biāo)存儲(chǔ)胞的一通道的一導(dǎo)通狀態(tài)輸出一對(duì)應(yīng)值，其中該第一導(dǎo)通偏壓小于該第二導(dǎo)通偏壓。[0026]基于上述，本發(fā)明范例實(shí)施例的數(shù)據(jù)讀取方法、控制電路、可復(fù)寫式非易失性存儲(chǔ)器模塊與存儲(chǔ)器存儲(chǔ)裝置能夠有效地減低所讀取的存儲(chǔ)胞的寄生電容效應(yīng)并提升柵極控制能力，以防止數(shù)據(jù)讀取錯(cuò)誤。[0027]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下?！緦＠綀D】【附圖說明】[0028]圖1是根據(jù)已知技術(shù)所繪示的快閃存儲(chǔ)器元件的示意圖。[0029]圖2是根據(jù)一范例實(shí)施例所繪示的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置。[0030]圖3是根據(jù)一范例實(shí)施例所繪示的計(jì)算機(jī)、輸入/輸出裝置與存儲(chǔ)器存儲(chǔ)裝置的示意圖。[0031]圖4是根據(jù)一范例實(shí)施例所繪示的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置的示意圖。[0032]圖5是繪示根據(jù)一范例實(shí)施例所繪示的存儲(chǔ)器存儲(chǔ)裝置的概要方塊圖。[0033]圖6是根據(jù)一范例實(shí)施例所繪示的可復(fù)寫式非易失性存儲(chǔ)器模塊的概要方塊圖。[0034]圖7是根據(jù)一范例實(shí)施例所繪示的存儲(chǔ)胞陣列的示意圖。[0035]圖8是根據(jù)一范例實(shí)施例所繪示存儲(chǔ)于存儲(chǔ)胞陣列中的寫入數(shù)據(jù)所對(duì)應(yīng)的柵極電壓的統(tǒng)計(jì)分配圖。[0036]圖9是根據(jù)一范例實(shí)施例所繪示的驗(yàn)證存儲(chǔ)胞的存儲(chǔ)狀態(tài)的示意圖。[0037]圖10是根據(jù)另一范例實(shí)施例所繪示的驗(yàn)證存儲(chǔ)胞的存儲(chǔ)狀態(tài)的示意圖。[0038]圖11是根據(jù)一范例實(shí)施例所繪示的存儲(chǔ)器控制器的概要方塊圖。[0039]圖12是根據(jù)本發(fā)明一范例實(shí)施例所繪示的施加偏壓至字線與位線以從存儲(chǔ)胞中讀取數(shù)據(jù)的范例示意圖。[0040]圖13是根據(jù)本發(fā)明范例實(shí)施例所繪示的數(shù)據(jù)讀取方法的流程圖。[0041]【主要元件符號(hào)說明】[0042]1:快閃存儲(chǔ)器元件[0043]2:電荷補(bǔ)捉層[0044]3:控制柵極[0045]4:穿遂氧化層[0046]5:多晶娃間介電層[0047]1000:主機(jī)系統(tǒng)[0048]1100:計(jì)算機(jī)[0049]1102:微處理器[0050]1104:隨機(jī)存取存儲(chǔ)器[0051]1106:輸入/輸出裝置[0052]1108:系統(tǒng)總線[0053]1110:數(shù)據(jù)傳輸接口[0054]1202:鼠標(biāo)[0055]1204:鍵盤[0056]1206:顯示器[0057]1252:打印機(jī)[0058]I256:隨身碟[0059]1214:存儲(chǔ)卡[0060]1216:固態(tài)硬盤[0061]1310:數(shù)字相機(jī)[0062]1312:SD卡[0063]1314:MMC卡[0064]1316:記憶棒[0065]1318:CF卡[0066]1320:嵌入式存儲(chǔ)裝置`[0067]100:存儲(chǔ)器存儲(chǔ)裝置[0068]102:連接器[0069]104:存儲(chǔ)器控制器[0070]106:可復(fù)寫式非易失性存儲(chǔ)器模塊[0071]2202:存儲(chǔ)胞陣列[0072]2204:字線控制電路[0073]2206:位線控制電路[0074]2208:列解碼器[0075]2210:數(shù)據(jù)輸入/輸出緩沖器[0076]2212:控制電路[0077]702:存儲(chǔ)胞[0078]702(D):目標(biāo)存儲(chǔ)胞[0079]704:位線[0080]704(D):目標(biāo)位線[0081]706、706(D+1)、706(D+2)、706(D-1)、706(D-2):字線[0082]706⑶:目標(biāo)字線[0083]708:源極線[0084]712:選擇柵漏極晶體管[0085]714:選擇柵源極晶體管[0086]VA:第一閾值電壓[0087]VB:第二閾值電壓[0088]VC:第三閾值電壓[0089]VD:第四閾值電壓[0090]VE:第五閾值電壓[0091]VF:第六閾值電壓[0092]VG:第七閾值電壓[0093]202:存儲(chǔ)器管理電路[0094]206:存儲(chǔ)器接口[0095]252:緩沖存儲(chǔ)器[0096]254:電源管理電路[0097]256:錯(cuò)誤檢查與校正電路[0098]S1301、S1303、S1305:數(shù)據(jù)讀取方法的步驟【具體實(shí)施方式】[0099]—般而言,存儲(chǔ)器存儲(chǔ)裝置(亦稱,存儲(chǔ)器存儲(chǔ)系統(tǒng))包括可復(fù)寫式非易失性存儲(chǔ)器模塊與控制器(亦稱，控制電路)。通常存儲(chǔ)器存儲(chǔ)裝置是與主機(jī)系統(tǒng)一起使用，以使主機(jī)系統(tǒng)可將數(shù)據(jù)寫入至存儲(chǔ)器存儲(chǔ)裝置或從存儲(chǔ)器存儲(chǔ)裝置中讀取數(shù)據(jù)。[0100]圖2是根據(jù)一范例實(shí)施例所繪示的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置。[0101]請(qǐng)參照?qǐng)D2,主機(jī)系統(tǒng)1000—般包括計(jì)算機(jī)1100與輸入/輸出(input/output,I/O)裝置1106。計(jì)算機(jī)1100包括微處理器1102、隨機(jī)存取存儲(chǔ)器(randomaccessmemory,RAM)1104、系統(tǒng)總線1108與數(shù)據(jù)傳輸接口1110。輸入/輸出裝置1106包括如圖3的鼠標(biāo)1202、鍵盤1204、顯示器1206與打印機(jī)1252。必須了解的是，圖3所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可還包括其他裝置。[0102]在本發(fā)明實(shí)施例中，存儲(chǔ)器存儲(chǔ)裝置100是通過數(shù)據(jù)傳輸接口1110與主機(jī)系統(tǒng)1000的其他元件電性連接。通過微處理器1102、隨機(jī)存取存儲(chǔ)器1104與輸入/輸出裝置1106的運(yùn)作可將數(shù)據(jù)寫入至存儲(chǔ)器存儲(chǔ)裝置100或從存儲(chǔ)器存儲(chǔ)裝置100中讀取數(shù)據(jù)。例如，存儲(chǔ)器存儲(chǔ)裝置100可以是如圖3所示的隨身碟1256、存儲(chǔ)卡1214或固態(tài)硬盤(SolidStateDrive,SSD)1216等的可復(fù)寫式非易失性存儲(chǔ)器存儲(chǔ)裝置。[0103]一般而言，主機(jī)系統(tǒng)1000為可實(shí)質(zhì)地與存儲(chǔ)器存儲(chǔ)裝置100配合以存儲(chǔ)數(shù)據(jù)的任意系統(tǒng)。雖然在本范例實(shí)施例中，主機(jī)系統(tǒng)1000是以計(jì)算機(jī)系統(tǒng)來作說明，然而，在本發(fā)明另一范例實(shí)施例中主機(jī)系統(tǒng)1000可以是數(shù)字相機(jī)、攝影機(jī)、通信裝置、音訊播放器或視頻播放器等系統(tǒng)。例如，在主機(jī)系統(tǒng)為數(shù)字相機(jī)(攝影機(jī))1310時(shí)，可復(fù)寫式非易失性存儲(chǔ)器存儲(chǔ)裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memorystick)1316、CF卡1318或嵌入式存儲(chǔ)裝置1320(如圖4所示)。嵌入式存儲(chǔ)裝置1320包括嵌入式多媒體卡(EmbeddedMMC，eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接于主機(jī)系統(tǒng)的基板上。[0104]圖5是繪示根據(jù)一范例實(shí)施例所繪示的存儲(chǔ)器存儲(chǔ)裝置的概要方塊圖。[0105]請(qǐng)參照?qǐng)D5，存儲(chǔ)器存儲(chǔ)裝置100包括連接器102、存儲(chǔ)器控制器104與可復(fù)寫式非易失性存儲(chǔ)器模塊106。[0106]在本范例實(shí)施例中，連接器102是相容于通用串行總線(UniversalSerialBus,USB)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接器102也可以是符合并行先進(jìn)附件(ParallelAdvancedTechnologyAttachment,PATA)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(huì)(InstituteofElectricalandElectronicEngineers,IEEE)1394標(biāo)準(zhǔn)、高速夕卜圍組件互連接口(PeripheralComponentInterconnectExpress,PCIExpress)標(biāo)準(zhǔn)、安全數(shù)字(SecureDigital,SD)接口標(biāo)準(zhǔn)、串行先進(jìn)附件(SerialAdvancedTechnologyAttachment,SATA)標(biāo)準(zhǔn)、超高速一代(UltraHighSpeed-1,UHS_I)接口標(biāo)準(zhǔn)、超高速二代(UltraHighSpeed-1I,UHS-1I)接口標(biāo)準(zhǔn)、記憶棒(MemoryStick,MS)接口標(biāo)準(zhǔn)、多媒體存儲(chǔ)卡(MultiMediaCard,MMC)接口標(biāo)準(zhǔn)、炭入式多媒體存儲(chǔ)卡(EmbeddedMultimediaCard,eMMC)接口標(biāo)準(zhǔn)、通用快閃存儲(chǔ)器(UniversalFlashStorage,UFS)接口標(biāo)準(zhǔn)、小型快閃(CompactFlash,CF)接口標(biāo)準(zhǔn)、整合式驅(qū)動(dòng)電子接口(IntegratedDeviceElectronics,IDE)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。[0107]存儲(chǔ)器控制器104用以執(zhí)行以硬件型式或固件型式實(shí)作的多個(gè)邏輯門或控制指令，并且根據(jù)主機(jī)系統(tǒng)1000的指令在可復(fù)寫式非易失性存儲(chǔ)器模塊106中進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。[0108]可復(fù)寫式非易失性存儲(chǔ)器模塊106是電性連接至存儲(chǔ)器控制器104，并且用以存儲(chǔ)主機(jī)系統(tǒng)1000所寫入的數(shù)據(jù)。在本范例實(shí)施例中，可復(fù)寫式非易失性存儲(chǔ)器模塊106為多階存儲(chǔ)胞(MultiLevelCell，MLC)NAND型快閃存儲(chǔ)器模塊(即，一個(gè)存儲(chǔ)胞中可存儲(chǔ)2個(gè)位數(shù)據(jù)的快閃存儲(chǔ)器模塊)。然而，本發(fā)明不限于此，可復(fù)寫式非易失性存儲(chǔ)器模塊106也可是單階存儲(chǔ)胞(SingleLevelCell，SLC)NAND型快閃存儲(chǔ)器模塊(S卩，一個(gè)存儲(chǔ)胞中可存儲(chǔ)I個(gè)位數(shù)據(jù)的快閃存儲(chǔ)器模塊)、復(fù)數(shù)階存儲(chǔ)胞(TrinaryLevelCell，TLC)NAND型快閃存儲(chǔ)器模塊(即，一個(gè)存儲(chǔ)胞中可存儲(chǔ)3個(gè)位數(shù)據(jù)的快閃存儲(chǔ)器模塊)、其他快閃存儲(chǔ)器模塊或其他具有相同特性的存儲(chǔ)器模塊。[0109]圖6是根據(jù)一范例實(shí)施例所繪示的可復(fù)寫式非易失性存儲(chǔ)器模塊的概要方塊圖。[0110]請(qǐng)參照?qǐng)D6，可復(fù)寫式非易失性存儲(chǔ)器模塊106包括存儲(chǔ)胞陣列2202、字線控制電路2204、位線控制電路2206、列解碼器(columndecoder)2208、數(shù)據(jù)輸入/輸出緩沖器2210與控制電路2212。[0111]存儲(chǔ)胞陣列2202包括用以存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)胞702、多個(gè)選擇柵漏極(selectgatedrain,S⑶)晶體管712與多個(gè)選擇柵源極(selectgatesource,SGS)晶體管714、以及連接此些存儲(chǔ)胞的多條位線704、多條字線706、與共用源極線708(如圖7所示)。存儲(chǔ)胞702是以陣列方式配置在位線704與字線706的交叉點(diǎn)上。當(dāng)從存儲(chǔ)器控制器130接收到寫入指令或讀取數(shù)據(jù)時(shí)，控制電路2212會(huì)控制字線控制電路2204、位線控制電路2206、列解碼器2208、數(shù)據(jù)輸入/輸出緩沖器2210來寫入數(shù)據(jù)至存儲(chǔ)器陣列202或從存儲(chǔ)器陣列202中讀取數(shù)據(jù)，其中字線控制電路2204用以控制施加至字線706的偏壓，位線控制電路2206用以控制施加至位線704的偏壓，列解碼器2208依據(jù)指令中的解碼行地址以選擇對(duì)應(yīng)的位線，并且數(shù)據(jù)輸入/輸出緩沖器2210用以暫存數(shù)據(jù)。[0112]在本范例實(shí)施例中，可復(fù)寫式非易失性存儲(chǔ)器模塊106為MLCNAND型快閃存儲(chǔ)器模塊，其使用多種柵極電壓來代表多位元(bits)的數(shù)據(jù)。具體來說，存儲(chǔ)胞陣列2202的每一存儲(chǔ)胞具有多個(gè)存儲(chǔ)狀態(tài)，并且此些存儲(chǔ)狀態(tài)是以多個(gè)閾值偏壓來區(qū)分。[0113]圖8是根據(jù)一范例實(shí)施例所繪示存儲(chǔ)于存儲(chǔ)胞陣列中的寫入數(shù)據(jù)所對(duì)應(yīng)的柵極電壓的統(tǒng)計(jì)分配圖。[0114]請(qǐng)參照?qǐng)D8，以MLCNAND型快閃存儲(chǔ)器為例，每一存儲(chǔ)胞中的柵極電壓可依據(jù)第一閾值偏壓VA、第二閾值偏壓VB與第三閾值偏壓VC而區(qū)分為4種存儲(chǔ)狀態(tài)，并且此些存儲(chǔ)狀態(tài)分別地代表"11"、〃10〃、"00〃與"01"。換句話說，每一個(gè)存儲(chǔ)狀態(tài)包括最低有效位(LeastSignificantBit,LSB)以及最高有效位(MostSignificantBit,MSB)。在本范例實(shí)施例中，存儲(chǔ)狀態(tài)(即，〃11〃、〃10〃、〃00〃與"01")中從左側(cè)算起的第I個(gè)位的值為L(zhǎng)SB,而從左側(cè)算起的第2個(gè)位的值為MSB。因此，在第一范例實(shí)施例中，每一存儲(chǔ)胞可存儲(chǔ)2個(gè)位數(shù)據(jù)。必須了解的是，圖8所繪示的柵極電壓及其存儲(chǔ)狀態(tài)的對(duì)應(yīng)僅為一個(gè)范例。在本發(fā)明另一范例實(shí)施例中，柵極電壓與存儲(chǔ)狀態(tài)的對(duì)應(yīng)也可是隨著柵極電壓越大而以"11"、〃10"、"01"與"00"排列?；蛘?，柵極電壓所對(duì)應(yīng)的存儲(chǔ)狀態(tài)也可為對(duì)實(shí)際存儲(chǔ)值進(jìn)行映射或反相后的值，此外，在另一范例時(shí)實(shí)例中，也可定義從左側(cè)算起的第I個(gè)位的值為MSB，而從左側(cè)算起的第2個(gè)位的值為L(zhǎng)SB。[0115]在本范例實(shí)施例中，每一存儲(chǔ)胞可存儲(chǔ)2個(gè)位數(shù)據(jù)，因此同一條字線上的存儲(chǔ)胞會(huì)構(gòu)成2個(gè)實(shí)體頁面(即，下實(shí)體頁面與上實(shí)體頁面)的存儲(chǔ)空間。也就是說，每一存儲(chǔ)胞的LSB是對(duì)應(yīng)下實(shí)體頁面，并且每一存儲(chǔ)胞的MSB是對(duì)應(yīng)上實(shí)體頁面。此外,在存儲(chǔ)胞陣列2202中數(shù)個(gè)實(shí)體頁面會(huì)構(gòu)成一個(gè)實(shí)體區(qū)塊，并且實(shí)體區(qū)塊為執(zhí)行抹除運(yùn)作的最小單位。亦即，每一實(shí)體區(qū)塊含有最小數(shù)目之一并被抹除的存儲(chǔ)胞。[0116]存儲(chǔ)胞陣列2202的存儲(chǔ)胞的數(shù)據(jù)寫入(或稱為程序化)是利用施加一特定端點(diǎn)的電壓，例如是控制柵極電壓來改變柵極中的一電荷補(bǔ)捉層的電子量，因而改變了存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)，以呈現(xiàn)不同的存儲(chǔ)狀態(tài)。例如，當(dāng)下頁面數(shù)據(jù)為I且上頁面數(shù)據(jù)為I時(shí)，控制電路2212會(huì)控制字線控制電路2204不改變存儲(chǔ)胞中的柵極電壓，而將存儲(chǔ)胞的存儲(chǔ)狀態(tài)保持為〃11〃。當(dāng)下頁面數(shù)據(jù)為I且上頁面數(shù)據(jù)為O時(shí)，字線控制電路2204會(huì)在控制電路2212的控制下改變存儲(chǔ)胞中的柵極電壓，而將存儲(chǔ)胞的存儲(chǔ)狀態(tài)改變?yōu)?10"。當(dāng)下頁面數(shù)據(jù)為O且上頁面數(shù)據(jù)為O時(shí)，字線控制電路2204會(huì)在控制電路2212的控制下改變存儲(chǔ)胞中的柵極電壓，而將存儲(chǔ)胞的存儲(chǔ)狀態(tài)改變?yōu)?00"。并且，當(dāng)下頁面數(shù)據(jù)為O且上頁面數(shù)據(jù)為I時(shí)，字線控制電路2204會(huì)在控制電路2212的控制下改變存儲(chǔ)胞中的柵極電壓，而將存儲(chǔ)胞的存儲(chǔ)狀態(tài)改變?yōu)?01"。[0117]圖9是根據(jù)一范例實(shí)施例所繪示的驗(yàn)證存儲(chǔ)胞的存儲(chǔ)狀態(tài)的示意圖。[0118]請(qǐng)參照?qǐng)D9，存儲(chǔ)胞陣列2202的存儲(chǔ)胞的讀取運(yùn)作是通過施加讀取偏壓于控制門(柵極)(controlgate),通過存儲(chǔ)胞的通道(存儲(chǔ)胞用以電連接位線與源極線的路徑,例如是存儲(chǔ)胞源極至漏極間的路徑)的導(dǎo)通狀態(tài)，來識(shí)別存儲(chǔ)胞存儲(chǔ)的數(shù)據(jù)。在讀取下頁數(shù)據(jù)的運(yùn)作中，字線控制電路2204會(huì)使用第二閾值偏壓VB作為讀取偏壓來施加至存儲(chǔ)胞并且依據(jù)存儲(chǔ)胞的通道是否導(dǎo)通和對(duì)應(yīng)的運(yùn)算式(I)來判斷下頁數(shù)據(jù)的值:[0119]LSB=(VB)Lower_prel(I)[0120]其中(VB)LoWer_prel表示通過施加第二閾值偏壓VB而獲得的第I下頁驗(yàn)證值。[0121]例如，當(dāng)?shù)诙撝灯珘篤B小于存儲(chǔ)胞的柵極電壓時(shí)，存儲(chǔ)胞的通道不會(huì)導(dǎo)通并輸出值’O’的第I下頁驗(yàn)證值，由此LSB會(huì)被識(shí)別處于第一狀態(tài)為O。例如，當(dāng)?shù)诙撝灯珘篤B大于存儲(chǔ)胞的柵極電壓時(shí)，存儲(chǔ)胞的通道會(huì)導(dǎo)通并輸出值’I’的第I下頁驗(yàn)證值，由此此LSB會(huì)被識(shí)別處于第二狀態(tài)。在此，第一狀態(tài)被識(shí)別為’O’并且第二狀態(tài)被識(shí)別為‘I’。也就是說，用以呈現(xiàn)LSB為I的柵極電壓與用以呈現(xiàn)LSB為O的柵極電壓可通過第二閾值偏壓VB而被區(qū)分。[0122]在讀取上頁數(shù)據(jù)的運(yùn)作中，字線控制電路2204會(huì)分別地使用第三閾值偏壓VC與第一閾值偏壓VA作為讀取偏壓來施加至存儲(chǔ)胞并且依據(jù)存儲(chǔ)胞的通道是否導(dǎo)通和對(duì)應(yīng)的運(yùn)算式(2)來判斷上頁數(shù)據(jù)的值:[0123]MSB=((VA)Upper_pre2)xorC(VC)Upper_prel)(2)[0124]其中(VC)Upper_prel表示通過施加第三閾值偏壓VC而獲得的第I上頁驗(yàn)證值，并且(VA)Upper_pre2表示通過施加第一閾值偏壓VA而獲得的第2上頁驗(yàn)詐值，其中符號(hào)“~”代表反相。此外，在本范例實(shí)施例中，當(dāng)?shù)谌撝灯珘篤C小于存儲(chǔ)胞的柵極電壓時(shí)，存儲(chǔ)胞的通道不會(huì)導(dǎo)通并輸出值’O’的第I上頁驗(yàn)證值((VC)Upper_prel)，當(dāng)?shù)谝婚撝灯珘篤A小于存儲(chǔ)胞的柵極電壓時(shí)，存儲(chǔ)胞的通道不會(huì)導(dǎo)通并輸出值’O’的第2上頁驗(yàn)證值((VA)Upper_pre2)。[0125]因此，在本范例實(shí)施例中，依照運(yùn)算式(2)，當(dāng)?shù)谌撝灯珘篤C與第一閾值偏壓VA皆小于存儲(chǔ)胞的柵極電壓時(shí)，在施加第三閾值偏壓VC下存儲(chǔ)胞的通道不會(huì)導(dǎo)通并輸出值’O’的第I上頁驗(yàn)證值并且在施加第一閾值偏壓VA下存儲(chǔ)胞的通道不會(huì)導(dǎo)通并輸出值’O’的第2上頁驗(yàn)證值。此時(shí)，MSB會(huì)被識(shí)別為處于第二狀態(tài)，即，‘I’。[0126]例如，當(dāng)?shù)谌撝灯珘篤C大于存儲(chǔ)胞的柵極電壓且第一閾值偏壓VA小于存儲(chǔ)胞的柵極電壓小于存儲(chǔ)胞的柵極電壓時(shí)，在施加第三閾值偏壓VC下存儲(chǔ)胞的通道會(huì)導(dǎo)通并輸出值’I’的第I上頁驗(yàn)證值，并且在施加第一閾值偏壓VA下存儲(chǔ)胞的通道不會(huì)導(dǎo)通并輸出值’O’的第2上頁驗(yàn)證值。此時(shí)，MSB會(huì)被識(shí)別為處于第一狀態(tài)，即，‘O’。[0127]例如，當(dāng)?shù)谌撝灯珘篤C與第一閾值偏壓VA皆大于存儲(chǔ)胞的柵極電壓時(shí)，在施加第三閾值偏壓VC下，存儲(chǔ)胞的通道會(huì)導(dǎo)通并輸出值’I’的第I上頁驗(yàn)證值，并且在施加第一閾值偏壓VA下存儲(chǔ)胞的通道會(huì)導(dǎo)通并輸出值’I’的第2上頁驗(yàn)證值。此時(shí)，MSB會(huì)被識(shí)別為處于第二狀態(tài)，即，‘I’。[0128]必須了解的是，盡管本發(fā)明是以MLCNAND型快閃存儲(chǔ)器來作說明。然而，本發(fā)明不限于此，其他多層存儲(chǔ)胞NAND型快閃存儲(chǔ)器也可依據(jù)上述原理進(jìn)行數(shù)據(jù)的讀取。[0129]例如，以TLCNAND型快閃存儲(chǔ)器為例(如圖10所示)，每一個(gè)存儲(chǔ)狀態(tài)包括左側(cè)算起的第I個(gè)位的最低有效位LSB、從左側(cè)算起的第2個(gè)位的中間有效位(CenterSignificantBit,CSB)以及從左側(cè)算起的第3個(gè)位的最高有效位MSB，其中LSB對(duì)應(yīng)下頁面，CSB對(duì)應(yīng)中頁面，MSB對(duì)應(yīng)上頁面。在此范例中，每一存儲(chǔ)胞中的柵極電壓可依據(jù)第一閾值偏壓VA、第二閾值偏壓VB、第三閾值偏壓VC、第四閾值偏壓VD、第五閾值偏壓VE、第六閾值偏壓VF與第七閾值偏壓VG而區(qū)分為8種存儲(chǔ)狀態(tài)(即，"111"、"110"、"100"、"101"、"001"、"000"、"010〃與"011")。再例如，以SLCNAND型快閃存儲(chǔ)器為例(未繪示)，每一個(gè)存儲(chǔ)狀態(tài)僅能存儲(chǔ)一個(gè)位數(shù)據(jù)，因此，每一存儲(chǔ)胞中的柵極電壓可依據(jù)一個(gè)閾值偏壓來識(shí)別存儲(chǔ)胞的存儲(chǔ)狀態(tài)(即，"I"、"O")。[0130]圖11是根據(jù)一范例實(shí)施例所繪示的存儲(chǔ)器控制器的概要方塊圖。必須了解的是，圖11所示的存儲(chǔ)器控制器的結(jié)構(gòu)僅為一范例，本發(fā)明不以此為限。[0131]請(qǐng)參照?qǐng)D11，存儲(chǔ)器控制器104包括存儲(chǔ)器管理電路202、主機(jī)接口204與存儲(chǔ)器接口206。[0132]存儲(chǔ)器管理電路202用以控制存儲(chǔ)器控制器104的整體運(yùn)作。具體來說，存儲(chǔ)器管理電路202具有多個(gè)控制指令，并且在存儲(chǔ)器存儲(chǔ)裝置100運(yùn)作時(shí)，此些控制指令會(huì)被執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。[0133]在本范例實(shí)施例中，存儲(chǔ)器管理電路202的控制指令是以固件型式來實(shí)作。例如，存儲(chǔ)器管理電路202具有微處理器單元(未繪示)與只讀存儲(chǔ)器(未繪示)，并且此些控制指令是被燒錄至此只讀存儲(chǔ)器中。當(dāng)存儲(chǔ)器存儲(chǔ)裝置100運(yùn)作時(shí)，此些控制指令會(huì)由微處理器單元來執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。[0134]在本發(fā)明另一范例實(shí)施例中，存儲(chǔ)器管理電路202的控制指令也可以程序代碼型式存儲(chǔ)于可復(fù)寫式非易失性存儲(chǔ)器模塊106的特定區(qū)域(例如，存儲(chǔ)器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲(chǔ)器管理電路202具有微處理器單元(未繪示)、只讀存儲(chǔ)器(未繪示)及隨機(jī)存取存儲(chǔ)器(未繪示)。特別是，此只讀存儲(chǔ)器具有驅(qū)動(dòng)碼，并且當(dāng)存儲(chǔ)器控制器104被致能時(shí)，微處理器單元會(huì)先執(zhí)行此驅(qū)動(dòng)碼段來將存儲(chǔ)于可復(fù)寫式非易失性存儲(chǔ)器模塊106中的控制指令載入至存儲(chǔ)器管理電路202的隨機(jī)存取存儲(chǔ)器中。之后，微處理器單元會(huì)運(yùn)轉(zhuǎn)此些控制指令以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。[0135]此外，在本發(fā)明另一范例實(shí)施例中，存儲(chǔ)器管理電路202的控制指令也可以一硬件型式來實(shí)作。例如，存儲(chǔ)器管理電路202包括微控制器、存儲(chǔ)胞管理電路、存儲(chǔ)器寫入電路、存儲(chǔ)器讀取電路、存儲(chǔ)器抹除電路與數(shù)據(jù)處理電路。存儲(chǔ)胞管理電路、存儲(chǔ)器寫入電路、存儲(chǔ)器讀取電路、存儲(chǔ)器抹除電路與數(shù)據(jù)處理電路是電性連接至微控制器。其中，存儲(chǔ)胞管理電路用以管理可復(fù)寫式非易失性存儲(chǔ)器模塊106的實(shí)體抹除單元；存儲(chǔ)器寫入電路用以對(duì)可復(fù)寫式非易失性存儲(chǔ)器模塊106下達(dá)寫入指令以將數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲(chǔ)器模塊106中；存儲(chǔ)器讀取電路用以對(duì)可復(fù)寫式非易失性存儲(chǔ)器模塊106下達(dá)讀取指令以從可復(fù)寫式非易失性存儲(chǔ)器模塊106中讀取數(shù)據(jù)；存儲(chǔ)器抹除電路用以對(duì)可復(fù)寫式非易失性存儲(chǔ)器模塊106下達(dá)抹除指令以將數(shù)據(jù)從可復(fù)寫式非易失性存儲(chǔ)器模塊106中抹除；而數(shù)據(jù)處理電路用以處理欲寫入至可復(fù)寫式非易失性存儲(chǔ)器模塊106的數(shù)據(jù)以及從可復(fù)寫式非易失性存儲(chǔ)器模塊106中讀取的數(shù)據(jù)。[0136]主機(jī)接口204是電性連接至存儲(chǔ)器管理電路202并且用以接收與識(shí)別主機(jī)系統(tǒng)1000所傳送的指令與數(shù)據(jù)。也就是說，主機(jī)系統(tǒng)1000所傳送的指令與數(shù)據(jù)會(huì)通過主機(jī)接口204來傳送至存儲(chǔ)器管理電路202。在本范例實(shí)施例中，主機(jī)接口204是相容于USB標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機(jī)接口204也可以是相容于PATA標(biāo)準(zhǔn)、IEEE1394標(biāo)準(zhǔn)、PCIExpress標(biāo)準(zhǔn)、SD標(biāo)準(zhǔn)、SATA標(biāo)準(zhǔn)、UHS-1接口標(biāo)準(zhǔn)、UHS-1I接口標(biāo)準(zhǔn)、MS標(biāo)準(zhǔn)、MMC標(biāo)準(zhǔn)、eMMC接口標(biāo)準(zhǔn)、UFS接口標(biāo)準(zhǔn)、CF標(biāo)準(zhǔn)、IDE標(biāo)準(zhǔn)或其他適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。[0137]存儲(chǔ)器接口206是電性連接至存儲(chǔ)器管理電路202并且用以存取可復(fù)寫式非易失性存儲(chǔ)器模塊106。也就是說，欲寫入至可復(fù)寫式非易失性存儲(chǔ)器模塊106的數(shù)據(jù)會(huì)經(jīng)由存儲(chǔ)器接口206轉(zhuǎn)換為可復(fù)寫式非易失性存儲(chǔ)器模塊106所能接受的格式。[0138]在本發(fā)明一范例實(shí)施例中，存儲(chǔ)器控制器104還包括緩沖存儲(chǔ)器252、電源管理電路254以及錯(cuò)誤檢查與校正電路256。[0139]緩沖存儲(chǔ)器252是電性連接至存儲(chǔ)器管理電路202并且用以暫存來自于主機(jī)系統(tǒng)1000的數(shù)據(jù)與指令或來自于可復(fù)寫式非易失性存儲(chǔ)器模塊106的數(shù)據(jù)。[0140]電源管理電路254是電性連接至存儲(chǔ)器管理電路202并且用以控制存儲(chǔ)器存儲(chǔ)裝置100的電源。[0141]錯(cuò)誤檢查與校正電路256是電性連接至存儲(chǔ)器管理電路202并且用以執(zhí)行錯(cuò)誤檢查與校正程序以確保數(shù)據(jù)的正確性。在本范例實(shí)施例中，當(dāng)存儲(chǔ)器管理電路202從主機(jī)系統(tǒng)1000中接收到寫入指令時(shí)，錯(cuò)誤檢查與校正電路256會(huì)為對(duì)應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對(duì)應(yīng)的錯(cuò)誤檢查與校正碼(ErrorCheckingandCorrectingCode,ECCCode),并且存儲(chǔ)器管理電路202會(huì)將對(duì)應(yīng)此寫入指令的數(shù)據(jù)與對(duì)應(yīng)的錯(cuò)誤檢查與校正碼寫入至可復(fù)寫式非易失性存儲(chǔ)器模塊106中。之后，當(dāng)存儲(chǔ)器管理電路202從可復(fù)寫式非易失性存儲(chǔ)器模塊106中讀取數(shù)據(jù)時(shí)會(huì)同時(shí)讀取此數(shù)據(jù)對(duì)應(yīng)的錯(cuò)誤檢查與校正碼，并且錯(cuò)誤檢查與校正電路256會(huì)依據(jù)此錯(cuò)誤檢查與校正碼對(duì)所讀取的數(shù)據(jù)執(zhí)行錯(cuò)誤檢查與校正程序。具體來說，錯(cuò)誤檢查與校正電路256會(huì)被設(shè)計(jì)能夠校正一數(shù)目的錯(cuò)誤位(以下稱為最大可校正錯(cuò)誤位數(shù))。例如，最大可校正錯(cuò)誤位數(shù)為24。倘若發(fā)生在所讀取的數(shù)據(jù)的錯(cuò)誤位的數(shù)目非大于24個(gè)時(shí)，錯(cuò)誤檢查與校正電路256就能夠依據(jù)錯(cuò)誤校正碼將錯(cuò)誤位校正回正確的值。反之，錯(cuò)誤檢查與校正電路256就會(huì)回報(bào)錯(cuò)誤校正失敗且存儲(chǔ)器管理電路202會(huì)將指示數(shù)據(jù)已遺失的訊息傳送給主機(jī)系統(tǒng)1000。[0142]如上所述，當(dāng)欲從存儲(chǔ)胞中讀取數(shù)據(jù)時(shí)，存儲(chǔ)器控制器104(或存儲(chǔ)器管理電路202)會(huì)指示可復(fù)寫式非易失性存儲(chǔ)器模塊106的控制電路對(duì)連接至欲讀取的存儲(chǔ)胞(以下稱為目標(biāo)存儲(chǔ)胞)的字線(以下稱為目標(biāo)字線)施加讀取偏壓，以驗(yàn)證存儲(chǔ)胞的通道存儲(chǔ)狀態(tài)。此外，存儲(chǔ)器控制器104(或存儲(chǔ)器管理電路202)會(huì)指示可復(fù)寫式非易失性存儲(chǔ)器模塊106的控制電路對(duì)連接至目標(biāo)存儲(chǔ)胞的位線(以下稱為目標(biāo)位線)施加選擇偏壓且對(duì)非連接至目標(biāo)存儲(chǔ)胞的字線施加導(dǎo)通偏壓，以使連接至目標(biāo)位線的其他存儲(chǔ)胞的通道會(huì)被導(dǎo)通。特別是，在本范例實(shí)施例中，存儲(chǔ)器控制器104(或存儲(chǔ)器管理電路202)會(huì)指示可復(fù)寫式非易失性存儲(chǔ)器模塊106的控制電路對(duì)不同位置的字線施加不同的導(dǎo)通偏壓，以降低目標(biāo)存儲(chǔ)胞的寄生電容效應(yīng)，進(jìn)而增加對(duì)目標(biāo)存儲(chǔ)胞的柵極控制能力。[0143]圖12是根據(jù)本發(fā)明一范例實(shí)施例所繪示的施加偏壓至字線與位線以從存儲(chǔ)胞中讀取數(shù)據(jù)的范例示意圖。[0144]請(qǐng)參照?qǐng)D12，當(dāng)欲讀取目標(biāo)存儲(chǔ)胞702(D)中的數(shù)據(jù)時(shí)，存儲(chǔ)器控制器104(或存儲(chǔ)器管理電路202)會(huì)指示可復(fù)寫式非易失性存儲(chǔ)器模塊106的控制電路施加讀取偏壓至連接至目標(biāo)存儲(chǔ)胞702(D)的目標(biāo)字線706(D)，并且施加選擇偏壓至連接至目標(biāo)存儲(chǔ)胞702(D)的目標(biāo)位線704(D)。同時(shí)，存儲(chǔ)器控制器104(或存儲(chǔ)器管理電路202)會(huì)指示可復(fù)寫式非易失性存儲(chǔ)器模塊106的控制電路施加具較低電壓的導(dǎo)通偏壓(以下稱為第一導(dǎo)通偏壓)至鄰近目標(biāo)字線706(D)的字線706(D+1)與706(D-1)，施加具較高電壓的導(dǎo)通偏壓(以下稱為第三導(dǎo)通偏壓)至相鄰于字線706(D+1)與706(D-1)的字線706(D+2)與706(D-2)并且施加正常的導(dǎo)通偏壓(以下稱為第二導(dǎo)通偏壓)至其他字線。在本范例實(shí)施例中，第一導(dǎo)通偏壓是小于第二導(dǎo)通偏壓并且第三導(dǎo)通偏壓是大于第二導(dǎo)通偏壓。[0145]具體來說，當(dāng)對(duì)連接至目標(biāo)存儲(chǔ)胞的目標(biāo)字線施加讀取偏壓并且對(duì)非連接至目標(biāo)存儲(chǔ)胞的字線施加導(dǎo)通偏壓時(shí)，施加至相鄰于目標(biāo)存儲(chǔ)胞的目標(biāo)字線上的導(dǎo)通偏壓會(huì)增加目標(biāo)存儲(chǔ)胞的柵極中的一電荷補(bǔ)捉層的電子量，導(dǎo)致目標(biāo)存儲(chǔ)胞的柵極控制能力下降并且造成數(shù)據(jù)讀取錯(cuò)誤。在本范例實(shí)施例中，相鄰于目標(biāo)字線的字線與被施加具較低電壓的第一導(dǎo)通偏壓以防止鄰近字線上的存儲(chǔ)胞與目標(biāo)存儲(chǔ)胞產(chǎn)生電荷耦合，而造成數(shù)據(jù)讀取錯(cuò)誤。此外，相鄰于被施加較低電壓的字線的字線(例如，圖12所示的字線706(D+2)與706(D-2))會(huì)被施加具較高電壓的偏壓，以使連接于目標(biāo)位線和被施加較低電壓的字線的存儲(chǔ)胞的通道被導(dǎo)通，以完成數(shù)據(jù)的讀取。例如，以10納米技術(shù)制造的可復(fù)寫式非易失性存儲(chǔ)器模塊為例，第一導(dǎo)通偏壓可被設(shè)定為3.5伏特，第二導(dǎo)通偏壓可被設(shè)定為6伏特，并且第三導(dǎo)通偏壓可被設(shè)定為7.5伏特。再例如，以13納米技術(shù)制造的可復(fù)寫式非易失性存儲(chǔ)器模塊為例，第一導(dǎo)通偏壓可被設(shè)定為4.5伏特，第二導(dǎo)通偏壓可被設(shè)定為6伏特，并且第三導(dǎo)通偏壓可被設(shè)定為8.5伏特。[0146]值得一提的是，在本范例實(shí)施例中，在進(jìn)行讀取時(shí)，存儲(chǔ)器控制器104(或存儲(chǔ)器管理電路202)會(huì)指示可復(fù)寫式非易失性存儲(chǔ)器模塊106的控制電路施加第二導(dǎo)通偏壓至連接選擇柵源極晶體管的字線。然而，本發(fā)明另一范例實(shí)施例中，在進(jìn)行讀取時(shí)，存儲(chǔ)器控制器104(或存儲(chǔ)器管理電路202)也可指示可復(fù)寫式非易失性存儲(chǔ)器模塊106的控制電路施加第四導(dǎo)通偏壓至連接選擇柵源極晶體管的字線，其中第四導(dǎo)通偏壓小于第二導(dǎo)通偏壓。[0147]圖13是根據(jù)本發(fā)明范例實(shí)施例所繪示的數(shù)據(jù)讀取方法的流程圖。[0148]請(qǐng)參照?qǐng)D13，當(dāng)欲從目標(biāo)存儲(chǔ)胞中讀取數(shù)據(jù)時(shí)，在步驟S1301中，存儲(chǔ)器控制器104(或存儲(chǔ)器管理電路202)會(huì)指示施加選擇偏壓至連接至目標(biāo)存儲(chǔ)胞的目標(biāo)位線。也就是說，電壓大于O的選擇偏壓為被施加至連接至目標(biāo)存儲(chǔ)胞的目標(biāo)位線并且其他非連接至目標(biāo)存儲(chǔ)胞的位線不會(huì)被施加偏壓。[0149]在步驟S1303中，存儲(chǔ)器控制器104(或存儲(chǔ)器管理電路202)會(huì)指示施加讀取偏壓至連接至目標(biāo)存儲(chǔ)胞的目標(biāo)字線，施加具較低電壓的第一導(dǎo)通偏壓至相鄰于目標(biāo)字線的字線(亦稱為第一字線)，施加具較高電壓的第三導(dǎo)通偏壓至相鄰于被施加較低電壓的字線的字線(亦稱為第二字線)并且施加第二導(dǎo)通偏壓至其他字線。例如，在可復(fù)寫式非易失性存儲(chǔ)器模塊106為MLCNAND型快閃存儲(chǔ)器模塊時(shí)，存儲(chǔ)器控制器104(或存儲(chǔ)器管理電路202)會(huì)依據(jù)欲讀取的數(shù)據(jù)位元位置，將讀取偏壓設(shè)定為上述第一閾值偏壓、第二閾值偏壓或第三閾值偏壓。[0150]在步驟S1305中，存儲(chǔ)器控制器104(或存儲(chǔ)器管理電路202)會(huì)根據(jù)目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出對(duì)應(yīng)值。根據(jù)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)來識(shí)別存儲(chǔ)胞的柵極電壓的狀態(tài)以輸出對(duì)應(yīng)值的方式已配合圖9詳細(xì)描述如上，在此不再重復(fù)說明。[0151]值得一提的是，盡管在本范例實(shí)施例中存儲(chǔ)器管理電路202是實(shí)作在存儲(chǔ)器控制器104中但本發(fā)明不限於此。在本發(fā)明另一范例實(shí)施例中，存儲(chǔ)器管理電路202亦可實(shí)作在可復(fù)寫式非易失性存儲(chǔ)器模塊106的控制電路2212中并通過一接口電性連接至可復(fù)寫式非易失性存儲(chǔ)器模塊106的存儲(chǔ)胞陣列2202。[0152]綜上所述，本發(fā)明范例實(shí)施例的數(shù)據(jù)讀取方法存儲(chǔ)器控制器與存儲(chǔ)器存儲(chǔ)裝置能夠有效地減低鄰近字線對(duì)欲讀取的存儲(chǔ)胞的通道的寄生電容效應(yīng)，由此提升對(duì)欲讀取的存儲(chǔ)胞的柵極控制能力，以避免數(shù)據(jù)讀取錯(cuò)誤。[0153]雖然本發(fā)明已以實(shí)施例公開如上，然其并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求書界定范圍為準(zhǔn)?！緳?quán)利要求】1.一種數(shù)據(jù)讀取方法，用于一可復(fù)寫式非易失性存儲(chǔ)器模塊，該可復(fù)寫式非易失性存儲(chǔ)器模塊具有多個(gè)存儲(chǔ)胞、多條字線與多條位線，每一這些存儲(chǔ)胞與這些字線的其中一條字線以及這些位線的其中一條位線電性連接，該數(shù)據(jù)讀取方法包括:施加一讀取偏壓至一目標(biāo)字線，其中該目標(biāo)字線為這些字線之中與這些存儲(chǔ)胞之中的一目標(biāo)存儲(chǔ)胞電性連接的字線；施加一選擇偏壓至一目標(biāo)位線，其中該目標(biāo)位線是這些位線之中與該目標(biāo)存儲(chǔ)胞電性連接的位線；施加一第一導(dǎo)通偏壓至至少一第一字線，其中該至少一第一字線是這些字線之中相鄰于該目標(biāo)字線的字線；施加一第二導(dǎo)通偏壓至這些字線之中的其他字線；以及根據(jù)該目標(biāo)存儲(chǔ)胞的一通道的一導(dǎo)通狀態(tài)輸出一對(duì)應(yīng)值，其中該第一導(dǎo)通偏壓小于該第二導(dǎo)通偏壓。2.如權(quán)利要求1所述的數(shù)據(jù)讀取方法，還包括:施加一第三導(dǎo)通偏壓至至少一第二字線，其中該至少一第二字線是這些字線之中相鄰于該第一字線的字線，其中該第三導(dǎo)通偏壓大于該第二導(dǎo)通偏壓。3.如權(quán)利要求1所述的數(shù)據(jù)讀取方法，還包括:·施加一第四導(dǎo)通偏壓至連接至該可復(fù)寫式非易失性存儲(chǔ)器模塊的多個(gè)選擇柵源極選擇晶體管的字線，其中該第四導(dǎo)通偏壓小于該第二導(dǎo)通偏壓。4.如權(quán)利要求2所述的數(shù)據(jù)讀取方法，其中該可復(fù)寫式非易失性存儲(chǔ)器模塊為多階存儲(chǔ)胞與非型快閃存儲(chǔ)器模塊，該讀取偏壓被設(shè)定為一第一閾值偏壓、一第二閾值偏壓或一第三閾值偏壓，該第一閾值偏壓小于該第二閾值偏壓并且該第二閾值偏壓小于該第三閾值偏壓，其中根據(jù)該目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出該對(duì)應(yīng)值的步驟包括:當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第二閾值偏壓而不會(huì)被導(dǎo)通時(shí)，識(shí)別該目標(biāo)存儲(chǔ)胞的一最低有效位處于一第一狀態(tài)；當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第二閾值偏壓而會(huì)被導(dǎo)通時(shí)，識(shí)別該目標(biāo)存儲(chǔ)胞的該最低有效位處于一第二狀態(tài)；當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第一閾值偏壓而不會(huì)被導(dǎo)通并且該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第三閾值偏壓而不會(huì)被導(dǎo)通時(shí)，識(shí)別該目標(biāo)存儲(chǔ)胞的該最聞?dòng)行惶幱谠摰跔顟B(tài)；當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第一閾值偏壓而不會(huì)被導(dǎo)通并且該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第三閾值偏壓而被導(dǎo)通時(shí)，識(shí)別該目標(biāo)存儲(chǔ)胞的一最高有效位處于該第一狀態(tài)；以及當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第一閾值偏壓而被導(dǎo)通并且該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第三閾值偏壓而被導(dǎo)通時(shí)，識(shí)別該目標(biāo)存儲(chǔ)胞的該最聞?dòng)行惶幱谠摰跔顟B(tài)。5.如權(quán)利要求2所述的數(shù)據(jù)讀取方法，其中該可復(fù)寫式非易失性存儲(chǔ)器模塊為復(fù)數(shù)階存儲(chǔ)胞與非型快閃存儲(chǔ)器模塊，其中該讀取偏壓會(huì)被設(shè)定為一第一閾值偏壓、一第三閾值偏壓、一第五閾值偏壓與一第七閾值偏壓以驗(yàn)證該目標(biāo)存儲(chǔ)胞的一最高有效位的一存儲(chǔ)狀態(tài)，其中該讀取偏壓會(huì)被設(shè)定為一第二閾值偏壓與一第六閾值偏壓以驗(yàn)證該目標(biāo)存儲(chǔ)胞的一中間有效位的一存儲(chǔ)狀態(tài)，其中該讀取偏壓會(huì)被設(shè)定為一第四閾值偏壓以驗(yàn)證該目標(biāo)存儲(chǔ)胞的一最低有效位的一存儲(chǔ)狀態(tài)，其中該第一閾值偏壓小于該第二閾值偏壓，該第二閾值偏壓小于該第三閾值偏壓，該第三閾值偏壓小于該第四閾值偏壓，該第四閾值偏壓小于該第五閾值偏壓，該第五閾值偏壓小于該第六閾值偏壓并且該第六閾值偏壓小于該第七閾值偏壓。6.如權(quán)利要求2所述的數(shù)據(jù)讀取方法，其中該第二導(dǎo)通偏壓為6伏特，該第一導(dǎo)通偏壓為3.5伏特并且該第三導(dǎo)通偏壓為7.5伏特。7.如權(quán)利要求2所述的數(shù)據(jù)讀取方法，其中該第二導(dǎo)通偏壓為6伏特，該第一導(dǎo)通偏壓為4.5伏特并且該第三導(dǎo)通偏壓為8.5伏特。8.—種控制電路，用于讀取數(shù)據(jù)，該控制電路包括:一接口，用以電性連接至多個(gè)存儲(chǔ)胞、多條字線與多條位線，其中每一這些存儲(chǔ)胞與這些字線的其中一條字線以及這些位線的其中一條位線電性連接；以及一存儲(chǔ)器管理電路，電性連接至所述接口，其中所述存儲(chǔ)器管理電路用以施加一讀取偏壓至一目標(biāo)字線，其中該目標(biāo)字線為這些字線之中與這些存儲(chǔ)胞之中的一目標(biāo)存儲(chǔ)胞電性連接的字線，其中所述存儲(chǔ)器管理電路還用以施加一選擇偏壓至一目標(biāo)位線，其中該目標(biāo)位線是這些位線之中與該目標(biāo)存儲(chǔ)胞電性連接的位線，其中所述存儲(chǔ)器管理電路還用以指示施加一第一導(dǎo)通偏壓至至少一第一字線，其中該至少一第一字線是這些字線之中相鄰于該目標(biāo)字線的字線，其中所述存儲(chǔ)器管理電路還用以指示施加一第二導(dǎo)通偏壓至這些字線之中的其他字線，其中所述存儲(chǔ)器管理電路還用以根據(jù)該目標(biāo)存儲(chǔ)胞的一通道的一導(dǎo)通狀態(tài)輸出一對(duì)應(yīng)值，其中該第一導(dǎo)通偏壓小于該第二導(dǎo)通偏壓。9.如權(quán)利要求8所述的控制電路，其中所述存儲(chǔ)器管理電路還用以指示施加一第三導(dǎo)通偏壓至至少一第二字線，其中該至少一第二字線是這些字線之中相鄰于該第一字線的字線，其中該第三導(dǎo)通偏壓大于該第二導(dǎo)通偏壓。10.如權(quán)利要求8所述的控制電路，其中所述存儲(chǔ)器管理電路還用以指示施加一第四導(dǎo)通偏壓至連接至該可復(fù)寫式非易失性存儲(chǔ)器模塊的多個(gè)選擇柵源極選擇晶體管的字線，其中該第四導(dǎo)通偏壓小于該第二導(dǎo)通偏壓。11.如權(quán)利要求9所述的控制電路，其中該可復(fù)寫式非易失性存儲(chǔ)器模塊為多階存儲(chǔ)胞與非型快閃存儲(chǔ)器模塊，其中該存儲(chǔ)器管理電路將該讀取偏壓設(shè)定為一第一閾值偏壓、一第二閾值偏壓或一第三閾值偏壓，該第一閾值偏壓小于該第二閾值偏壓并且該第二閾值偏壓小于該第三閾值偏壓，其中在根據(jù)該目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出該對(duì)應(yīng)值的運(yùn)作中，當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第二閾值偏壓而不會(huì)被導(dǎo)通時(shí)，所述存儲(chǔ)器管理電路識(shí)別該目標(biāo)存儲(chǔ)胞的一最低有效位處于一第一狀態(tài)，其中在根據(jù)該目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出該對(duì)應(yīng)值的運(yùn)作中，當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第二閾值偏壓而會(huì)被導(dǎo)通時(shí)，所述存儲(chǔ)器管理電路識(shí)別該目標(biāo)存儲(chǔ)胞的該最低有效位處于一第二狀態(tài)，其中在根據(jù)該目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出該對(duì)應(yīng)值的運(yùn)作中，當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第一閾值偏壓而不會(huì)被導(dǎo)通并且該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第三閾值偏壓而不會(huì)被導(dǎo)通時(shí)，所述存儲(chǔ)器管理電路識(shí)別該目標(biāo)存儲(chǔ)胞的該最高有效位處于該第二狀態(tài)，其中在根據(jù)該目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出該對(duì)應(yīng)值的運(yùn)作中，當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第一閾值偏壓而不會(huì)被導(dǎo)通并且該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第三閾值偏壓而被導(dǎo)通時(shí)，所述存儲(chǔ)器管理電路識(shí)別該目標(biāo)存儲(chǔ)胞的一最高有效位處于該第一狀態(tài)，其中在根據(jù)該目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出該對(duì)應(yīng)值的運(yùn)作中，當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第一閾值偏壓而被導(dǎo)通并且該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第三閾值偏壓而被導(dǎo)通時(shí)，所述存儲(chǔ)器管理電路識(shí)別該目標(biāo)存儲(chǔ)胞的該最聞?dòng)行惶幱谠摰诙顟B(tài)。12.如權(quán)利要求9所述的控制電路，其中該可復(fù)寫式非易失性存儲(chǔ)器模塊為復(fù)數(shù)階存儲(chǔ)胞與非型快閃存儲(chǔ)器模塊，其中該存儲(chǔ)器管理電路將該讀取偏壓設(shè)定為一第一閾值偏壓、一第三閾值偏壓、一第五閾值偏壓與一第七閾值偏壓以驗(yàn)證該目標(biāo)存儲(chǔ)胞的一最高有效位的一存儲(chǔ)狀態(tài)，其中該存儲(chǔ)器管理電路將該讀取偏壓會(huì)被設(shè)定為一第二閾值偏壓與一第六閾值偏壓以驗(yàn)證該目標(biāo)存儲(chǔ)胞的一中間有效位的一存儲(chǔ)狀態(tài)，其中該存儲(chǔ)器管理電路將該讀取偏壓會(huì)被設(shè)定為一第四閾值偏壓以驗(yàn)證該目標(biāo)存儲(chǔ)胞的一最低有效位的一存儲(chǔ)狀態(tài)，其中該第一閾值偏壓小于該第二閾值偏壓，該第二閾值偏壓小于該第三閾值偏壓，該第三閾值偏壓小于該第四閾值偏壓，該第四閾值偏壓小于該第五閾值偏壓，該第五閾值偏壓小于該第六閾值偏壓并且該第六閾值偏壓小于該第七閾值偏壓。13.如權(quán)利要求9所述的控制電路，其中該第二導(dǎo)通偏壓為6伏特，該第一導(dǎo)通偏壓為。3.5伏特并且該第三導(dǎo)通偏壓為7.5伏特。14.如權(quán)利要求9所述的控制電路，其中該第二導(dǎo)通偏壓為6伏特，該第一導(dǎo)通偏壓為。4.5伏特并且該第三導(dǎo)通偏壓為8.5伏特。15.一種存儲(chǔ)器存儲(chǔ)裝置，包括:一連接器，用以電性連接至一主機(jī)系統(tǒng)；一可復(fù)寫式非易失性存儲(chǔ)器模塊，其中該可復(fù)寫式非易失性存儲(chǔ)器模塊具有多個(gè)存儲(chǔ)胞、多條字線與多條位線，每一這些存儲(chǔ)胞與這些字線的其中一條字線以及這些位線的其中一條位線電性連接；以及一存儲(chǔ)器控制器，電性連接至所述連接器與所述可復(fù)寫式非易失性存儲(chǔ)器模塊，其中所述存儲(chǔ)器控制器用以指示施加一讀取偏壓至一目標(biāo)字線，其中該目標(biāo)字線為這些字線之中與這些存儲(chǔ)胞之中的一目標(biāo)存儲(chǔ)胞電性連接的字線，其中所述存儲(chǔ)器控制器還用以指示施加一選擇偏壓至一目標(biāo)位線，其中該目標(biāo)位線是這些位線之中與該目標(biāo)存儲(chǔ)胞電性連接的位線，其中所述存儲(chǔ)器控制器還用以指示施加一第一導(dǎo)通偏壓至至少一第一字線，其中該至少一第一字線是這些字線之中相鄰于該目標(biāo)字線的字線，其中所述存儲(chǔ)器控制器還用以指示施加一第二導(dǎo)通偏壓至這些字線之中的其他字線，其中所述存儲(chǔ)器控制器還用以根據(jù)該目標(biāo)存儲(chǔ)胞的一通道的一導(dǎo)通狀態(tài)輸出一對(duì)應(yīng)值，其中該第一導(dǎo)通偏壓小于該第二導(dǎo)通偏壓。16.如權(quán)利要求15所述的存儲(chǔ)器存儲(chǔ)裝置，其中所述存儲(chǔ)器控制器還用以指示施加一第三導(dǎo)通偏壓至至少一第二字線，其中該至少一第二字線是這些字線之中相鄰于該第一字線的字線，其中該第三導(dǎo)通偏壓大于該第二導(dǎo)通偏壓。17.如權(quán)利要求15所述的存儲(chǔ)器存儲(chǔ)裝置，其中所述存儲(chǔ)器控制器還用以指示施加一第四導(dǎo)通偏壓至連接至該可復(fù)寫式非易失性存儲(chǔ)器模塊的多個(gè)選擇柵源極選擇晶體管的字線，其中該第四導(dǎo)通偏壓小于該第二導(dǎo)通偏壓。18.如權(quán)利要求16所述的存儲(chǔ)器存儲(chǔ)裝置，其中該可復(fù)寫式非易失性存儲(chǔ)器模塊為多階存儲(chǔ)胞與非型快閃存儲(chǔ)器模塊，該讀取偏壓被設(shè)定為一第一閾值偏壓、一第二閾值偏壓或一第三閾值偏壓，該第一閾值偏壓小于該第二閾值偏壓并且該第二閾值偏壓小于該第三閾值偏壓，其中在根據(jù)該目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出該對(duì)應(yīng)值的運(yùn)作中，當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第二閾值偏壓而不會(huì)被導(dǎo)通時(shí)，所述存儲(chǔ)器管理電路識(shí)別該目標(biāo)存儲(chǔ)胞的一最低有效位處于一第一狀態(tài)，其中在根據(jù)該目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出該對(duì)應(yīng)值的運(yùn)作中，當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第二閾值偏壓而會(huì)被導(dǎo)通時(shí)，所述存儲(chǔ)器控制器識(shí)別該目標(biāo)存儲(chǔ)胞的該最低有效位處于一第二狀態(tài)，其中在根據(jù)該目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出該對(duì)應(yīng)值的運(yùn)作中，當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第一閾值偏壓而不會(huì)被導(dǎo)通并且該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第三閾值偏壓而不會(huì)被導(dǎo)通時(shí)，所述存儲(chǔ)器控制器識(shí)別該目標(biāo)存儲(chǔ)胞的該最高有效位處于該第二狀態(tài)，其中在根據(jù)該目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出該對(duì)應(yīng)值的運(yùn)作中，當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第一閾值偏壓而不會(huì)被導(dǎo)通并且該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第三閾值偏壓而被導(dǎo)通時(shí)，所述存儲(chǔ)器控制器識(shí)別該目標(biāo)存儲(chǔ)胞的一最高有效位處于該第一狀態(tài)，其中在根據(jù)該目標(biāo)存儲(chǔ)胞的通道的導(dǎo)通狀態(tài)輸出該對(duì)應(yīng)值的運(yùn)作中，當(dāng)該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第一閾值偏壓而被導(dǎo)通并且該目標(biāo)存儲(chǔ)胞的通道因該讀取偏壓被設(shè)定為該第三閾值偏壓而被導(dǎo)通時(shí)，所述存儲(chǔ)器控制器識(shí)別該目標(biāo)存儲(chǔ)胞的該最高有效位處于該第二狀態(tài)。19.如權(quán)利要求16所述的存儲(chǔ)器存儲(chǔ)裝置，其中該可復(fù)寫式非易失性存儲(chǔ)器模塊為復(fù)數(shù)階存儲(chǔ)胞與非型快閃存儲(chǔ)器模塊，其中該存儲(chǔ)器控制器將該讀取偏壓設(shè)定為一第一閾值偏壓、一第三閾值偏壓、一第五閾值偏壓與一第七閾值偏壓以驗(yàn)證該目標(biāo)存儲(chǔ)胞的一最高有效位的一存儲(chǔ)狀態(tài)，其中該存儲(chǔ)器控制器將該讀取偏壓會(huì)被設(shè)定為一第二閾值偏壓與一第六閾值偏壓以驗(yàn)證該目標(biāo)存儲(chǔ)胞的一中間有效位的一存儲(chǔ)狀態(tài)，其中該存儲(chǔ)器控制器將該讀取偏壓會(huì)被設(shè)定為一第四閾值偏壓以驗(yàn)證該目標(biāo)存儲(chǔ)胞的一最低有效位的一存儲(chǔ)狀態(tài)，其中該第一閾值偏壓小于該第二閾值偏壓，該第二閾值偏壓小于該第三閾值偏壓，該第三閾值偏壓小于該第四閾值偏壓，該第四閾值偏壓小于該第五閾值偏壓，該第五閾值偏壓小于該第六閾值偏壓并且該第六閾值偏壓小于該第七閾值偏壓。20.如權(quán)利要求16所述的存儲(chǔ)器存儲(chǔ)裝置，其中該第二導(dǎo)通偏壓為6伏特，該第一導(dǎo)通偏壓為3.5伏特并且該第三導(dǎo)通偏壓為7.5伏特。21.如權(quán)利要求16所述的存儲(chǔ)器存儲(chǔ)裝置，其中該第二導(dǎo)通偏壓為6伏特，該第一導(dǎo)通偏壓為4.5伏特并且該第三導(dǎo)通偏壓為8.5伏特。22.一種可復(fù)寫式非易失性存儲(chǔ)器模塊，包括:多個(gè)存儲(chǔ)胞；多條字線，電性連接至這些存儲(chǔ)胞的至少其中一個(gè)存儲(chǔ)胞；多條位線，電性連接至這些存儲(chǔ)胞的至少其中一個(gè)存儲(chǔ)胞；以及一控制電路，電性連接至所述多個(gè)存儲(chǔ)胞、所述多條字線與所述多條位線，其中所述控制電路用以指示施加一讀取偏壓至一目標(biāo)字線，其中該目標(biāo)字線為這些字線之中與這些存儲(chǔ)胞之中的一目標(biāo)存儲(chǔ)胞電性連接的字線，其中所述控制電路還用以指示施加一選擇偏壓至一目標(biāo)位線，其中該目標(biāo)位線是這些位線之中與該目標(biāo)存儲(chǔ)胞電性連接的位線，其中所述控制電路還用以指示施加一第一導(dǎo)通偏壓至至少一第一字線，其中該至少一第一字線是這些字線之中相鄰于該目標(biāo)字線的字線，其中所述控制電路還用以指示施加一第二導(dǎo)通偏壓至這些字線之中的其他字線，其中所述控制電路還用以根據(jù)該目標(biāo)存儲(chǔ)胞的一通道的一導(dǎo)通狀態(tài)輸出一對(duì)應(yīng)值，其中該第一導(dǎo)通偏壓小于該第二導(dǎo)通偏壓?！疚臋n編號(hào)】G11C16/26GK103594116SQ201310024491【公開日】2014年2月19日申請(qǐng)日期:2013年1月23日優(yōu)先權(quán)日:2012年8月15日【發(fā)明者】白田理一郎,林緯申請(qǐng)人:群聯(lián)電子股份有限公司