非易失性存儲(chǔ)器陣列中的保存單元信息的非易失性存儲(chǔ)器的制造方法
【專利摘要】本發(fā)明揭示用于將修復(fù)單元地址信息保存在非易失性磁阻隨機(jī)存取存儲(chǔ)器MRAM中的系統(tǒng)和方法，所述MRAM具有MRAM單元陣列(510)。存儲(chǔ)器存取電路(535)耦合到所述MRAM，且經(jīng)配置以將出故障的單元地址信息(525)存儲(chǔ)在所述MRAM中。
【專利說明】非易失性存儲(chǔ)器陣列中的保存單元信息的非易失性存儲(chǔ)器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一股來說涉及電子裝置，且更具體來說，但并非排他地，涉及用于存取非易失性存儲(chǔ)器的設(shè)備和方法。
【背景技術(shù)】
[0002]隨機(jī)存取存儲(chǔ)器(RAM)為調(diào)制解調(diào)器數(shù)字結(jié)構(gòu)的普遍存在的組件。RAM可為獨(dú)立裝置，或可集成在使用RAM的裝置中，所述裝置例如微處理器、微控制器、專用集成電路(ASIC)、系統(tǒng)芯片(SoC)以及其它類似裝置等。RAM可為易失性的或非易失性的。無論何時(shí)去除電力，易失性RAM均會(huì)丟失其所存儲(chǔ)的信息。甚至在移除電力時(shí)，非易失性RAM也可維持其存儲(chǔ)器內(nèi)容。盡管非易失性RAM具有若干優(yōu)點(diǎn)，例如在無施加電力的情況下保持其內(nèi)容的能力等，但常規(guī)非易失性RAM與易失性RAM相比來說具有較緩慢的讀取/寫入時(shí)間。
[0003]磁阻隨機(jī)存取存儲(chǔ)器(MRAM)為具有比得上易失性存儲(chǔ)器的響應(yīng)(讀取/寫入)時(shí)間的非易失性存儲(chǔ)器技術(shù)。與在電荷或電流流動(dòng)時(shí)存儲(chǔ)數(shù)據(jù)的常規(guī)RAM技術(shù)形成對(duì)比，MRAM使用磁性元件。如圖1A和IB中所說明，磁性隧道結(jié)(MTJ)存儲(chǔ)元件100可由兩個(gè)磁性層110和130形成，所述兩個(gè)磁性層中的每一者可具有通過絕緣(隧道勢(shì)壘)層120分離的磁場(chǎng)。所述兩個(gè)層中的一者(例如，固定層110)經(jīng)釘扎到特定極性。另一層(例如，自由層130)的極性132自由改變以匹配外部施加場(chǎng)的極性。自由層130的極性132的改變改變了 MTJ存儲(chǔ)元件100的電阻。舉例來說，當(dāng)極性對(duì)準(zhǔn)時(shí)，如圖1A中所描繪，存在低電阻狀態(tài)。當(dāng)極性未對(duì)準(zhǔn)時(shí)，如圖1B中所描繪，那時(shí)存在高電阻狀態(tài)。簡(jiǎn)化了 MTJ100的說明，且所說明的每一層可包括一個(gè)或一個(gè)以上材料層。
[0004]參看圖2A，描繪在讀取操作期間的常規(guī)MRAM的存儲(chǔ)器單元200。單元200包含晶體管210、位線220、數(shù)字線230和字線240。通過測(cè)量MTJ100的電阻來讀取單元200。舉例來說，可通過激活相關(guān)聯(lián)的晶體管210來選擇特定MTJ100，所述晶體管可切換來自穿過MTJ100的位線220的電流。歸因于隧道磁阻效應(yīng)，MTJ100的電阻基于所述兩個(gè)磁性層(例如，110、130)中的極性的定向而改變，如上文所論述。任何特定MTJ100內(nèi)部的電阻可根據(jù)通過自由層的極性確定的電流強(qiáng)度來確定。如果固定層110和自由層130具有相同極性，那么電阻低且邏輯“O”為讀取。如果固定層110和自由層130具有相反極性，那么電阻較高且邏輯“I”為讀取。
[0005]參看圖2B，描繪在寫入操作期間的常規(guī)MRAM的存儲(chǔ)器單元200，所述寫入操作為磁性操作。在寫入操作期間，晶體管210斷開。電流傳播通過位線220和數(shù)字線230從而建立磁場(chǎng)250和260，所述磁場(chǎng)影響MTJ100的自由層的極性，且因此影響單元200的邏輯狀態(tài)。因此，可將數(shù)據(jù)寫入到MTJ100且將數(shù)據(jù)存儲(chǔ)在MTJ100中。
[0006]MRAM具有使其成為通用存儲(chǔ)器的候選者的若干理想特性，例如高速度、高密度(即，較小的位單元大小)、低電力消耗和不隨時(shí)間降級(jí)等。
[0007]MRAM的變化為自旋轉(zhuǎn)移力矩磁阻隨機(jī)存取存儲(chǔ)器(STT-MRAM)。STT-MRAM使用電子，當(dāng)電子通過薄膜(自旋濾波器)時(shí)，所述電子變得自旋極化。STT-MRAM也稱為自旋轉(zhuǎn)移力矩RAM (STT-RAM)、自旋力矩轉(zhuǎn)移磁化切換RAM(Spin-RAM)和自旋動(dòng)量轉(zhuǎn)移(SMT-RAM)。在寫入操作期間，自旋極化的電子將力矩施加在自由層上，所述力矩切換自由層的極性。在讀取操作期間，電流檢測(cè)MTJ存儲(chǔ)元件的電阻/邏輯狀態(tài)，如前述描述中所論述。如圖3A中所說明，STT-MRAM位單元300包含MTJ305、晶體管310、位線320和字線330。對(duì)于讀取操作和寫入操作兩者，接通晶體管310，以允許電流流經(jīng)MTJ305，因此可讀取或?qū)懭脒壿嫚顟B(tài)。
[0008]參看圖3B，說明STT-MRAM單元301的更詳細(xì)圖以用于進(jìn)一步論述讀取/寫入操作。除先前所論述的元件(例如MTJ305、晶體管310、位線320和字線330等)之外，也說明源線340、讀出放大器350、讀取/寫入電路360和位線參考370。如上文所論述，STT-MRAM中的寫入操作為與電有關(guān)的。讀取/寫入電路360在位線320與源線340之間產(chǎn)生寫入電壓。取決于位線320與源線340之間的電壓的極性，可改變MTJ305的自由層的極性，且相應(yīng)地，可將邏輯狀態(tài)寫入到單元301。同樣，在讀取操作期間，產(chǎn)生讀取電流，所述讀取電流在位線320與源線340之間流動(dòng)，流經(jīng)MTJ305。當(dāng)準(zhǔn)許電流流經(jīng)晶體管310時(shí)，基于位線320與源線340之間的電壓差確定MTJ305的電阻(邏輯狀態(tài))，所述電壓差是與參考370相比較，且接著通過讀出放大器350來放大所述電壓差。額外細(xì)節(jié)提供于(例如)美國(guó)專利7，764，537中，所述專利以其全文引用的方式并入本文中。
[0009]因此，可將非易失性MRAM存儲(chǔ)器制造為存儲(chǔ)器單元200的陣列。晶體管210的柵極耦合到字線(WL)。在寫入操作期間，將供應(yīng)電壓施加到位線220或數(shù)字線230。在讀取操作期間，將讀取電壓施加到位線220，且將數(shù)字線230設(shè)定到接地。在讀取操作與寫入操作兩者期間，WL耦合到供應(yīng)電壓。
[0010]盡管存在上文所描述的特性，但存儲(chǔ)器單元200并非完美裝置。有時(shí)，在制造或使用期間，MRAM存儲(chǔ)器中的存儲(chǔ)器單元200可能出故障，所述情形使得具有出故障的存儲(chǔ)器單元200的非易失性MRAM存儲(chǔ)器地址無用。在常規(guī)MRAM電路中，可編程只讀存儲(chǔ)器(PROM)將出故障的地址存儲(chǔ)在反熔絲陣列中，以防止出故障的存儲(chǔ)器單元200存儲(chǔ)數(shù)據(jù)。
[0011]存在對(duì)進(jìn)行以下操作的設(shè)備和方法的長(zhǎng)久以來的工業(yè)需要:減小存儲(chǔ)出故障的存儲(chǔ)器單元的地址的裝置的大小。減小出故障的地址存儲(chǔ)器裝置的大小將改善性能，且減小MRAM集成到的裝置的大小。也存在對(duì)進(jìn)行以下操作的設(shè)備和方法的長(zhǎng)久以來的工業(yè)需要:減小用以存取存儲(chǔ)出故障的存儲(chǔ)器單元的地址的裝置的互連的數(shù)目，以及增加所存儲(chǔ)的修復(fù)單元地址的數(shù)目。

【發(fā)明內(nèi)容】

[0012]本發(fā)明的示范性實(shí)施例是有關(guān)用于存取非易失性存儲(chǔ)器的系統(tǒng)和方法。
[0013]在實(shí)例中，一種磁阻隨機(jī)存取存儲(chǔ)器(MRAM)電路具有MRAM單元陣列。存儲(chǔ)器存取電路耦合到陣列，且經(jīng)配置以將單元地址信息存儲(chǔ)在MRAM單元陣列中。所述陣列具有三個(gè)部分。第一部分經(jīng)配置以存儲(chǔ)單元地址。第二部分經(jīng)配置以備份用于數(shù)據(jù)存儲(chǔ)的第三部分。舉例來說，如果第三部分中的單元出故障，那么第二部分備份第三部分。閂鎖電路耦合到所述陣列的第一部分，且具有地址輸入端口的比較電路耦合到所述閂鎖電路。所述比較電路經(jīng)配置以用修復(fù)單元地址取代從地址輸入端口接收的地址。
[0014]所述存儲(chǔ)器存取電路可具有行地址解碼器，所述行地址解碼器耦合到比較電路和第二部分，且經(jīng)配置以存取第二部分中的修復(fù)單元地址。在實(shí)例中，MRAM電路的至少一部分集成在半導(dǎo)體裸片中。MRAM電路也可集成到例如以下各者等裝置中:機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個(gè)人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元，或計(jì)算機(jī)。
[0015]在另一實(shí)例中，提供一種減輕MRAM中的出故障的單元的方法。所述方法包含確定所述出故障的單元的地址，及將所述出故障的單元地址和對(duì)應(yīng)修復(fù)單元地址寫入到所述MRAM。接收定址到出故障的單元地址的數(shù)據(jù)，且在所述修復(fù)單元地址處將所述數(shù)據(jù)寫入到MRAM。也提供用于執(zhí)行此方法的步驟的裝置。
[0016]在另一實(shí)例中，提供一種從MRAM檢索數(shù)據(jù)的方法。所述方法包含從所述MRAM檢索出故障的單元地址，接收讀取地址，及確定所述讀取地址是否匹配所述出故障的單元地址。如果讀取地址并不匹配出故障的單元地址，那么讀取位于MRAM中的讀取地址處的數(shù)據(jù)。如果讀取地址匹配出故障的單元地址，那么讀取位于MRAM中的修復(fù)單元地址處的數(shù)據(jù)。此方法可包含將出故障的單元地址從MRAM傳送到閂鎖電路，以及將修復(fù)單元地址從比較電路傳送到行地址解碼器。
[0017]前述內(nèi)容已廣泛地概述了本發(fā)明教示的特征和技術(shù)優(yōu)點(diǎn)，以使得可更好地理解以下的詳細(xì)描述。本文中描述額外特征和優(yōu)點(diǎn)，其形成權(quán)利要求書的目標(biāo)。所揭示的概念和特定實(shí)施例可容易地用作修改或設(shè)計(jì)用于執(zhí)行本發(fā)明教示的相同目的的其它結(jié)構(gòu)的基礎(chǔ)。此類等效構(gòu)造并不脫離如所附權(quán)利要求書中所闡述的教示的技術(shù)。相信為所述教示的特性的關(guān)于所述教示的組織和操作方法兩者的新穎特征以及其它目標(biāo)和優(yōu)點(diǎn)將在結(jié)合隨附圖考慮時(shí)從以下描述更好地得到理解。諸圖中的每一者僅是用于說明和描述的目的而提供，且并不界定本發(fā)明教示的限制。
【專利附圖】

【附圖說明】
[0018]呈現(xiàn)隨附圖式以描述本發(fā)明教示的實(shí)例，且隨附圖式并非作為限制而提供。
[0019]圖1A和IB描繪磁性隧道結(jié)(MTJ)存儲(chǔ)元件。
[0020]圖2A和2B分別描繪在讀取操作和寫入操作期間的磁阻隨機(jī)存取存儲(chǔ)器(MRAM)單元。
[0021 ] 圖3A和3B描繪自旋轉(zhuǎn)移力矩磁阻隨機(jī)存取存儲(chǔ)器(STT-MRAM)單元。
[0022]圖4描繪示范性通信系統(tǒng)。
[0023]圖5描繪在示范性修復(fù)地址寫入循環(huán)期間的示范性MRAM電路。
[0024]圖6描繪在示范性修復(fù)地址傳送循環(huán)期間的示范性MRAM電路。
[0025]圖7描繪在寫入循環(huán)和讀取循環(huán)期間的示范性MRAM電路。
[0026]圖8為將出故障的地址信息和/或芯片/測(cè)試位信息存儲(chǔ)在單元中的示范性方法的流程圖。
[0027]圖9為從MRAM檢索數(shù)據(jù)的示范性方法的流程圖。
[0028]根據(jù)一股慣例，為了清晰起見而簡(jiǎn)化了圖式中的一些圖式。因此，圖式可能未描繪給定設(shè)備(例如，裝置)或方法的所有組件。最后，相似參考數(shù)字用以表示貫穿本說明書和圖的相似特征?！揪唧w實(shí)施方式】
[0029]在以下針對(duì)本發(fā)明具體實(shí)施例的描述和有關(guān)圖式中揭示本發(fā)明的若干方面?？稍诓幻撾x本發(fā)明的范圍的情況下設(shè)計(jì)替代實(shí)施例。另外，將不會(huì)詳細(xì)描述本發(fā)明的眾所周知的元件,或?qū)⑹÷运鲈?，以免混淆本發(fā)明的相關(guān)細(xì)節(jié)。
[0030]在本文中使用詞語“示范性”意味著“充當(dāng)實(shí)例、例子或說明”。本文中被描述為“示范性的”任何實(shí)施例不必解釋為較其它實(shí)施例優(yōu)選或有利。同樣，術(shù)語“本發(fā)明的實(shí)施例”并不要求本發(fā)明的所有實(shí)施例包含所論述的特征、優(yōu)點(diǎn)或操作模式。
[0031]應(yīng)注意，術(shù)語“連接”、“耦合”或其任何變體意味著兩個(gè)或兩個(gè)以上元件之間的任何連接或耦合(直接的或間接的)，且可涵蓋“連接”或“耦合”在一起的兩個(gè)元件之間的一個(gè)或一個(gè)以上中間元件的存在。元件之間的耦合或連接可為物理的、邏輯的或其組合。如本文中所使用，作為若干非限制性和非詳盡實(shí)例，兩個(gè)元件可被視為通過使用一個(gè)或一個(gè)以上電線、電纜和/或印制電連接以及通過使用電磁能量而“連接”或“耦合”在一起，所述電磁能量例如為具有在射頻區(qū)、微波區(qū)和光學(xué)(可見的和不可見的兩者)區(qū)中的波長(zhǎng)的電磁能量。
[0032]應(yīng)理解，術(shù)語“信號(hào)”可包含任何信號(hào)，例如數(shù)字信號(hào)、音頻信號(hào)、視頻信號(hào)、多媒體 號(hào)等。
[0033]可使用各種不同技藝和技術(shù)中的任一者來表示信息和信號(hào)。舉例來說，可用電壓、電流、電磁波、磁場(chǎng)或磁粒子、光場(chǎng)或光粒子或其任何組合來表示可能貫穿此描述而參考的數(shù)據(jù)、指令、命令、信息、信號(hào)、位、符號(hào)及碼片。
[0034]應(yīng)理解，本文中使用例如“第一”、“第二”等名稱對(duì)元件的任何參考一股并不限制那些元件的數(shù)量或次序。確切地說，這些名稱在本文中可用作在兩個(gè)或兩個(gè)以上元件或元件的多個(gè)實(shí)例之間加以區(qū)別的便利方法。因此，對(duì)第一和第二元件的參考并不意味著在那里僅可使用兩個(gè)元件或第一元件必須以某種方式在第二元件之前。又，除非另外陳述，否則一組元件可包括一個(gè)或一個(gè)以上元件。另外，本描述或權(quán)利要求書中使用的“A、B或C中的至少一者”形式的術(shù)語意味著“A或B或C或這些元件的任何組合”。
[0035]本文中所使用的術(shù)語僅出于描述特定實(shí)施例的目的且并不希望限制本發(fā)明的實(shí)施例。如本文中所使用，除非上下文另外清楚地指示，否則希望單數(shù)形式“一”和“所述”也包含復(fù)數(shù)形式。應(yīng)進(jìn)一步理解，術(shù)語“包括”和/或“包含”在用于本文中時(shí)指定所陳述的特征、整數(shù)、步驟、操作、元件和/或組件的存在，但并不排除一個(gè)或一個(gè)以上其它特征、整數(shù)、步驟、操作、元件、組件和/或其群組的存在或添加。
[0036]應(yīng)注意，術(shù)語“連接”、“耦合”或其任何變體意味著兩個(gè)或兩個(gè)以上元件之間的任何連接或耦合(直接的或間接的)，且可涵蓋“連接”或“耦合”在一起的兩個(gè)元件之間的一個(gè)或一個(gè)以上中間元件的存在。元件之間的耦合或連接可為物理的、邏輯的或其組合。如本文中所使用，作為若干非限制性和非詳盡實(shí)例，兩個(gè)元件可被視為通過使用一個(gè)或一個(gè)以上電線、電纜和/或印制電連接以及通過使用電磁能量而“連接”或“耦合”在一起，所述電磁能量例如具有在射頻區(qū)、微波區(qū)和光學(xué)(可見的和不可見的兩者)區(qū)中的波長(zhǎng)的電磁倉tfi。
[0037]另外，依據(jù)將由(例如)計(jì)算裝置的元件執(zhí)行的動(dòng)作序列來描述許多實(shí)施例。應(yīng)認(rèn)識(shí)到，可由特定電路(例如，專用集成電路(ASIC))、由正由一個(gè)或一個(gè)以上處理器執(zhí)行的程序指令或由兩者的組合來執(zhí)行本文中所描述的各種動(dòng)作。另外，本文中所描述的這些動(dòng)作序列可被視為完全體現(xiàn)于任何形式的計(jì)算機(jī)可讀存儲(chǔ)媒體內(nèi)，所述計(jì)算機(jī)可讀存儲(chǔ)媒體中已存儲(chǔ)一組對(duì)應(yīng)計(jì)算機(jī)指令，所述指令在被執(zhí)行時(shí)將致使相關(guān)聯(lián)的處理器執(zhí)行本文中所描述的功能性。因此，本發(fā)明的各種方面可以若干不同形式來體現(xiàn)，所有所述形式均被涵蓋在所主張的標(biāo)的物的范圍內(nèi)。另外，對(duì)于本文中所描述的實(shí)施例的每一者來說，任何此類實(shí)施例的對(duì)應(yīng)形式可在本文中被描述為(例如)“經(jīng)配置以執(zhí)行所描述的動(dòng)作的邏輯”。
[0038]兎直
[0039]提供用于存取非易失性存儲(chǔ)器的系統(tǒng)和方法。在實(shí)例中，通過將讀取操作和寫入操作從出故障的單元重新定址到修復(fù)單元來減輕磁阻隨機(jī)存取存儲(chǔ)器(MRAM)中的單元故障的效應(yīng)。將關(guān)于出故障的單元和相應(yīng)修復(fù)單元的信息存儲(chǔ)在MRAM中，且將所述信息用于重新定址讀取命令和寫入命令。
[0040]圖解釋
[0041]圖4描繪示范性通信系統(tǒng)400，可有利地在所述系統(tǒng)中使用本發(fā)明的實(shí)施例。出于說明的目的，圖4展示三個(gè)遠(yuǎn)程單元420、430和450以及兩個(gè)基站440。應(yīng)認(rèn)識(shí)到，常規(guī)無線通信系統(tǒng)可具有很多遠(yuǎn)程單元和基站。遠(yuǎn)程單元420、430和450包含如本文中進(jìn)一步論述的本發(fā)明的實(shí)施例425A到425C的至少一部分。圖4展示從基站440到遠(yuǎn)程單元420、430和450的前向鏈路信號(hào)480，以及從遠(yuǎn)程單元420、430和450到基站440的反向鏈路信號(hào) 490。
[0042]在圖4中，將遠(yuǎn)程單元420展示為移動(dòng)電話，將遠(yuǎn)程單元430展示為便攜式計(jì)算機(jī)，且將遠(yuǎn)程單元450展示為無線本地回路系統(tǒng)中的固定位置遠(yuǎn)程單元。舉例來說，遠(yuǎn)程單元可為移動(dòng)電話、手持型個(gè)人通信系統(tǒng)(PCS)單元、便攜式數(shù)據(jù)單元(例如個(gè)人數(shù)據(jù)助理等)、具備GPS功能的裝置、導(dǎo)航裝置、機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、固定位置數(shù)據(jù)單元(例如儀表讀取裝備等)、接收器，或存儲(chǔ)或檢索數(shù)據(jù)或計(jì)算機(jī)指令的任何其它裝置，或其任何組合。盡管圖4說明根據(jù)本發(fā)明的教示的遠(yuǎn)程單元，但本發(fā)明不限于這些示范性的所說明單元。本發(fā)明的實(shí)施例可適當(dāng)?shù)赜糜谌魏窝b置中，所述裝置包含包含用于測(cè)試和特性化的存儲(chǔ)器和芯片上電路的有源集成電路。
[0043]圖5描繪在示范性修復(fù)地址寫入循環(huán)期間的示范性MRAM電路500。MRAM電路500具有MRAM505。MRAM505包含MRAM存儲(chǔ)器單元陣列510，例如圖1A到1B、2A到2B和3A到3B中所描述的存儲(chǔ)器單元。MRAM505可分割成(例如)第一本地?cái)?shù)據(jù)路徑(LDP) 515A和第二本地?cái)?shù)據(jù)路徑515B。每一 LDP515A到515B具有為單元陣列520的第一部分，其提供對(duì)用戶數(shù)據(jù)的非易失性存儲(chǔ)。MRAM505也具有用于存儲(chǔ)出故障的單元地址的單元525的另一部分。將出故障的單元地址存儲(chǔ)在MRAM505中而不是存儲(chǔ)在可編程只讀存儲(chǔ)器(PROM)反熔絲或熔絲陣列中的操作保存了集成電路中的有價(jià)值的空間。修復(fù)單元位于MRAM505的冗余單元區(qū)段530中。在實(shí)例中，MRAM電路500的至少一部分集成在半導(dǎo)體裸片中。
[0044]為了與MRAM505介接，將MRAM505耦合到存儲(chǔ)器存取電路，例如行地址解碼器(XDEC) 535、測(cè)試模式(TM)塊540等。行地址解碼器(XDEC) 535實(shí)現(xiàn)來自通過地址識(shí)別的行的數(shù)據(jù)傳送。XDEC535包含冗余字線閂鎖(WL_RED)電路545，其啟用通過修復(fù)單元地址識(shí)別的行中的冗余單元。XDEC535包含字線修復(fù)(WL_REP)電路550，其使得單元能夠存儲(chǔ)出故障的單元地址和測(cè)試位信息。在修復(fù)地址寫入循環(huán)和修復(fù)地址傳送循環(huán)(本文中進(jìn)一步加以詳細(xì)描述)期間，測(cè)試模式(TM)塊540將指令提供到XDEC535。
[0045]在修復(fù)地址寫入循環(huán)期間，確定出故障的單元的地址。舉例來說，通過典型存儲(chǔ)器測(cè)試流來俘獲MRAM505中的出故障的單元。在識(shí)別出故障的單元之后，WL_REP550啟用一行單元525，且經(jīng)由數(shù)據(jù)輸入(DIN)輸入555將出故障的單元的地址寫入到啟用的單元525。另外，也可將芯片和/或測(cè)試位信息連同出故障的單元的地址一起存儲(chǔ)到單元525中。
[0046]圖6描繪在示范性修復(fù)地址傳送循環(huán)期間的MRAM電路500。修復(fù)地址傳送循環(huán)發(fā)生在(例如)集成有MRAM電路500的裝置的啟動(dòng)期間?；趤碜訲M塊540的指令，WL_REP550啟用一行單元525以從MRAM505檢索出故障的單元地址。將出故障的單元地址從單元525傳送到閂鎖電路600以用于未來使用。閂鎖電路600可為一群組正反器電路605A到605N。出故障的單元地址的副本保持在單元地址單元525中。
[0047]圖7描繪在正常寫入循環(huán)和讀取循環(huán)期間的MRAM電路500。在寫入循環(huán)期間，經(jīng)由地址輸入端口 700接收待寫入到MRAM505的具有寫入地址的傳入數(shù)據(jù)。比較器電路705比較寫入地址與閂鎖電路600中的至少一個(gè)出故障的單元地址以確定寫入地址是否為出故障的單元的地址。如果寫入地址是出故障的單元的地址，那么將所接收數(shù)據(jù)寫入到冗余單元530，而不是將所接收數(shù)據(jù)寫入到寫入地址處的單元。如果寫入地址并非出故障的單元的地址，那么改為將傳入數(shù)據(jù)寫入到寫入地址處的MRAM505。
[0048]在讀取循環(huán)期間，經(jīng)由地址輸入端口 700接收具有讀取地址的對(duì)讀取數(shù)據(jù)的請(qǐng)求。將讀取地址與閂鎖電路600中的至少一個(gè)出故障的單元地址相比較，以確定讀取地址是否匹配任何出故障的單元地址。如果讀取地址匹配出故障的單元地址，那么從冗余單元讀取存儲(chǔ)在MRAM505中的數(shù)據(jù)。如果讀取地址并不匹配任何出故障的單元地址，那么從MRAM505讀取在讀取地址處的所請(qǐng)求數(shù)據(jù)。通過取決于比較結(jié)果將讀取地址或修復(fù)單元地址發(fā)送到XDEC535來檢索待讀取的數(shù)據(jù)。
[0049]圖8和9描述存取具有出故障的單元的MRAM的方法。所揭示的方法包括用于實(shí)現(xiàn)所描述的方法的一個(gè)或一個(gè)以上步驟或動(dòng)作。在不脫離權(quán)利要求書的范圍的情況下，可將方法步驟和/或動(dòng)作彼此互換。換句話說，除非指定了步驟或動(dòng)作的特定次序，否則在不脫離權(quán)利要求書的范圍的情況下可對(duì)特定步驟和/或動(dòng)作的次序和/或用法進(jìn)行修改。
[0050]圖8為將出故障的單元地址信息和/或芯片/測(cè)試位信息存儲(chǔ)在單元525中的方法800的流程圖。所述方法可(例如)由MRAM電路500來執(zhí)行。
[0051]在步驟802中，確定出故障的單元的地址。
[0052]在步驟804中，將出故障的單元地址寫入到MRAM。
[0053]圖9為使用修復(fù)地址傳送循環(huán)和讀取循環(huán)從MRAM檢索數(shù)據(jù)的方法900的流程圖。所述方法可(例如)由MRAM電路500來執(zhí)行。
[0054]在步驟902中，從MRAM檢索出故障的單元地址。所述檢索可包含將出故障的單元地址從MRAM傳送到閂鎖電路。
[0055]在步驟904中，接收讀取地址。
[0056]在步驟906中，確定讀取地址是否匹配出故障的單元地址。
[0057]在步驟908中，如果讀取地址并不匹配出故障的單元地址，那么讀取位于MRAM中的讀取地址處的數(shù)據(jù)。
[0058]在步驟910中，如果讀取地址匹配出故障的單元地址，那么讀取位于MRAM中的修復(fù)單元地址處的數(shù)據(jù)。數(shù)據(jù)讀取可包含將修復(fù)單元地址從比較電路傳送到行地址解碼器。
[0059]結(jié)論
[0060]所屬領(lǐng)域的技術(shù)人員將了解，可使用多種不同技術(shù)和技藝中的任一者來表示信息和信號(hào)。舉例來說，可用電壓、電流、電磁波、磁場(chǎng)或磁粒子、光場(chǎng)或光粒子或其任何組合來表示可能貫穿上述描述而參考的數(shù)據(jù)、指令、命令、信息、信號(hào)、位、符號(hào)及碼片。
[0061]另外，所屬領(lǐng)域的技術(shù)人員將了解，結(jié)合本文所揭示的實(shí)施例而描述的各種說明性邏輯塊、模塊、電路和算法步驟可實(shí)施為電子硬件、計(jì)算機(jī)軟件或兩者的組合。為清楚說明硬件與軟件的此互換性，上文已大致關(guān)于其功能性而描述了各種說明性組件、塊、模塊、電路及步驟。所述功能性是實(shí)施為硬件還是軟件取決于特定應(yīng)用及施加于整個(gè)系統(tǒng)的設(shè)計(jì)約束。所屬領(lǐng)域的技術(shù)人員可針對(duì)每一特定應(yīng)用以不同方式實(shí)施所描述功能性，但所述實(shí)施決策不應(yīng)被解釋為導(dǎo)致脫離本發(fā)明教示的范圍。
[0062]在一些方面中，本文中的教示可用于能夠通過共享可用系統(tǒng)資源(例如，通過指定帶寬、發(fā)射功率、譯碼、交錯(cuò)等中的一者或一者以上)而支持與多個(gè)用戶的通信的多址系統(tǒng)中。舉例來說，本文中的教示可應(yīng)用于以下技術(shù)中的任一者或組合:碼分多址(CDMA)系統(tǒng)、多載波CDMA (MCCDMA)、寬帶CDMA (W-CDMA)、高速分組接入(HSPA、HSPA+)系統(tǒng)、時(shí)分多址(TDMA)系統(tǒng)、頻分多址(FDMA)系統(tǒng)、單載波FDMA (SC-FDMA)系統(tǒng)、正交頻分多址(OFDMA)系統(tǒng)，或其它多址技術(shù)。使用本文中的教示的無線通信系統(tǒng)可經(jīng)設(shè)計(jì)以實(shí)施一個(gè)或一個(gè)以上標(biāo)準(zhǔn)，例如IS-95、cdma2000、IS-856、W-CDMA、TDSCDMA及其它標(biāo)準(zhǔn)等。CDMA網(wǎng)絡(luò)可實(shí)施例如通用陸地?zé)o線接入(UTRA)、cdma2000或某一其它技術(shù)等無線電技術(shù)。UTRA包含W-CDMA和低碼片速率(LCR)。cdma2000技術(shù)涵蓋IS-2000、IS-95和IS-856標(biāo)準(zhǔn)。TDMA網(wǎng)絡(luò)可實(shí)施例如全球移動(dòng)通信系統(tǒng)(GSM)等無線電技術(shù)。OFDMA網(wǎng)絡(luò)可實(shí)施例如演進(jìn)型UTRA (E-UTRA)、IEEE802.1UIEEE802.16.1EEE802.20、快閃-OFDM.RTM 等無線電技術(shù)。UTRA、E-UTRA 和 GSM為通用移動(dòng)電信系統(tǒng)(UMTS)的部分。本文中的教示可實(shí)施于3GPP長(zhǎng)期演進(jìn)(LTE)系統(tǒng)、超移動(dòng)寬帶(UMB)系統(tǒng)和其它類型的系統(tǒng)中。LTE為使用E-UTRA的UMTS的版本。UTRA、E-UTRA、GSM、UMTS和LTE描述于來自名為“第3代合作伙伴計(jì)劃”(3GPP)的組織的文獻(xiàn)中，而cdma2000描述于來自名為“第3代合作伙伴計(jì)劃2” (3GPP2)的組織的文獻(xiàn)中。盡管本發(fā)明的某些方面可能使用3GPP術(shù)語來描述，但應(yīng)理解，本文中的教示可應(yīng)用于3GPP (例如，Re 199、Re 15、Re 16、Re 17)技術(shù)以及 3GPP2 (例如，IxRTT、IxEV-DORe 10、RevA、RevB)技術(shù)和其它技術(shù)。所述技術(shù)可用于新興的和未來的網(wǎng)絡(luò)和接口，包含長(zhǎng)期演進(jìn)(LTE)。
[0063]結(jié)合本文所揭示的實(shí)施例而描述的方法、序列和/或算法可直接以硬件、以由處理器執(zhí)行的軟件模塊或以兩者的組合來體現(xiàn)。軟件模塊可駐存在RAM存儲(chǔ)器、快閃存儲(chǔ)器、ROM存儲(chǔ)器、EPROM存儲(chǔ)器、EEPROM存儲(chǔ)器、寄存器、硬盤、可裝卸式磁盤、CD-ROM，或此項(xiàng)技術(shù)中已知的任何其它形式的存儲(chǔ)媒體中。示范性存儲(chǔ)媒體耦合到處理器，使得處理器可從存儲(chǔ)媒體讀取信息及將信息寫入到存儲(chǔ)媒體。在替代例中，存儲(chǔ)媒體可與處理器成一體式。
[0064]因此，本發(fā)明的實(shí)施例可包含體現(xiàn)本文中所描述的方法的計(jì)算機(jī)可讀媒體。因此，本發(fā)明并不限于所說明的實(shí)例且用于執(zhí)行本文中所描述的功能性的任何裝置均包含在本發(fā)明的實(shí)施例中。
[0065]所揭示的裝置和方法可經(jīng)設(shè)計(jì)且可經(jīng)配置成存儲(chǔ)在計(jì)算機(jī)可讀媒體上的⑶SII和GERBER計(jì)算機(jī)文件。又將這些文件提供到基于這些文件用平版印刷裝置制造裝置的制造處理程序。所得產(chǎn)品為半導(dǎo)體晶片，其接著被切割成半導(dǎo)體裸片且封裝成半導(dǎo)體芯片。接著將芯片用于本文中所描述的裝置中。
[0066]所陳述或所說明的內(nèi)容不希望造成任何組件、步驟、特征、目標(biāo)、益處、優(yōu)點(diǎn)或等效者專用于公眾，而不管其是否在權(quán)利要求書中加以敘述。
[0067]雖然本
【發(fā)明內(nèi)容】
展示本發(fā)明的示范性實(shí)施例，但應(yīng)注意，在不脫離如通過所附權(quán)利要求書界定的本發(fā)明的范圍的情況下，可在本文中作出各種改變和修改。無需以任何特定次序來執(zhí)行根據(jù)本文中所描述的本發(fā)明的實(shí)施例的方法權(quán)利要求的功能、步驟和/或動(dòng)作。此外，盡管可能以單數(shù)形式描述或主張本發(fā)明的元件，但除非明確陳述對(duì)于單數(shù)的限制，否則也涵蓋復(fù)數(shù)形式。
【權(quán)利要求】
1.一種磁阻隨機(jī)存取存儲(chǔ)器MRAM電路，其包括: MRAM單元陣列；以及 存儲(chǔ)器存取電路，其耦合到所述陣列，且經(jīng)配置以將單元地址信息存儲(chǔ)在所述陣列中。
2.根據(jù)權(quán)利要求1所述的MRAM電路，其中所述陣列具有第一部分、第二部分和第三部分， 其中所述陣列的所述第一部分經(jīng)配置以存儲(chǔ)單元地址，且 其中所述第二部分經(jīng)配置以在所述第三部分出故障的情況下備份所述第三部分。
3.根據(jù)權(quán)利要求2所述的MRAM電路，其中所述存儲(chǔ)器存取電路進(jìn)一步包括: 閂鎖電路，其耦合到所述陣列的所述第一部分；以及 比較電路，其具有地址輸入端口且耦合到所述閂鎖電路。
4.根據(jù)權(quán)利要求3所述的MRAM電路，其中所述存儲(chǔ)器存取電路進(jìn)一步包括行地址解碼器，所述行地址解碼器耦合到所述比較電路和所述第二部分，且經(jīng)配置以存取所述第二部分中的取代單元地址。
5.根據(jù)權(quán)利要求3所述的MRAM電路，其中所述存儲(chǔ)器存取電路進(jìn)一步包括耦合到所述第一部分的行地址解碼器。
6.根據(jù)權(quán)利要求1所述的MRAM電路，其中所述MRAM電路的至少一部分集成在半導(dǎo)體裸片中。
7.根據(jù)權(quán)利要求1所述的MRAM電路，其進(jìn)一步包括選自由以下各者組成之群的裝置:機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個(gè)人數(shù)字助理PDA、固定位置數(shù)據(jù)單元，以及計(jì)算機(jī)，所述MRAM電路集成到前述各者中。
8.一種將出故障的單元地址信息存儲(chǔ)在磁阻隨機(jī)存取存儲(chǔ)器MRAM中的方法，其包括: 確定所述出故障的單元的地址；以及 將所述出故障的單元地址寫入到所述MRAM。
9.一種從磁阻隨機(jī)存取存儲(chǔ)器MRAM檢索數(shù)據(jù)的方法，其包括: 從所述MRAM檢索出故障的單元地址； 接收讀取地址； 確定所述讀取地址是否匹配所述出故障的單元地址； 在所述讀取地址不匹配所述出故障的單元地址的情況下，讀取位于所述MRAM中的所述讀取地址處的數(shù)據(jù)；以及 在所述讀取地址匹配所述出故障的單元地址的情況下，讀取位于所述MRAM中的修復(fù)單元地址處的數(shù)據(jù)。
10.根據(jù)權(quán)利要求9所述的方法，其中所述檢索包括將所述出故障的單元地址從所述MRAM傳送到閂鎖電路。
11.根據(jù)權(quán)利要求9所述的方法，其中所述讀取位于所述修復(fù)單元地址處的數(shù)據(jù)包括將所述修復(fù)單元地址從比較電路傳送到行地址解碼器。
12.一種磁阻隨機(jī)存取存儲(chǔ)器MRAM電路，其經(jīng)配置以將出故障的單元地址信息存儲(chǔ)在所述MRAM中，其包括: 用于確定所述出故障的單元的地址的裝置；以及 用于將所述出故障的單元地址和對(duì)應(yīng)修復(fù)單元地址寫入到所述MRAM的裝置。
13.根據(jù)權(quán)利要求12所述的MRAM電路，其中所述MRAM電路的至少一部分集成在半導(dǎo)體裸片中。
14.根據(jù)權(quán)利要求12所述的MRAM電路，其進(jìn)一步包括選自由以下各者組成之群的裝置:機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個(gè)人數(shù)字助理PDA、固定位置數(shù)據(jù)單元，以及計(jì)算機(jī)，所述MRAM電路集成到前述各者中。
15.一種磁阻隨機(jī)存取存儲(chǔ)器MRAM電路，其經(jīng)配置以從MRAM檢索數(shù)據(jù)，其包括: 用于從所述MRAM檢索出故障的單元地址的裝置； 用于接收讀取地址的裝置； 用于確定所述讀取地址是否匹配所述出故障的單元地址的裝置； 用于在所述讀取地址不匹配所述出故障的單元地址的情況下，讀取位于所述MRAM中的所述讀取地址處的數(shù)據(jù)的裝置；以及 用于在所述讀取地址匹配所述出故障的單元地址的情況下，讀取位于所述MRAM中的修復(fù)單元地址處的數(shù)據(jù)的裝置。
16.根據(jù)權(quán)利要求15所述的MRAM電路，其中所述用于檢索的裝置包括用于將所述出故障的單元地址從所述MRAM傳送到閂鎖電路的裝置。
17.根據(jù)權(quán)利要求15所述的MRAM電路，其中所述用于讀取位于所述修復(fù)單元地址處的數(shù)據(jù)的裝置包括用于將所述修復(fù)單元地址從比較電路傳送到行地址解碼器的裝置。
18.根據(jù)權(quán)利要求15所述的MRAM電路，其進(jìn)一步包括用于將所述修復(fù)單元地址存儲(chǔ)在所述MRAM中的裝置。`
19.根據(jù)權(quán)利要求15所述的MRAM電路，其中所述MRAM電路的至少一部分集成在半導(dǎo)體裸片中。
20.根據(jù)權(quán)利要求15所述的MRAM電路，其進(jìn)一步包括選自由以下各者組成之群的裝置:機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個(gè)人數(shù)字助理PDA、固定位置數(shù)據(jù)單元，以及計(jì)算機(jī)，所述MRAM電路集成到前述各者中。
【文檔編號(hào)】G11C11/16GK103733260SQ201280037360
【公開日】2014年4月16日 申請(qǐng)日期:2012年7月25日 優(yōu)先權(quán)日:2011年7月25日
【發(fā)明者】金正丕, 金泰煥, 哈利·M·拉奧 申請(qǐng)人:高通股份有限公司