編程存儲器單元的裝置及方法
【專利摘要】本發(fā)明展示并描述編程存儲器單元(SLC及MLC兩者)以便減少電荷存儲結(jié)構(gòu)間耦合的裝置及方法。對存儲器單元的編程可包含：將第一數(shù)據(jù)頁與第二數(shù)據(jù)頁進(jìn)行比較；及進(jìn)一步編程對應(yīng)于所述第一數(shù)據(jù)頁的將不可能受來自編程所述第二數(shù)據(jù)頁的耦合影響的單元。
【專利說明】編程存儲器單元的裝置及方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明大體來說涉及存儲器，且特定來說在一個(gè)或一個(gè)以上實(shí)施例中，本發(fā)明涉及編程存儲器單元。
【背景技術(shù)】
[0002]存儲器裝置通常經(jīng)提供作為計(jì)算機(jī)或其它電子裝置中的內(nèi)部半導(dǎo)體集成電路。存在許多不同類型的存儲器，包含隨機(jī)存取存儲器(RAM)、只讀存儲器(ROM)、動態(tài)隨機(jī)存取存儲器(DRAM)、同步動態(tài)隨機(jī)存取存儲器(SDRAM)及快閃存儲器。
[0003]快閃存儲器裝置已發(fā)展成用于各種各樣電子應(yīng)用的非易失性存儲器的普遍來源?？扉W存儲器裝置通常使用允許高存儲器密度、高可靠性及低電力消耗的單晶體管存儲器單元。單元的閾值電壓的改變(經(jīng)由對電荷存儲結(jié)構(gòu)(例如，浮動?xùn)艠O或電荷陷阱)進(jìn)行編程)或其它物理現(xiàn)象(例如，相變或極化)確定每一單元的數(shù)據(jù)狀態(tài)?？扉W存儲器的常見用途包含:個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、數(shù)碼相機(jī)、數(shù)字媒體播放器、數(shù)字錄制器、游戲機(jī)、電器、車輛、無線裝置、蜂窩式電話及可裝卸存儲器模塊，且快閃存儲器的用途不斷擴(kuò)大。
[0004]快閃存儲器通常利用稱為NOR快閃及NAND快閃的兩種基本架構(gòu)中的一者。所述名稱是從用以讀取裝置的邏輯得出。在NOR快閃架構(gòu)中，存儲器單元的邏輯列與耦合到數(shù)據(jù)線(例如通常稱為位線的那些數(shù)據(jù)線)的每一存儲器單元并聯(lián)耦合。在NAND快閃架構(gòu)中，存儲器單元的一列僅與所述列的耦合到位線的第一存儲器單元串聯(lián)耦合。
[0005]隨著電子系統(tǒng)的性能及復(fù)雜度增加，在系統(tǒng)中對額外存儲器的要求也增加。然而，為了繼續(xù)減少系統(tǒng)的成本，部件計(jì)數(shù)必須保持為最小值。可通過增加集成電路的存儲器密度(通過使用例如多電平單元(MLC)等技術(shù))來實(shí)現(xiàn)此需求。舉例來說，MLC NAND快閃存儲器是極具成本效益的非易失性存儲器。
[0006]多電平單元可通過給傳統(tǒng)快閃單元的特定閾值電壓(Vt)指派數(shù)據(jù)狀態(tài)(例如，位模式)來利用所述單元的模擬性質(zhì)。在行業(yè)中，通常將這些數(shù)據(jù)狀態(tài)稱為“電平”。取決于指派給單元的電壓范圍的數(shù)量及在存儲器單元的壽命操作期間所指派電壓范圍的穩(wěn)定性，此技術(shù)準(zhǔn)許每單元存儲兩個(gè)或兩個(gè)以上位。
[0007]在許多快閃存儲器(單電平單元(SLC)及MLC存儲器兩者)中，電荷存儲結(jié)構(gòu)耦合已部分地由于增加的存儲器密度等而增加。耦合發(fā)生于存取線(例如稱為字線的那些線)之間及數(shù)據(jù)線(例如稱為位線的那些線)之間。存儲器的鄰近頁的字線之間(例如偶數(shù)與奇數(shù)存儲器頁之間)的耦合問題取決于待編程于存儲器中的數(shù)據(jù)的位模式。當(dāng)單元閾值電壓由于編程而改變時(shí)，閾值電壓的改變可進(jìn)一步增加耦合效應(yīng)。
[0008]出于上文所述的原因且出于所屬領(lǐng)域的技術(shù)人員在閱讀及理解本說明書后將明了的其它原因，此項(xiàng)技術(shù)中需要存儲器中的經(jīng)改進(jìn)補(bǔ)償。

【發(fā)明內(nèi)容】
【專利附圖】

【附圖說明】
[0009]圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的方法的流程圖；
[0010]圖2是根據(jù)圖1的方法編程的單電平單元存儲器的閾值電壓電平的圖形表示；
[0011]圖3是根據(jù)圖1的方法編程的多電平單元存儲器的閾值電壓電平的圖形表示；
[0012]圖4是根據(jù)本發(fā)明的另一實(shí)施例的方法的流程圖；
[0013]圖5是根據(jù)圖4的方法編程的存儲器的閾值電壓電平的圖形表示；
[0014]圖6是根據(jù)本發(fā)明的另一實(shí)施例的方法的流程圖；且
[0015]圖7是根據(jù)本發(fā)明的實(shí)施例的電子系統(tǒng)的示意性框圖。
【具體實(shí)施方式】
[0016]在以下對本發(fā)明實(shí)施例的詳細(xì)描述中，參考形成本發(fā)明一部分且其中以圖解說明的方式展示其中可實(shí)踐所述實(shí)施例的特定實(shí)施例的附圖。充分詳細(xì)地描述這些實(shí)施例旨在使所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明，且應(yīng)理解，可利用其它實(shí)施例且可做出過程、電或機(jī)械改變， 此并不背離本發(fā)明的范圍。因此，以下詳細(xì)描述不應(yīng)視為限制性意義。
[0017]圖1中展示編程存儲器的方法100。方法100包括:在框102中使用第一檢驗(yàn)電平編程第一數(shù)據(jù)頁，在框104中將第一數(shù)據(jù)頁與待編程的第二(例如，鄰近)數(shù)據(jù)頁進(jìn)行比較，在框106中確定所述第一數(shù)據(jù)頁的待進(jìn)一步編程的子集，及在框108中使用第二檢驗(yàn)電平編程所述子集。在一個(gè)實(shí)施例中，如在框104中的比較是通過在“或”函數(shù)中組合第一數(shù)據(jù)頁與第二數(shù)據(jù)頁的逆來完成的。借助“或”函數(shù)，在一個(gè)實(shí)施例中確定子集如下。
[0018]當(dāng)待用第二頁的數(shù)據(jù)編程的單元將保持經(jīng)擦除(例如，將保持邏輯I)時(shí)，可能不存在對用第一頁的數(shù)據(jù)編程的鄰近單元的明顯耦合效應(yīng)。在此情形中，可將編程到第一檢驗(yàn)電平的單元安全地更高編程到第二檢驗(yàn)電平(例如，對應(yīng)于其目標(biāo)電平)。當(dāng)將編程待用第二頁的數(shù)據(jù)編程的單元(例如，編程到邏輯O)時(shí)，可能存在對用第一頁的數(shù)據(jù)編程的鄰近單元的為所述編程電壓的明顯耦合效應(yīng)。在此情形中，編程到第一檢驗(yàn)電平的單元被禁止進(jìn)一步編程，因?yàn)橛捎诰幊痰诙?shù)據(jù)頁所致的耦合將使所述單元的閾值電壓朝向其目標(biāo)電平移動。
[0019]圖2中展示編程操作的實(shí)例200。在開始，擦除所有單元，因此所有單元將從擦除閾值電壓開始。出于此實(shí)例的目的，第一數(shù)據(jù)頁識別為HQ202且由O (編程)及I (擦除)值表示，其中nQ數(shù)據(jù)表示為0101010110。第二數(shù)據(jù)頁識別為(n+1)Q204且也由O (編程)及1(擦除)值表示，其中(n+1) Q數(shù)據(jù)表示為1101101010。(n+1) Q數(shù)據(jù)的逆(也稱為(n+1)Q’ )206 為 0010010101。
[0020]在此實(shí)例中，使用閾值電壓電平編程0(檢驗(yàn)I)來編程nQ數(shù)據(jù)。所述單元中待用nQ數(shù)據(jù)編程的五個(gè)單元被編程，而五個(gè)單元保持經(jīng)擦除。確定(n+1) Q數(shù)據(jù)，對其進(jìn)行求逆并在“或”函數(shù)中將其與nQ數(shù)據(jù)組合。在“或”函數(shù)中組合數(shù)據(jù)202與數(shù)據(jù)206產(chǎn)生數(shù)據(jù)208，針對項(xiàng) 208!到 2081(|，其表示為 0111010111。項(xiàng) 208^208^208^2087 及 2081(| 指示對應(yīng)于第一數(shù)據(jù)頁nQ202的經(jīng)編程單元(其在下文稱為“第一頁的經(jīng)編程單元”)的“或”結(jié)果。項(xiàng)2082、2084、2086、2088及2089指示對應(yīng)于第一數(shù)據(jù)頁成202的經(jīng)擦除(I)單元(其在下文稱為“第一頁的經(jīng)擦除單元”)的“或”結(jié)果?？珊雎詫?yīng)于第一頁的經(jīng)擦除單元的結(jié)果(O或I)，因?yàn)閬碜阅切﹩卧碾姾纱鎯Y(jié)構(gòu)間耦合的任何干擾不可能將使那些單元的閾值電壓值移動離開擦除閾值。對應(yīng)于第一頁的經(jīng)編程單元的I結(jié)果指示還將編程第二頁的對應(yīng)單元。此意味著可能存在與那些單元相關(guān)聯(lián)的干擾。在一個(gè)實(shí)施例中，此觸發(fā)禁止對第一頁的對應(yīng)單元的進(jìn)一步編程。對應(yīng)于第一頁的經(jīng)編程單元的O結(jié)果指示第二頁的對應(yīng)單元將保持經(jīng)擦除。此意味著可能不存在或存在很少與那些單元相關(guān)聯(lián)的干擾。在一個(gè)實(shí)施例中，此觸發(fā)使用第二閾值電壓電平(檢驗(yàn)2)對第一頁的對應(yīng)于結(jié)果208^2085及2087的單元的進(jìn)一步編程。編程以對第二頁的編程而繼續(xù)。[0021]圖3中展示另一編程操作的實(shí)例300。MLC存儲器與SLC存儲器的不同在于其除擦除電平O以外還具有在圖3中展示為電平1、2及3的多個(gè)編程電平。實(shí)例300是針對能夠存儲四個(gè)電平的每單元兩個(gè)位的存儲器。在一個(gè)實(shí)施例中，按以下次序來執(zhí)行所述實(shí)例的對MLC的編程:首先編程第一下部頁n，后續(xù)接著第二(例如，鄰近)下部頁n+1、第一上部頁n+2及第二上部頁n+3。
[0022]在開始，擦除所有單元，因此所有單元將從擦除閾值電壓開始。出于此實(shí)例的目的，對于第一頁的電平O及I編程，第一下部數(shù)據(jù)頁識別為nQ302且由O (編程)及I (擦除)值表示，其中nQ數(shù)據(jù)表示為0101010110。第二上部數(shù)據(jù)頁識別為(n+3) Q304且也由O (編程)及1(擦除)值表示，其中(n+3) Q數(shù)據(jù)304表示為1101101010。(n+3) Q數(shù)據(jù)的逆(也稱為(n+3)Q’)306為0010010101。額外檢驗(yàn)電平檢驗(yàn)I2及檢驗(yàn)I3用于MLC的電平2及3編程。
[0023]在此實(shí)例中，如下實(shí)現(xiàn)第一頁的電平O及I編程。使用閾值電壓電平編程O (檢驗(yàn)11)來編程nQ數(shù)據(jù)。所述單元中待用nQ數(shù)據(jù)編程的五個(gè)單元被編程，而五個(gè)單元保持經(jīng)擦除。確定(n+3)Q數(shù)據(jù)，對其進(jìn)行求逆并在“或”函數(shù)中將其與nQ數(shù)據(jù)組合。在“或”函數(shù)中組合數(shù)據(jù)302與數(shù)據(jù)306產(chǎn)生數(shù)據(jù)308，針對項(xiàng)3(^到3081(|，其表示為0111010111。項(xiàng)308^3083^3085,308,及3081(|指示對應(yīng)于第一數(shù)據(jù)頁nQ302的經(jīng)編程單元的“或”結(jié)果。項(xiàng)3082、3084、3086、3088及3089指示對應(yīng)于第一數(shù)據(jù)頁成302的經(jīng)擦除(I)單元的“或”結(jié)果?？珊雎詫?yīng)于第一頁的經(jīng)擦除單元的結(jié)果(O或I)，因?yàn)閬碜阅切﹩卧鸟詈系娜魏胃蓴_不可能將使那些單元的閾值電壓值移動離開擦除閾值。對應(yīng)于第一頁的經(jīng)編程單元的I結(jié)果指示在電平2及3編程期間也將編程第二頁的對應(yīng)單元。此意味著可能存在與那些單元相關(guān)聯(lián)的干擾。在一個(gè)實(shí)施例中，此觸發(fā)禁止對第一頁的對應(yīng)單元的進(jìn)一步編程。對應(yīng)于第一頁的經(jīng)編程單元的O結(jié)果指示第二頁的對應(yīng)單元在第二頁的電平2及3編程期間將不經(jīng)歷編程。此意味著可能不存在或存在很少與那些單元相關(guān)聯(lián)的干擾。在一個(gè)實(shí)施例中，此觸發(fā)將nQ的具有為O的308結(jié)果的那些單元進(jìn)一步編程到第二閾值電壓電平(檢驗(yàn)2J。
[0024]在第一頁的電平O及I編程之后，執(zhí)行上部頁編程。出于此實(shí)例的目的，對于第一頁的電平2及3編程，第一上部數(shù)據(jù)頁識別為(n+2)Q352且由0(編程)及I (擦除)值表示，其中(n+2) Q數(shù)據(jù)表示為0111010010。第二上部數(shù)據(jù)頁識別為(n+3) Q354且也由O (編程)及1(擦除)值表示，其中(n+3)Q數(shù)據(jù)表示為1101101010。(n+3) Q數(shù)據(jù)的逆(也稱為n+3) Qj )356 為 0010010101。
[0025]在此實(shí)例中，如下實(shí)現(xiàn)第一頁的電平2及3編程。使用閾值電壓電平編程2或3 (檢驗(yàn)I2或檢驗(yàn)I3)來編程(n+2) Q數(shù)據(jù)。在此實(shí)例中，(n+2) Q數(shù)據(jù)表示為0111010010。在電平2及3編程期間編程所述單元中待用(n+2) Q數(shù)據(jù)編程的五個(gè)單元，而在電平2及3編程期間不編程五個(gè)單元。確定(n+3) Q數(shù)據(jù)，對其進(jìn)行求逆并在“或”函數(shù)中將其與(n+2) Q數(shù)據(jù)組合。在“或”函數(shù)中組合數(shù)據(jù)352與數(shù)據(jù)356產(chǎn)生數(shù)據(jù)358，針對項(xiàng)358i到3581(|，其表示為1111010011。項(xiàng)358^3585,358^3588及35810指示第一頁的在電平2或3編程期間編程的單元的“或”結(jié)果。項(xiàng)3582、3583、3584、3586及3589指示第一頁的在電平2或3編程期間未編程的單元的“或”結(jié)果?？珊雎詫?yīng)于第一頁的在電平2或3編程期間未編程的單元的結(jié)果(O或I)，因?yàn)閬碜阅切﹩卧鸟詈系娜魏胃蓴_不可能將使那些單元的閾值電壓值移動離開其目前閾值。對應(yīng)于第一頁的將在電平2或3編程期間編程的單元的I結(jié)果指示在電平2或3編程期間也將編程第二頁的對應(yīng)單元。此意味著可能存在與那些單元相關(guān)聯(lián)的干擾。在一個(gè)實(shí)施例中，此觸發(fā)禁止對第一頁的對應(yīng)單元的進(jìn)一步編程。對應(yīng)于第一頁的將在電平2或3編程期間編程的單元的O結(jié)果指示第二頁的對應(yīng)單元在電平2或3編程期間將不經(jīng)歷編程。此意味著可能不存在或存在很少與那些單元相關(guān)聯(lián)的干擾。在一個(gè)實(shí)施例中，此觸發(fā)使用兩個(gè)閾值電壓電平(檢驗(yàn)22或檢驗(yàn)23)中的一者對第一頁的對應(yīng)于結(jié)果3585、3587及3588的那些單元的進(jìn)一步編程。
[0026]在各種實(shí)施例中，第一數(shù)據(jù)頁可為存儲器的偶數(shù)數(shù)據(jù)頁，且第二數(shù)據(jù)頁可為存儲器的奇數(shù)數(shù)據(jù)頁。在其它實(shí)施例中，第一數(shù)據(jù)頁可對應(yīng)于待編程于一行單元或一行單元的一部分中的數(shù)據(jù)，而第二數(shù)據(jù)頁可對應(yīng)于待編程于鄰近行單元或鄰近行單元的一部分中的數(shù)據(jù)。
[0027]應(yīng)理解，在“或”函數(shù)中的組合可使用多種組件來實(shí)現(xiàn)，此并不背離本發(fā)明的范圍。僅以實(shí)例方式且不以限制方式，可在各種實(shí)施例中作為專用硬件電路或在控制器內(nèi)實(shí)施“或”函數(shù)。對速度對裸片空間的考慮允許做出關(guān)于如何實(shí)施“或”函數(shù)的選擇。
[0028]上文關(guān) 于圖1-3所描述的各種實(shí)施例適于與屏蔽位線結(jié)構(gòu)以及解決位線干擾的位線操作一起使用。所述實(shí)施例可解決字線干擾，且在其它實(shí)施例中，可與解決位線干擾的已知方法組合，此并不背離本發(fā)明的范圍。
[0029]圖4中展示編程MLC存儲器的方法400的另一實(shí)施例，且圖5中展示根據(jù)方法400的編程電平的圖形表示500。方法400包括:在框402中編程第一數(shù)據(jù)頁，在框404中確定編程第二(例如，鄰近)數(shù)據(jù)頁對第一數(shù)據(jù)頁的耦合效應(yīng)，及在框406中響應(yīng)于所確定耦合效應(yīng)與閾值的比較而調(diào)整第一數(shù)據(jù)頁的編程。在一個(gè)實(shí)施例中，如在框404中的確定通過加載第二數(shù)據(jù)頁并將經(jīng)加載第二數(shù)據(jù)頁與經(jīng)編程第一數(shù)據(jù)頁進(jìn)行比較來完成。在一個(gè)實(shí)施例中，調(diào)整包括進(jìn)一步編程用第一數(shù)據(jù)頁編程的鄰近于第二數(shù)據(jù)頁的在上部頁編程期間將不編程的對應(yīng)單元的那些單元。
[0030]在一個(gè)實(shí)施例中，確定耦合效應(yīng)包括確定待用第二數(shù)據(jù)頁編程的單元將被編程到什么電平。當(dāng)待用第二數(shù)據(jù)頁的數(shù)據(jù)編程的單元將被編程到較高閾值電壓電平(舉例來說，如圖5中所展示的每單元兩個(gè)位的MLC的電平I或電平3)時(shí)，耦合可能誘發(fā)與將那些單元編程到那些電平相關(guān)聯(lián)的閾值電壓干擾，因此用第一數(shù)據(jù)頁編程的對應(yīng)單元的初始編程電平保持相同。當(dāng)待用第二數(shù)據(jù)頁的數(shù)據(jù)編程的單元將被編程到較低閾值電壓電平(舉例來說，如圖5中所展示的每單元兩個(gè)位的MLC的電平O或電平2)，耦合不可能誘發(fā)與將對應(yīng)單元編程到那些電平相關(guān)聯(lián)的閾值電壓干擾，因此補(bǔ)充編程過程將第一頁的那些單元編程到較高閾值電壓分布。接著，執(zhí)行奇數(shù)頁編程。此奇數(shù)頁編程使第一頁的對應(yīng)于第二數(shù)據(jù)頁的單元的編程的單元移動到較高閾值電壓電平，從而在第二頁編程之后產(chǎn)生更緊密的閾值電壓分布。
[0031]圖5展示根據(jù)方法400的編程的實(shí)例500。在編程第一數(shù)據(jù)頁之后，用第一數(shù)據(jù)頁編程的存儲器單元具有如在502處所展示的閾值電壓分布，其中電平0、1、2及3 (LV0、LVl、LV2及LV3)作為編程電平。在加載第二數(shù)據(jù)頁之后，執(zhí)行用第一數(shù)據(jù)頁編程的單元的讀取，且針對用第一數(shù)據(jù)頁編程的具有在第二數(shù)據(jù)頁的編程期間編程到電平O或2的對應(yīng)單元的那些單元執(zhí)行進(jìn)一步編程，如504處所展示。分布50^展示未進(jìn)一步編程的那些電平的分布，且分布5042展示進(jìn)一步編程的那些電平的分布。對于用第一數(shù)據(jù)頁編程的具有在第二數(shù)據(jù)頁的編程期間編程到電平I或3的對應(yīng)單元的那些單元，不執(zhí)行進(jìn)一步編程。在編程第二數(shù)據(jù)頁之后，在506處展示第二頁編程的所得分布。第二頁編程也導(dǎo)致對那些分布501的耦合效應(yīng)，其使那些分布移動到其最終分布以表示經(jīng)編程第一數(shù)據(jù)頁，如在508處所展示。
[0032]在圖6中所展示的另一實(shí)施例中，展示編程存儲器的另一方法600。方法600包括:在框602中編程偶數(shù)數(shù)據(jù)頁，在框604中加載奇數(shù)數(shù)據(jù)頁，在框606中讀取偶數(shù)數(shù)據(jù)頁，在框608中確定編程奇數(shù)數(shù)據(jù)頁對經(jīng)編程偶數(shù)數(shù)據(jù)頁的耦合效應(yīng)，在框610中響應(yīng)于相應(yīng)所確定耦合效應(yīng)小于閾值而進(jìn)一步編程偶數(shù)頁的數(shù)據(jù)，及在框612中編程奇數(shù)數(shù)據(jù)頁。在一個(gè)實(shí)施例中，確定包括確定用偶數(shù)頁的數(shù)據(jù)編程的單元與待用奇數(shù)頁的數(shù)據(jù)編程的對應(yīng)單元之間的閾值電壓移動量。
[0033]圖7是根據(jù)本發(fā)明的實(shí)施例且在其上實(shí)踐本發(fā)明的各種實(shí)施例的存儲器裝置701的簡化框圖。存儲器裝置701包含布置成若干行及若干列的存儲器單元陣列704。雖然將主要參考NAND存儲器陣列來描述各種實(shí)施例，但各種實(shí)施例并不限于存儲器陣列704的特定架構(gòu)。適合于本發(fā)明實(shí)施例的其它陣列架構(gòu)的一些實(shí)例包含NOR陣列、AND陣列及虛擬接地陣列。然而，一 股來說，本文中所描述的實(shí)施例可適應(yīng)(舉例來說)準(zhǔn)許產(chǎn)生指示每一存儲器單元的閾值電壓的數(shù)據(jù)信號的任何陣列架構(gòu)。此外，本文中所描述的實(shí)施例適于與SLC及MLC存儲器一起使用，此并不背離本發(fā)明的范圍。
[0034]提供行解碼電路708及列解碼電路710以解碼提供到存儲器裝置701的地址信號。接收并解碼地址信號以存取存儲器陣列704。存儲器裝置701還包含輸入/輸出(I/O)控制電路712以管理命令、地址及數(shù)據(jù)到存儲器裝置701的輸入以及數(shù)據(jù)及狀態(tài)信息從存儲器裝置701的輸出。地址寄存器714耦合于I/O控制電路712與行解碼電路708及列解碼電路710之間以在解碼之前鎖存地址信號。命令寄存器724耦合于I/O控制電路712與控制邏輯716之間以鎖存?zhèn)魅朊睢Ｔ谝粋€(gè)實(shí)施例中，控制邏輯716、控制電路712及/或固件可個(gè)別地、組合地或與其它元件組合地形成控制器。然而，如本文中所使用，控制器不需要一定包含此些組件中的任一者或全部。在一些實(shí)施例中，所述控制器可包括內(nèi)部控制器(例如，位于與存儲器陣列相同的裸片上)及/或外部控制器?？刂七壿?16響應(yīng)于所述命令而控制對存儲器陣列704的存取并產(chǎn)生用于外部處理器730的狀態(tài)信息?？刂七壿?16耦合到行解碼電路708及列解碼電路710以響應(yīng)于地址而控制行解碼電路708及列解碼電路710。
[0035]控制邏輯716可耦合到取樣與保持電路718。取樣與保持電路718以模擬數(shù)據(jù)信號的形式鎖存?zhèn)魅牖騻鞒龅臄?shù)據(jù)。舉例來說，所述取樣與保持電路可含有用于對表示待寫入到存儲器單元的數(shù)據(jù)的傳入數(shù)據(jù)信號或指示從存儲器單元感測的閾值電壓的傳出數(shù)據(jù)信號進(jìn)行取樣的電容器或其它模擬存儲裝置。取樣與保持電路718可進(jìn)一步提供對經(jīng)取樣信號的放大及/或緩沖以將較強(qiáng)的數(shù)據(jù)信號提供到外部裝置。
[0036]模擬數(shù)據(jù)信號的處置可采取類似于CMOS成像器【技術(shù)領(lǐng)域】中眾所周知的方法的方法，其中將響應(yīng)于入射照射而在成像器的像素處產(chǎn)生的電荷電平存儲于電容器上。接著使用差分放大器將這些電荷電平轉(zhuǎn)換為信號，其中參考電容器作為所述差分放大器的第二輸入。接著將差分放大器的輸出傳遞到模/數(shù)轉(zhuǎn)換(ADC)裝置以獲得表示照射的強(qiáng)度的數(shù)字值。在本發(fā)明實(shí)施例中，可響應(yīng)于使電容器經(jīng)受指示存儲器單元的分別用于讀取或編程所述存儲器單元的實(shí)際或目標(biāo)閾值電壓的數(shù)據(jù)信號而在所述電容器上存儲電荷。可接著使用具有接地輸入或具有其它參考信號作為第二輸入的差分放大器將此電荷轉(zhuǎn)換為模擬數(shù)據(jù)信號。可接著將差分放大器的輸出傳遞到I/O控制電路712以供在讀取操作的情況中從存儲器裝置輸出或在編程存儲器裝置時(shí)的一個(gè)或一個(gè)以上檢驗(yàn)操作期間用于比較。應(yīng)注意，I/O控制電路712可任選地包含模/數(shù)轉(zhuǎn)換功能性及數(shù)/模轉(zhuǎn)換(DAC)功能性以將讀取數(shù)據(jù)從模擬數(shù)據(jù)信號轉(zhuǎn)換為數(shù)字位模式及將寫入數(shù)據(jù)從數(shù)字位模式轉(zhuǎn)換為模擬信號，使得存儲器裝置701可適于與模擬或數(shù)字?jǐn)?shù)據(jù)接口通信。
[0037]在編程操作期間，可編程存儲器陣列704的目標(biāo)存儲器單元直到指示其閾值電壓電平的電壓與保持在取樣與保持電路718中的電平匹配為止。作為一個(gè)實(shí)例，此可使用差分感測裝置將所保持電壓電平與目標(biāo)存儲器單元的閾值電壓進(jìn)行比較來實(shí)現(xiàn)。與傳統(tǒng)存儲器編程幾乎一樣，可向目標(biāo)存儲器單元施加編程脈沖以增加其閾值電壓直到達(dá)到或超過所要值為止。在讀取操作中，將目標(biāo)存儲器單元的閾值電壓電平傳遞到取樣與保持電路718以供直接作為模擬信號或作為模擬信號的數(shù)字化表示而傳送到外部處理器(圖7中未展示)，此取決于ADC/DAC功能性是在存儲器裝置外部還是在其內(nèi)提供。
[0038]可以多種方式確定單元的閾值電壓。舉例來說，可在目標(biāo)存儲器單元變?yōu)楸患せ顣r(shí)的點(diǎn)處對存取線(例如通常稱為字線的那些存取線)電壓進(jìn)行取樣。或者，可向目標(biāo)存儲器單元的第一源極/漏極側(cè)施加經(jīng)升壓電壓，且可將閾值電壓視為其控制柵極電壓與其另一源極/漏極側(cè)處的電壓之間的差。通過將電壓耦合到電容器，將與所述電容器共享電荷以存儲所述經(jīng)取樣電壓。注意，經(jīng)取樣電壓不需要等于閾值電壓，而是僅僅指示所述電壓。舉例來說，在向存儲器單元的第一源極/漏極側(cè)施加經(jīng)升壓電壓且向其控制柵極施加已知電壓的情況中，可將在存儲器單元的第二源極/漏極側(cè)處形成的電壓視為數(shù)據(jù)信號，因?yàn)樗纬傻碾妷褐甘敬鎯ζ鲉卧拈撝惦妷骸?br> [0039]取樣與保持電路718可包含高速緩存(即，用于每一數(shù)據(jù)值的多個(gè)存儲位置)，使得存儲器裝置701可在將第一數(shù)據(jù)值傳遞到外部處理器的同時(shí)讀取下一數(shù)據(jù)值，或在將第一數(shù)據(jù)值寫入到存儲器陣列704的同時(shí)接收下一數(shù)據(jù)值。狀態(tài)寄存器722耦合于I/O控制電路712與控制邏輯716之間以鎖存狀態(tài)信息以供輸出到外部處理器。
[0040]存儲器裝置701經(jīng)由控制鏈路732在控制邏輯716處接收控制信號。所述控制信號可包含芯片啟用CE#、命令鎖存啟用CLE、地址鎖存啟用ALE及寫入啟用WE#。存儲器裝置701可經(jīng)由多路復(fù)用輸入/輸出(I/O)總線734從外部處理器接收命令(以命令信號的形式)、地址(以地址信號的形式)及數(shù)據(jù)(以數(shù)據(jù)信號的形式)并經(jīng)由I/O總線734將數(shù)據(jù)輸出到外部處理器。
[0041]在特定實(shí)例中，經(jīng)由輸入/輸出(I/O)總線734的I/O引腳[7:0]在I/O控制電路712處接收命令并將其寫入到命令寄存器724中。經(jīng)由總線734的輸入/輸出(I/O)引腳[7:0]在I/O控制電路712處接收地址并將其寫入到地址寄存器714中?？舍槍δ軌蚪邮瞻藗€(gè)并行信號的裝置經(jīng)由輸入/輸出(I/O)引腳[7:0]或針對能夠接收十六個(gè)并行信號的裝置經(jīng)由輸入/輸出(I/O)引腳[15:0]在I/O控制電路712處接收數(shù)據(jù)并將其傳送到取樣與保持電路718。還可針對能夠發(fā)射八個(gè)并行信號的裝置經(jīng)由輸入/輸出(I/O)引腳[7:0]或針對能夠發(fā)射十六個(gè)并行信號的裝置經(jīng)由輸入/輸出(I/O)引腳[15:0]輸出數(shù)據(jù)。所屬領(lǐng)域的技術(shù)人員將了解，可提供額外電路及信號，且已簡化圖7的存儲器裝置以幫助專注于本發(fā)明的實(shí)施例。
[0042]在各種實(shí)施例中，可對例如存儲器700的存儲器執(zhí)行用于減少耦合及用于編程存儲器的方法。本文中參考圖1-6來展示并描述此些方法。
[0043]盡管已關(guān)于取樣與保持電路718描述了圖7，但應(yīng)理解，控制邏輯716可耦合到數(shù)據(jù)鎖存器而非取樣與保持電路718，此并不背離本發(fā)明的范圍。數(shù)據(jù)鎖存器鎖存?zhèn)魅牖騻鞒龅臄?shù)據(jù)。在寫入操作期間，舉例來說，如上文所描述使用兩組編程脈沖來編程存儲器陣列704的目標(biāo)存儲器單元，直到指示其閾值電壓電平的電壓與保持于數(shù)據(jù)鎖存器中的數(shù)據(jù)匹配為止。作為一個(gè)實(shí)例，此可使用差分感測裝置來將所保持?jǐn)?shù)據(jù)與目標(biāo)存儲器單元的閾值電壓進(jìn)行比較來實(shí)現(xiàn)。
[0044]另外，盡管已根據(jù)各種信號的接收及輸出的流行慣例來描述了圖7的存儲器裝置，但應(yīng)注意，各種實(shí)施例不受所描述的特定信號及I/o配置限制。舉例來說，可在與接收數(shù)據(jù)信號的那些輸入分開的輸入處接收命令及地址信號，或可經(jīng)由I/O總線734的單個(gè)I/O線串行地發(fā)射數(shù)據(jù)信號。由于數(shù)據(jù)信號表示位模式而非個(gè)別位，因此8位數(shù)據(jù)信號的串行通信可與表示個(gè)別位的八個(gè)信號的并行通信同樣高效。
[0045]雖然本文中已圖解說明且描述了特定實(shí)施例，但所屬領(lǐng)域的一股技術(shù)人員將了解旨在實(shí)現(xiàn)相同目的的任何布置均可替代所展示的特定實(shí)施例。此申請案打算涵蓋本發(fā)明的任何修改或變化。因此，顯然打算使本發(fā)明僅由權(quán)利要求書及其等效內(nèi)容限制。
【權(quán)利要求】
1.一種編程存儲器單元的方法，其包括: 使用第一檢驗(yàn)電平編程第一數(shù)據(jù)頁； 將所述第一數(shù)據(jù)頁與待編程的第二數(shù)據(jù)頁進(jìn)行比較； 確定所述第一數(shù)據(jù)頁的待進(jìn)一步編程的子集；及 使用第二檢驗(yàn)電平編程所述子集。
2.根據(jù)權(quán)利要求1所述的方法，其中比較進(jìn)一步包括: 在“或”函數(shù)中組合所述第一數(shù)據(jù)頁與所述第二數(shù)據(jù)頁的逆。
3.根據(jù)權(quán)利要求2所述的方法，其中確定子集進(jìn)一步包括: 確定對應(yīng)于所述第一數(shù)據(jù)頁的所述存儲器單元中的哪一些被編程且鄰近于對應(yīng)于所述第二頁的將保持經(jīng)擦除的存儲器單元。
4.根據(jù)權(quán)利要求1所述的方法，其中所述第二數(shù)據(jù)頁為鄰近數(shù)據(jù)頁。
5.根據(jù)權(quán)利要求1所述的方法，其中所述第一檢驗(yàn)電平為對應(yīng)于所述第一頁的經(jīng)編程單元的第一閾值電壓，且其中如果對應(yīng)于第二數(shù)據(jù)頁的鄰近單元在編程所述第二數(shù)據(jù)頁之后保持經(jīng)擦除，那么所述第二檢驗(yàn)電平為第二閾值電壓電平。
6.根據(jù)權(quán)利要求5所述的方法，且其進(jìn)一步包括: 如果在所述第二數(shù)據(jù)頁的·編程期間將編程對應(yīng)于所述第二數(shù)據(jù)頁的所述鄰近單元，那么禁止對所述經(jīng)編程單元的進(jìn)一步編程。
7.根據(jù)權(quán)利要求1所述的方法，其中將所述第一數(shù)據(jù)頁與所述第二數(shù)據(jù)頁進(jìn)行比較進(jìn)一步包括: 確定編程所述第二數(shù)據(jù)頁的耦合效應(yīng)；及 響應(yīng)于所述所確定耦合效應(yīng)與閾值的比較而調(diào)整所述第一數(shù)據(jù)頁的編程。
8.根據(jù)權(quán)利要求7所述的方法，其中確定包括 加載所述第二數(shù)據(jù)頁；及 將所述經(jīng)加載第二數(shù)據(jù)頁與所述經(jīng)編程第一數(shù)據(jù)頁進(jìn)行比較。
9.根據(jù)權(quán)利要求7所述的方法，其中調(diào)整包括進(jìn)一步編程所述第一頁的具有小于所述閾值的所確定耦合效應(yīng)的數(shù)據(jù)。
10.根據(jù)權(quán)利要求9所述的方法，其中進(jìn)一步編程包括將所述第一頁的具有小于所述閾值的所確定耦合效應(yīng)的所述數(shù)據(jù)進(jìn)一步編程到較高編程電平。
11.根據(jù)權(quán)利要求7所述的方法，且其進(jìn)一步包括在調(diào)整所述第一數(shù)據(jù)頁的編程之后編程所述第二數(shù)據(jù)頁。
12.根據(jù)權(quán)利要求7所述的方法，其中所述存儲器單元構(gòu)成多電平單元MLC存儲器，且其中調(diào)整包括當(dāng)待用所述第二數(shù)據(jù)頁編程的對應(yīng)單元將被編程到所述MLC的電平中的較低電平時(shí)進(jìn)一步編程所述第一頁的數(shù)據(jù)。
13.根據(jù)權(quán)利要求7所述的方法，其中所述第一數(shù)據(jù)頁為偶數(shù)數(shù)據(jù)頁且所述第二數(shù)據(jù)頁為奇數(shù)數(shù)據(jù)頁。
14.一種裝置，其包括: 存儲器單元陣列，其布置成若干邏輯頁 '及 控制器，其經(jīng)配置以使用對應(yīng)于所述陣列中的第一數(shù)據(jù)頁的經(jīng)編程單元的第一閾值電壓電平編程所述第一頁，將所述第一數(shù)據(jù)頁與所述陣列中的第二數(shù)據(jù)頁進(jìn)行比較，及如果對應(yīng)于所述第二數(shù)據(jù)頁的鄰近單元在編程所述第二數(shù)據(jù)頁之后將保持經(jīng)擦除，那么使用第二閾值電壓電平來編程所述經(jīng)編程單元。
15.根據(jù)權(quán)利要求14所述的裝置，其中所述控制器進(jìn)一步經(jīng)配置以:如果在所述第二數(shù)據(jù)頁的編程期間將編程對應(yīng)于所述第二數(shù)據(jù)頁的所述鄰近單元，那么禁止對所述經(jīng)編程單元的進(jìn)一步編程。
16.根據(jù)權(quán)利要求14所述的裝置，其中所述控制器進(jìn)一步經(jīng)配置以通過在“或”函數(shù)中組合所述第一數(shù)據(jù)頁與 所述第二數(shù)據(jù)頁的逆來進(jìn)行比較。
【文檔編號】G11C16/34GK103718247SQ201280037675
【公開日】2014年4月9日 申請日期:2012年6月28日 優(yōu)先權(quán)日:2011年7月7日
【發(fā)明者】川干小市, 作井浩司, 彼得·菲利 申請人:美光科技公司