專利名稱：數(shù)字電視機(jī)頂盒用動(dòng)態(tài)存儲(chǔ)電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及數(shù)字電視機(jī)頂盒領(lǐng)域，尤其涉及一種數(shù)字電視機(jī)頂盒用動(dòng)態(tài)存儲(chǔ)電路。
背景技術(shù)：
隨著數(shù)字電視的應(yīng)用推廣和數(shù)字電視節(jié)目源的增加，電視用戶對(duì)數(shù)字電視機(jī)頂盒的要求越來(lái)越高，為滿足用戶開機(jī)瞬播和瞬間換臺(tái)的需求，要求機(jī)頂盒的動(dòng)態(tài)存儲(chǔ)器讀取數(shù)據(jù)和寫入數(shù)據(jù)的時(shí)間縮短，現(xiàn)有技術(shù)中，機(jī)頂盒使用的普通動(dòng)態(tài)存儲(chǔ)器由于數(shù)據(jù)處理的時(shí)間過(guò)長(zhǎng)，速度較慢，已不能滿足這些要求，因此需要改進(jìn)現(xiàn)有機(jī)頂盒的動(dòng)態(tài)存儲(chǔ)器電路，加快讀取數(shù)據(jù)和寫入數(shù)據(jù)的速度，以適應(yīng)用戶的需求。
發(fā)明內(nèi)容本實(shí)用新型所要解決的技術(shù)問(wèn)題是提供一種數(shù)字電視機(jī)頂盒用動(dòng)態(tài)存儲(chǔ)電路，提高動(dòng)態(tài)存儲(chǔ)器讀取數(shù)據(jù)和寫入數(shù)據(jù)的速度，縮短響應(yīng)時(shí)間。為解決上述技術(shù)問(wèn)題，本實(shí)用新型的技術(shù)方案是數(shù)字電視機(jī)頂盒用動(dòng)態(tài)存儲(chǔ)電路，包括機(jī)頂盒主芯片，所述機(jī)頂盒主芯片電連接有動(dòng)態(tài)存儲(chǔ)芯片DDRHYOTU561622ETP-5，所述動(dòng)態(tài)存儲(chǔ)芯片DDRHYOTU561622ETP-5的地址端和數(shù)據(jù)端分別電連接至所述機(jī)頂盒主芯片的地址段和數(shù)據(jù)端，所述動(dòng)態(tài)存儲(chǔ)芯片DDRHYOTU561622ETP-5的時(shí)鐘端和讀寫端分別電連接至機(jī)頂盒主芯片的時(shí)鐘控制端和讀寫控制端。作為一種改進(jìn)，所述動(dòng)態(tài)存儲(chǔ)芯片DDRHYOTU561622ETP-5還電連接有動(dòng)態(tài)存儲(chǔ)芯片H5DU5162ETR-E3C，所述動(dòng)態(tài)存儲(chǔ)芯片H5DU5162ETR-E3C的地址端和數(shù)據(jù)端分別與所述動(dòng)態(tài)存儲(chǔ)芯片DDRHYOTU561622ETP-5的地址端和數(shù)據(jù)端電連接。由于采用了上述技術(shù)方案，本實(shí)用新型的有益效果是本實(shí)用新型中，機(jī)頂盒主芯片與動(dòng)態(tài)存儲(chǔ)芯片電連接，實(shí)現(xiàn)了動(dòng)態(tài)存儲(chǔ)器數(shù)據(jù)的讀取和寫入，由于采用了動(dòng)態(tài)存儲(chǔ)芯片DDRHY5DU561622ETP-5，該動(dòng)態(tài)存儲(chǔ)芯片數(shù)據(jù)讀取和寫入的時(shí)間比普通的動(dòng)態(tài)存儲(chǔ)芯片快速，可以在時(shí)鐘信號(hào)的上升沿和下降沿都讀取數(shù)據(jù)，縮短了數(shù)據(jù)讀取和寫入的時(shí)間，提高了數(shù)據(jù)處理的速度，滿足了用戶開機(jī)瞬播和瞬間換臺(tái)等需求。
以下結(jié)合附圖
和實(shí)施例對(duì)本實(shí)用新型進(jìn)一步說(shuō)明。圖I是本實(shí)用新型實(shí)施例的原理框圖；圖2是本實(shí)用新型實(shí)施例的電路原理圖。
具體實(shí)施方式
如圖I所示，數(shù)字電視機(jī)頂盒用動(dòng)態(tài)存儲(chǔ)電路，包括機(jī)頂盒主芯片，機(jī)頂盒主芯片電連接有動(dòng)態(tài)存儲(chǔ)芯片DDRHY5DU561622ETP-5，動(dòng)態(tài)存儲(chǔ)芯片DDRHYOTU561622ETP-5的地址端和數(shù)據(jù)端分別電連接至機(jī)頂盒主芯片的地址段和數(shù)據(jù)端，動(dòng)態(tài)存儲(chǔ)芯片DDRHY5DU561622ETP-5的時(shí)鐘端和讀寫端分別電連接至機(jī)頂盒主芯片的時(shí)鐘控制端和讀寫控制端。動(dòng)態(tài)存儲(chǔ)芯片DDRHYOTU561622ETP-5還電連接有動(dòng)態(tài)存儲(chǔ)芯片H5DU5162ETR-E3C，用于增大存儲(chǔ)器容量，動(dòng)態(tài)存儲(chǔ)芯片H5DU5162ETR-E3C的地址端和數(shù)據(jù)端分別與動(dòng)態(tài)存儲(chǔ)芯片DDRHYOTU561622ETP-5的地址端和數(shù)據(jù)端電連接。如圖2 所示，DDRHY5DU561622ETP-5 的地址端 DDR_A0 至 DDR_A12 和H5DU5162ETR-E3C的地址端AO至A12電連接后，電連接到機(jī)頂盒主芯片的相應(yīng)管腳。DDRHY5DU561622ETP-5 的數(shù)據(jù)端 DDR_D0 至 DDR_D15 和 H5DU5162ETR-E3C 的數(shù)據(jù)端 DQO 至Q15電連接后，電連接到機(jī)頂盒主芯片的相應(yīng)管腳。DDRHY5DU561622ETP-5的時(shí)鐘控制端DDR_CLK_N，連接至機(jī)頂盒主芯片的相應(yīng)管腳上，相應(yīng)的DDRHYOTU561622ETP-5的時(shí)鐘端DDR_CLK也連接至機(jī)頂盒主芯片的相應(yīng)管腳 上。DDRHY5DU561622ETP-5的讀寫控制端DDR_WE，連接至機(jī)頂盒主芯片的相應(yīng)管腳上，相應(yīng)的DDRHYOTU561622ETP-5的行選通端DDR_CAS和列選通端DDR_RAS也電連接至機(jī)
頂盒主芯片的相應(yīng)管腳上。本實(shí)用新型中，機(jī)頂盒主芯片與動(dòng)態(tài)存儲(chǔ)芯片電連接，實(shí)現(xiàn)了動(dòng)態(tài)存儲(chǔ)器數(shù)據(jù)的讀取和寫入，由于采用了動(dòng)態(tài)存儲(chǔ)芯片DDRHY5DU561622ETP-5，該動(dòng)態(tài)存儲(chǔ)芯片數(shù)據(jù)讀取和寫入的時(shí)間比普通的動(dòng)態(tài)存儲(chǔ)芯片快速，可以在時(shí)鐘信號(hào)的上升沿和下降沿都讀取數(shù)據(jù)，縮短了數(shù)據(jù)讀取和寫入的時(shí)間，提高了數(shù)據(jù)處理的速度，滿足了用戶開機(jī)瞬播和瞬間換臺(tái)等需求。以上顯示和描述了本實(shí)用新型的基本原理和主要特征和本實(shí)用新型的優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，本實(shí)用新型不受上述實(shí)施例的限制，在不脫離本實(shí)用新型精神和范圍的前提下，本實(shí)用新型還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本實(shí)用新型范圍內(nèi)。本實(shí)用新型要求保護(hù)范圍由所附的權(quán)利要求書及其等效物界定。
權(quán)利要求1.數(shù)字電視機(jī)頂盒用動(dòng)態(tài)存儲(chǔ)電路，包括機(jī)頂盒主芯片，其特征在于，所述機(jī)頂盒主芯片電連接有動(dòng)態(tài)存儲(chǔ)芯片DDRHY U561622ETP-5，所述動(dòng)態(tài)存儲(chǔ)芯片DDRHYOTU561622ETP-5的地址端和數(shù)據(jù)端分別電連接至所述機(jī)頂盒主芯片的地址端和數(shù)據(jù)端，所述動(dòng)態(tài)存儲(chǔ)芯片DDRHY5DU561622ETP-5的時(shí)鐘控制端和讀寫控制端分別電連接至所述機(jī)頂盒主芯片的時(shí)鐘控制端和讀寫控制端。
2.如權(quán)利要求I所述的數(shù)字電視機(jī)頂盒用動(dòng)態(tài)存儲(chǔ)電路，其特征在于所述動(dòng)態(tài)存儲(chǔ)芯片DDRHYOTU561622ETP-5還電連接有動(dòng)態(tài)存儲(chǔ)芯片H5DU5162ETR-E3C，所述動(dòng)態(tài)存儲(chǔ)芯片H5DU5162ETR-E3C的地址端和數(shù)據(jù)端分別與所述動(dòng)態(tài)存儲(chǔ)芯片DDRHYOTU561622ETP-5的地址端和數(shù)據(jù)端電連接。
專利摘要本實(shí)用新型公開了一種數(shù)字電視機(jī)頂盒用動(dòng)態(tài)存儲(chǔ)電路，包括機(jī)頂盒主芯片，所述機(jī)頂盒主芯片電連接有動(dòng)態(tài)存儲(chǔ)芯片DDRHY5DU561622ETP-5，所述動(dòng)態(tài)存儲(chǔ)芯片DDRHY5DU561622ETP-5的地址端和數(shù)據(jù)端分別電連接至所述機(jī)頂盒主芯片的地址端和數(shù)據(jù)端，所述動(dòng)態(tài)存儲(chǔ)芯片DDRHY5DU561622ETP-5的時(shí)鐘控制端和讀寫控制端分別電連接至機(jī)頂盒主芯片的時(shí)鐘控制端和讀寫控制端。本實(shí)用新型中，機(jī)頂盒主芯片與動(dòng)態(tài)存儲(chǔ)芯片電連接，實(shí)現(xiàn)了動(dòng)態(tài)存儲(chǔ)器數(shù)據(jù)的讀取和寫入，由于采用了動(dòng)態(tài)存儲(chǔ)芯片DDRHY5DU561622ETP-5，縮短了數(shù)據(jù)讀取和寫入的時(shí)間，提高了數(shù)據(jù)處理的速度，滿足了用戶開機(jī)瞬播和瞬間換臺(tái)等需求。
文檔編號(hào)G11B31/00GK202534350SQ20122018315
公開日2012年11月14日 申請(qǐng)日期2012年4月26日 優(yōu)先權(quán)日2012年4月26日
發(fā)明者陳光軍 申請(qǐng)人:濰坊東升電子股份有限公司