專(zhuān)利名稱(chēng)：一種存儲(chǔ)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非接觸標(biāo)簽芯片技術(shù)，尤其涉及一種應(yīng)用于無(wú)源射頻識(shí)別標(biāo)簽中的存 儲(chǔ)電路。
背景技術(shù)：
在射頻識(shí)別系統(tǒng)中，當(dāng)在同一個(gè)區(qū)域里需要布置多臺(tái)閱讀器的時(shí)候，不同閱讀器 切換的一小段時(shí)間里，該區(qū)域中出現(xiàn)短暫的無(wú)射頻場(chǎng)狀態(tài)。同時(shí)不同的閱讀器需要在這個(gè) 區(qū)域中的無(wú)源射頻識(shí)別標(biāo)簽保存在無(wú)射頻場(chǎng)之前的被清點(diǎn)狀態(tài)，從而避免重復(fù)操作。這樣 就需要射頻識(shí)別標(biāo)簽芯片具有短時(shí)間保存信息的功能。通常在存儲(chǔ)電路中，用電容中的電荷來(lái)存儲(chǔ)信息，通過(guò)開(kāi)關(guān)控制連續(xù)電流源來(lái)實(shí) 現(xiàn)信息的更改。圖1是現(xiàn)有技術(shù)中的存儲(chǔ)電路示意圖。圖1中，“充電控制”和“放電控制” 分別控制存儲(chǔ)電容的充放電，由數(shù)字邏輯控制。電流源Il和12為充放電電流源，主要用于 控制電流的大小。因?yàn)闊o(wú)源射頻識(shí)別標(biāo)簽需要低功耗，所以需要電路中的電流非常小(nA 量級(jí))，在這種情況下很難控制好電流源的電流的大小，在不同的芯片中由于制造工藝的波 動(dòng)，使電流源輸出電流的大小有較大的偏差，從而使充放電時(shí)間有較大的偏差，因此現(xiàn)有技 術(shù)中的存儲(chǔ)電路存在信息更改時(shí)間難以控制的問(wèn)題。另外，對(duì)于無(wú)源射頻識(shí)別標(biāo)簽來(lái)說(shuō)，低功耗也是一個(gè)關(guān)鍵的問(wèn)題，各單元的功耗一 般要低于ι μ w，才能滿(mǎn)足無(wú)源射頻識(shí)別標(biāo)簽對(duì)低功耗的要求。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種存儲(chǔ)電路，能夠滿(mǎn)足無(wú)源射頻識(shí)別標(biāo)簽對(duì) 低功耗的要求，并且能夠在電流較小的情況下很好地控制信息更改時(shí)間。為解決上述技術(shù)問(wèn)題，本發(fā)明提出了一種存儲(chǔ)電路，包括不交疊時(shí)鐘模塊和信息 存儲(chǔ)模塊，其中所述不交疊時(shí)鐘模塊，用于為所述信息存儲(chǔ)模塊提供兩路不交疊時(shí)鐘信號(hào)，所述 不交疊時(shí)鐘信號(hào)是指不同時(shí)為高電平的時(shí)鐘信號(hào)；所述信息存儲(chǔ)模塊，用于在所述兩路不交疊時(shí)鐘信號(hào)的控制下，保存短時(shí)間數(shù)字 fn息ο進(jìn)一步地，上述電路還可具有以下特點(diǎn)，所述信息存儲(chǔ)模塊由第一 CMOS開(kāi)關(guān)SWl 和第二 CMOS開(kāi)關(guān)SW2以及第一 CMOS電容Cl和第二 CMOS電容C2構(gòu)成，第一 CMOS開(kāi)關(guān)SWl 和第二 CMOS開(kāi)關(guān)SW2相串聯(lián)，第一 CMOS電容Cl連接在第一 CMOS開(kāi)關(guān)SWl和第二 CMOS開(kāi) 關(guān)SW2的接合點(diǎn)與地之間，第二 CMOS電容C2連接在第二 CMOS開(kāi)關(guān)SW2的另一端與地之間， 第一 CMOS開(kāi)關(guān)SWl和第二 CMOS開(kāi)關(guān)SW2分別受所述不交疊時(shí)鐘模塊提供的兩路不交疊時(shí) 鐘信號(hào)控制。進(jìn)一步地，上述電路還可具有以下特點(diǎn)，所述不交疊時(shí)鐘模塊由邏輯門(mén)構(gòu)成。進(jìn)一步地，上述電路還可具有以下特點(diǎn)，所述不交疊時(shí)鐘模塊由一個(gè)非門(mén)和兩個(gè)或非門(mén)組成，其中，第一或非門(mén)的一個(gè)輸入端與第二或非門(mén)的輸出端相連，另一個(gè)輸入端為 時(shí)鐘信號(hào)輸入端，第二或非門(mén)的一個(gè)輸入端與第一或非門(mén)的輸出端相連，另一個(gè)輸入端和 非門(mén)的輸出端相連，所述非門(mén)的輸入端與時(shí)鐘信號(hào)輸入端相連，第一或非門(mén)的輸出端為第 一時(shí)鐘信號(hào)輸出端，第二或非門(mén)的輸出端為第二時(shí)鐘信號(hào)輸出端。進(jìn)一步地，上述電路還可具有以下特點(diǎn)，進(jìn)一步包括讀取模塊，用于檢測(cè)所述信息存儲(chǔ)模塊中的信息并將該信息轉(zhuǎn)換為邏輯信號(hào)輸 出ο進(jìn)一步地，上述電路還可具有以下特點(diǎn)，所述讀取模塊由一個(gè)N型CMOS管和一個(gè) 靈敏放大器串聯(lián)組成。進(jìn)一步地，上述電路還可具有以下特點(diǎn)，所述靈敏放大器由兩個(gè)輸入端和輸出端 相互連接的受控反相器組成。本發(fā)明存儲(chǔ)電路可以滿(mǎn)足無(wú)源射頻識(shí)別標(biāo)簽對(duì)低功耗的要求，并且能夠在電流較 小的情況下很好地控制信息更改時(shí)間。


圖1是現(xiàn)有技術(shù)中的存儲(chǔ)電路示意圖；圖2是本發(fā)明存儲(chǔ)電路的結(jié)構(gòu)圖；圖3是圖2中信息存儲(chǔ)模塊的電路圖；圖4是圖2中不交疊時(shí)鐘模塊產(chǎn)生的兩路不交疊時(shí)鐘信號(hào)示意圖；圖5是不交疊時(shí)鐘模塊的結(jié)構(gòu)圖；圖6是讀取模塊的結(jié)構(gòu)圖。
具體實(shí)施例方式圖2是本發(fā)明存儲(chǔ)電路的結(jié)構(gòu)圖。由圖2可見(jiàn)，本發(fā)明的存儲(chǔ)電路包括不交疊時(shí) 鐘模塊1和信息存儲(chǔ)模塊2，其中，不交疊時(shí)鐘模塊1用于為信息存儲(chǔ)模塊2提供兩路不交 疊時(shí)鐘信號(hào)，不交疊時(shí)鐘信號(hào)是指不同時(shí)為高電平的時(shí)鐘信號(hào)，信息存儲(chǔ)模塊2用于在上 述兩路不交疊時(shí)鐘信號(hào)的控制下，保存短時(shí)間數(shù)字信息。由圖2可見(jiàn)，存儲(chǔ)信號(hào)在不交疊時(shí) 鐘信號(hào)的控制下，被存儲(chǔ)到信息存儲(chǔ)模塊。圖3是圖2中信息存儲(chǔ)模塊的電路圖。由圖3可見(jiàn)，該信息存儲(chǔ)模塊由第一 CMOS 開(kāi)關(guān)SWl和第二 CMOS開(kāi)關(guān)SW2以及第一 CMOS電容Cl和第二 CMOS電容C2構(gòu)成，SWl和SW2 相串聯(lián)，Cl連接在SWl和SW2的接合點(diǎn)與地之間，C2連接在SW2的另一端與地之間，SWl和 SW2分別受不交疊時(shí)鐘模塊提供的兩路不交疊時(shí)鐘信號(hào)控制。在時(shí)鐘信號(hào)的控制下，開(kāi)關(guān) Sffl、SW2交錯(cuò)打開(kāi)和關(guān)閉，從而實(shí)現(xiàn)信號(hào)從“存儲(chǔ)信號(hào)”端傳到“信息信號(hào)”端。圖4是圖2中不交疊時(shí)鐘模塊產(chǎn)生的兩路不交疊時(shí)鐘信號(hào)示意圖。由圖4可見(jiàn)， 該兩路不交疊時(shí)鐘信號(hào)不同時(shí)為高電平。不交疊時(shí)鐘模塊可以由邏輯門(mén)構(gòu)成。圖5是不交疊時(shí)鐘模塊的結(jié)構(gòu)圖。由圖5可 見(jiàn)，不交疊時(shí)鐘模塊可以由一個(gè)非門(mén)(又稱(chēng)反相器)和兩個(gè)或非門(mén)組成，其中，第一或非門(mén) 的一個(gè)輸入端與第二或非門(mén)的輸出端相連，另一個(gè)輸入端為時(shí)鐘信號(hào)輸入端，第二或非門(mén) 的一個(gè)輸入端與第一或非門(mén)的輸出端相連，另一個(gè)輸入端和非門(mén)的輸出端相連，非門(mén)的輸入端與時(shí)鐘信號(hào)輸入端相連，第一或非門(mén)的輸出端為第一時(shí)鐘信號(hào)輸出端，第二或非門(mén)的輸出端為第二時(shí)鐘信號(hào)輸出端。這樣，當(dāng)時(shí)鐘信號(hào)輸入端輸入CLK信號(hào)時(shí)，第一時(shí)鐘信號(hào)輸 出端輸出第一時(shí)鐘信號(hào)CLKl，第二時(shí)鐘信號(hào)輸出端輸出第二時(shí)鐘信號(hào)CLK2，CLKl和CLK2不 同時(shí)為高電平。再如圖2所示，本發(fā)明存儲(chǔ)電路還可以進(jìn)一步包括讀取模塊3，用于檢測(cè)信息存儲(chǔ) 模塊2中的信息并將該信息轉(zhuǎn)換為邏輯信號(hào)輸出。圖6是讀取模塊的結(jié)構(gòu)圖。由圖6可見(jiàn)，讀取模塊可以由一個(gè)N型CMOS管和一個(gè) 靈敏放大器串聯(lián)組成，其中，靈敏放大器可以由兩個(gè)輸入端和輸出端相互連接的受控反相 器組成，N型CMOS管的漏極與靈敏放大器的輸入端相連，源極接地，存儲(chǔ)信號(hào)從N型CMOS管 的柵極輸入，讀取模塊的輸出信號(hào)從靈敏放大器的輸出端輸出。本發(fā)明存儲(chǔ)電路可以滿(mǎn)足無(wú)源射頻識(shí)別標(biāo)簽對(duì)低功耗的要求，并且能夠在電流較 小的情況下很好地控制信息更改時(shí)間。以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和 原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種存儲(chǔ)電路，其特征在于，包括不交疊時(shí)鐘模塊和信息存儲(chǔ)模塊，其中所述不交疊時(shí)鐘模塊，用于為所述信息存儲(chǔ)模塊提供兩路不交疊時(shí)鐘信號(hào)，所述不交疊時(shí)鐘信號(hào)是指不同時(shí)為高電平的時(shí)鐘信號(hào)；所述信息存儲(chǔ)模塊，用于在所述兩路不交疊時(shí)鐘信號(hào)的控制下，保存短時(shí)間數(shù)字信息。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)電路，其特征在于，所述信息存儲(chǔ)模塊由第一CMOS開(kāi)關(guān) (SW1)和第二 CMOS開(kāi)關(guān)(SW2)以及第一 CMOS電容(C1)和第二 CMOS電容(C2)構(gòu)成，第一 CMOS開(kāi)關(guān)(SW1)和第二 CMOS開(kāi)關(guān)(SW2)相串聯(lián)，第一 CMOS電容(C1)連接在第一 CMOS開(kāi) 關(guān)(SW1)和第二 CMOS開(kāi)關(guān)(SW2)的接合點(diǎn)與地之間，第二 CMOS電容(C2)連接在第二 CMOS 開(kāi)關(guān)(SW2)的另一端與地之間，第一 CMOS開(kāi)關(guān)(SW1)和第二 CMOS開(kāi)關(guān)(SW2)分別受所述 不交疊時(shí)鐘模塊提供的兩路不交疊時(shí)鐘信號(hào)控制。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)電路，其特征在于，所述不交疊時(shí)鐘模塊由邏輯門(mén)構(gòu)成。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)電路，其特征在于，所述不交疊時(shí)鐘模塊由一個(gè)非門(mén)和 兩個(gè)或非門(mén)組成，其中，第一或非門(mén)的一個(gè)輸入端與第二或非門(mén)的輸出端相連，另一個(gè)輸入 端為時(shí)鐘信號(hào)輸入端，第二或非門(mén)的一個(gè)輸入端與第一或非門(mén)的輸出端相連，另一個(gè)輸入 端和非門(mén)的輸出端相連，所述非門(mén)的輸入端與時(shí)鐘信號(hào)輸入端相連，第一或非門(mén)的輸出端 為第一時(shí)鐘信號(hào)輸出端，第二或非門(mén)的輸出端為第二時(shí)鐘信號(hào)輸出端。
5.根據(jù)權(quán)利要求1至4任一項(xiàng)所述的存儲(chǔ)電路，其特征在于，進(jìn)一步包括讀取模塊，用于檢測(cè)所述信息存儲(chǔ)模塊中的信息并將該信息轉(zhuǎn)換為邏輯信號(hào)輸出。
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)電路，其特征在于，所述讀取模塊由一個(gè)N型CMOS管和 一個(gè)靈敏放大器串聯(lián)組成。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)電路，其特征在于，所述靈敏放大器由兩個(gè)輸入端和輸 出端相互連接的受控反相器組成。
全文摘要
本發(fā)明涉及一種存儲(chǔ)電路，包括不交疊時(shí)鐘模塊和信息存儲(chǔ)模塊，其中所述不交疊時(shí)鐘模塊，用于為所述信息存儲(chǔ)模塊提供兩路不交疊時(shí)鐘信號(hào)，所述不交疊時(shí)鐘信號(hào)是指不同時(shí)為高電平的時(shí)鐘信號(hào)；所述信息存儲(chǔ)模塊，用于在所述兩路不交疊時(shí)鐘信號(hào)的控制下，保存短時(shí)間數(shù)字信息。本發(fā)明存儲(chǔ)電路可以滿(mǎn)足無(wú)源射頻識(shí)別標(biāo)簽對(duì)低功耗的要求，并且能夠在電流較小的情況下很好地控制信息更改時(shí)間。
文檔編號(hào)G11C11/4091GK101833990SQ20091030085
公開(kāi)日2010年9月15日 申請(qǐng)日期2009年3月13日 優(yōu)先權(quán)日2009年3月13日
發(fā)明者周盛華, 孫迎彤 申請(qǐng)人:國(guó)民技術(shù)股份有限公司