專(zhuān)利名稱(chēng)：用于非易失性半導(dǎo)體存儲(chǔ)元件的編程方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種編程一非易失性半導(dǎo)體存儲(chǔ)元件中的多個(gè)存儲(chǔ)單元的方法。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)元件為數(shù)據(jù)可以被儲(chǔ)存和儲(chǔ)存的數(shù)據(jù)可以被讀取的元件。半導(dǎo)體存儲(chǔ)元件可以分類(lèi)為易失性存儲(chǔ)元件和非易失性存儲(chǔ)元件。易失性存儲(chǔ)元件需要供應(yīng)電源持續(xù)存在以保存數(shù)據(jù)，而非易失性存儲(chǔ)元件在供應(yīng)電源消失時(shí)仍可保存數(shù)據(jù)。因此，非易失性存儲(chǔ)元件被廣泛地使用在電源可能突然被干擾的應(yīng)用上。非易失性存儲(chǔ)元件包含電可擦只讀存儲(chǔ)(Electrically Erasable andProgrammable ROM, EEPROM)單元，例如 flash EEPROM 單元。圖1 顯示一 flash EEPROM 單元10的垂直剖面圖。參照?qǐng)D1，一 N型源極區(qū)域13和一 N型漏極區(qū)域14形成于一 P型基底12或一主體區(qū)域上。一 P型通道區(qū)域形成于該源極區(qū)域13和該漏極區(qū)域14之間。由一絕緣層15所隔離的一浮接?xùn)艠O16形成在該P(yáng)型通道區(qū)域上方。由另一絕緣層17所隔離的一控制柵極18形成在該浮接?xùn)艠O16上方。圖2顯示該flash EEPROM單元10在編程運(yùn)作和擦除運(yùn)作期間的臨界電壓范圍。參照?qǐng)D2，該flash EEPROM單元10在編程運(yùn)作期間具有較高的臨界電壓范圍(大約6至7V)，而在擦除運(yùn)作期間具有較低的臨界電壓范圍(大約I至3V)。參照?qǐng)D1和圖2，在編程運(yùn)作期間，熱電子必須從鄰近該漏極區(qū)域14的該通道區(qū)域注入至該浮接?xùn)艠O電極，因此該EEPROM單元的臨界電壓范圍會(huì)增加。反之，在編程運(yùn)作期間注入至該浮接?xùn)艠O16的熱電子在擦除運(yùn)作期間必須被移除，因此該EEPROM單元的臨界電壓范圍會(huì)下降。據(jù)此，該EEPROM單元的臨界電壓值在編程和擦除運(yùn)作后會(huì)產(chǎn)生變化。
·
一現(xiàn)有的用以編程一 flash EEPROM單元的方法為施加一高電壓至該EEPROM單元晶體管的漏極。舉例而言，如果有八個(gè)EEPROM單元晶體管需要被編程，則一高電壓會(huì)以循序的方式每次施加至一 EEPROM單元晶體管的漏極。因此，該高電壓施加至全部的EEPROM單元晶體管的漏極的次數(shù)為八次。當(dāng)該八個(gè)EEPROM單元晶體管全數(shù)執(zhí)行完該編程運(yùn)作后，會(huì)進(jìn)行一驗(yàn)證運(yùn)作以檢查所有的EEPROM單元是否已全部被編程。如果所有的存儲(chǔ)單元已被編程，所述單元的編程運(yùn)作即完成且不需要執(zhí)行進(jìn)一步的編程運(yùn)作。反之，如果所述存儲(chǔ)單元中有任何一個(gè)未被編程，則所述單元必須進(jìn)行第二次的編程運(yùn)作。在第二次編程時(shí)，該高電壓會(huì)以循序的方式每次施加至一 EEPROM單元晶體管的漏極。在該高電壓施加至全部的EEPROM單元晶體管達(dá)八次后，會(huì)繼續(xù)該驗(yàn)證運(yùn)作。所述編程和驗(yàn)證運(yùn)作會(huì)持續(xù)地重復(fù)，直至全部將被編程的EEPROM單元晶體管的臨界電壓達(dá)到一預(yù)定值(例如，6V)為止。如上所述，在現(xiàn)有的的編程運(yùn)作中完成編程運(yùn)作所需的總時(shí)間會(huì)隨所需要重復(fù)的編程步驟的次數(shù)而增加。此外，在每次編程運(yùn)作后需要執(zhí)行一驗(yàn)證運(yùn)作，以確認(rèn)將被編程的EEPROM單元晶體管的臨界電壓是否已達(dá)到一預(yù)定值。因此，整體編程的時(shí)間會(huì)因?yàn)椴迦攵鄠€(gè)驗(yàn)證運(yùn)作的步驟而增加。該存儲(chǔ)元件亦需要多個(gè)復(fù)雜的電路以執(zhí)行驗(yàn)證運(yùn)作。據(jù)此，有必要提出一種改良的編程方法以解決上述問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種編程一非易失性半導(dǎo)體存儲(chǔ)元件中的多個(gè)存儲(chǔ)單元的方法。藉由本發(fā)明所揭示的方法，可大幅減少編程所述存儲(chǔ)單元的整體時(shí)間。為達(dá)到上述的目的，本發(fā)明的方法的一實(shí)施例包含以下步驟:在所述存儲(chǔ)單元中依序執(zhí)行多次除以2的運(yùn)作，在所述除以2的運(yùn)作完成后從所述存儲(chǔ)單元中產(chǎn)生多個(gè)逐步減少的群組，在每次除以2的運(yùn)作完成后對(duì)所產(chǎn)生的該逐步減少的群組中的存儲(chǔ)單元進(jìn)行編程，在執(zhí)行最后一次除以2的運(yùn)作后產(chǎn)生一最終群組，編程該最終群組中的多個(gè)存儲(chǔ)單元，以及驗(yàn)證該最終群組中的所述存儲(chǔ)單元是否已均被編程。


圖1顯示一 flash EEPROM單元的垂直剖面圖；圖2顯示該flash EEPROM單元在編程運(yùn)作和擦除運(yùn)作期間的臨界電壓范圍；圖3顯示結(jié)合本發(fā)明一實(shí)施例的一非易失性半導(dǎo)體存儲(chǔ)元件的方塊示意圖；圖4顯示結(jié)合本發(fā)明一實(shí)施例的 編程一非易失性半導(dǎo)體存儲(chǔ)中的多個(gè)存儲(chǔ)單元的方法的流程圖；圖5顯示結(jié)合本發(fā)明一實(shí)施例的編程運(yùn)作的時(shí)序圖；及圖6顯示所述存儲(chǔ)單元的臨界電壓在多次編程運(yùn)作后的變化。附圖符號(hào)說(shuō)明10flash EEPROM 單元12P型基底13N型源極區(qū)域14N型漏極區(qū)域15絕緣層16浮接?xùn)艠O17絕緣層18控制柵極30非易失性半導(dǎo)體存儲(chǔ)元件32存儲(chǔ)單元陣列34行解碼器36列解碼器38感測(cè)放大器段40寫(xiě)入驅(qū)動(dòng)器段42解碼控制器44高電壓產(chǎn)生器SlO S60步驟
具體實(shí)施例方式為了清楚說(shuō)明本發(fā)明所揭示的編程一非易失性半導(dǎo)體存儲(chǔ)元件中的多個(gè)存儲(chǔ)單元的方法，首先描述本發(fā)明中執(zhí)行該方法的該非易失性半導(dǎo)體存儲(chǔ)元件的架構(gòu)。圖3顯示結(jié)合本發(fā)明一實(shí)施例的一非易失性半導(dǎo)體存儲(chǔ)元件30的方塊示意圖。參照?qǐng)D3，該存儲(chǔ)元件30包含一存儲(chǔ)單元陣列32。該存儲(chǔ)單元陣列32包含以行和列方式排列的多個(gè)存儲(chǔ)單元MC。在本發(fā)明一實(shí)施例中，該非易失性半導(dǎo)體存儲(chǔ)元件30為一 NOR形式的flash EEPROM元件，且多個(gè)NOR形式的flash EEPROM單元形成整個(gè)存儲(chǔ)單元陣列32。參照?qǐng)D3，多條字元線WL連接至所述存儲(chǔ)單元MC中的多個(gè)第一端子，而多條位線BL連接所述存儲(chǔ)單元MC中的多個(gè)第二端子。一列解碼器36連接至該存儲(chǔ)單元陣列32以提供該存儲(chǔ)單元陣列32多個(gè)字元線電壓，而一行解碼器34連接至該存儲(chǔ)單元陣列32以提供該存儲(chǔ)單元陣列32多個(gè)位線電壓。一感測(cè)放大器段38包含多個(gè)感測(cè)放大器以檢測(cè)和放大連接至該存儲(chǔ)單元陣列32中所選擇的列的存儲(chǔ)單元MC中的數(shù)據(jù)。一寫(xiě)入驅(qū)動(dòng)器段40包含多個(gè)寫(xiě)入驅(qū)動(dòng)器以寫(xiě)入數(shù)據(jù)至該存儲(chǔ)單元陣列32中所選擇的存儲(chǔ)單元MC中。一高電壓產(chǎn)生器44回應(yīng)于編程信號(hào)而產(chǎn)生編程存儲(chǔ)單元所需的一高電壓，并施加該高電壓至該感測(cè)放大器段38和該寫(xiě)入驅(qū)動(dòng)器段40。圖4顯示結(jié)合本發(fā)明一實(shí)施例的編程一非易失性半導(dǎo)體存儲(chǔ)中的多個(gè)存儲(chǔ)單元的方法的流程圖。該方法包含以下步驟:在多個(gè)存儲(chǔ)單元中依序執(zhí)行多次除以2的運(yùn)作(SlO)，在所述除以2的運(yùn)作完成后從所述存儲(chǔ)單元中產(chǎn)生多個(gè)逐步減少的群組(S20)，在每次除以2的運(yùn)作完成后對(duì)所產(chǎn)生的該逐步減少的群組中的存儲(chǔ)單元進(jìn)行編程(S30)，在執(zhí)行最后一次除以2的運(yùn)作后產(chǎn)生一最終群組(S40)，編程該最終群組中的多個(gè)存儲(chǔ)單元(S50)，以及驗(yàn)證該最終群組中的所述存儲(chǔ)單元是否已均被編程(S60)。以下將描述本發(fā)明所揭示的編程方法的細(xì)節(jié)。參照?qǐng)D3，在接收一編程命令PGM_S后，該存儲(chǔ)元件30進(jìn)入一可編程模式，且一解碼控制器42產(chǎn)生解碼信號(hào)至該行解碼器34和該列解碼器36中以決定不同時(shí)間下該存儲(chǔ)單元陣列32中將被編程的存儲(chǔ)單元。圖5顯示結(jié)合本發(fā)明一實(shí)施例的編程運(yùn)作的時(shí)序圖。在本實(shí)施例中，將被編程的存儲(chǔ)單元數(shù)目設(shè)定為八。然而，本發(fā)明不應(yīng)以此為限。參照?qǐng)D5，在一第一編程運(yùn)作時(shí)，編程信號(hào)PGMl在時(shí)間間隔Tl期間具有一高邏輯電平，編程信號(hào)PGM2在時(shí)間間隔T2期間具有一高邏輯電平，編程信號(hào)PGM3在時(shí)間間隔T3期間具有一高邏輯電平，而編程信號(hào)PGM4在時(shí)間間隔Tl期`間具有一高邏輯電平。編程信號(hào)PGMl至PGM4為指出每次將同時(shí)被編程的存儲(chǔ)單元的信號(hào)。換言之，當(dāng)編程信號(hào)PGMl至PGM4的其中一個(gè)由低邏輯電平轉(zhuǎn)態(tài)至高邏輯電平時(shí)，對(duì)應(yīng)于編程信號(hào)PGMl至PGM4的特定存儲(chǔ)單元會(huì)同時(shí)被編程。在本發(fā)明一實(shí)施例中，在第一次編程運(yùn)作時(shí)，所述存儲(chǔ)單元0至7會(huì)劃分為四組，且該編程運(yùn)作會(huì)以每組一次的方式執(zhí)行四次。舉例而言，在該第一次編程運(yùn)作時(shí)，對(duì)應(yīng)于編程信號(hào)PGMl的存儲(chǔ)單元0和4屬于第一組，且在時(shí)間間隔Tl期間會(huì)同時(shí)被編程；對(duì)應(yīng)于編程信號(hào)PGM2的存儲(chǔ)單元I和5屬于第二組，且在時(shí)間間隔T2期間會(huì)同時(shí)被編程；對(duì)應(yīng)于編程信號(hào)PGM3的存儲(chǔ)單元2和6屬于第三組，且在時(shí)間間隔T3期間會(huì)同時(shí)被編程；對(duì)應(yīng)于編程信號(hào)PGM4的存儲(chǔ)單元3和7屬于第四組，且在時(shí)間間隔T4期間會(huì)同時(shí)被編程。在第一次編程運(yùn)作后，存儲(chǔ)單元0至7會(huì)劃分為兩組，且在第二次編程運(yùn)作時(shí)，該編程運(yùn)作會(huì)以每組一次的方式執(zhí)行兩次。參照?qǐng)D5，在該第二次編程運(yùn)作時(shí)，編程信號(hào)PGMl和PGM2在時(shí)間間隔T5期間會(huì)由低邏輯電平轉(zhuǎn)態(tài)為高邏輯電平，而編程信號(hào)PGM3和PGM4在時(shí)間間隔T6期間會(huì)由低邏輯電平轉(zhuǎn)態(tài)為高邏輯電平。因此，在第二次編程運(yùn)作時(shí)，對(duì)應(yīng)于編程信號(hào)PGMl和PGM2的存儲(chǔ)單元O，1，4和5屬于第一組，且在時(shí)間間隔T5期間會(huì)同時(shí)被編程，而對(duì)應(yīng)于編程信號(hào)PGM3和PGM4的存儲(chǔ)單元2，3，6和7屬于第二組，且在時(shí)間間隔T6期間會(huì)同時(shí)被編程。在第二次編程運(yùn)作后，所述存儲(chǔ)單元0至7會(huì)僅分類(lèi)為一組，且在第三次編程運(yùn)作時(shí)，該編程運(yùn)作會(huì)僅執(zhí)行一次。亦即，在最后一次分組時(shí)，所有需被編程的存儲(chǔ)單元會(huì)歸類(lèi)為同一組。參照?qǐng)D5，在該第三次編程運(yùn)作時(shí)，編程信號(hào)PGMl至PGM4在時(shí)間間隔T7期間會(huì)具有高邏輯電平。因此，在該第三次編程運(yùn)作時(shí)，所有的存儲(chǔ)單元0至7會(huì)在時(shí)間間隔T7期間同時(shí)被編程。在該第三次編程運(yùn)作后，會(huì)執(zhí)行一驗(yàn)證運(yùn)作以確認(rèn)所有的存儲(chǔ)單元是否均被可編程。參照?qǐng)D5，一信號(hào)VERIFY在時(shí)間間隔T8期間具有高邏輯電平。因此，在該第三次編程運(yùn)作時(shí)，一編程檢查運(yùn)作會(huì)在時(shí)間間隔T8期間被執(zhí)行。以下根據(jù)圖3描述編程運(yùn)作的細(xì)節(jié)。參照?qǐng)D3，該高電壓產(chǎn)生器44連接至該寫(xiě)入驅(qū)動(dòng)器段40。該高電壓產(chǎn)生器44回應(yīng)于編程信號(hào)PGMl至PGM4而產(chǎn)生編程所述存儲(chǔ)單元所需的一高電壓，并施加該高電壓至該寫(xiě)入驅(qū)動(dòng)器段40。在本發(fā)明一實(shí)施例中，該寫(xiě)入驅(qū)動(dòng)器段40施加該高電壓至所選擇的存儲(chǔ)單元晶體管，以在編程運(yùn)作時(shí)增加臨界電壓。因此，存儲(chǔ)單元0至7的臨界電壓在第一次編程運(yùn)作時(shí)會(huì)增加，并且在第二次和第三次編程運(yùn)作時(shí)會(huì)進(jìn)一步增加，如圖6所示。存儲(chǔ)單元0至7的臨界電壓的增加振幅可以藉由改變編程的時(shí)間，例如改變時(shí)間間隔Tl至17，而調(diào)整。此外，存儲(chǔ)單元0至7的臨界電壓的增加振幅亦可藉由改變施加于存儲(chǔ)單元的編程電壓而調(diào)整。參照?qǐng)D5，如果所述存儲(chǔ)單元中任何一個(gè)未被編程，則該編程和該驗(yàn)證運(yùn)作會(huì)重復(fù)。該驗(yàn)證運(yùn)作可藉由將每一已編程的存儲(chǔ)單元的臨界電壓和一預(yù)設(shè)值進(jìn)行比較。如果所述存儲(chǔ)單元中任何一個(gè)的臨界電壓未到達(dá)該預(yù)設(shè)值，則所有的存儲(chǔ)單元0至7會(huì)進(jìn)行再編程。反之，如果已編程的存儲(chǔ)單元的所有臨界電壓已到達(dá)該預(yù)設(shè)值，則不會(huì)進(jìn)行驗(yàn)證步驟且完成所述存儲(chǔ)單元MC的編程運(yùn)作。

相較于現(xiàn)有的的編程運(yùn)作，由于在第二次編程運(yùn)作時(shí)同時(shí)將被編程的存儲(chǔ)單元的數(shù)目會(huì)減少一半，且在隨后的(第三次、第四次、...)編程運(yùn)作時(shí)同時(shí)將被編程的存儲(chǔ)單元的數(shù)目會(huì)減少更多，因此使用本發(fā)明所揭示的編程方法可大幅減少編程的整體時(shí)間。此外，在本發(fā)明的方法中驗(yàn)證步驟只在所有的存儲(chǔ)單元被分類(lèi)為同一組且同時(shí)被編程后執(zhí)行。因此，在本發(fā)明中整體的編程時(shí)間可以減少且存儲(chǔ)元件的電路可以簡(jiǎn)化。本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已揭示如上，然而本領(lǐng)域的技術(shù)人員仍可能基于本發(fā)明的教示及揭示而作種種不背離本發(fā)明精神的替換及修飾。因此，本發(fā)明的保護(hù)范圍應(yīng)不限于實(shí)施例所揭示的內(nèi)容，而應(yīng)包括各種不背離本發(fā)明的替換及修飾，并為本發(fā)明的權(quán)利要求所涵蓋。
權(quán)利要求
1.一種編程一非易失性半導(dǎo)體存儲(chǔ)元件中的多個(gè)存儲(chǔ)單元的方法，包含以下步驟: 在所述存儲(chǔ)單元中依序執(zhí)行多次除以2的運(yùn)作； 在所述除以2的運(yùn)作完成后從所述存儲(chǔ)單元中產(chǎn)生多個(gè)逐步減少的群組； 在每次除以2的運(yùn)作完成后對(duì)所產(chǎn)生的該逐步減少的群組中的存儲(chǔ)單元進(jìn)行編程； 在執(zhí)行最后一次除以2的運(yùn)作后產(chǎn)生一最終群組； 編程該最終群組中的多個(gè)存儲(chǔ)單元；以及 驗(yàn)證該最終群組中的所述存儲(chǔ)單元是否已均被編程； 其中，該最終群組中的所述存儲(chǔ)單元由該非易失性半導(dǎo)體存儲(chǔ)中的所有存儲(chǔ)單元所組成，且該驗(yàn)證步驟僅在該編程該最終群組中的所述存儲(chǔ)單元的步驟后執(zhí)行。
2.根據(jù)權(quán)利要求1的方法，其中在所述存儲(chǔ)單元中依序執(zhí)行多次除以2的運(yùn)作和在所述除以2的運(yùn)作完成后從所述存儲(chǔ)單元中產(chǎn)生多個(gè)逐步減少的群組的步驟包含: 在m個(gè)存儲(chǔ)單元中執(zhí)行第一次除以2的運(yùn)作以劃分m個(gè)存儲(chǔ)單元為n個(gè)群組，其中每一群組由m/n個(gè)存儲(chǔ)單元所組成；以及 在執(zhí)行第一次除以2的運(yùn)作后，在m個(gè)存儲(chǔ)單元中執(zhí)行第二次除以2的運(yùn)作以劃分m個(gè)存儲(chǔ)單元為n/2個(gè)群組，其中每一群組由2m/n個(gè)存儲(chǔ)單元所組成。
3.根據(jù)權(quán)利要求1的方法，其中該非易失性半導(dǎo)體存儲(chǔ)元件為一NOR型flashEEPR0M。
4.根據(jù)權(quán)利要求1的方法,還包含: 如果在該最終群組 中的所述存儲(chǔ)單元的任一個(gè)編程失敗時(shí)，再次編程該最終群組中的所述存儲(chǔ)單元。
5.根據(jù)權(quán)利要求1的方法，其中該驗(yàn)證步驟是藉由比較每一已編程的存儲(chǔ)單元的臨界電壓和一預(yù)設(shè)電壓值而執(zhí)行。
6.根據(jù)權(quán)利要求1的方法，其中該編程步驟是藉由提高所述存儲(chǔ)單元的臨界電壓而執(zhí)行。
7.根據(jù)權(quán)利要求5的方法，其中所述存儲(chǔ)單元的臨界電壓是藉由施加不同的編程時(shí)間間隔至所述存儲(chǔ)單元而控制。
8.根據(jù)權(quán)利要求5的方法，其中所述存儲(chǔ)單元的臨界電壓是藉由施加不同的電壓至所述存儲(chǔ)單元而控制。
全文摘要
本發(fā)明揭示一種用于非易失性半導(dǎo)體存儲(chǔ)元件的編程方法。其是用于一半導(dǎo)體存儲(chǔ)元件的自我更新方法，包含以下步驟在所述存儲(chǔ)單元中依序執(zhí)行多次除以2的運(yùn)作，在所述除以2的運(yùn)作完成后從所述存儲(chǔ)單元中產(chǎn)生多個(gè)逐步減少的群組，在每次除以2的運(yùn)作完成后對(duì)所產(chǎn)生的該逐步減少的群組中的存儲(chǔ)單元進(jìn)行編程，在執(zhí)行最后一次除以2的運(yùn)作后產(chǎn)生一最終群組，編程該最終群組中的多個(gè)存儲(chǔ)單元，以及驗(yàn)證該最終群組中的所述存儲(chǔ)單元是否已均被編程。
文檔編號(hào)G11C16/10GK103247339SQ20121002990
公開(kāi)日2013年8月14日 申請(qǐng)日期2012年2月10日 優(yōu)先權(quán)日2012年2月10日
發(fā)明者郭忠山, 顧子強(qiáng) 申請(qǐng)人:晶豪科技股份有限公司