專利名稱:一種存儲單元的識別方法及一種靈敏放大器的制作方法
技術(shù)領(lǐng)域:
本申請涉及集成電路技術(shù),特別是涉及一種存儲單元的識別方法及一種靈敏放大器。
背景技術(shù):
在flash等存儲器中,靈敏放大器(Sense Amplifier)是非常重要的電路,因為無論是在存儲器的讀過程中還是在寫過程中都需要讀出存儲器中存儲單元(cell)的數(shù)據(jù),這時就需要用到靈敏放大器。因此,靈敏放大器的主要作用是把通過存儲單元和參考單元的微小電流差檢測出來,從而將存儲單元所存儲的數(shù)據(jù)位的狀態(tài)識別出來,判定存儲單元是處于已擦除狀態(tài)(已擦除單元)還是已編程狀態(tài)(已編程單元)?,F(xiàn)有技術(shù)中,為獲得存儲單元中所存儲的數(shù)據(jù)位的狀態(tài),需要對存儲單元和參考單元施加相同的讀電壓,由于存儲單元和參考單元的電荷狀態(tài)不同,從而導(dǎo)致產(chǎn)生不同的電流。然后,靈敏放大器將所述存儲單元中所存儲數(shù)據(jù)位的狀態(tài)對應(yīng)的電壓與參考單元中所存儲數(shù)據(jù)位的狀態(tài)對應(yīng)的電壓讀取出來,并進行比較,即可獲得存儲單元中所存儲的數(shù)據(jù)位的狀態(tài)。但是,由于存儲單元位線上的負載電容很大,導(dǎo)致存儲單元上的電壓變化緩慢,直接影響了靈敏放大器的讀出速度,讀出速度會變得非常慢,而靈敏放大器的速度在很大程度上也會影響存儲器的讀性能。
發(fā)明內(nèi)容
本申請?zhí)峁┝艘环N存儲單元的識別方法及一種靈敏放大器,以解決靈敏放大器的讀速度慢的問題。為了解決上述問題,本申請公開了一種存儲單元的識別方法,包括:通過對存儲單元和參考單元分別施加不同的讀電壓,增大存儲單元支路和參考單元支路上的電流差;將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生充/放電過程;在所述充/放電過程中讀取存儲單元支路上的電壓,并將所讀取的電壓與閾值進行比較,依據(jù)比較結(jié)果確定所述存儲單元是已擦除狀態(tài)還是已編程狀態(tài)。優(yōu)選地,所述對存儲單元和參考單元分別施加不同的讀電壓,包括:對參考單元施加的讀電壓高于對存儲單元施加的讀電壓。優(yōu)選地,將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生充電過程;在所述充電過程中讀取存儲單元支路上的電壓,并將所讀取的電壓與第一閾值進行比較,如果所讀取的電壓高于所述第一閾值,則所述存儲單元是已編程狀態(tài);否則,所述存儲單元 是已擦除狀態(tài)。優(yōu)選地,在所述充電過程中讀取存儲單元支路上的電壓,包括:在所述充電過程中讀取存儲單元支路上電壓升高的極值電壓。優(yōu)選地,所述對存儲單元和參考單元分別施加不同的讀電壓,包括:對存儲單元施加的讀電壓高于對參考單元施加的讀電壓。優(yōu)選地,將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生放電過程;在所述放電過程中讀取存儲單元支路上的電壓,并將所讀取的電壓與第二閾值進行比較,如果所讀取的電壓低于所述第二閾值,則所述存儲單元是已擦除狀態(tài);否則,所述存儲單元是已編程狀態(tài)。優(yōu)選地,在所述放電過程中讀取存儲單元支路上的電壓,包括:在所述放電過程中讀取存儲單元支路上電壓降低的極值電壓。本申請還提供了一種靈敏放大器,包括:鏡像電路,用于當(dāng)存儲單元和參考單元通過施加不同的讀電壓,增大存儲單元支路和參考單元支路上的電流差時,將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生充/放電過程;Read Logic讀邏輯模塊,用于在所述充/放電過程中讀取存儲單元支路上的電壓,并將所讀取的電壓與閾值進行比較,依據(jù)比較結(jié)果確定所述存儲單元是已擦除狀態(tài)還是已編程狀態(tài)。其中,所述鏡像電路包含PMOS管11和PMOS管21,PMOS管11的柵極與PMOS管21的柵極相連,PMOS管11的漏極連接到參考單元的支路上,PMOS管21的漏極連接到存儲單元的支路上;PM0S管21的漏極和參考單元的支路的連接點,與所述Read Logic讀邏輯模塊的輸入端相連。 優(yōu)選地,如果對參考單元施加的讀電壓高于對存儲單元施加的讀電壓,則所述鏡像電路將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生充電過程;所述Read Logic讀邏輯模塊在所述充電過程中讀取存儲單元支路上的電壓,并將所讀取的電壓與第一閾值進行比較,如果所讀取的電壓高于所述第一閾值,則所述存儲單元是已編程狀態(tài);否則,所述存儲單元是已擦除狀態(tài)。優(yōu)選地,如果對存儲單元施加的讀電壓高于對參考單元施加的讀電壓,則所述鏡像電路將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生放電過程;所述Read Logic讀邏輯模塊在所述放電過程中讀取存儲單元支路上的電壓,并將所讀取的電壓與第二閾值進行比較,如果所讀取的電壓低于所述第二閾值,則所述存儲單元是已擦除狀態(tài);否則,所述存儲單元是已編程狀態(tài)。優(yōu)選地,所述Read Logic讀邏輯模塊包括多路比較電路和選擇器,其中每路比較電路包含串聯(lián)的反相器和開關(guān),存儲單元支路上讀取的電壓輸入到每個反相器的輸入端,反相器的輸出端連接開關(guān);選擇器通過控制開關(guān)選擇其中一路比較電路;每個反相器的閾值不同,每個反相器可將所讀取的電壓與閾值進行比較,依據(jù)比較結(jié)果確定所述存儲單元是已擦除狀態(tài)還是已編程狀態(tài);所述Read Logic讀邏輯模塊還包括控制電壓讀取時間的電路,所述控制電壓讀取時間的電路由兩個首尾互相相連的反相器組成。與現(xiàn)有技術(shù)相比,本申請包括以下優(yōu)點:首先,本申請先通過對存儲單元和參考單元分別施加不同的讀電壓,來增大存儲單元支路和參考單元支路上的電流差,從而使存儲單元支路上的電壓能夠在短時間內(nèi)發(fā)生顯著變化,然后通過讀取變化最顯著時刻的電壓值,并與閾值比較,就可以確定所述存儲單元是已擦除單元還是已編程單元。因此,本申請?zhí)岣吡遂`敏放大器的讀取速度。而且,這種增大電流差的方式也使得存儲單元支路上的電壓變化更加明顯,更容易識別出存儲單元的狀態(tài),因此本申請還提高了靈敏放大器的閾度。其次,本申請?zhí)峁┝藘煞N識別方法:一種方法是對參考單元施加的讀電壓高于對存儲單元施加的讀電壓,如果存儲單元為已編程狀態(tài),則會在較短的時間內(nèi)電壓快速升高,如果電壓高于第一閾值,則可區(qū)分出來;另一種方法是對存儲單元施加的讀電壓高于對參考單元施加的讀電壓,如果存儲單元為已擦除狀態(tài),則會在較短的時間內(nèi)電壓快速降低,如果電壓低于第二閾值,也可區(qū)分出來。當(dāng)然,實施本申請的任一產(chǎn)品不一定需要同時達到以上所述的所有優(yōu)點。
圖1是傳統(tǒng)的電流型靈敏放大器的結(jié)構(gòu)圖;圖2是圖1所示電路中不同類型的存儲單元在相同讀電壓下的電流與參考單元讀電流的關(guān)系圖;圖3是圖1所示電路中不同類型的存儲單元在比較過程中的不同波形圖;圖4是本申請實施例所述一種存儲單元的識別方法流程圖;圖5是本申請實施例所述一種電流型靈敏放大器的結(jié)構(gòu)圖;圖6是圖5所示電路在第一種識別方法中,不同類型的存儲單元在不同讀電壓下的電流與參考單元讀電流的關(guān)系
圖7是圖5所示電路中在第一種識別方法中,不同類型的存儲單元在比較過程中的不同波形圖;圖8是圖5所示電路在第二種識別方法中,不同類型的存儲單元在不同讀電壓下的電流與參考單元讀電流的關(guān)系圖;圖9是圖5所示電路中在第二種識別方法中,不同類型的存儲單元在比較過程中的不同波形圖;圖10是產(chǎn)生圖5所示電路中VWLl和VWL2的電路示意圖;圖11是圖5所示電路中Read Logic模塊的具體示例圖。
具體實施例方式為使本申請的上述目的、特征和優(yōu)點能夠更加明顯易懂,下面結(jié)合附圖和具體實施方式
對本申請作進一步詳細的說明。為了提高靈敏放大器的讀速度,下面首先分析對存儲單元和參考單元施加相同的讀電壓時,靈敏放大器的讀過程,從中找出讀速度慢的原因。參照圖1,是傳統(tǒng)的電流型靈敏放大器的結(jié)構(gòu)圖。圖中,RC是參考單兀(Reference Cell) ,MC 是存儲單兀(Memory Cell)。VML 是分別施加在RC和MC柵極上的相同讀電壓。在RC和MC各自的位線支路上,PM表示PMOS管,NM表示NMOS管。其中,PMlO和PM20是PMOS開關(guān),PMll和PM21是電流鏡;NM12和NM13是鉗位管,匪22和匪23也是鉗位管,鉗位管的作用是把cell漏端電壓鉗制在一定的電壓范圍之內(nèi);匪10、匪11、匪20、匪21分別是左右兩支路上的邏輯開關(guān),在靈敏放大器工作時,被比較的兩個支路開關(guān)都是打開狀態(tài)。PM24是開關(guān)管,PM24的漏端與一反相器的輸入端相連,反相器的輸出端與一鎖存器相連。所述反相器和鎖存器組成簡單的數(shù)據(jù)讀取通路,用于讀出A點的電壓。nREFEN信號是RC支路的使能信號,nSAEN是MC支路的使能信號,SAEN是nSAEN的反相。SAEN為低時,PM24所在的支路不工作,A點由導(dǎo)通的PM24拉到高電平。RDEN是鎖存器的使能信號,SARD是比較結(jié)果的邏輯信號。采用同樣的讀電壓VML去讀參考單元RC和存儲單元MC,從而在RC和MC的漏端產(chǎn)生各自的電流,如圖2所示,橫坐標(biāo)VGS表示電壓值,縱坐標(biāo)IDS表示電流值。在相同的讀電壓下,存儲單元MC是已編程單元(Programmed Cell)的電流小于參考單元(ReferenceCell)的電流,存儲單元MC是已擦除單元(Erased Cell)的電流大于參考單元(ReferenceCell)的電流。RC的電流通過PMlI和PM21組成的電流鏡鏡像到MC電流通路,從而和MC電流在NMOS管匪22的漏端A進行比較。如果MC是已編程單元(Programmed Cell),A點電壓會被充電到較高的電平;相反,如果MC是已擦除單元(Erased Cell),則A點電壓會放電到較低的電平。參考圖3所示,是不同類型的存儲單元在比較過程中的不同波形圖。如果A點電壓被充電到較高的電平,A點的波形呈上升趨勢,則MC是已編程單元(Programmed Cell);如果A點電壓放電到較低的電平,A點的波形呈下降趨勢,則MC是已擦除單元(Erased Cell)。由此即可識別出MC的類型。如果位線(Bit Line)上的負載電容很大,那么A點充電和放電的時間不會太小,相應(yīng)地A點電壓的讀出時間也不會太短,因此直接影響了靈敏放大器的讀出速度。更進一步地,從圖2也可以看出,在高靈敏度操作時,由于不同類型的MC與RC的電流差都非常小,造成讀出速度會變得非 常慢。針對以上分析,本申請?zhí)岢鲆环N改進方法,先通過對存儲單元和參考單元分別施加不同的讀電壓,來增大存儲單元支路和參考單元支路上的電流差,從而使存儲單元支路上的電壓能夠在短時間內(nèi)發(fā)生顯著變化,然后通過讀取變化最顯著時刻的電壓值,并與閾值比較,就可以確定所述存儲單元是已擦除單元還是已編程單元。下面通過實施例對本申請進行詳細說明。參照圖4所示,是本申請實施例所述一種存儲單元的識別方法流程圖。針對圖1所示的靈敏放大器,所述識別方法通過以下步驟就可以識別出存儲單元的類型,具體如下:步驟401,通過對存儲單元和參考單元分別施加不同的讀電壓,增大存儲單元支路和參考單兀支路上的電流差;在對存儲單元和參考單元施加相同讀電壓的情況下,存儲單元和參考單元的電荷狀態(tài)不同,會產(chǎn)生不同的電流?;诖耍绻┘拥淖x電壓不同,就會增大這種電流差,使得不同類型的存儲單元的波形變化更明顯,從而更容易區(qū)分出存儲單元的類型。步驟402,將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生充/放電過程;
以圖1為例,PMll和PM21是電流鏡,可以把參考單元RC支路上的電流鏡像到存儲單元MC的支路上,從而在存儲單元MC支路上的匪22的漏端A產(chǎn)生充/放電過程。依據(jù)存儲單元的類型不同,或者是充電過程,或者是放電過程。
步驟403,在所述充/放電過程中讀取存儲單元支路上的電壓,并將所讀取的電壓與閾值進行比較,依據(jù)比較結(jié)果確定所述存儲單元是已擦除狀態(tài)還是已編程狀態(tài)。
以圖1為例,讀取A點的電壓,如果A點電壓會被充電到較高的電平,并且高于閾值,則MC是已編程單元(Programmed Cell);相反,如果A點電壓會放電到較低的電平,并且低于閾值,則MC是已擦除單元(ErasedCell)。在增大電流差的情況下,A點電壓升高或降低的幅度會更大,因此通過閾值可以區(qū)分出存儲單元的類型。
基于圖4所述的存儲單元識別方法,為了在短時間內(nèi)更精準(zhǔn)地讀出存儲單元的狀態(tài),本申請還提供了圖5所示的靈敏放大器。
參照圖5所示,是本申請實施例所示的電流型靈敏放大器的結(jié)構(gòu)圖。
圖中,RC是參考單兀(Reference Cell) ,MC 是存儲單兀(Memory Cell)。VMLl 是施加在RC柵極上的讀電壓,VML2是施加在MC柵極上的讀電壓,VMLl與VML2大小不等。在RC和MC各自的字線支路上,PM表示PMOS管,匪表示NMOS管。
其中,PMlO和PM20是PMOS開關(guān),PMll和PM21是電流鏡,組成鏡像電路;NM12和匪13是鉗位管,匪22和匪23也是鉗位管,鉗位管的作用是把cell漏端電壓鉗制在一定的電壓范圍之內(nèi);匪10、匪11、匪20、匪21分別是左右兩支路上的邏輯開關(guān),在靈敏放大器工作時,被比較的兩個支路開關(guān)都是打開狀態(tài)。
PM24是開關(guān)管,PM24的漏端與一 Read Logic模塊(即讀邏輯模塊)相連。ReadLogic產(chǎn)生一個短時間的讀脈沖,在有限時間內(nèi)去讀數(shù)據(jù)。
nREFEN信號是RC支路的使能信號,nSAEN是MC支路的使能信號,SAEN是nSAEN的反相。SAEN為低時,PM24所在的支路不工作,A點由導(dǎo)通的PM24拉到高電平。RDEN是Read Logic的使能信號,SARD是比較結(jié)果的邏輯信號。
具體的,所述靈敏放大器中各元器件的連接關(guān)系如下:
在參考單元RC所在的左側(cè)支路中,RC的柵極施加讀電壓VMLl,RC的源極接地,RC的漏極連接開關(guān)匪11的源極,匪11的漏極連接開關(guān)匪10的源極,匪11和匪10的柵極連接電源。匪10的漏極連接到RC的位線(Bit Line)上。在靈敏放大器工作時,所述開關(guān)匪11和匪10處于打開狀態(tài)。
開關(guān)PMlO的源極連接電源,PMlO的漏極連接電流鏡PMll的源極,PMlO的柵極連接一個反相器的輸入端,反相器的輸出端連接鉗位管匪13的漏極,匪13的源極接地,匪13的柵極連接鉗位管匪12的源極。電流鏡PMll的漏極連接鉗位管匪12的漏極,PMll的柵極連接電流鏡PM21的柵極,同時PMll的柵極與漏極相連。鉗位管匪12的柵極連接反相器的輸出端。
存儲單元MC所在的右側(cè)支路的連接關(guān)系與RC支路類似,MC的柵極施加讀電壓VML2,MC的源極接地,MC的漏極連接開關(guān)匪21的源極,匪21的漏極連接開關(guān)匪20的源極,匪21和匪20的柵極分別連接YA通路和YB通路。匪20的漏極連接到MC的位線(Bit Line)上。在靈敏放大器工作時, 所述開關(guān)匪21和匪20處于打開狀態(tài)。
開關(guān)PM20的源極 連接電源,PM20的漏極連接電流鏡PM21的源極,PM20的柵極連接另一個反相器的輸入端,反相器的輸出端連接鉗位管匪23的漏極,匪23的源極接地,匪23的柵極連接鉗位管匪22的源極。電流鏡PM21的漏極連接鉗位管匪22的漏極,PM21的柵極連接電流鏡PMll的柵極。鉗位管匪22的柵極連接反相器的輸出端。
開關(guān)PM24的源極接電源,PM24的漏極接入Read Logic模塊,PM24的漏極同時連接匪22漏端A。PM24的柵極接入使能信號SAEN。
圖5所示的靈敏放大器主要具有以下兩個特點:
第一,對參考單元RC和存儲單元MC采用了不同的柵極讀電壓VWLl和VWL2,從而增大了兩支路的電流差。其中,產(chǎn)生不同的柵極讀電壓的方法有很多,本實施例在此僅列舉其中一種方法,對其他方法不再進行詳細說明,本申請的保護范圍不應(yīng)限定為圖10。
具體如圖10所示:
圖10中的pump是電荷泵,用來產(chǎn)生電壓。CLK信號為電荷泵提供時鐘信號,VIN信號為電荷泵提供電源,DISPUMP信號為電荷泵提供使能信號。電荷泵在VIN、CLK和DISPUMP信號的共同作用下,產(chǎn)生一個高電壓,并通過分壓電阻串產(chǎn)生出不同的電壓VWLl和VWL2。其中,分壓電阻串的詳細電路結(jié)構(gòu)可根據(jù)實際需要來設(shè)計,本實施例在此不詳述。
圖10中comparator是一比較器,VREF信號是參考電壓,comparator通過將pump產(chǎn)生的電壓與所述參考電壓比較,來控制pump的穩(wěn)定性,如果pump產(chǎn)生的電壓過高,就停止pump,從而使VWLl和VWL2保持為一個穩(wěn)定的電壓值。
第二,用Read Logic模塊代替圖1中由反相器和鎖存器組成的簡單的數(shù)據(jù)通路。Read Logic模塊的作用是在某一個特定時刻將A點信號轉(zhuǎn)變?yōu)檫壿嬓盘栞敵觥T谶@個特定時刻,存儲單元的狀態(tài)在給定精度內(nèi)被讀出。
下面給出一種具體的Read Logic模塊的示例結(jié)構(gòu),如圖11所示,但是Read Logic模塊還可以采用其他的電路結(jié)構(gòu)來實現(xiàn),本申請的保護范圍不應(yīng)限定為圖11。
圖11中,SAIN信號是A點輸出電壓。invl,inv2和inv3是閾值不同的反相器,反相器的輸入端輸入A點電壓,輸出端連接開關(guān),每個反相器可按照上述步驟403將A點電壓和預(yù)設(shè)的閾值進行比較。根據(jù)電路實際要求,選擇器通過a0和al信號選擇采用哪一路由反相器和開關(guān)組成的比較電路。所述Read Logic模塊還包括控制電壓讀取時間的電路,所述控制電壓讀取時間的電路由兩個首尾互相相連的反相器組成。圖11中,RDEN信號控制讀取時間,將比較結(jié)果鎖存。
基于圖5所示的靈敏放大器以及圖4所示的存儲單元識別方法,本申請實施例提供了兩種具體的識別方法,如下:
1、對參 考單元RC施加的讀電壓高于對存儲單元MC施加的讀電壓:
所述第一種識別方法是通過分辨出已編程單元(programmed cell),來達到區(qū)分兩種cell的目的。
在這種情況下,識別方法如下:
將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生充電過程;
在所述充電過程中讀取存儲單元支路上的(A點)電壓,并將所讀取的電壓與第一閾值進行比較,如果所讀取的電壓高于所述第一閾值,則所述存儲單元是已編程狀態(tài);否則,所述存儲單元是已擦除狀態(tài)。
其中,在所述充電過程中讀取存儲單元支路上電壓升高的極值電壓。
具體解釋可參照圖6和圖7。
參照圖6所示,是圖5所示電路在第一種識別方法中,不同類型的存儲單元在不同讀電壓下的電流與參考單元讀電流的關(guān)系圖。
參考單元的字線電壓是VWLl,存儲單元的字線電壓是VWL2,如圖6所示,VffLl大于VWL2。此時,參考單元在VWLl下的電流表示為12,而存儲單元在VWL2下的電流表示為Il (已擦除單元erased cell)或13 (已編程單元programmed cell)。與圖2相比,在不同的讀電壓下,已編程單元與參考單元的電流差(ΛΙ increased)大大增加。
當(dāng)存儲單元為已編程單元(programmed cell)時,右側(cè)支路的電流會小于左側(cè)支路的電流,由于VWLl大于VWL2,所以較小的讀電壓會增大這個電流差。將左側(cè)支路較大的電流鏡像到右側(cè)支路上,由于電流鏡的存在,A點電壓會上升(充電過程),使PM21進入線性區(qū),從而使PM21的電流小于PMll的電流。所以,當(dāng)A點在某時刻上升到一定電壓(所述第一閾值)時,可以判定該存儲單元為programmed cell ;剩下的存儲單元都是erasedcell。
從圖7可以看到programmed cell和erased cell在比較過程中的不同波形。Erased cell的A點電平始終處于較低狀態(tài),而programmed cell會有一個上升過程。ReadLogic模塊以上升過程中的某點為采集點(這一點要大于erased cell當(dāng)時的電壓),在那一點將A點信號轉(zhuǎn)變?yōu)?邏輯信號,就區(qū)分出了 programmed cell和erased cell。如果是programmed cell,則A點上升過程中的采集點電壓高于第一閾值,則邏輯信號表示為I ;否貝U,如果是erased cell,邏輯信號為O。其中,所述采集點的電壓可作為上述電壓升高的極值電壓。
綜上所述,已編程單元與參考單元的讀電流差值大大增加,從而改善了圖5中A點的充電速度,這樣,在有限時間內(nèi),A點被很快充電到較高的電平,如圖7所示(可對比圖3)。如果存儲單元是已擦除單元,A點會在原本就較低的電平下慢慢到達穩(wěn)態(tài)值。因為已擦除單元和參考單元的電流差很小,所以到達穩(wěn)態(tài)值的過程很緩慢,在一個有限而快速的閱讀時間內(nèi)足以將已編程單元和已擦除單元區(qū)分開來。
2、對存儲單元MC施加的讀電壓高于對參考單元RC施加的讀電壓:
所述第二種識別方法是通過分辨出已擦除單元(erased cell),來達到區(qū)分兩種cell的目的。
在這種情況下,識別方法如下:
將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生放電過程;
在所述放電過程中讀取存儲單元支路上的(A點)電壓,并將所讀取的電壓與第二閾值進行比較,如果所讀取的電壓低于所述第二閾值,則所述存儲單元是已擦除狀態(tài);否則,所述存儲單元是已編程狀態(tài)。
其中,在所述放電過程中讀取存儲單元支路上電壓降低的極值電壓。
而且,上述第一種識別方法中的第一閾值與第二種識別方法中的第二閾值為不同取值。
具體解釋可參照圖8和圖9。
參照圖8所示,是圖5所示電路在第二種識別方法中,不同類型的存儲單元在不同讀電壓下的電流與參考單元讀電流的關(guān)系圖。
參考單元采用較低的讀電壓VWL1,存儲單元采用較高的讀電壓VWL2。這樣,已擦除單元和參考單元之間的讀電流差增大,A點的放電速度加快。在這種情況下,需要將位線(Bit Line)預(yù)充電到一個較高的電平。
當(dāng)存儲單元是已擦除單元(erased cell)時,在同樣的漏端電壓下,存儲單元(右側(cè)支路)流過的電流要大于參考單元(左側(cè)支路)流過的電流。在存儲單元上施加更大的讀電壓會增大這一電流差。將左側(cè)支路較小的電流鏡像到右側(cè)支路上,由于電流鏡的存在,左右兩支路中的電流是相等的,從而將存儲單元的匪22漏端電壓下壓,表現(xiàn)為A點向下放電。
從圖9可以看到programmed cell和erased cell在比較過程中的不同波形。A點初始值就位于一個較低的電平,無法體現(xiàn)erased cell迅速放電的優(yōu)越性,所以需要將A點預(yù)充到一個高電平,當(dāng)其在某時刻降到一個較低的電平時,Read Logic模塊將該點電壓值讀取出來,就能判定出erased cell。剩下的存儲單元都是programmed cell。如果是erased cell,則A點下降過程中的采集點電壓低于第二閾值,則邏輯信號表示為I ;否則,如果是programmedcell,邏輯信號為O。其中,該點的電壓可作為上述電壓降低的極值電壓。
綜上所述,已擦除單元與參考單元的讀電流差值大大增加,從而改善了圖5中A點的放電速度,這樣,在有限時間內(nèi),A點被很快放電到較低的電平,如圖9所示(可對比圖3)。如果存儲單元是已編程單元,A點會在原本就較低的電平下慢慢到達穩(wěn)態(tài)值。因為已編程單元和參考單元的電流差很小,所以到達穩(wěn)態(tài)值的過程很緩慢,在一個有限而快速的閱讀時間內(nèi)足以將已編程單元和已擦除單元區(qū)分開來。
基于以上內(nèi)容,由上可知,本申請實施例通過改變存儲單元的柵極電壓增加了存儲單元和參考單元的電勢差,從而增大了電流,提高了靈敏放大器的讀出速度。同時,通過改變存儲單元的柵極電壓還增加了存儲單元和參考單元比較的裕量,從而提高了靈敏放大器的比較精度。
本說明書中的各個實施例均采用遞進的方式描述,每個實施例重點說明的都是與其他實施例的不同之處,各個實施例之間相同相似的部分互相參見即可。
以上對本申請所提供的一種存儲單元的識別方法及一種靈敏放大器,進行了詳細介紹,本文中應(yīng)用了具體個例對本申 請的原理及實施方式進行了闡述,以上實施例的說明只是用于幫助理解本申請的方法及其核心思想;同時,對于本領(lǐng)域的一般技術(shù)人員,依據(jù)本申請的思想,在具體實施方式
及應(yīng)用范圍上均會有改變之處,綜上所述,本說明書內(nèi)容不應(yīng)理解為對本申請的限制。
權(quán)利要求
1.一種存儲單元的識別方法,其特征在于,包括: 通過對存儲單元和參考單元分別施加不同的讀電壓,增大存儲單元支路和參考單元支路上的電流差; 將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生充/放電過程; 在所述充/放電過程中讀取存儲單元支路上的電壓,并將所讀取的電壓與閾值進行比較,依據(jù)比較結(jié)果確定所述存儲單元是已擦除狀態(tài)還是已編程狀態(tài)。
2.根據(jù)權(quán)利要求1所述的方法,其特征在于,所述對存儲單元和參考單元分別施加不同的讀電壓,包括: 對參考單元施加的讀電壓高于對存儲單元施加的讀電壓。
3.根據(jù)權(quán)利要求2所述的方法,其特征在于: 將所述參考單元 支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生充電過程; 在所述充電過程中讀取存儲單元支路上的電壓,并將所讀取的電壓與第一閾值進行比較,如果所讀取的電壓高于所述第一閾值,則所述存儲單元是已編程狀態(tài);否則,所述存儲單元是已擦除狀態(tài)。
4.根據(jù)權(quán)利要求3所述的方法,其特征在于,在所述充電過程中讀取存儲單元支路上的電壓,包括: 在所述充電過程中讀取存儲單元支路上電壓升高的極值電壓。
5.根據(jù)權(quán)利要求1所述的方法,其特征在于,所述對存儲單元和參考單元分別施加不同的讀電壓,包括: 對存儲單元施加的讀電壓高于對參考單元施加的讀電壓。
6.根據(jù)權(quán)利要求5所述的方法,其特征在于: 將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生放電過程; 在所述放電過程中讀取存儲單元支路上的電壓,并將所讀取的電壓與第二閾值進行比較,如果所讀取的電壓低于所述第二閾值,則所述存儲單元是已擦除狀態(tài);否則,所述存儲單元是已編程狀態(tài)。
7.根據(jù)權(quán)利要求1所述的方法,其特征在于,在所述放電過程中讀取存儲單元支路上的電壓,包括: 在所述放電過程中讀取存儲單元支路上電壓降低的極值電壓。
8.一種靈敏放大器,其特征在于,包括: 鏡像電路,用于當(dāng)存儲單元和參考單元通過施加不同的讀電壓,增大存儲單元支路和參考單元支路上的電流差時,將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生充/放電過程; Read Logic讀邏輯模塊,用于在所述充/放電過程中讀取存儲單元支路上的電壓,并將所讀取的電壓與閾值進行比較,依據(jù)比較結(jié)果確定所述存儲單元是已擦除狀態(tài)還是已編程狀態(tài)。
9.根據(jù)權(quán)利要求8所述的靈敏放大器,其特征在于:所述鏡像電路包含PMOS管11和PMOS管21,PMOS管11的柵極與PMOS管21的柵極相連,PMOS管11的漏極連接到參考單元的支路上,PMOS管21的漏極連接到存儲單元的支路上; PMOS管21的漏極和參考單元的支路的連接點,與所述Read Logic讀邏輯模塊的輸入端相連。
10.根據(jù)權(quán)利要求8所述的靈敏放大器,其特征在于: 如果對參考單元施加的讀電壓高于對存儲單元施加的讀電壓,則 所述鏡像電路將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生充電過程; 所述Read Logic讀邏輯模塊在所述充電過程中讀取存儲單元支路上的電壓,并將所讀取的電壓與第一閾值進行比較,如果所讀取的電壓高于所述第一閾值,則所述存儲單元是已編程狀態(tài);否則,所述存儲單元是已擦除狀態(tài)。
11.根據(jù)權(quán)利要求8所述的靈敏放大器,其特征在于: 如果對存儲單元施加的讀電壓高于對參考單元施加的讀電壓,則 所述鏡像電路將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生放電過程; 所述Read Logic讀邏輯模塊在所述放電過程中讀取存儲單元支路上的電壓,并將所讀取的電壓與第二閾值進行比較,如果所讀取的電壓低于所述第二閾值,則所述存儲單元是已擦除狀態(tài);否則,所述存儲單元是已編程狀態(tài)。
12.根據(jù)權(quán)利要求10或11所述的靈敏放大器,其特征在于: 所述Read Logic讀邏輯模塊包括多路比較電路和選擇器,其中每路比較電路包含串聯(lián)的反相器和開關(guān),存儲單元支路上讀取的電壓輸入到每個反相器的輸入端,反相器的輸出端連接開關(guān);選擇器通過控制開關(guān)選擇其中一路比較電路;每個反相器的閾值不同,每個反相器可將所讀取的電壓與閾值進行比較,依據(jù)比較結(jié)果確定所述存儲單元是已擦除狀態(tài)還是已編程狀態(tài); 所述Read Logic讀邏輯模塊還包括控制電壓讀取時間的電路,所述控制電壓讀取時間的電路由兩個 首尾互相相連的反相器組成。
全文摘要
本申請?zhí)峁┝艘环N存儲單元的識別方法及一種靈敏放大器,以解決靈敏放大器的讀速度慢的問題。所述方法包括通過對存儲單元和參考單元分別施加不同的讀電壓,增大存儲單元支路和參考單元支路上的電流差;將所述參考單元支路上的電流鏡像到存儲單元的支路上,存儲單元的支路上產(chǎn)生充/放電過程;在所述充/放電過程中讀取存儲單元支路上的電壓,并將所讀取的電壓與閾值進行比較,依據(jù)比較結(jié)果確定所述存儲單元是已擦除狀態(tài)還是已編程狀態(tài)。本申請?zhí)岣吡遂`敏放大器的讀取速度。而且,這種增大電流差的方式也使得存儲單元支路上的電壓變化更加明顯,更容易識別出存儲單元的狀態(tài),因此本申請還提高了靈敏放大器的閾度。
文檔編號G11C7/22GK103247328SQ20121002885
公開日2013年8月14日 申請日期2012年2月9日 優(yōu)先權(quán)日2012年2月9日
發(fā)明者程瑩 申請人:北京兆易創(chuàng)新科技股份有限公司