專利名稱：一種讀靈敏放大器比較電路的制作方法
技術領域：
本發(fā)明涉及電路領域，尤其涉及一種讀靈敏放大器比較電路。
背景技術：
在存儲器memory中，數據以I和0兩種形式存儲,分別對應擦除單元Erase cell和編程單元Program cell這兩種基本的存儲器單元。在讀取存儲器數據時，為了判斷出某個存儲器單元是Erase cell或Program cell,就需要將存儲器單元與一個參考單元進行比較，這就需要用到讀放大器sense amplifier比較電路。傳統的sense amplifier結構如圖1所示，包括:左右兩部分電路及一個比較器；該比較器包括兩個輸入端，一個輸出端。左半部分電路中，浮柵型MOS存儲器件McelI代表一個被行譯碼電路和列譯碼電路選中的存儲器單元，其源極接地，控制柵極接行譯碼電路，讀取電壓WL通過行譯碼電路加在該存儲器單元Mcell的控制柵極上，產生電流Icell ;該存儲器單元Mcell的漏極通過列譯碼電路連接到N型MOS管麗I的源極，以及N型MOS管麗3的柵極；該存儲器單元Mcell的漏極電壓為BL。所述列譯碼電路與N型MOS管麗1、麗3的連接點的電壓為sensebl ;該連接點還連接在所述存儲器單元的漏端電容CBL的一端，該漏端電容CBL的另一端接地。所述N型MOS管麗I是一個鉗位管，其目的是將電壓sensebl鉗位在0.8V 1.2V之間，以避免存儲器單元的drain stress (漏極應力)效應。鉗位管MNl的漏極與作為負載管的P型MOS管MPl的漏極和柵極相連，柵極與所述N型MOS管麗3的漏極相連。所述N型MOS管麗3是一個反饋管，其源極接地，漏極還與P型MOS管MP3的漏極相連，用于產生所述鉗位管麗I所需的偏置電壓Vfb。所述P型MOS管MP3的柵極連接偏置電壓Vbias，源極連接電壓源VDD，用于為所述反饋管麗3提供偏置電壓。所述負載管MPl的源極連接電壓源Vdd ;所述電流Icell通過所述列譯碼電路，以及鉗位管MN1，最終施加在一二極管連接形式的負載管MPl上，從而在該負載管MPl的柵極和漏極上產生電壓sain，作為所述比較器的一個輸入；顯然不同的存儲器單元產生不同的電流Icell,從而產生不同的比較電壓sain。右半部分電路中，浮柵型MOS存儲器件Mref代表參考單元，用于提供一個可供比較的基準，行參考電壓Rowref施加在該參考單元Mref的控制柵極上,產生一個參考電流Iref。該參考單元Mref的源極接地，漏極連接到N型MOS管Mcol的源極，漏極電壓為RBL。所述N型MOS管Mcol為列譯碼管,列參考電壓Colref施加在該列譯碼管Mcol的柵極上；該列譯碼管Mcol的漏極連接到N型MOS管麗2的源極，以及N型MOS管MN4的柵極，該連接點的電壓為rsensebl。所述N型MOS管麗2是一個鉗位管，其目的是將電壓rsensebl鉗位在0.8V 1.2V之間，以避免drain stress (漏極應力)效應。鉗位管麗2的漏極與作為負載管的P型MOS管MP2的漏極和柵極相連，柵極與所述N型MOS管MN4的漏極相連。所述N型MOS管MN4是一個反饋管，其源極接地，漏極還與P型MOS管MP4的漏極相連，用于產生所述鉗位管麗2所需的偏置電壓Vrfb。所述P型MOS管MP4的柵極連接偏置電壓Vrefbias，源極連接電壓源VDD，用于為所述反饋管MN4提供偏置電壓。所述負載管MP2的源極連接電壓源Vdd ;所述電流Iref通過所述列譯碼管Mcol，以及鉗位管MN2，最終施加在一二極管連接形式的負載管MP2上，從而在該負載管MPl的柵極和漏極上產生電壓sainref，作為所述比較器的另一個輸入。最終,所述比較器比較電壓sain和電壓sainref,產生或0或I的輸出信號SAout,從而完成了對存儲器單元的數據讀取。上面的傳統結構中，負載管MPl與MP2作為負載用于產生電壓，其源漏會消耗掉較大的電壓裕度，以保證比較電路具備足夠的精度和速度，這就限制了其在低電源電壓情況下的應用。隨著技術的進步，所使用的電源電壓逐步降低，目前已降至1.8V乃至1.5V以下，這種情況下，上述傳統結構的sense amplifier比較電路就不再適用。

發(fā)明內容
本發(fā)明要解決的技術問題是提供一種可以應用在低電源電壓情況下的讀靈敏放大器比較電路。為了解決上述問題，本發(fā)明提供了一種讀靈敏放大器比較電路，包括:比較器；存儲器單元電路、鉗位電路、第一、第二鉗位電路、第一、第二電流轉換電壓電路；第一電流源產生電路，輸出端連接所述第一鉗位電路及存儲器單元電路；第二電流源產生電路，輸出端連接所述第二鉗位電路及參考單元電路；所述第一電流轉換電壓電路連接在地和第一鉗位電路之間，所述第二電流轉換電壓電路連接在地和第二鉗位電路之間；所述比較器的一個輸入端連接所述第一電流轉換電壓電路和所述第一鉗位電路之間的連接點，另一個輸入端連接所述第二電流轉換電壓電路和所述第二鉗位電路的連接點。進一步地，所述第一鉗位電路包括:第一鉗位管、用于為所述第一鉗位管提供偏置電壓的第一偏置電路；所述第一鉗位管為一 P型MOS管，該P型MOS管的柵極連接所述第一偏置電路，源極連接所述第一電流源產生電路的輸出端，漏極連接所述第一電流轉換電壓電路。進一步地，所述第一偏置電路包括:一個P型MOS管和一個N型MOS管，該P型MOS管和N型MOS管的共漏點連接所述第一鉗位管的柵極；所述P型MOS管的源極接高電平，柵極連接第一偏置電壓；所述N型MOS管的源極接地，柵極連接所述第一鉗位管的源極。進一步地，所述第一電流轉換電壓電路為連接在所述第一鉗位管漏極和地之間的
第一負載。進一步地，所述第一負載包括一個二極管連接形式的N型MOS管；該第一負載中的N型MOS管的源極接地，漏極和柵極與所述第一鉗位管的漏極相連。進一步地，所述第二鉗位電路包括:第二鉗位管、用于為所述第二鉗位管提供偏置電壓的第二偏置電路；所述第二鉗位管為一 P型MOS管，該P型MOS管的柵極連接所述第二偏置電路，源極連接所述第二電流源產生電路的輸出端，漏極連接所述第二電流轉換電壓電路。進一步地，所述第二偏置電路包括:一個P型MOS管和一個N型MOS管，該P型MOS管和N型MOS管的共漏點連接所述第二鉗位管的柵極；所述P型MOS管的源極接高電平，柵極連接第二偏置電壓；所述N型MOS管的源極接地，柵極連接所述第二鉗位管的源極。進一步地，所述第二電流轉換電壓電路為連接在所述第二鉗位管漏極和地之間的
第二負載。進一步地，所述第二負載包括一個二極管連接形式的N型MOS管；該第二負載中的N型MOS管的源極接地，漏極和柵極與所述第二鉗位管的漏極相連。進一步地，所述第一鉗位電路用于將所述第一電流源產生電路的輸出端的電壓鉗位在0.8V 1.2V之間；所述第二鉗位電路用于將所述第二電流源產生電路的輸出端的電壓鉗位在0.8V 1.2V之間。進一步地，所述存儲器單元電路包括:行譯碼電路、列譯碼電路、連接在列譯碼電路和地之間的電容；存儲器單元，為一浮柵型MOS存儲器件，控制柵極連接所述行譯碼電路，源極接地，漏極通過所述列譯碼電路連接所述第一鉗位電路、第一電流源產生電路及所述電容；所述參考單元電路包括:參考單元，為一浮柵型MOS存儲器件，源極接地，控制柵極連接行參考電壓；列譯碼管，為一 N型MOS管，源極與所述參考單元的漏極相連，柵極連接列參考電壓，漏極連接所述第二鉗位電路及第二電流源產生電路。進一步地，所述第一、第二電流源產生電路各包括:一個P型MOS管，柵極連接第三偏置電壓，源極連接電壓源，漏極作為輸出端。本發(fā)明將原本堆疊在存儲單元上方的負載管和鉗位管折疊了下來，從而消除了傳統結構中負載管兩端消耗電壓裕度所帶來的不利影響，實現了在低電源電壓下的應用。


圖1為傳統的讀靈敏放大器比較電路的結構示意圖；圖2為實施例一的讀靈敏放大器比較電路的結構示意圖；圖3為實施例一的例子中讀靈敏放大器比較電路的結構示意圖。
具體實施例方式下面將結合附圖及實施例對本發(fā)明的技術方案進行更詳細的說明。需要說明的是，如果不沖突，本發(fā)明實施例以及實施例中的各個特征可以相互結合，均在本發(fā)明的保護范圍之內。
實施例一，一種讀靈敏放大器比較電路，如圖2所示，包括:比較器、存儲器單元電路、參考單元電路、第一、第二鉗位電路；第一電流源產生電路，輸出端連接所述第一鉗位電路及存儲器單元電路；第二電流源產生電路，輸出端連接所述第二鉗位電路及參考單元電路；第一電流轉換電壓電路，連接在地和第一鉗位電路之間；第二電流轉換電壓電路，連接在地和第二鉗位電路之間；所述比較器的一個輸入端連接所述第一電流轉換電壓電路和所述第一鉗位電路之間的連接點，另一個輸入端連接所述第二電流轉換電壓電路和所述第二鉗位電路的連接點。本實施例中，所述第一鉗位電路可以但不限于用于將所述第一電流源產生電路輸出端的電壓鉗位在0.8V 1.2V之間；所述第二鉗位電路可以但不限于用于將所述第二電流源產生電路輸出端的電壓鉗位在0.8V 1.2V之間。本實施例中，所述存儲器單元電路可以但不限于包括:行譯碼電路、列譯碼電路、連接在列譯碼電路和地之間的電容；存儲器單元，為一浮柵型MOS存儲器件，控制柵極連接所述行譯碼電路，源極接地，漏極通過所述列譯碼電路連接所述第一鉗位電路、第一電流源產生電路及所述電容。本實施例中，所述存儲器單元、行譯碼電路、列譯碼電路及電容的選取及其連接關系可參考現有的讀靈敏放大器比較電路；如果讀靈敏放大器比較電路中的存儲器單元電路有其它形式，也同樣適用于本實施例。本實施例中，所述參考單元電路可以但不限于包括:參考單元，為一浮柵型MOS存儲器件，源極接地，控制柵極連接行參考電壓；列譯碼管，為一 N型MOS管，源極與所述參考單元的漏極相連，柵極連接列參考電壓，漏極連接所述第二鉗位電路及第二電流源產生電路。本實施例中，所述參考單元的選取、參考電壓的取值可參考現有的讀靈敏放大器比較電路；如果讀靈敏放大器比較電路中的參考單元電路有其它形式，也同樣適用于本實施例。本實施例中，所述第一鉗位電路可以但不限于包括:第一鉗位管、用于為所述第一鉗位管提供偏置電壓的第一偏置電路。本實施例中，所述第一鉗位管可以但不限于為一 P型MOS管，該P型MOS管的柵極連接所述第一偏置電路，源極連接所述第一電流源產生電路的輸出端，漏極連接所述第一電流轉換電壓電路。本實施例中，所述第二鉗位電路可以但不限于包括:第二鉗位管、用于為所述第二鉗位管提供偏置電壓的第二偏置電路。本實施例中，所述第二鉗位管可以但不限于為一 P型MOS管，該P型MOS管的柵極連接所述第二偏置電路，源極連接所述第二電流源產生電路的輸出端，漏極連接所述第二電流轉換電壓電路。本實施例中，所述第一 /第二鉗位電路也可以采用其它的鉗位元件實現，比如鉗位二極管等，或采用其它具有鉗位功能的電路實現。本實施例中，所述第一電流轉換電壓電路可以但不限于為連接在所述第一鉗位管漏極和地之間的第一負載；所述第二電流轉換電壓電路可以但不限于為連接在所述第二鉗位管漏極和地之間的第二負載。實際應用時，也可以是其它能將電流轉換為電壓的元件或電路。本實施例中，所述第一負載可以但不限于包括一個二極管連接形式的N型MOS管，該第一負載中的N型MOS管的源極接地，漏極和柵極與所述第一鉗位管的漏極相連。本實施例中，所述第二負載可以但不限于包括一個二極管連接形式的N型MOS管，該第二負載中的N型MOS管的源極接地，漏極和柵極與所述第二鉗位管的漏極相連。實際應用時，所述第一、第二負載也可以是電阻等其它可作為負載使用的元件或電路。本實施例中，所述第一偏置電路具體可以包括:一個P型MOS管和一個N型MOS管，該P型MOS管和N型MOS管的共漏點連接所述第一鉗位管的柵極；所述P型MOS管的源極接高電平，柵極連接第一偏置電壓；所述N型MOS管的源極接地，柵極連接所述第一鉗位管的源極。本實施例中，所述第二偏置電路具體可以包括:一個P型MOS管和一個N型MOS管，該P型MOS管和N型MOS管的共漏點連接所述第二鉗位管的柵極；所述P型MOS管的源極接高電平，柵極連接第二偏置電壓；所述N型MOS管的源極接地，柵極連接所述第二鉗位管的源極。其中，第一、第二偏置電路中的第一、第二偏置電壓可以相同或不同。實際應用時第一、第二偏置電路也可以采用其它實施方式，比如采用連接在電壓源和地之間的負載來為所述第一、第二鉗位管提供所述偏置電壓。本實施例中，所述鉗位電路、電流轉換電壓電路的實現可參考現有的讀靈敏放大器比較電路；如果讀靈敏放大器比較電路有其它實現形式，也同樣適用于本實施例。本實施例中，所述第一、第二電流源產生電路各可以包括:一個P型MOS管，柵極連接第三偏置電壓，源極連接高電平，漏極作為輸出端。其中，第一、第二電流源產生電路中的第三偏置電壓可以相同或不同。實際應用時也可以采用其它實施方式，比如直接采用一個電流源等，還可以在P型MOS管的基礎上增加負載或其它元件。本實施例中，所述電流比較電路還可以包括一用于提供所述高電平的電壓源；所述高電平并不限于由電壓源產生，也可以是其它外接的高電平。本實施例的一個具體例子如圖3所示，包括:左右兩部分電路及一個比較器C ;該比較器C包括兩個輸入端,一個輸出端。左半部分電路中，存儲器單元電路包括存儲器單元Mcell2、所述存儲器單元的漏端電容CBL2、行譯碼電路和列譯碼電路。浮柵型MOS存儲器件Mcell2代表一個被行譯碼電路和列譯碼電路選中的存儲器單元，其源極接地，控制柵極接行譯碼電路，讀取電壓WL通過行譯碼電路加在該存儲器單元Mcell2的控制柵極上，產生電流Icell ;該存儲器單元Mcell2的漏極通過列譯碼電路連接到P型MOS管MP9的漏極、P型MOS管MP5的源極、以及N型MOS管麗7的柵極；該存儲器單元Mcell的漏極電壓為BL。所述P型MOS管MP9源極連接電壓源VDD，偏置電壓Vpbias輸入該P型MOS管MP9的柵極；該P型MOS管MP9作為第一電流源產生電路，為左半部分電路提供電流源。所述列譯碼電路與P型MOS管MP9、MP5、N型MOS管麗7的連接點的電壓為sensebl ;該連接點還連接在所述存儲器單元的漏端電容CBL2的一端，該漏端電容CBL2的
另一端接地。所述P型MOS管MP5是第一鉗位管，其目的是將電壓sensebl鉗位在0.8V 1.2V之間，以避免存儲器單元的drain stress (漏極應力)效應。鉗位管MP5的漏極與作為負載管的N型MOS管麗5的漏極和柵極相連，柵極與所述N型MOS管麗7的漏極相連。第一偏置電路中，所述N型MOS管麗7是一個反饋管，作為第一負載，其源極接地，漏極還與P型MOS管MP7的漏極相連，用于產生所述鉗位管MP5所需的偏置電壓Vfb，并為其提供反饋環(huán)路。所述P型MOS管MP7的柵極連接偏置電壓Vbias，源極連接電壓源VDD，用于為所述反饋管MN7提供偏置電壓。所述負載管麗5的源極接地，所述電流Icell通過所述列譯碼電路，以及鉗位管MP5，最終施加在以二極管形式連接在電路中的負載管MN5上，從而在該負載管MN5的柵極和漏極上產生電壓sain，作為所述比較器的一個輸入；顯然不同的存儲器單元產生不同的電流Icell,從而產生不同的比較電壓sain。右半部分電路中，浮柵型MOS存儲器件Mref 2代表參考單元，用于提供一個可供比較的基準，行參考電壓Rowref施加在該N型MOS管Mref的控制柵極上，產生一個參考電流Iref。該參考單元Mref2的源極接地，漏極連接到N型MOS管Mcol2的源極，漏極電壓為RBL。所述N型MOS管Mcol2為列譯碼管，電壓Colref施加在該列譯碼管Mcol2的柵極上；該列譯碼管Mcol2的漏極連接到連接到P型MOS管MPlO的漏極、P型MOS管MP6的源極、以及N型MOS管MN8的柵極；該連接點的電壓為rsensebl。所述P型MOS管MPlO的源極連接電壓源VDD，參考偏置電壓Vrefpbias輸入該P型MOS管MPlO的柵極，該P型MOS管MPlO作為第二電流源產生電路，為右半部分電路提供電流源。所述P型MOS管MP6是第二鉗位管，其目的是將電壓rsensebl鉗位在0.8V 1.2V之間，以避免drain stress效應。鉗位管MP6的漏極與作為負載管的N型MOS管MN6的漏極和柵極相連，柵極與所述N型MOS管MN8的漏極相連。第二偏置電路中，所述N型MOS管MN8是一個反饋管，作為第二負載，其源極接地，漏極還與P型MOS管MP8的漏極相連，用于產生所述鉗位管麗5所需的偏置電壓Vrfb。所述P型MOS管MP8的柵極連接偏置電壓Vrefbias，源極連接電壓源VDD，用于為所述反饋管MN8提供偏置電壓。所述負載管MN6的源極接地，所述電流Iref通過所述列譯碼管Mcol2，以及鉗位管MP6，最終施加在以二極管形式連接在電路中的負載管MN6上，從而在該負載管MN6的柵極和漏極上產生電壓sainref，作為所述比較器的另一個輸入。最終，所述比較器比較電壓sain和電壓sainref,產生或0或I的輸出信號SAout,從而完成了對存儲器單元的數據讀取。
實際應用時不限于采用上述例子中的具體電路。當然，本發(fā)明還可有其他多種實施例，在不背離本發(fā)明精神及其實質的情況下，熟悉本領域的技術人員當可根據本發(fā)明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發(fā)明的權利要求的保護范圍。
權利要求
1.一種讀靈敏放大器比較電路，包括:比較器；存儲器單元電路、鉗位電路、第一、第二鉗位電路、第一、第二電流轉換電壓電路； 其特征在于，還包括: 第一電流源產生電路，輸出端連接所述第一鉗位電路及存儲器單元電路； 第二電流源產生電路，輸出端連接所述第二鉗位電路及參考單元電路； 所述第一電流轉換電壓電路連接在地和第一鉗位電路之間，所述第二電流轉換電壓電路連接在地和第二鉗位電路之間； 所述比較器的一個輸入端連接所述第一電流轉換電壓電路和所述第一鉗位電路之間的連接點，另一個輸入端連接所述第二電流轉換電壓電路和所述第二鉗位電路的連接點。
2.如權利要求1所述的讀靈敏放大器比較電路，其特征在于，所述第一鉗位電路包括: 第一鉗位管、用于為所述第一鉗位管提供偏置電壓的第一偏置電路； 所述第一鉗位管為一 P型MOS管，該P型MOS管的柵極連接所述第一偏置電路，源極連接所述第一電流源產生電路的輸出端，漏極連接所述第一電流轉換電壓電路。
3.如權利要求2所述的讀靈敏 放大器比較電路，其特征在于，所述第一偏置電路包括: 一個P型MOS管和一個N型MOS管，該P型MOS管和N型MOS管的共漏點連接所述第一鉗位管的柵極； 所述P型MOS管的源極接高電平，柵極連接第一偏置電壓； 所述N型MOS管的源極接地，柵極連接所述第一鉗位管的源極。
4.如權利要求2所述的讀靈敏放大器比較電路，其特征在于: 所述第一電流轉換電壓電路為連接在所述第一鉗位管漏極和地之間的第一負載。
5.如權利要求4所述的讀靈敏放大器比較電路，其特征在于: 所述第一負載包括一個二極管連接形式的N型MOS管；該第一負載中的N型MOS管的源極接地，漏極和柵極與所述第一鉗位管的漏極相連。
6.如權利要求1所述的讀靈敏放大器比較電路，其特征在于，所述第二鉗位電路包括: 第二鉗位管、用于為所述第二鉗位管提供偏置電壓的第二偏置電路； 所述第二鉗位管為一 P型MOS管，該P型MOS管的柵極連接所述第二偏置電路，源極連接所述第二電流源產生電路的輸出端，漏極連接所述第二電流轉換電壓電路。
7.如權利要求6所述的讀靈敏放大器比較電路，其特征在于，所述第二偏置電路包括: 一個P型MOS管和一個N型MOS管，該P型MOS管和N型MOS管的共漏點連接所述第二鉗位管的柵極； 所述P型MOS管的源極接高電平，柵極連接第二偏置電壓； 所述N型MOS管的源極接地，柵極連接所述第二鉗位管的源極。
8.如權利要求6所述的讀靈敏放大器比較電路，其特征在于: 所述第二電流轉換電壓電路為連接在所述第二鉗位管漏極和地之間的第二負載。
9.如權利要求8所述的讀靈敏放大器比較電路，其特征在于: 所述第二負載包括一個二極管連接形式的N型MOS管；該第二負載中的N型MOS管的源極接地，漏極和柵極與所述第二鉗位管的漏極相連。
10.如權利要求1到9中任一項所述的讀靈敏放大器比較電路，其特征在于: 所述第一鉗位電路用于將所述第一電流源產生電路的輸出端的電壓鉗位在0.8V `1.2V之間；所述第二鉗位電路用于將所述第二電流源產生電路的輸出端的電壓鉗位在`0.8V 1.2V之間。
11.如權利要求1到9中任一項所述的讀靈敏放大器比較電路，其特征在于，所述存儲器單元電路包括: 行譯碼電路、列譯碼電路 、連接在列譯碼電路和地之間的電容； 存儲器單元，為一浮柵型MOS存儲器件，控制柵極連接所述行譯碼電路，源極接地，漏極通過所述列譯碼電路連接所述第一鉗位電路、第一電流源產生電路及所述電容； 所述參考單元電路包括: 參考單元，為一浮柵型MOS存儲器件，源極接地，控制柵極連接行參考電壓； 列譯碼管，為一 N型MOS管，源極與所述參考單元的漏極相連，柵極連接列參考電壓，漏極連接所述第二鉗位電路及第二電流源產生電路。
12.如權利要求1到9中任一項所述的讀靈敏放大器比較電路，其特征在于，所述第一、第二電流源產生電路各包括: 一個P型MOS管，柵極連接第三偏置電壓，源極連接電壓源，漏極作為輸出端。
全文摘要
本發(fā)明公開了一種讀靈敏放大器比較電路，包括存儲器單元電路、鉗位電路、第一、第二鉗位電路、第一、第二電流轉換電壓電路；第一電流源產生電路，輸出端連接所述第一鉗位電路及存儲器單元電路；第二電流源產生電路，輸出端連接所述第二鉗位電路及參考單元電路；所述第一電流轉換電壓電路連接在地和第一鉗位電路之間，所述第二電流轉換電壓電路連接在地和第二鉗位電路之間；所述比較器的一個輸入端連接所述第一電流轉換電壓電路和所述第一鉗位電路之間的連接點，另一個輸入端連接所述第二電流轉換電壓電路和所述第二鉗位電路的連接點。本發(fā)明可以應用在低電源電壓情況下。
文檔編號G11C7/06GK103208300SQ20121000761
公開日2013年7月17日 申請日期2012年1月11日 優(yōu)先權日2012年1月11日
發(fā)明者丁沖, 劉銘, 范東風 申請人:北京兆易創(chuàng)新科技股份有限公司