專利名稱：一種降低快閃存儲器閾值電壓分布范圍的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于快閃存儲器電路設(shè)計(jì)技術(shù)領(lǐng)域，特別涉及一種降低快閃存儲器閾值電壓分布范圍的方法。
背景技術(shù)：
快閃存儲器有著廣泛的應(yīng)用，比如照相機(jī)、MP3等便攜式電子設(shè)備?？扉W存儲器在數(shù)據(jù)寫入之前一般都會執(zhí)行擦除操作，且為了避免出現(xiàn)過擦除態(tài)(Over Erase)以及保證數(shù)據(jù)的保持特性(Retention)，系統(tǒng)設(shè)計(jì)都會通過算法對快閃存儲器存儲單元擦除操作后的閾值電壓分布進(jìn)行控制?；诙辔淮鎯?Multi-Level Cell)的快閃存儲器尤其需要對擦除操作后的閾值電壓分布進(jìn)行控制。目前已有的算法主要受到操作時間的限制，通過擦除操作控制存儲單元的閾值電壓低于某個預(yù)設(shè)值以及通過軟編程操作保證存儲單元不會處于過擦除狀態(tài)即可，并不嚴(yán)格要求存儲單元的閾值電壓分布范圍足夠窄，其閾值電壓分布示意圖如圖1所示。而在特殊應(yīng)用情況下，比如多位模擬值存儲，甚至是將快閃存儲器作為圖象傳感器等需要存儲更多位模擬值的場合中，對擦除操作的時間、數(shù)據(jù)保持特性沒有嚴(yán)格要求，但要求存儲單元擦除操作后的閾值電壓分布范圍非常窄。

發(fā)明內(nèi)容
本發(fā)明針對上述缺陷公開了一種降低快閃存儲器閾值電壓分布范圍的方法，本發(fā)明是一種高精度擦除算法，能夠有效降低擦除操作后存儲單元閾值電壓的分布范圍。一種降低快閃存儲器閾值電壓分布范圍的方法包括以下步驟1)首先對快閃存儲器的所有存儲單元施加擦除脈沖，以降低快閃存儲器的所有存儲單元的閾值電壓；2)然后通過擦除驗(yàn)證操作來判斷快閃存儲器所有存儲單元的閾值電壓是否低于第一預(yù)設(shè)值Vrl，如果不是，需要再次對存儲單元施加擦除脈沖，如果是，則說明所有存儲單元的閾值電壓已經(jīng)低于第一預(yù)設(shè)值Vrl ；3)對存儲單元施加軟編程操作以提高存儲單元的閾值電壓，該軟編程操作控制加到存儲單元柵極的電壓Vw大小滿足如下條件Vw-Vrl = Vstep，從而使得存儲單元的閾值電壓經(jīng)過特定時間的編程操作后逐漸收斂到第二預(yù)設(shè)值Vr2，其中Vrl-Vr2 = Vd，而Vd就是擦除操作后存儲單元閾值電壓的分布范圍，通過調(diào)整控制Vstep的大小來控制Vd的大小，Vd隨著Vst印的增加而減小。所述特定時間的范圍為100微秒到500微秒。本發(fā)明的有益效果為能夠有效降低擦除操作后存儲單元閾值電壓的分布范圍， 擴(kuò)大數(shù)據(jù)的存儲空間，有利于將快閃存儲器作為圖象傳感器等需要存儲更多位模擬值的場
A由
I=I Π^ O


3
圖1為已有擦除和編程操作后存儲單元閾值電壓分布示意圖。圖2為本發(fā)明提出的擦除操作算法示意圖。圖3為本發(fā)明提出的軟編程操作過程中，存儲單元閾值電壓變化示意圖。圖4為采用本發(fā)明提出的擦除操作算法后存儲單元閾值電壓分布示意圖。
具體實(shí)施例方式下面結(jié)合附圖，對優(yōu)選實(shí)施例作詳細(xì)說明。應(yīng)該強(qiáng)調(diào)的是，下述說明僅僅是示例性的，而不是為了限制本發(fā)明的范圍及其應(yīng)用。本發(fā)明提出了一種高精度擦除算法，能夠有效降低擦除操作后存儲單元閾值電壓的分布范圍。如圖2所示，一種降低快閃存儲器閾值電壓分布范圍的方法包括以下步驟1)首先對快閃存儲器的所有存儲單元施加擦除脈沖，以降低快閃存儲器的所有存儲單元的閾值電壓；2)然后通過擦除驗(yàn)證操作來判斷快閃存儲器所有存儲單元的閾值電壓是否低于第一預(yù)設(shè)值Vrl (比如1.5V)，如果不是，需要再次對存儲單元施加擦除脈沖，如果是，則說明所有存儲單元的閾值電壓已經(jīng)低于第一預(yù)設(shè)值Vrl ；3)但此時存儲單元的閾值電壓分布非常廣(比如0. 5V到1. 5V)，需要接著對存儲單元施加軟編程操作以提高存儲單元的閾值電壓，該軟編程操作利用存儲單元長時間(比如100微秒到500微秒)編程操作具有的收斂性，嚴(yán)格控制加到存儲單元柵極的電壓Vw (比如4V)大小滿足如下條件Vw-Vrl = Vstep，從而使得存儲單元的閾值電壓經(jīng)過特定時間的編程操作后逐漸收斂到第二預(yù)設(shè)值Vr2 (比如IV)，其中Vrl-Vr2 = Vd,而Vd就是擦除操作后存儲單元閾值電壓的分布范圍，通過調(diào)整控制Vstep的大小來控制Vd的大小，Vd隨著 Vstep的增加而減小。圖3為軟編程操作過程中，存儲單元閾值電壓變化示意圖。圖4為擦除操作后存儲單元閾值電壓的分布示意圖，可以看到閾值電壓的分布范圍非常窄。
權(quán)利要求
1.一種降低快閃存儲器閾值電壓分布范圍的方法，其特征在于，它包括以下步驟1)首先對快閃存儲器的所有存儲單元施加擦除脈沖，以降低快閃存儲器的所有存儲單元的閾值電壓；2)然后通過擦除驗(yàn)證操作來判斷快閃存儲器所有存儲單元的閾值電壓是否低于第一預(yù)設(shè)值Vrl，如果不是，需要再次對存儲單元施加擦除脈沖，如果是，則說明所有存儲單元的閾值電壓已經(jīng)低于第一預(yù)設(shè)值Vrl ；3)對存儲單元施加軟編程操作以提高存儲單元的閾值電壓，該軟編程操作控制加到存儲單元柵極的電壓Vw大小滿足如下條件Vw-Vrl = Vstep，從而使得存儲單元的閾值電壓經(jīng)過特定時間的編程操作后逐漸收斂到第二預(yù)設(shè)值Vr2，其中Vrl-Vr2 = Vd，而Vd就是擦除操作后存儲單元閾值電壓的分布范圍，通過調(diào)整控制Vstep的大小來控制Vd的大小，Vd 隨著Vst印的增加而減小。
2.根據(jù)權(quán)利要求1所述的一種降低快閃存儲器閾值電壓分布范圍的方法，其特征在于，所述特定時間的范圍為100微秒到500微秒。
全文摘要
本發(fā)明公開了屬于快閃存儲器電路設(shè)計(jì)技術(shù)領(lǐng)域的一種降低快閃存儲器閾值電壓分布范圍的方法。它包括以下步驟1)對快閃存儲器的所有存儲單元施加擦除脈沖；2)通過擦除驗(yàn)證操作來判斷快閃存儲器所有存儲單元的閾值電壓是否低于第一預(yù)設(shè)值Vr1；3)通過調(diào)整控制Vstep的大小來控制Vd的大小，Vd隨著Vstep的增加而減小。本發(fā)明的有益效果為能夠有效降低擦除操作后存儲單元閾值電壓的分布范圍，擴(kuò)大數(shù)據(jù)的存儲空間，有利于將快閃存儲器作為圖象傳感器等需要存儲更多位模擬值的場合中。
文檔編號G11C16/34GK102568596SQ201210006029
公開日2012年7月11日 申請日期2012年1月10日 優(yōu)先權(quán)日2012年1月10日
發(fā)明者伍冬, 潘立陽 申請人:清華大學(xué)