專利名稱：一種糾正固定錯誤的數(shù)據(jù)校驗與糾錯方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器領(lǐng)域，更具體的，涉及相變隨機存取存儲器中錯誤校驗與糾錯編碼方法，尤其是固定錯誤的校驗與糾錯方法。
背景技術(shù)：
相變隨機存取存儲器(PhaseChange Random Access Memory，PCRAM)是一種新型的隨機存儲技術(shù)，也是作為下一代存儲器的最有力競爭者。其通過存儲介質(zhì)材料在晶態(tài)和非晶態(tài)之間的導(dǎo)電性差異來存儲數(shù)據(jù)比特“0”和“ 1 ”。PCRAM介質(zhì)在生產(chǎn)過程中會產(chǎn)生壞位(bit)，為確保PCRAM存儲數(shù)據(jù)的可靠性，一般需要在應(yīng)用系統(tǒng)或芯片中檢測出壞位的位置與類型，然后把壞位的數(shù)據(jù)糾正過來，這稱為數(shù)據(jù)校驗與糾錯(Error Checking and Correcting，ECC)。一般而言，PCRAM介質(zhì)在生產(chǎn)過后，需要經(jīng)過各種檢測技術(shù)來標記其中的壞位，包括錯誤位置與錯誤類型(稱為錯誤圖樣)，這種在生產(chǎn)過程中產(chǎn)生的，永久固定的錯誤稱為固定錯誤，而且在其后的使用過程中， 通過一些電路技術(shù)可以保證其不再產(chǎn)生隨機錯誤。傳統(tǒng)的糾錯方法是采用線性分組碼、循環(huán)碼或者其他的糾錯碼來進行糾錯，如漢明碼，BCH碼，RS碼等。但是上述的這些糾錯碼都是針對隨機錯誤而設(shè)計的，其需要的冗余數(shù)據(jù)會比較大，如(7,4)漢明碼，糾正一個錯誤，需要3位冗余，碼率只有57.1% ；糾錯算法的復(fù)雜度與時延也比較高，如BCH的算法，其采用大塊數(shù)據(jù)的編碼方法，譯碼復(fù)雜度非常高，帶來的譯碼時延，芯片面積，功耗等都非常大。PCRAM作為一種隨機存取存儲器，針對其錯誤的特點，需要設(shè)計一種編解碼復(fù)雜度低，延時小的數(shù)據(jù)校驗與糾錯方法，來保證其數(shù)據(jù)的可靠性和存儲器的性能。

發(fā)明內(nèi)容
本發(fā)明目的在于針對相位隨機存取存儲器中的錯誤特點，提供一種新的數(shù)據(jù)校驗與糾錯方法來保證數(shù)據(jù)的可靠性，同時具有碼率高，編解碼復(fù)雜度低，延時小等特點。本發(fā)明提供一種糾正固定錯誤的數(shù)據(jù)校驗與糾錯方法，其包括錯誤圖樣檢測； 偽信息序列生成；特征序列生成；數(shù)據(jù)編碼；特征序列恢復(fù)；數(shù)據(jù)解碼；并行編解碼策略； 自適應(yīng)碼率。1)錯誤圖樣檢測獲取固定錯誤的位置與類型。用戶信息數(shù)據(jù)到達，編碼器查詢欲存儲區(qū)域是否存在錯誤，若有錯，則獲取錯誤圖樣，錯誤圖樣一般在生產(chǎn)之后存儲在某個固定區(qū)域。如果固定為“ 1 ”，則稱其為“ 1-型錯誤”，如果固定為“0”，則稱“0-型錯誤”。。2)偽信息序列生成在原始信息序列的首位添加一個冗余比特，一般添加“0”作為冗余比特；3)特征序列生成編碼器根據(jù)獲得的錯誤圖樣與偽信息序列生成特征序列；特征序列的長度與偽信息序列一致，根據(jù)固定錯誤的類型，其取值有兩種a)若固定錯誤為“1-型錯誤”，則特征序列為全1序列；
4
b)若固定錯誤為“0-型錯誤”，則特征序列為全0序列；4)數(shù)據(jù)編碼編碼器根據(jù)特征序列與偽信息序列生成碼字；編碼函數(shù)為序列模2 加法運算。5)特征序列恢復(fù)解碼器根據(jù)輸出碼字的冗余數(shù)據(jù)恢復(fù)出相應(yīng)的特征序列；特征序列恢復(fù)的類型有兩種a)若輸出碼字的首位為“1”，則特征序列為全1序列；b)若輸出碼字的首位為“0”，則特征序列為全0序列；6)數(shù)據(jù)解碼解碼器根據(jù)特征序列與輸出碼字，恢復(fù)出偽信息序列，截掉偽信息序列的首位冗余比特，即恢復(fù)出原始信息序列。解碼函數(shù)為序列模2加法運算。7)并行編解碼策略原始信息數(shù)據(jù)可以并行通過編碼器，其編碼效果與串行輸入一致；輸出碼字也可以并行通過解碼器，其解碼效果與串行輸入一致，但是并行編解碼策略帶來的時延比串行策略要小很多，代價是芯片面積與功耗有所增加。8)自適應(yīng)調(diào)節(jié)碼長，根據(jù)誤碼率需求改變碼的長度，而冗余校驗數(shù)據(jù)不變，從而獲得更好的編碼效率；a)若原始誤碼率較低，或需求的誤碼率較低，則可增加信息序列長度，其他操作保持不變； b)若原始誤碼率較高，或需求的誤碼率較高，則可減小信息序列長度，其他操作保持不變。 本發(fā)明能夠糾正單個比特固定錯誤；碼率高，不論碼長為何值，只需一位冗余數(shù)據(jù)，且可動態(tài)調(diào)節(jié)；編碼器復(fù)雜度很低，時延小，只需做序列模2加法運算；解碼器復(fù)雜度低，時延小，也只需做序列模2加法運算。本發(fā)明特別適用于只存在固定錯誤的相變隨機存取存儲器。


圖1是相變隨機存取存儲器中數(shù)據(jù)表示示意圖
圖2是相變隨機存取存儲器中錯誤圖樣示意圖
圖3是本發(fā)明編解碼整體框架結(jié)構(gòu)示意圖
圖4是本發(fā)明串行編碼流程示意圖5是本發(fā)明串行解碼流程示意圖6是本發(fā)明并行編碼策略示意圖7是本發(fā)明并行解碼策略示意圖8是本發(fā)明自適應(yīng)調(diào)節(jié)碼長的流程示意圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明的具體實施方式
進行詳細說明。圖1是使用本發(fā)明的相位隨機存取存儲器的數(shù)據(jù)表示示意圖，當(dāng)采用短而高的電流脈沖作用于相變材料時，其呈現(xiàn)非晶態(tài)，此時表現(xiàn)為半導(dǎo)體特性，反射率低，電阻率高，用來表示數(shù)據(jù)“1”；當(dāng)采用長而低的電流脈沖作用于相變材料時，其呈現(xiàn)結(jié)晶態(tài)，此時表現(xiàn)為金屬特性，反射率高，電阻率低，用來表示數(shù)據(jù)“0”。
圖2是使用本發(fā)明的相位隨機存取存儲器的錯誤圖樣示意圖，當(dāng)需要把信息數(shù)據(jù)塊中的數(shù)據(jù)(用M(i，j)表示)，寫入存儲區(qū)域塊中的存儲單元(用C(i，j)表示)時，(注 這里i表示行號，j表示列號)，由于存儲單元存在固定錯誤，使得存儲數(shù)據(jù)可能發(fā)生錯誤， 難以保證其可靠性。假設(shè)信息數(shù)據(jù)與存取區(qū)域的錯誤圖樣如圖2所示，則存儲單元C(l，4) 與C(4，6)固定為“0”，不論寫入何值，其讀出值始終為“0”，而存儲單元C(2，7)與C(3，2) 固定為“1”，不論寫入何值，其讀出值始終為“1”。對照信息數(shù)據(jù)塊可知，M(l, 4)和M(3，2) 的值為“1”，M0和W4，6)的值為“0”。因此，M(l，4)與C(l，4)不吻合，讀出將出錯；M(3， 2)與C (3，2)吻合，讀出將不出錯；M(2，7)與以2，7)不吻合，讀出將出錯；M(4,6)與C (4，6) 吻合，讀出將不出錯。圖3是本發(fā)明的編解碼整體框架結(jié)構(gòu)示意圖，寫入數(shù)據(jù)時，用戶信息數(shù)據(jù)M經(jīng)過編碼器后，得到輸出碼字C，然后寫入存儲介質(zhì)PCRAM ；讀出數(shù)據(jù)時，用戶從存儲介質(zhì)中獲取數(shù)據(jù)碼字C'，經(jīng)過解碼器后，得到恢復(fù)信息數(shù)據(jù)M'。本發(fā)明提出第一實施例，給出串行策略時，本發(fā)明的編解碼方法。編碼器假設(shè)采用的碼長為N，則用戶信息序列長度為(N-I)。如圖4所示，當(dāng)寫入請求到達，編碼器接收到用戶信息數(shù)據(jù)序列，即M = [X1, X2,…，Xn-J.(1)然后在其首位添加一個冗余比特“0”，得到偽信息序列，即
權(quán)利要求
1.一種糾正固定錯誤的數(shù)據(jù)校驗與糾錯方法，其包括(1)錯誤圖樣檢測，獲取固定錯誤的位置與類型；(2)偽信息序列生成，在原始信息序列的基礎(chǔ)上添加一個冗余比特；(3)特征序列生成，編碼器根據(jù)獲得的錯誤圖樣與偽信息序列生成特征序列；(4)數(shù)據(jù)編碼，編碼器根據(jù)特征序列與偽信息序列生成碼字；(5)特征序列恢復(fù)，解碼器根據(jù)輸出碼字的冗余數(shù)據(jù)恢復(fù)出相應(yīng)的特征序列；(6)數(shù)據(jù)解碼，解碼器根據(jù)特征序列與輸出碼字，恢復(fù)出偽信息序列，截掉偽信息序列的冗余比特，即可恢復(fù)出原始信息序列。(7)并行編解碼策略，數(shù)據(jù)并行經(jīng)過編解碼器，以獲得更小的時延。(8)自適應(yīng)調(diào)節(jié)碼長，根據(jù)誤碼率需求調(diào)節(jié)碼的長度，而冗余校驗數(shù)據(jù)不變，從而獲得更優(yōu)的編碼效率。
2.根據(jù)權(quán)利要求1所述的編解碼方法，其特征在于存在固定錯誤的存儲單元無論輸入為何值，輸出保持固定為“0”或者“1”，如果固定為“1”，則稱其為“1-型錯誤”，如果固定為“0”，則稱“0-型錯誤”。
3.根據(jù)權(quán)利要求1所述的編解碼方法，其特征在于固定錯誤可以經(jīng)過檢測設(shè)備或方法得到，并通知給編碼器，且后續(xù)操作中不會產(chǎn)生隨機錯誤。
4.根據(jù)權(quán)利要求1所述的編解碼方法，原始信息序列為二進制序列，序列的元素取值為“0”或者“1”。
5.根據(jù)權(quán)利要求1所述的編解碼方法，偽信息序列是指在原始信息序列的首位添加一位比特“0”。
6.根據(jù)權(quán)利要求1所述的編解碼方法，特征序列的序列長度與偽信息序列一致，根據(jù)固定錯誤的類型，其取值有兩種a)若固定錯誤為“1-型錯誤”，則特征序列為全1序列；b)若固定錯誤為“0-型錯誤”，則特征序列為全0序列。
7.根據(jù)權(quán)利要求1所述的編解碼方法，其中編碼函數(shù)為序列模2加法運算。
8.根據(jù)權(quán)利要求1所述的編解碼方法，特征序列恢復(fù)的類型有兩種a)若輸出碼字的首位為“1”，則恢復(fù)的特征序列為全1序列；b)若輸出碼字的首位為“0”，則恢復(fù)的特征序列為全0序列。
9.根據(jù)權(quán)利要求1所述的編解碼方法，其中解碼函數(shù)為序列模2加法運算。
10.根據(jù)權(quán)利要求1所述的編解碼方法，其并行編解碼策略特征在于a)編碼時，原始數(shù)據(jù)經(jīng)過串并轉(zhuǎn)換(或緩沖)可以進行并行編碼，從而獲得更小的編碼時延；b)解碼時，碼字經(jīng)過串行轉(zhuǎn)換(或緩沖)可以進行并行解碼，從而獲得更小的解碼時延。上述并行策略帶來的代價是芯片面積與功耗的增加。
11.根據(jù)權(quán)利要求1所述的編解碼方法，自適應(yīng)調(diào)節(jié)碼的長度，以獲得最優(yōu)的編碼效率，其特征在于a)若原始誤碼率較低，或需求的誤碼率較低，則可適當(dāng)增加碼字長度，其他操作保持不b)若原始誤碼率較高，或需求的誤碼率較高，則可適當(dāng)減小碼字長度，其他操作保持不變。
全文摘要
本發(fā)明提供了一種糾正固定錯誤的數(shù)據(jù)校驗與糾錯方法，其包括錯誤圖樣檢測，獲取固定錯誤的位置與類型；偽信息序列生成；特征序列生成，編碼器根據(jù)錯誤圖樣與偽信息序列生成特征序列；數(shù)據(jù)編碼，生成碼字；特征序列恢復(fù)，解碼器根據(jù)輸出碼字的冗余數(shù)據(jù)恢復(fù)出相應(yīng)的特征序列；數(shù)據(jù)解碼，恢復(fù)出原始信息序列。本發(fā)明在糾正單個比特固定錯誤時具有很低的復(fù)雜度和編解碼時延，尤其采用并行編解碼策略時，能獲得更低的編解碼時延，在相變隨機存取存儲器等錯誤可檢測，同時要求低延時的應(yīng)用場景中，具有很大的實用價值。同時，本發(fā)明的碼長可根據(jù)實際需求的誤碼率進行自適應(yīng)調(diào)節(jié)，以獲得最優(yōu)的編碼效率。
文檔編號G11C29/42GK102436852SQ20121000407
公開日2012年5月2日 申請日期2012年1月6日 優(yōu)先權(quán)日2012年1月6日
發(fā)明者吳大畏, 康旺, 張有光 申請人:北京航空航天大學(xué)