專利名稱：具有延伸阱的非易失性存儲(chǔ)器單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有延伸阱(well)的非易失性存儲(chǔ)器單元的領(lǐng)域。
背景技術(shù)：
存在被用來存儲(chǔ)數(shù)據(jù)的許多不同類型的存儲(chǔ)器。一種存儲(chǔ)器類型是電可擦除可編程只讀存儲(chǔ)器(EEPR0M)，其被用在許多電子產(chǎn)品中(例如用來存儲(chǔ)用于工業(yè)和汽車傳感器的校準(zhǔn)和顧客特定數(shù)據(jù))。圖1示出了傳統(tǒng)EEPROM存儲(chǔ)器單元100的電路示意圖。EEPROM 存儲(chǔ)器單元100包括第一晶體管102 (例如通常是NMOS晶體管)，其具有耦合到其柵極的電容器104。(關(guān)聯(lián)到第一晶體管的柵極的)所述電容器的第一平板可以被稱為浮動(dòng)?xùn)艠O(re)， 而所述電容器的第二平板可以被稱為控制柵極(CG)。為了對(duì)存儲(chǔ)器單元100進(jìn)行寫入，可以向控制柵極CG選擇性地施加電壓以從浮動(dòng)?xùn)艠Ore添加電荷或減少電荷，從而將所述存儲(chǔ)器單元編程到所期望的數(shù)據(jù)狀態(tài)。由于浮動(dòng)?xùn)艠Ore被電隔離，因此位于所述浮動(dòng)?xùn)艠O上的任何電荷都被捕獲在那里并且將在那里保持延伸時(shí)間段(例如幾年)或者直到它通過將另一個(gè)數(shù)據(jù)狀態(tài)寫入到該單元而被去除為止。 因此，EEPROM單元被說成是非易失性的，因?yàn)榧词箯乃鰡卧獢嚯姡瑪?shù)據(jù)內(nèi)容仍保持在那里。例如，為了向存儲(chǔ)器單元寫入第一數(shù)據(jù)狀態(tài)(例如邏輯“ 1”)，可以相對(duì)于第一晶體管102的主體(例如被保持在0V)向控制柵極CG施加相對(duì)大的電壓(例如對(duì)于大約15nm的隧穿氧化物厚度是21V)，從而例如經(jīng)由Rwler-Nordheim隧穿而導(dǎo)致預(yù)定數(shù)量的電荷(例如電子)“捕獲”在浮動(dòng)?xùn)艠Ore上。這些電子例如可以降低浮動(dòng)?xùn)艠Ore的電勢(shì)，使得re的電勢(shì)低于第一晶體管102的閾值電壓。相反，為了向存儲(chǔ)器單元寫入第二數(shù)據(jù)狀態(tài)(例如邏輯“0”)，可以相對(duì)于第一晶體管的主體(例如被保持在21V)向控制柵極CG施加相對(duì)小的電壓(例如0V)，從而從浮動(dòng)?xùn)艠Ore去除電子并且將其電勢(shì)提高到高于第一晶體管102的電壓閾值的電勢(shì)。此外還可以相對(duì)于第一晶體管的主體向控制柵極施加負(fù)電壓(例如-21V)以便寫入第二數(shù)據(jù)(例如邏輯“0”)。當(dāng)隨后讀取單元100時(shí)，向也被稱為選擇晶體管(例如NMOS晶體管)的第二晶體管 106施加適當(dāng)?shù)淖x取偏置以接通第二晶體管。流過第二晶體管106的電流的數(shù)量(如果有的話)對(duì)應(yīng)于先前存儲(chǔ)在浮動(dòng)?xùn)艠Ore上的電荷。例如，如果在我們的實(shí)例中將邏輯“ι”存儲(chǔ)在所述單元中(其對(duì)應(yīng)于re的電勢(shì)小于第一晶體管102的電壓閾值)，則由于第一晶體管 102實(shí)際上“關(guān)斷”，因此將流過有限數(shù)量的電流(幾乎沒有電流或者極低的泄漏電流)。與此相對(duì)，如果在我們的實(shí)例中將邏輯“0”存儲(chǔ)在單元100中(其對(duì)應(yīng)于re的電勢(shì)高于第一晶體管102的電壓閾值)，則由于第一晶體管102 “接通”，因此將流過顯著數(shù)量的電流。因此，通過測(cè)量電流輸出，可以確定單元100的狀態(tài)。在其他實(shí)施例中，可以使用電壓而不是電流來測(cè)量所述單元的狀態(tài)。在任一種情況下，這種傳統(tǒng)的EEPROM單元100的一個(gè)缺陷在于其可能需要第一電壓(例如21V)來擦除所述存儲(chǔ)器單元(例如向該單元寫入邏輯“0”)并且需要不同的第二電壓(例如19V)來對(duì)所述存儲(chǔ)器單元進(jìn)行編程(例如向該單元寫入邏輯“1”)，以便保證在編程和擦除期間在re上感生出相同的電壓，或者換句話說以便保證相同的耦合因數(shù)。為了獲得這些不同的電壓，所述存儲(chǔ)器器件需要分壓器或類似電路。除了需要芯片上的面積(面積在許多方面對(duì)應(yīng)于成本)之外，該電路可能還會(huì)消耗附加的功率。因此，為了減小成本和功率要求，發(fā)明人認(rèn)識(shí)到，將有益的是使用相同的電壓來編程和擦除每一個(gè)存儲(chǔ)器單元。然而直到現(xiàn)在為止，使用相同的電壓進(jìn)行編程和擦除操作將在編程期間對(duì)第一晶體管102(例如第一晶體管的隧穿氧化物)提供不必要的應(yīng)力并且甚至在最壞的情況下將導(dǎo)致其擊穿。

發(fā)明內(nèi)容
因此，發(fā)明人設(shè)想了如下技術(shù)通過所述技術(shù)可以將相同的電壓用于編程和擦除操作而同時(shí)限制由所述存儲(chǔ)器單元的特征所招致的應(yīng)力。此外還可以創(chuàng)建一種通用EEPROM 單元，其中可以按照電子方式控制/調(diào)節(jié)橫跨隧穿氧化物的所期望的電壓。


圖1示出了根據(jù)現(xiàn)有技術(shù)的EEPROM存儲(chǔ)器。圖2示出了根據(jù)一個(gè)實(shí)施例的EEPROM存儲(chǔ)器單元的透視圖。圖3示出了與所示的圖2 —致的EEPROM存儲(chǔ)器單元的剖面圖。圖4示出了與所示的圖2 —致的EEPROM存儲(chǔ)器單元的剖面圖。圖5 — 6示出了根據(jù)一些實(shí)施例的EEPROM存儲(chǔ)器單元。圖7示出了根據(jù)一些實(shí)施例的具有第一和第二阱區(qū)的EEPROM存儲(chǔ)器單元。圖8 — 9示出了根據(jù)一些實(shí)施例的用于向EEPROM存儲(chǔ)器單元寫入數(shù)據(jù)值的方法。
具體實(shí)施例方式現(xiàn)在將參照附圖來描述本發(fā)明的一種或更多種實(shí)現(xiàn)方式，其中相同的附圖標(biāo)記始終被用來指代相同的元件。附圖不一定是按比例繪制的。下面描述的各個(gè)實(shí)施例涉及一種EEPROM存儲(chǔ)器單元，其中使用相同量值的電壓 (盡管極性相反)來編程和擦除所述單元。例如，對(duì)于編程操作，可以向所述單元的控制柵極施加21V并且可以向襯底施加OV ；而對(duì)于擦除操作，可以向所述單元的控制柵極施加OV并且可以向襯底施加21V。很自然地，對(duì)于擦除操作還可以向所述單元的控制柵極施加-21V 并且可以向襯底施加0V，但是在這種情況下可能需要兩個(gè)不同的電壓源。使用相同極性和相同量值的編程和擦除電壓可能是有利的，例如因?yàn)樗梢韵拗茷榻⑺鼍幊毯筒脸妷憾璧碾娐窋?shù)量，從而減小所需的總體芯片面積并且相應(yīng)地降低成本和功率要求。但是即使施加(相同極性和量值的)相等的編程和擦除電壓也不意味著在編程和擦除期間所感生的浮動(dòng)?xùn)艠O上的電勢(shì)將是完全相同的，因?yàn)楦?dòng)?xùn)艠O上的實(shí)際電勢(shì)還取決于所述單元環(huán)境(例如處在下電容器平板下方)的電勢(shì)。正如下面將更加詳細(xì)地認(rèn)識(shí)到的那樣，為了提供這種功能，一些實(shí)施例包括在所述EEPROM單元的晶體管和所述EEI3ROM單元的電容器下方延伸的阱。通常參照?qǐng)D2 - 4，可以看出根據(jù)本發(fā)明的一些實(shí)施例的EEPROM存儲(chǔ)器單元200 的特征。與圖1的先前討論的存儲(chǔ)器單元100有點(diǎn)類似，圖2的存儲(chǔ)器單元200包括晶體管202 (圖4中示出剖面)，其柵極204耦合到電容器206 (圖3中示出剖面)。再者，所述晶體管的柵極204和下電容器平板208充當(dāng)浮動(dòng)?xùn)艠O(TO)，而上電容器平板214充當(dāng)控制柵極(CG)。然而與圖1的實(shí)現(xiàn)方式不同，圖2的實(shí)現(xiàn)方式包括設(shè)置在其上形成所述晶體管和電容器的襯底210中的阱區(qū)212，其中所述阱區(qū)212在晶體管202和電容器206下方延伸。 通過使阱區(qū)212在電容器206下方延伸，這里所描述的實(shí)施例更改存儲(chǔ)器單元200的耦合常數(shù)(或“耦合因數(shù)”)，以使得使用相同量值的電壓(盡管關(guān)于CG的極性不同)來編程和擦除存儲(chǔ)器單元200切實(shí)可行。下面更加詳細(xì)地描述所說明的存儲(chǔ)器單元的結(jié)構(gòu)特征。注意， 為了清楚起見，這些特征并沒有示出所有層?，F(xiàn)在參照?qǐng)D2和圖3，可以看到，電容器206被形成在半導(dǎo)體襯底210的第一部分之上。電容器206包括第一導(dǎo)電平板208和第二導(dǎo)電平板214，其中絕緣層216被設(shè)置在第一和第二平板之間。在一些實(shí)施例中，第一和第二導(dǎo)電平板208、214由多晶硅制成，但是所述平板中的一者或二者還可以例如由諸如金屬之類的另一種導(dǎo)電材料制出。此外，在一些實(shí)施例中，絕緣層216包括夾在第一氧化物層220和第二氧化物層222之間的氮化物層 218。在其他實(shí)施例中，絕緣層216可以只包括單個(gè)氧化物層，或者可以包括這些或其他絕緣材料。為了便于編程和擦除操作，內(nèi)通孔2M從上平板214的上表面向上延伸到金屬屏蔽層226。外通孔2 從金屬屏蔽層226向下延伸到防護(hù)環(huán)230，該防護(hù)環(huán)230具有至少部分地圍繞所述電容器平板的內(nèi)周界?？梢跃哂薪? μ m的厚度的場氧化物層231例如將所述下平板與襯底電隔離。控制電路(未示出)耦合到上平板214并且可以向上平板214供應(yīng)各個(gè)電壓狀況以提供所期望的編程操作，正如這里進(jìn)一步描述的那樣。將認(rèn)識(shí)到，取決于實(shí)現(xiàn)方式，襯底(例如襯底210)可以采取不同的形式。例如，在一些實(shí)施例中，襯底簡單地是在其上形成存儲(chǔ)器單元的半導(dǎo)體晶片(例如硅晶片)。然而在其他實(shí)現(xiàn)方式中，所述襯底可以包括在其中形成存儲(chǔ)器單元的一個(gè)或更多附加層。例如在一些實(shí)施例中，所述襯底可以包括外延層(例如n-EPI)，其中所述襯底和附加層(例如n-EPI) 可以被統(tǒng)稱為襯底?，F(xiàn)在參照?qǐng)D2和圖4，可以看到晶體管202被形成在半導(dǎo)體襯底210的第二部分之上，在其內(nèi)部形成阱212。晶體管202包括源極區(qū)232和漏極區(qū)234，二者經(jīng)由浮動(dòng)?xùn)艠O 204下方的溝道區(qū)236而彼此分開。絕緣層238 (其常被稱為柵極氧化物或隧穿氧化物)將溝道區(qū)230與浮動(dòng)?xùn)艠O204電隔離。在一些實(shí)施例中，絕緣層238可以具有近似7. 5nm到大約15nm的厚度。在圖4的剖面中還示出了阱接觸M0。存在具有比特控制電路和矩陣控制電路的常用EEPROM陣列。在具有比特控制的電路中，所有比特可以被同時(shí)編程/擦除/讀出(并行比特存取)，而在矩陣電路中通常同時(shí)只可以編程/擦除/讀出矩陣中的一個(gè)比特(一種串行比特存取)。不同的控制電路可能需要不同的操作電壓，例如矩陣電路在編程和擦除期間需要襯底上的持久高電壓以便防止各單元之間的擊穿，而在比特控制電路中的襯底還可以在編程期間連接到地。下面的表1示出了可以由比特控制電路施加來對(duì)存儲(chǔ)器單元200進(jìn)行編程(例如向該單元寫入邏輯“ 1 ”) 的偏置狀況的實(shí)例
表1 用以對(duì)比特控制EEPROM單元進(jìn)行編程的偏置狀況
權(quán)利要求
1.一種存儲(chǔ)器器件，包括具有第一電容器平板和第二電容器平板的電容器，其中第一和第二電容器平板通過絕緣層分開并且被形成在半導(dǎo)體襯底的第一部分之上；具有源極區(qū)、漏極區(qū)和柵極區(qū)的晶體管，所述柵極區(qū)耦合到第二電容器平板；其中所述晶體管被形成在所述半導(dǎo)體襯底的第二部分之上；以及設(shè)置在所述半導(dǎo)體襯底的第一和第二部分中并且其摻雜類型與所述半導(dǎo)體襯底的摻雜類型相反的阱區(qū)。
2.權(quán)利要求1的存儲(chǔ)器器件，還包括被配置成通過橫跨控制柵極和阱區(qū)施加電壓差而將第一數(shù)據(jù)值存儲(chǔ)在所述存儲(chǔ)器單元中的控制電路，其中在施加所述電壓差以存儲(chǔ)第一數(shù)據(jù)值時(shí)所述控制柵極接收比阱區(qū)更高的電壓；并且其中所述控制電路還被配置成通過橫跨控制柵極和阱區(qū)施加所述電壓差而將第二數(shù)據(jù)值存儲(chǔ)在所述存儲(chǔ)器單元中，其中在施加所述電壓差以存儲(chǔ)第二數(shù)據(jù)值時(shí)所述控制柵極接收比阱區(qū)更低的電壓。
3.權(quán)利要求1的存儲(chǔ)器單元，其中所述阱區(qū)在第一電容器平板的至少基本上整個(gè)表面區(qū)域下方在所述襯底中延伸。
4.權(quán)利要求1的存儲(chǔ)器單元，其中所述阱區(qū)包括處在所述半導(dǎo)體襯底的與電容器相關(guān)聯(lián)的第一部分下方的第一阱區(qū)；以及處在所述半導(dǎo)體襯底的與晶體管相關(guān)聯(lián)的第二部分下方的第二阱區(qū)。
5.權(quán)利要求4的存儲(chǔ)器單元，還包括被配置成在對(duì)第一和第二阱區(qū)施加不同電壓時(shí)將數(shù)據(jù)值編程到所述存儲(chǔ)器單元的控制電路。
6.權(quán)利要求1的存儲(chǔ)器單元，其中所述阱區(qū)包括在所述半導(dǎo)體襯底的第一和第二部分之間連續(xù)延伸的單個(gè)阱區(qū)。
7.權(quán)利要求1的存儲(chǔ)器單元，其中所述電容器的絕緣層包括與第一電容器平板鄰近的第一氧化物層；與第二電容器平板鄰近的第二氧化物層；以及夾在第一和第二氧化物層之間的氮化物層。
8.權(quán)利要求1的存儲(chǔ)器單元，還包括至少部分地橫向圍繞第一或第二電容器平板中的至少一個(gè)的防護(hù)環(huán)。
9.權(quán)利要求1的存儲(chǔ)器單元，還包括至少基本上在第一和第二電容器平板之上并且在所述晶體管的柵極區(qū)之上延伸的金屬屏蔽層。
10.權(quán)利要求9的存儲(chǔ)器單元，還包括將所述金屬屏蔽層耦合到第一電容器平板的至少一個(gè)通孔。
11.權(quán)利要求10的存儲(chǔ)器單元，還包括耦合到所述金屬屏蔽層并且至少部分地橫向圍繞第一或第二電容器平板中的至少一個(gè)的防護(hù)環(huán)。
12.權(quán)利要求1的存儲(chǔ)器單元，其中第一和第二電容器平板和柵極區(qū)包括多晶硅。
13.—種對(duì)EEPROM存儲(chǔ)器單元進(jìn)行存取的方法，包括通過橫跨所述EEPROM存儲(chǔ)器單元的電容器施加電壓差而將第一數(shù)據(jù)狀態(tài)寫入到該 EEPROM存儲(chǔ)器單元，其中在施加所述電壓差以存儲(chǔ)第一數(shù)據(jù)值時(shí)，該EEPROM單元的控制柵極接收比該EEPROM單元的阱區(qū)更高的電壓；以及通過橫跨EEPROM單元的電容器施加所述電壓差而將第二數(shù)據(jù)狀態(tài)寫入到該EEPROM存儲(chǔ)器單元，其中在施加所述電壓差以存儲(chǔ)第二數(shù)據(jù)值時(shí)，該EEPROM單元的控制柵極接收比該EEPROM單元的阱區(qū)更低的電壓。
14.權(quán)利要求13的方法，還包括通過對(duì)所述EEPROM存儲(chǔ)器單元的晶體管的浮動(dòng)?xùn)艠O區(qū)上所存儲(chǔ)的電荷/電勢(shì)進(jìn)行電壓或電流感測(cè)而從該EEPROM存儲(chǔ)器單元讀取數(shù)據(jù)狀態(tài)。
15.一種對(duì)EEPROM存儲(chǔ)器單元進(jìn)行存取的方法，包括通過將EEPROM單元的控制柵極驅(qū)動(dòng)到第一電壓并且同時(shí)將所述控制柵極下方的襯底和阱驅(qū)動(dòng)到第二電壓而將第一數(shù)據(jù)狀態(tài)寫入到該EEPROM存儲(chǔ)器單元，其中第二電壓小于第一電壓；通過將EEPROM單元的控制柵極驅(qū)動(dòng)到第二電壓并且同時(shí)將所述控制柵極下方的襯底和阱驅(qū)動(dòng)到第一電壓而將第二數(shù)據(jù)狀態(tài)寫入到該EEPROM存儲(chǔ)器單元，其中第二數(shù)據(jù)狀態(tài)不同于第一數(shù)據(jù)狀態(tài)。
16.權(quán)利要求15的方法，其中第一和第二電壓之間的差大于近似10伏特。
全文摘要
本發(fā)明涉及具有延伸阱的非易失性存儲(chǔ)器單元。一個(gè)實(shí)施例涉及一種存儲(chǔ)器器件。所述存儲(chǔ)器器件包括具有第一電容器平板和第二電容器平板的電容器，其中第一和第二電容器平板通過絕緣層分開并且被形成在半導(dǎo)體襯底的第一部分之上。所述存儲(chǔ)器器件還包括具有源極區(qū)、漏極區(qū)和柵極區(qū)的晶體管，其中所述柵極區(qū)耦合到第二電容器平板。所述晶體管被形成在所述半導(dǎo)體襯底的第二部分之上。阱區(qū)設(shè)置在所述半導(dǎo)體襯底的第一和第二部分中并且具有與所述半導(dǎo)體襯底的摻雜類型相反的摻雜類型。還公開了其他實(shí)施例。
文檔編號(hào)G11C16/10GK102347077SQ201110215089
公開日2012年2月8日 申請(qǐng)日期2011年7月29日 優(yōu)先權(quán)日2010年7月30日
發(fā)明者盧卡舍維奇 D. 申請(qǐng)人:英飛凌科技股份有限公司