專利名稱：一種測試半導(dǎo)體存儲(chǔ)器裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成電路的測試方法，且特別是有關(guān)于一種測試半導(dǎo)體存儲(chǔ)器裝置的方法。
背景技術(shù)：
集成電路的制造牽涉一個(gè)晶片的工藝，通過一系列的制造步驟以制造出多個(gè)集成電路于此晶片上。一旦此晶片被制造完成，此晶片被切割成各別的集成電路，這些集成電路之后更會(huì)遇到牽涉不同的焊線以及封裝步驟的工藝。然而，在使用前會(huì)希望能夠?qū)呻娐返牟僮鬟M(jìn)行測試。在一些案例中，多個(gè)集成電路可在晶片被切割前接受測試?；蛘呖蛇x擇地，此些集成電路可在焊線以及封裝步驟之后接受測試。一般來說，此類測試是為了驗(yàn)證此些集成電路的不同的電性特性。從這些測試所得到的信息可提供至一計(jì)算機(jī)中，以將這些測試結(jié)果和儲(chǔ)存于存儲(chǔ)器中的信息作比較，以及提供一關(guān)于集成電路可靠度的決定。由于集成電路是各自接受測試，而測試為一時(shí)間消耗的過程。所以，相當(dāng)多的努力是放在改善測試過程的效率。然而，盡管如此，集成電路的測試效率仍需要更進(jìn)一步的改
口 ο

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一方面，提出一種測試一半導(dǎo)體存儲(chǔ)器裝置的方法，半導(dǎo)體存儲(chǔ)器裝置包括多個(gè)數(shù)據(jù)輸入/輸出(I/O)連接件，此方法包括同時(shí)通過至少二個(gè)數(shù)據(jù)輸入/輸出連接件，從此半導(dǎo)體存儲(chǔ)器裝置中讀取一先前寫入數(shù)據(jù)，其中來自至少二個(gè)數(shù)據(jù)輸入/ 輸出連接件的信號被結(jié)合以產(chǎn)生一合成輸出信號；比較此合成輸出信號與一預(yù)定電壓電平；以及基于合成輸出信號和預(yù)定電壓電平的比較結(jié)果判定此半導(dǎo)體存儲(chǔ)器裝置是否恰當(dāng)?shù)夭僮?。根?jù)本發(fā)明的另一方面，提出一種測試半導(dǎo)體存儲(chǔ)器裝置的方法，此半導(dǎo)體存儲(chǔ)器裝置包括多個(gè)數(shù)據(jù)輸入/輸出(I/O)連接件，此方法包括通過半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸入/輸出連接件的一第一數(shù)據(jù)輸入/輸出連接件以及一第二數(shù)據(jù)輸入/輸出連接件，將來自一測試器的一輸入/輸出通道的一測試數(shù)據(jù)寫入至半導(dǎo)體存儲(chǔ)器裝置的多個(gè)存儲(chǔ)單元中，其中，第一數(shù)據(jù)輸入/輸出連接件以及第二數(shù)據(jù)輸入/輸出連接件是通過設(shè)置于半導(dǎo)體存儲(chǔ)器裝置以及測試器外部的一節(jié)點(diǎn)連接至測試器的輸入/輸出通道；同時(shí)通過第一數(shù)據(jù)輸入/輸出連接件以及第二數(shù)據(jù)輸入/輸出連接件，從半導(dǎo)體存儲(chǔ)器裝置中讀取測試數(shù)據(jù)，其中來自第一數(shù)據(jù)輸入/輸出連接件以及第二數(shù)據(jù)輸入/輸出連接件的多個(gè)信號被結(jié)合于此節(jié)點(diǎn)上以產(chǎn)生一合成輸出信號；以及基于合成輸出信號和預(yù)定電壓電平的一比較結(jié)果判定半導(dǎo)體存儲(chǔ)器裝置是否恰當(dāng)?shù)夭僮?。為了對本發(fā)明的上述及其它方面有更佳的了解，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。


圖1繪示一用于測試半導(dǎo)體存儲(chǔ)器裝置的一對一結(jié)構(gòu)的方塊圖。圖2繪示用于測試半導(dǎo)體存儲(chǔ)器裝置的一結(jié)構(gòu)的方塊圖，其中二待測物被連接至一測試器的每一輸入/輸出通道。圖3和圖4繪示用于測試半導(dǎo)體存儲(chǔ)器裝置的一結(jié)構(gòu)的方塊圖，其中一待測物的二接腳被連接至一測試器的每一輸入/輸出通道。圖5A和圖5B繪示此些以圖3和圖4所示結(jié)構(gòu)來測試半導(dǎo)體存儲(chǔ)器裝置的方法相關(guān)的電壓電平。圖6A至圖6D繪示以圖3和圖4所示結(jié)構(gòu)來測試半導(dǎo)體存儲(chǔ)器裝置的過程的流程圖。主要元件符號說明100、150、200 測試器102a-102c、152a-152b、202、202a_202c 待測物104、154、204 配接器D1-D15 數(shù)據(jù)輸入/輸出接腳m-N8:節(jié)點(diǎn)
具體實(shí)施例方式請參照圖1，其繪示用來測試多個(gè)半導(dǎo)體裝置的一結(jié)構(gòu)的方塊圖，其中每一被測試的半導(dǎo)體裝置是被視為是一待測物(device under test，“DUT”)。舉例來說，每一待測物可以是一半導(dǎo)體存儲(chǔ)器裝置，包括具有各自的儲(chǔ)存數(shù)據(jù)的位的多個(gè)存儲(chǔ)單元。每一半導(dǎo)體存儲(chǔ)器裝置可根據(jù)熟知的實(shí)行，包括一或多個(gè)供數(shù)據(jù)輸入/輸出(input/output，" I/O”)使用的襯墊或接腳、電源、時(shí)序、以及地址數(shù)據(jù)作安裝。此一半導(dǎo)體存儲(chǔ)器裝置的測試可包括將數(shù)據(jù)寫入至多個(gè)存儲(chǔ)單元，接著從此些存儲(chǔ)單元中讀取以此方式所寫入的數(shù)據(jù)，并且判定此讀取數(shù)據(jù)和寫入數(shù)據(jù)是否相匹配。有許多人所熟知的半導(dǎo)體存儲(chǔ)器測試器可用于此種半導(dǎo)體存儲(chǔ)器裝置的測試。如圖1所示，一慣用的測試器100可被用來同時(shí)測試多個(gè)待測物10加-102(3。一配接器104可被用來當(dāng)作一位于測試器100以及待測物102a-102c之間的界面。配接器104 可以是一被動(dòng)元件，通過提供每一待測物數(shù)據(jù)輸入/輸出接腳接至各自的測試器輸入/輸出通道的一對一固定布線，此被動(dòng)元件允許測試器100電性連接至待測物10加-102(3。測試器100的輸入/輸出通道是分別通過待測物的輸入/輸出接腳，以對待測物的多個(gè)存儲(chǔ)單元寫入和讀取數(shù)據(jù)。由于測試器的輸入/輸出通道數(shù)目有限，而此些輸入/輸出通道和待測物的數(shù)據(jù)輸入/輸出接腳為一對一連接，故而有限數(shù)目的待測物可在任意所給予的時(shí)間內(nèi)連接至測試器100。所以，舉例來說，假如測試器100具有640個(gè)輸入/輸出通道，且每一待測物具有16個(gè)數(shù)據(jù)輸入/輸出接腳，則由輸入/輸出來源的觀點(diǎn)來說，可于任意所給予時(shí)間內(nèi)連接至測試器100的待測物的最大數(shù)目即為640/16 = 40。所以，使用圖1中所示的結(jié)構(gòu)，其測試器100具有640個(gè)輸入/輸出通道，而每一待測物具有16個(gè)數(shù)據(jù)輸入/輸出接腳，只有40個(gè)待測物可以平行方式作測試。為了要增加可同時(shí)接受測試的待測物的數(shù)目，多個(gè)待測物可被連接至半導(dǎo)體存儲(chǔ)器裝置測試器的每一輸入/輸出通道。請參照圖2，其繪示此類結(jié)構(gòu)的方塊圖。如圖2所示，第一和第二待測物15 和152b是通過一配接器IM所提供的多個(gè)連接件，一同連接至一測試器150的共享輸入/輸出通道。更特別的是，第一和第二待測物15 和152b各包括相同數(shù)目的數(shù)據(jù)輸入/輸出接腳。測試器150的每一輸入/輸出通道同時(shí)連接至第一待測物15 的一數(shù)據(jù)輸入/輸出接腳，以及第二待測物152b的一數(shù)據(jù)輸入/輸出接腳。圖2中所示的結(jié)構(gòu)相較于圖1所示的結(jié)構(gòu)，是利于允許測試器150的每個(gè)輸入/ 輸出通道對于兩倍于待測物152的平行測試。所以，用來測試大量群組的半導(dǎo)體存儲(chǔ)器裝置的所需時(shí)間可被減少。然而，于圖2中所繪示的結(jié)構(gòu)會(huì)導(dǎo)致某種程度的過度傷害，而減少整體的產(chǎn)量。此過度傷害的議題被總結(jié)于表1中表 權(quán)利要求
1.一種測試一半導(dǎo)體存儲(chǔ)器裝置的方法，該半導(dǎo)體存儲(chǔ)器裝置包括多個(gè)數(shù)據(jù)輸入/輸出(I/O)連接件，該方法包括同時(shí)通過至少二個(gè)該數(shù)據(jù)輸入/輸出連接件，從該半導(dǎo)體存儲(chǔ)器裝置中讀取一先前寫入數(shù)據(jù)，其中來自該至少二個(gè)數(shù)據(jù)輸入/輸出連接件的信號被結(jié)合以產(chǎn)生一合成輸出信號；比較該合成輸出信號與一預(yù)定電壓電平；以及基于該合成輸出信號和該預(yù)定電壓電平的比較結(jié)果判定該半導(dǎo)體存儲(chǔ)器裝置是否恰當(dāng)?shù)夭僮鳌?br> 2.根據(jù)權(quán)利要求1所述的方法，其中該合成輸出信號是被一測試器的一單一輸入/輸出通道所接收。
3.根據(jù)權(quán)利要求1所述的方法，其中該讀取的步驟包括在一配接器中的一節(jié)點(diǎn)上結(jié)合該至少二個(gè)數(shù)據(jù)輸入/輸出連接件的該些信號以產(chǎn)生該合成輸出信號。
4.根據(jù)權(quán)利要求3所述的方法，其中該配接器是被串聯(lián)設(shè)置于該半導(dǎo)體存儲(chǔ)器裝置以及一測試器之間。
5.根據(jù)權(quán)利要求1所述的方法，更包括于讀取前寫入一測試數(shù)據(jù)至該半導(dǎo)體存儲(chǔ)器裝置，使得對該先前寫入數(shù)據(jù)的讀取包括讀取以該方式寫入的該測試數(shù)據(jù)。
6.根據(jù)權(quán)利要求5所述的方法，其中該測試數(shù)據(jù)的寫入包括分別通過該至少二數(shù)據(jù)輸入/輸出連接件，將相同的數(shù)據(jù)寫入至少二存儲(chǔ)單元中。
7.根據(jù)權(quán)利要求6所述的方法，其中比較該合成輸出信號與該預(yù)定電壓電平包括比較該合成輸出信號與一電壓輸出高(VOH)電平，并判定該合成輸出信號的電壓電平是否高于該電壓輸出高電平。
8.根據(jù)權(quán)利要求6所述的方法，其中比較該合成輸出信號與該預(yù)定電壓電平包括比較該合成輸出信號與一電壓輸出低(VOL)電平，并判定該合成輸出信號的電壓電平是否低于該電壓輸出低電平。
9.根據(jù)權(quán)利要求5所述的方法，其中該測試數(shù)據(jù)的寫入包括分別通過該至少二數(shù)據(jù)輸入/輸出連接件，將不同的數(shù)據(jù)寫入至少二存儲(chǔ)單元中。
10.根據(jù)權(quán)利要求9所述的方法，其中比較該合成輸出信號與該預(yù)定電壓電平包括比較該合成輸出信號與一電壓輸出低(VOL)電平與一電壓輸出高(VOH)電平，并判定該合成輸出信號的電壓電平是否介于該電壓輸出高電平以及該電壓輸出低電平之間。
11.一種測試一半導(dǎo)體存儲(chǔ)器裝置的方法，該半導(dǎo)體存儲(chǔ)器裝置包括多個(gè)數(shù)據(jù)輸入/ 輸出(I/O)連接件，該方法包括通過該半導(dǎo)體存儲(chǔ)器裝置的該些數(shù)據(jù)輸入/輸出連接件的一第一數(shù)據(jù)輸入/輸出連接件以及一第二數(shù)據(jù)輸入/輸出連接件，將來自一測試器的一輸入/輸出通道的一測試數(shù)據(jù)寫入至該半導(dǎo)體存儲(chǔ)器裝置的多個(gè)存儲(chǔ)單元中，其中，該第一數(shù)據(jù)輸入/輸出連接件以及該第二數(shù)據(jù)輸入/輸出連接件是通過設(shè)置于該半導(dǎo)體存儲(chǔ)器裝置以及該測試器外部的一節(jié)點(diǎn)連接至該測試器的該輸入/輸出通道；同時(shí)通過該第一數(shù)據(jù)輸入/輸出連接件以及該第二數(shù)據(jù)輸入/輸出連接件，從該半導(dǎo)體存儲(chǔ)器裝置中讀取該測試數(shù)據(jù)，其中來自該第一數(shù)據(jù)輸入/輸出連接件以及該第二數(shù)據(jù)輸入/輸出連接件的多個(gè)信號被結(jié)合于該節(jié)點(diǎn)上以產(chǎn)生一合成輸出信號；以及基于該合成輸出信號和該預(yù)定電壓電平的一比較結(jié)果判定該半導(dǎo)體存儲(chǔ)器裝置是否恰當(dāng)?shù)夭僮鳌?br> 12.根據(jù)權(quán)利要求11所述的方法，其中該合成輸出信號是被該測試器的該輸入/輸出通道所接收。
13.根據(jù)權(quán)利要求11所述的方法，其中該節(jié)點(diǎn)是位于一配接器的內(nèi)部。
14.根據(jù)權(quán)利要求13所述的方法，其中該配接器是被串聯(lián)設(shè)置于該半導(dǎo)體存儲(chǔ)器裝置與該測試器之間。
15.根據(jù)權(quán)利要求11所述的方法，其中該測試數(shù)據(jù)的寫入步驟包括分別通過該第一數(shù)據(jù)輸入/輸出連接件以及該第二數(shù)據(jù)輸入/輸出連接件，將相同數(shù)據(jù)寫入至一第一存儲(chǔ)單元以及一第二存儲(chǔ)單元中。
16.根據(jù)權(quán)利要求15所述的方法，更包括比較該合成輸出信號以及該預(yù)定電壓電平， 其中該預(yù)定電壓電平為一電壓輸出高電平，并且判定該合成輸出信號的一電壓電平是否大于該電壓輸出高電平。
17.根據(jù)權(quán)利要求15所述的方法，更包括比較該合成輸出信號以及該預(yù)定電壓電平， 其中該預(yù)定電壓電平為一電壓輸出低(VOL)電平，并且判定該合成輸出信號的該電壓電平是否小于該電壓輸出低電平。
18.根據(jù)權(quán)利要求11所述的方法，其中該測試數(shù)據(jù)的該寫入包括分別通過該第一數(shù)據(jù)輸入/輸出連接件以及該第二數(shù)據(jù)輸入/輸出連接件，將不同數(shù)據(jù)寫入至一第一存儲(chǔ)單元與一第二存儲(chǔ)單元。
19.根據(jù)權(quán)利要求18所述的方法，更包括比較該合成輸出信號以及該預(yù)定電壓電平， 其中該預(yù)定電壓電平為一電壓輸出低電平，并且更比較該合成輸出信號和一預(yù)定電壓輸出高電平，并且判定該合成輸出信號的一電壓電平是否位于該電壓輸出高電平以及該電壓輸出低電平之間。
20.根據(jù)權(quán)利要求11所述的方法，其中該測試數(shù)據(jù)的寫入步驟更包括通過該半導(dǎo)體存儲(chǔ)器裝置的該些數(shù)據(jù)輸入/輸出連接件的一第三數(shù)據(jù)輸入/輸出連接件以及一第四數(shù)據(jù)輸入/輸出連接件寫入該測試數(shù)據(jù)，將來自于該測試器的該輸入/輸出通道的該測試數(shù)據(jù)寫入至該半導(dǎo)體存儲(chǔ)器裝置的該些存儲(chǔ)單元中，其中，該第一數(shù)據(jù)輸入/輸出連接件、該第二數(shù)據(jù)輸入/輸出連接件、該第三數(shù)據(jù)輸入/ 輸出連接件、以及該第四數(shù)據(jù)輸入/輸出連接件是通過設(shè)置于該半導(dǎo)體存儲(chǔ)器裝置以及該測試器外部的該節(jié)點(diǎn)連接至該測試器的該輸入/輸出通道；以及其中，該測試數(shù)據(jù)的讀取步驟更包括同時(shí)通過該第一數(shù)據(jù)輸入/輸出連接件、該第二數(shù)據(jù)輸入/輸出連接件、該第三數(shù)據(jù)輸入/輸出連接件、以及該第四數(shù)據(jù)輸入/輸出連接件，從該半導(dǎo)體存儲(chǔ)器裝置中讀取該測試數(shù)據(jù)，其中，來自該第一數(shù)據(jù)輸入/輸出連接件、 該第二數(shù)據(jù)輸入/輸出連接件、該第三數(shù)據(jù)輸入/輸出連接件、以及該第四數(shù)據(jù)輸入/輸出連接件的多個(gè)信號是于該節(jié)點(diǎn)上結(jié)合以產(chǎn)生一合成輸出信號。
全文摘要
本發(fā)明公開了一種測試半導(dǎo)體存儲(chǔ)器裝置的方法，包括從半導(dǎo)體存儲(chǔ)器裝置中，同時(shí)通過至少二個(gè)半導(dǎo)體存儲(chǔ)器裝置的數(shù)據(jù)輸入/輸出連接件，例如是接腳或襯墊，以讀取之前的寫入測試數(shù)據(jù)。由此二數(shù)據(jù)輸入/輸出連接件所得的多個(gè)信號被結(jié)合以產(chǎn)生一合成輸出信號。此合成輸出信號是由一測試器的一單一輸入/輸出通道所接收。此測試器將此合成輸出信號和一預(yù)定電壓電平作比較，并且基于此合成輸出信號和預(yù)定電壓電平的比較判定此半導(dǎo)體存儲(chǔ)器裝置是否恰當(dāng)?shù)夭僮鳌?br> 文檔編號G11C29/08GK102376371SQ20101025087
公開日2012年3月14日 申請日期2010年8月10日 優(yōu)先權(quán)日2010年8月10日
發(fā)明者黃楚邦, 黃胤津 申請人:旺宏電子股份有限公司