專利名稱：負電壓斜率控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種負電壓斜率控制電路，特別是關(guān)于一種用于對非易失性存儲器的 擦除電壓進行斜率控制的負電壓斜率控制電路。
背景技術(shù)：
半導(dǎo)體存儲器可被分為易失性存儲器和非易失性存儲器。電可擦除/可編程非易 失性存儲器(EEPROM)是非易失性存儲器的一種，它的特點是在沒有電源的情況下數(shù)據(jù)仍 然能保持，并在需要時可以擦除和修改數(shù)據(jù)，而要擦除一個EEPROM單元，常常需要把一個 負電壓加到其控制柵上(擦除電壓)。因此，要想擦寫準(zhǔn)確，就需要對該負電壓斜率進行有 效控制。現(xiàn)有技術(shù)請參考美國專利US5168174 (Negative-Voltage Charge Pump WithFeedback Control)，其公開了一種負電壓斜率控制電路。圖Ia為現(xiàn)有技術(shù)的負電壓 斜率控制電路的電路圖，圖Ib為圖Ia中斜率參考電壓發(fā)生器的電路示意圖，圖Ic為圖Ib 的斜率參考電壓發(fā)生器的時序圖。如圖Ia所示，當(dāng)使能信號En為低時，電容Cl與電容C2 左側(cè)的PMOS晶體管Pl、P2導(dǎo)通，基準(zhǔn)信號Vi通過上面的PMOS晶體管P2直接接至擦除電 壓Vee，即擦除電壓Vee = Vi為正電壓，基準(zhǔn)信號Vi通過下面PMOS晶體管Pl直接接至Vfl 節(jié)點，即Vfl = Vi，因為Vrr < Vi，故比較器COMPl正輸入端電壓高于負輸入端電壓，其輸 出 SLEN為高，此時定時器TIME工作，輸出如圖Ic所示的波形。請繼續(xù)參考圖Ib所示，與 非門被SLEN打開，時鐘信號CKA和時鐘信號CKB能交替打開開關(guān)管TRx和開關(guān)管TRy，當(dāng) 時鐘信號CKA為低時，開關(guān)管TRx的PMOS晶體管柵極為低電平而NMOS晶體管柵極為高電 平，電容Cx向電容Cy放電；當(dāng)時鐘信號CKB為低時，開關(guān)管TRy柵極為高電平而導(dǎo)通，電 容Cy通過開關(guān)管TRy快速放電至OV (此時時鐘信號CKA為高，開關(guān)管TRx截止)；當(dāng)時鐘信 號CKA與時鐘信號CKB均為高時，開關(guān)管TRx與開關(guān)管TRy均截止。當(dāng)SLEN為低電平時， 電容Cx被快速充電至基準(zhǔn)信號Vi，SLEN變高后，隨著時間推移，電容Cx的電荷逐漸降低， 從而圖Ib的輸出電壓OUT逐漸降低，由于圖Ib的輸出接至圖Ia的比較器C0MP2的負輸入 端，比較器C0MP2的正輸入端Vf2隨著時間推移，電壓由基準(zhǔn)信號Vi向Vi+(Vee-Vi)*C3/ (C3+C4+Cin)降低，其中Cin為比較器C0MP2的輸入電容，在Vf2高于斜率參考電壓發(fā)生器 的輸出電壓OUT時，比較器C0MP2輸出電平PE為高，負電壓電荷泵Charge Pump持續(xù)工作， 擦除電壓Vee繼續(xù)降低，擦除電壓Vee低至某值后，Vf2 < OUT，則比較器C0MP2輸出電平 PE變?yōu)榈碗娖?，負電壓電荷泵不工作，擦除電壓Vee上升，擦除電壓Vee升至一定值后，Vf2 > OUT,則比較器C0MP2輸出電平PE為高電平，負電壓電荷泵Charge Pump又工作使Vee下 降，周而復(fù)始，使擦除電壓Vee能維持于所需負電壓(如-11V)。然而，現(xiàn)有技術(shù)存在如下缺點由于擦除電壓Vee不是線性的，每次輸出電壓PE動 作均使擦除電壓Vee有跳變，擦除電壓Vee即使經(jīng)過整流，其跳變必然會形成不必要的紋 波。
綜上所述，可知先前技術(shù)的負電壓斜率控制電路存在由于擦除電壓Vee非線性而 產(chǎn)生跳變會形成不必要的波紋的問題，因此，實有必要提出改進的技術(shù)手段，來解決此一問題。

發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)存在的由于擦除電壓非線性而產(chǎn)生跳變形成不必要的波紋 的問題，本發(fā)明的主要目的在于提供一種負電壓斜率控制電路，使得擦除電壓下降較為平 緩，避免現(xiàn)有技術(shù)中存在的擦除電壓會產(chǎn)生跳變形成紋波的問題。為達上述及其它目的，本發(fā)明一種負電壓斜率控制電路，用于對非易失性存儲器 擦除電壓的斜率進行控制，其包含振蕩器，用于產(chǎn)生一初始周期波；第一開關(guān)管，連接于該振蕩器，獲得一控制周期波，由該控制周期波控制該第一開 關(guān)管的通斷；基準(zhǔn)恒流源，一端連接一電源，另一端連接于該第一開關(guān)管；鏡像恒流源，連接于該第一開關(guān)管，用于對該基準(zhǔn)恒流源的電流進行鏡像；瞬態(tài)控制電容，連接于該電源與該鏡像恒流源之間；以及第二開關(guān)管，其一端連接于該瞬態(tài)控制電容與該鏡像恒流源之間，以形成第一節(jié) 點，該第二開關(guān)管還與一電荷泵連接，該電荷泵輸出的負電壓經(jīng)該第二開關(guān)管輸出一擦除 電壓，其中當(dāng)該控制周期波控制該第一開關(guān)管導(dǎo)通時，該基準(zhǔn)恒流源的電流被導(dǎo)通至該鏡像 恒流源進行鏡像以形成下拉電流，，該下拉電流使得該瞬態(tài)控制電容上的電荷減少，進而使 得該第一節(jié)點電壓降低，該第一節(jié)點電壓降低控制該第二開關(guān)管導(dǎo)通增強，該擦除電壓下 降。進一步地，在該振蕩器與該第一開關(guān)管之間，還設(shè)有一占空比調(diào)節(jié)電路，該占空比 調(diào)節(jié)電路對該初始周期波進行調(diào)整形成占空比可控的周期波，該控制周期波為該占空比可 控的周期波。進一步地，該第一開關(guān)管與該鏡像電流源之間設(shè)有一第一電壓限幅器。進一步地，該瞬態(tài)控制電容與該鏡像電流源之間設(shè)有一第二電壓限幅器，該第二 電壓限幅器接于第一節(jié)點與該瞬態(tài)控制電容之間。進一步地，該第一開關(guān)管為一第一 PMOS晶體管，該第一 PMOS晶體管柵極與該占空 比調(diào)節(jié)電路相接，源極接于該基準(zhǔn)恒流源，漏極與該第一電壓限幅器相接。進一步地，該第二開關(guān)管為一第二 PMOS晶體管，該第二 PMOS晶體管的柵極連接于 該第一節(jié)點，漏極接于該電荷泵，源極輸出該擦除電壓。 進一步地，該鏡像恒流源還與該電荷泵連接。 與現(xiàn)有技術(shù)相比，本發(fā)明一種負電壓斜率控制電路通過一振蕩器產(chǎn)生的周期波控 制第一開關(guān)管的通斷，并通過一鏡像恒流源對基準(zhǔn)恒流源的電流進行鏡像以形成下拉電 流，該下拉電流使得瞬態(tài)控制電容電荷減少，第一節(jié)點電壓降低，第二開關(guān)管導(dǎo)通增強，因 此電荷泵輸出至第二開關(guān)管的負電壓經(jīng)第二開關(guān)管后逐步下降(絕對值增加)，使得負電 壓斜率得到可靠控制，本發(fā)明由于第一節(jié)點電壓的變化是連續(xù)的，因此輸出的擦除電壓不會發(fā)生突變，解決了現(xiàn)有技術(shù)存在的問題。


圖Ia為現(xiàn)有技術(shù)的負電壓斜率控制電路的電路結(jié)構(gòu)圖；圖Ib為圖Ia的斜率參考發(fā)生器的電路結(jié)構(gòu)圖；圖Ic為圖Ib的斜率參考發(fā)生器的時序圖；圖Id為現(xiàn)有技術(shù)的負電壓斜率控制電路的時序圖；圖2為本發(fā)明負電壓斜率控制電路第一較佳實施例的電路結(jié)構(gòu)圖；圖3為本發(fā)明負電壓斜率控制電路第二較佳實施例的電路結(jié)構(gòu)圖；圖4為本發(fā)明負電壓斜率控制電路第二較佳實施例的時序圖。
具體實施例方式以下通過特定的具體實例并結(jié)合

本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可 由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點與功效。本發(fā)明亦可通過其它不同 的具體實例加以施行或應(yīng)用，本說明書中的各項細節(jié)亦可基于不同觀點與應(yīng)用，在不背離 本發(fā)明的精神下進行各種修飾與變更。圖2為本發(fā)明一種負電壓斜率控制電路第一較佳實施例的電路結(jié)構(gòu)圖。如圖2所 示，本發(fā)明一種負電壓斜率控制電路，用于對非易失性存儲器(EEPR0M，例如閃存)擦除電 壓斜率進行控制，包括振蕩器101、第一開關(guān)管102、基準(zhǔn)恒流源103、鏡像恒流源104、瞬 態(tài)控制電容105以及第二開關(guān)管106。振蕩器101用于產(chǎn)生一初始周期波，該初始周期波被 送至第一開關(guān)管102形成一控制周期波，用于控制第一開關(guān)管102的通斷；第一開關(guān)管102 一端連接于基準(zhǔn)恒流源103，另一端連接于鏡像恒流源，其在該控制周期波的控制下，確定 是否將基準(zhǔn)恒流源103的電流Ib導(dǎo)通至鏡像恒流源104 ；鏡像恒流源104的一端連接于第 一開關(guān)管，另一端連接于瞬態(tài)控制電容105，其用于對基準(zhǔn)恒流源103的電流Ib進行鏡像以 形成下拉電流，以將瞬態(tài)控制電容105上的電荷拉走，壓降變大，由于瞬態(tài)控制電容105 — 極接于電源VDD，在下拉電流的影響下，另一極接于鏡像恒流源104的電壓必然下降，另外， 鏡像恒流源104還連接于一電荷泵(圖中未示出)的輸出端；第二開關(guān)管106連接于瞬態(tài) 控制電容105與鏡像恒流源104之間，其也連接于一電荷泵(圖中未示出)的輸出端，電荷 泵輸出的負電壓VIN經(jīng)第二開關(guān)管106輸出擦除電壓Vee。隨著瞬態(tài)控制電容105與鏡像 恒流源104連接的那一極的電壓下降，第二開關(guān)管106導(dǎo)通增強，電荷泵輸出的負電壓經(jīng)過 第二開關(guān)管106輸出的擦除電壓Vee逐步下降(絕對值增加)，亦即負電壓斜率得到可靠控 制。圖3為本發(fā)明一種負電壓斜率控制電路第二較佳實施例的電路結(jié)構(gòu)圖。相比于圖 2，本發(fā)明第二較佳實施例于振蕩器101與第一開關(guān)管102之間，還設(shè)有一占空比調(diào)節(jié)電路 107，占空比調(diào)節(jié)電路107用于將振蕩器101輸入的初始周期波調(diào)整后形成占空比可控的周 期波K，然后再將占空比可控的周期波K輸入至第一開關(guān)管102。另外，本發(fā)明第二較佳實 施例在第一開關(guān)管102與鏡像電流源104之間以及瞬態(tài)控制電容105與鏡像恒流源104之 間還分別設(shè)置電壓限幅器108與電壓限幅器109，以防止電壓過大，其中電壓限幅器109 — 端連接于瞬態(tài)控制電容105，另一端分別與鏡像恒流源104以及第二開關(guān)管106相接。更
5具體地說，在本發(fā)明第二較佳實施例中，第一開關(guān)管102為一 PMOS晶體管P1，該PMOS晶體 管的柵極與占空比調(diào)節(jié)電路107相接，源極接于基準(zhǔn)恒流源103，漏極與電壓限幅器108相 接，當(dāng)然第一開關(guān)管102也可以為類似的設(shè)計，如為一 NMOS晶體管，本發(fā)明不以此為限；鏡 像恒流源104包含NMOS晶體管Ml、M2、M3以及M4，其中NMOS晶體管Ml與M2串聯(lián)，NMOS 晶體管M3與M4相連，其連接方式為常規(guī)的鏡像恒流源連接方式，當(dāng)然鏡像恒流源104也可 以由四個PMOS晶體管組成，在此不予詳述；第二開關(guān)管106為一 PMOS晶體管P2，其柵極連 接于電壓限幅器109以及鏡像恒流源104形成一第一節(jié)點，漏極接于一電荷泵(圖中未示 出)，接收電荷泵輸出的負電壓VIN，源極輸出擦除電壓Vee。請繼續(xù)參照圖3，振蕩器101工作，產(chǎn)生一初始周期波，此周期波經(jīng)占空比調(diào)節(jié)電 路107調(diào)整后形成占空比可控的周期波K，周期波K接至第一開關(guān)管102的PMOS晶體管Pl 的柵極，低電平時，PMOS晶體管Pl導(dǎo)通，基準(zhǔn)恒流源Ib通過電壓限幅器108和鏡像恒流源 104的匪OS晶體管Ml和匪OS晶體管M2，并被鏡像至鏡像恒流源104的匪OS晶體管M3與 NMOS晶體管M4形成下拉電流，這樣，瞬態(tài)控制電容105上的電荷被拉走，壓降變大，因其一 極接于電源VDD，故另一極電壓必然下降，即NMOS晶體管M3之漏極電壓GR(即第一節(jié)點電 壓)下降，當(dāng)周期波K之高電平到來時，第一開關(guān)管102的PMOS晶體管Pl截止，鏡像恒流 源104的NMOS晶體管Ml和NMOS晶體M2無電流，故鏡像恒流源NMOS晶體管M3與NMOS晶 體管M4亦無電流，瞬態(tài)控制電容105的極板電壓不變，即漏極電壓GR不變，而隨著時間的 推移，漏極電壓GR逐步降低，從而使得第二開關(guān)管106的PMOS晶體管P2導(dǎo)通逐漸增強，電 荷泵輸出的負電壓VIN經(jīng)過第二開關(guān)管106的PMOS晶體管P2輸出擦除電壓Vee逐步下降 (絕對值增加)，亦即負電壓斜率得到可靠控制，因漏極電壓GR的變化是連續(xù)的，故Vee不 存在突變，不會產(chǎn)生紋波，即可消除現(xiàn)有技術(shù)的缺點。圖4為本發(fā)明負電壓斜率控制電路的時序圖。其中，橫軸為時間軸t，縱軸為電壓， k為占空比可控的周期波。通過圖4的時序圖，可見擦除電壓Vee確為緩慢下降，沒有出現(xiàn) 突變，確已消除現(xiàn)有技術(shù)的缺點?？梢?，本發(fā)明一種負電壓斜率控制電路通過一振蕩器產(chǎn)生的周期波控制第一開關(guān) 管的通斷，并通過一鏡像恒流源對基準(zhǔn)恒流源的電流進行鏡像以形成下拉電流，該下拉電 流使得瞬態(tài)控制電容電荷減少，第一節(jié)點電壓降低，第二開關(guān)管導(dǎo)通增強，因此電荷泵輸出 至第二開關(guān)管的負電壓經(jīng)第二開關(guān)管后逐步下降(絕對值增加)，使得負電壓斜率得到可 靠控制，本發(fā)明由于第一節(jié)點電壓的變化是連續(xù)的，因此輸出的擦除電壓不會發(fā)生突變，解 決了現(xiàn)有技術(shù)存在的問題。上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本 領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾與改變。因此， 本發(fā)明的權(quán)利保護范圍，應(yīng)如權(quán)利要求書所列。
權(quán)利要求
一種負電壓斜率控制電路，用于對非易失性存儲器的擦除電壓進行控制，其包含振蕩器，用于產(chǎn)生一初始周期波；第一開關(guān)管，連接于該振蕩器，以獲得一控制周期波，由該控制周期波控制該第一開關(guān)管的通斷；基準(zhǔn)恒流源，一端連接一電源，另一端連接于該第一開關(guān)管；鏡像恒流源，連接于該第一開關(guān)管，用于對該基準(zhǔn)恒流源的電流進行鏡像；瞬態(tài)控制電容，連接于該電源與該鏡像恒流源之間；以及第二開關(guān)管，其一端連接于該瞬態(tài)控制電容與該鏡像恒流源之間，以形成第一節(jié)點，該第二開關(guān)管還與一電荷泵連接，該電荷泵輸出的負電壓經(jīng)該第二開關(guān)管輸出一擦除電壓，其中當(dāng)該控制周期波控制該第一開關(guān)管導(dǎo)通時，該基準(zhǔn)恒流源的電流被導(dǎo)通至該鏡像恒流源進行鏡像以形成下拉電流，，該下拉電流使得該瞬態(tài)控制電容上的電荷減少，進而使得該第一節(jié)點電壓降低，該第一節(jié)點電壓降低控制該第二開關(guān)管導(dǎo)通增強，該擦除電壓下降。
2.如權(quán)利要求1所述的負電壓斜率控制電路，其特征在于在該振蕩器與該第一開關(guān) 管之間，還設(shè)有一占空比調(diào)節(jié)電路，該占空比調(diào)節(jié)電路對該初始周期波進行調(diào)整形成占空 比可控的周期波，該控制周期波為該占空比可控的周期波。
3.如權(quán)利要求2所述的負電壓斜率控制電路，其特征在于該第一開關(guān)管與該鏡像電 流源之間設(shè)有一第一電壓限幅器。
4.如權(quán)利要求3所述的負電壓斜率控制電路，其特征在于該瞬態(tài)控制電容與該鏡像 電流源之間設(shè)有一第二電壓限幅器，該第二電壓限幅器接于第一節(jié)點與該瞬態(tài)控制電容之 間。
5.如權(quán)利要求4所述的負電壓斜率控制電路，其特征在于該第一開關(guān)管為一第一 PMOS晶體管，該第一 PMOS晶體管柵極與該占空比調(diào)節(jié)電路相接，源極接于該基準(zhǔn)恒流源， 漏極與該第一電壓限幅器相接。
6.如權(quán)利要求5所述的負電壓斜率控制電路，其特征在于該第二開關(guān)管為一第二 PMOS晶體管，該第二 PMOS晶體管的柵極連接于該第一節(jié)點，漏極接于該電荷泵，源極輸出 該擦除電壓。
7.如權(quán)利要求6所述的負電壓斜率控制電路，其特征在于該鏡像恒流源還與該電荷泵連接。
全文摘要
本發(fā)明公開一種負電壓斜率控制電路，用于對非易失性存儲器的擦除電壓進行控制，其包含用于產(chǎn)生周期波的振蕩器；連接于該振蕩器的第一開關(guān)管，用于獲得一控制周期波以控制該第一開關(guān)管的通斷；連接于該第一開關(guān)管的基準(zhǔn)恒流源；連接于該第一開關(guān)用于對該基準(zhǔn)恒流源的電流進行鏡像的鏡像恒流源；連接于該鏡像恒流源的瞬態(tài)控制電容；以及連接于該瞬態(tài)控制電容與該鏡像恒流源之間的第二開關(guān)管，并且擦除電壓經(jīng)該第二開關(guān)管輸出，采用本發(fā)明負電壓斜率控制電路獲得的擦除電壓不會發(fā)生突變形成紋波，解決了現(xiàn)有技術(shù)的缺陷。
文檔編號G11C16/30GK101964212SQ20101025053
公開日2011年2月2日 申請日期2010年8月11日 優(yōu)先權(quán)日2010年8月11日
發(fā)明者楊光軍 申請人:上海宏力半導(dǎo)體制造有限公司