負電壓基準電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電壓基準電路，特別是涉及一種負電壓基準電路。
【背景技術(shù)】
[0002]電壓基準電路在模擬集成電路中是一個非常重要的模塊，該模塊為電路中的其他模塊提供精準的電壓。隨著電路技術(shù)的發(fā)展，系統(tǒng)的日益復(fù)雜，電壓域的增多，一個電路系統(tǒng)中，需要用到多種不同的電壓基準。在同一個電壓域中常把帶隙基準電壓通過電阻網(wǎng)絡(luò)或倍壓方式，實現(xiàn)多種各種不同的基準電壓，但當(dāng)電路中需要正電壓基準及負電壓基準時，采用該種方法無法實現(xiàn)，必須要設(shè)計兩套帶隙基準，才能滿足要求。也就是說，現(xiàn)有電路中只設(shè)計一套帶隙基準的話，無法實現(xiàn)電壓基準由正電壓域到負電壓域的轉(zhuǎn)換。
【發(fā)明內(nèi)容】
[0003]本發(fā)明的目的在于克服現(xiàn)有技術(shù)中存在的不足，提供一種負電壓基準電路，該負電壓基準電路采用兩個差分運算放大器，及電阻網(wǎng)絡(luò)，實現(xiàn)了電壓基準由正電壓域到負電壓域的轉(zhuǎn)換。電路中僅需設(shè)計一套帶隙基準電壓，既可實現(xiàn)全電壓域的基準電壓。本發(fā)明采用的技術(shù)方案是:
一種負電壓基準電路，包括:兩個串聯(lián)的電阻，在該兩個串聯(lián)的電阻連接的節(jié)點上設(shè)一零電位，在第一個電阻非串聯(lián)連接節(jié)點的另一端設(shè)一正基準電壓，從第二個電阻非串聯(lián)連接節(jié)點的另一端獲取負基準電壓。
[0004]上述負電壓基準電路，具體包括運算放大器Ul和U2，電阻Rl、R2、R3和R4，PMOS管Ml和NMOS管M2 ；
電阻R2為上述兩個串聯(lián)的電阻中的第一個電阻，電阻R3為上述兩個串聯(lián)的電阻中的第二個電阻；
運算放大器Ul的同相輸入端接正基準電壓+Vref，輸出端接PMOS管Ml的柵極，PMOS管Ml的源極接正電源電壓VCC，漏極接電阻Rl的一端；運算放大器Ul的反相輸入端接電阻Rl的另一端和電阻R2的一端；電阻R2的另一端接電阻R3的一端和運算放大器U2的反相輸入端；運算放大器U2的同相輸入端接地；電阻R3的另一端接電阻R4的一端，電阻R4的另一端接NMOS管M2的漏極；NM0S管M2的柵極接運算放大器U2的輸出端，源極接負電源電壓Vee ；
從電阻R3與R4連接的那一端獲得負基準電壓-Vref。
[0005]進一步地，所述電阻R2為可變電阻。
[0006]本發(fā)明的優(yōu)點在于:
O能夠?qū)崿F(xiàn)基準電壓由正電壓域到負電壓域的轉(zhuǎn)換。
[0007]2)通過調(diào)節(jié)R2電阻，可以實現(xiàn)多種不同的負基準電壓。
[0008]3)電路中僅需設(shè)計一套帶隙基準電壓，既可實現(xiàn)全電壓域的基準電壓。
【附圖說明】
[0009]圖1為本發(fā)明的結(jié)構(gòu)組成示意圖。
【具體實施方式】
[0010]下面結(jié)合具體附圖和實施例對本發(fā)明作進一步說明。
[0011]本發(fā)明提出的負電壓基準電路，如圖1所示，包括運算放大器Ul和U2，電阻R1、R2、R3 和 R4，PMOS 管 Ml 和 NMOS 管 M2 ；
運算放大器Ul的同相輸入端接正基準電壓+Vref，輸出端接PMOS管Ml的柵極，PMOS管Ml的源極接正電源電壓VCC，漏極接電阻Rl的一端；運算放大器Ul的反相輸入端接電阻Rl的另一端和電阻R2的一端；電阻R2的另一端接電阻R3的一端和運算放大器U2的反相輸入端；運算放大器U2的同相輸入端接地；電阻R3的另一端接電阻R4的一端，電阻R4的另一端接NMOS管M2的漏極；NM0S管M2的柵極接運算放大器U2的輸出端，源極接負電源電壓Vee ；
從電阻R3與R4連接的那一端獲得負基準電壓-Vref。
[0012]上述正基準電壓+Vref為正的帶隙基準電壓。
[0013]運算放大器Ul和U2都是差分運算放大器。
[0014]根據(jù)圖1的電路邏輯，考慮Ul以及U2各自的兩輸入端間“虛短”，A節(jié)點電壓為正基準電壓+Vref，B節(jié)點電壓為GND，由于流經(jīng)R2、R3電阻上的電流完全相同，可以得到-Vref=R3/R2* (+Vref)，實現(xiàn)正電壓基準到負電壓基準的轉(zhuǎn)換，調(diào)整R2的電阻阻值，既可實現(xiàn)多種不同的負基準電壓。
【主權(quán)項】
1.一種負電壓基準電路，其特征在于，包括:兩個串聯(lián)的電阻，在該兩個串聯(lián)的電阻連接的節(jié)點上設(shè)一零電位，在第一個電阻非串聯(lián)連接節(jié)點的另一端設(shè)一正基準電壓，從第二個電阻非串聯(lián)連接節(jié)點的另一端獲取負基準電壓。
2.如權(quán)利要求1所述的負電壓基準電路，其特征在于，包括運算放大器Ul和U2，電阻Rl、R2、R3 和 R4，PMOS 管 Ml 和 NMOS 管 M2 ； 電阻R2為上述兩個串聯(lián)的電阻中的第一個電阻，電阻R3為上述兩個串聯(lián)的電阻中的第二個電阻； 運算放大器Ul的同相輸入端接正基準電壓+Vref，輸出端接PMOS管Ml的柵極，PMOS管Ml的源極接正電源電壓VCC，漏極接電阻Rl的一端；運算放大器Ul的反相輸入端接電阻Rl的另一端和電阻R2的一端；電阻R2的另一端接電阻R3的一端和運算放大器U2的反相輸入端；運算放大器U2的同相輸入端接地；電阻R3的另一端接電阻R4的一端，電阻R4的另一端接NMOS管M2的漏極；NM0S管M2的柵極接運算放大器U2的輸出端，源極接負電源電壓Vee ； 從電阻R3與R4連接的那一端獲得負基準電壓-Vref。
3.如權(quán)利要求2所述的負電壓基準電路，其特征在于: 所述電阻R2為可變電阻。
【專利摘要】本發(fā)明提供一種負電壓基準電路，包括運算放大器U1和U2，電阻R1、R2、R3和R4，PMOS管M1和NMOS管M2；U1的同相輸入端接正基準電壓+Vref，輸出端接PMOS管M1的柵極，PMOS管M1的源極接正電源電壓VCC，漏極接電阻R1的一端；U1的反相輸入端接電阻R1的另一端和電阻R2的一端；電阻R2的另一端接電阻R3的一端和U2的反相輸入端；U2的同相輸入端接地；電阻R3的另一端接電阻R4的一端，電阻R4的另一端接NMOS管M2的漏極；NMOS管M2的柵極接U2的輸出端，源極接負電源電壓Vee；從電阻R3與R4連接的那一端獲得負基準電壓-Vref。本發(fā)明實現(xiàn)了電壓基準由正電壓域到負電壓域的轉(zhuǎn)換。電路中僅需設(shè)計一套帶隙基準電壓。
【IPC分類】G05F1-56
【公開號】CN104808737
【申請?zhí)枴緾N201510201093
【發(fā)明人】任羅偉, 王成, 于宗光, 俞小平
【申請人】無錫中微愛芯電子有限公司
【公開日】2015年7月29日
【申請日】2015年4月24日