專利名稱：非易失性存儲(chǔ)設(shè)備以及含有此設(shè)備的存儲(chǔ)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲(chǔ)設(shè)備以及包含此設(shè)備的存儲(chǔ)系統(tǒng)。
背景技術(shù)：
快閃存儲(chǔ)設(shè)備是在掉電后仍保留所存儲(chǔ)數(shù)據(jù)的非易失性存儲(chǔ)設(shè)備?？扉W存儲(chǔ)設(shè)備 能夠用具有電擦除和編程能力的半導(dǎo)體存儲(chǔ)設(shè)備來(lái)實(shí)現(xiàn)。快閃存儲(chǔ)器已經(jīng)被應(yīng)用于移動(dòng)設(shè) 備的可執(zhí)行代碼保存存儲(chǔ)器，以及用作必須具有高密度和高速度特點(diǎn)的移動(dòng)設(shè)備的大容量 存儲(chǔ)設(shè)備?？扉W存儲(chǔ)設(shè)備可以被分為NAND快閃存儲(chǔ)設(shè)備或者NOR快閃存儲(chǔ)設(shè)備。NOR快閃存 儲(chǔ)設(shè)備具有傳統(tǒng)的存儲(chǔ)單元結(jié)構(gòu)，一個(gè)位線上并聯(lián)連接有多個(gè)存儲(chǔ)單元。相反，在NAND快 閃存儲(chǔ)設(shè)備中，一個(gè)位線上串聯(lián)連接有多個(gè)存儲(chǔ)單元。NOR快閃存儲(chǔ)設(shè)備執(zhí)行編程和讀操作 的速度可比NAND快閃存儲(chǔ)設(shè)備更快。為此，NOR快閃存儲(chǔ)設(shè)備已經(jīng)被廣泛用于需要快速讀 /編程的應(yīng)用中。但是，與NAND快閃存儲(chǔ)設(shè)備相比，NOR快閃存儲(chǔ)設(shè)備可能更難以在增加存儲(chǔ)容量 的同時(shí)使半導(dǎo)體芯片小型化。一種在一個(gè)物理存儲(chǔ)單元中存儲(chǔ)多個(gè)數(shù)據(jù)位的多電平單元 (MLC)存儲(chǔ)系統(tǒng)已經(jīng)被采用以便在不增加芯片尺寸的情況下增加存儲(chǔ)容量。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)方面提供一種非易失性存儲(chǔ)設(shè)備，包括單元陣列，含有被排列在字 線和位線交叉點(diǎn)上的存儲(chǔ)單元；地址譯碼器，被配置為根據(jù)地址選擇一個(gè)字線；寫電路，被 配置為將編程數(shù)據(jù)寫入與所選擇字線相連的存儲(chǔ)單元中；以及控制電路，被配置為控制地 址譯碼器和寫電路，以便在寫操作期間順序地執(zhí)行多個(gè)條帶(band)編程(寫)操作，其中， 在每個(gè)條帶寫操作期間，所述控制電路進(jìn)一步被配置為選擇下一個(gè)條帶寫操作的寫條件。本發(fā)明的另一個(gè)方面提供一種存儲(chǔ)系統(tǒng)，包括非易失性存儲(chǔ)設(shè)備；以及存儲(chǔ)控 制器，被配置為控制非易失性存儲(chǔ)設(shè)備。所述非易失性存儲(chǔ)設(shè)備包括單元陣列，含有被排 列在字線和位線交叉點(diǎn)上的存儲(chǔ)單元；地址譯碼器，被配置為根據(jù)地址選擇一個(gè)字線；寫 電路，被配置為將編程數(shù)據(jù)寫入與所選擇字線相連的存儲(chǔ)單元；以及控制電路，被配置為控 制地址譯碼器和寫電路，以便在寫操作期間順序地執(zhí)行多個(gè)條帶寫操作，其中，在每個(gè)條帶 寫操作期間，所述控制電路被進(jìn)一步配置為選擇下一個(gè)條帶寫操作的寫條件。在寫操作期間，根據(jù)本發(fā)明實(shí)施例的非易失性存儲(chǔ)設(shè)備可以順序地執(zhí)行多個(gè)條帶 寫操作，并且在條帶寫操作中選擇下一個(gè)條帶寫操作所使用的優(yōu)化的寫條件。根據(jù)本發(fā)明 實(shí)施例的非易失性存儲(chǔ)設(shè)備可以利用優(yōu)化的寫條件來(lái)執(zhí)行寫操作。
下面將參考附圖詳細(xì)描述本發(fā)明的各種示例實(shí)施例。然而，可以以不同的形式來(lái) 實(shí)例化本發(fā)明，而不應(yīng)當(dāng)將本發(fā)明理解為僅限定于這里所提出的實(shí)施例。更適當(dāng)?shù)?，提供這 些實(shí)施例以便本公開將是更徹底和完全的，并且將實(shí)施例的范圍完整地傳達(dá)給本領(lǐng)域的技 術(shù)人員。在整個(gè)附圖中相似的參考編號(hào)表示相似的元件。


通過參考附圖的以下描述，本發(fā)明的以上和其它特征將變得顯而易見，其中，在各 個(gè)附圖中相似的參考編號(hào)表示相似的部件，除非有其它的指定，其中圖1是根據(jù)本發(fā)明實(shí)施例的非易失性存儲(chǔ)設(shè)備100的框圖；圖2是顯示圖1的非易失性存儲(chǔ)設(shè)備100的編程順序的圖；圖3是顯示在圖1的非易失性存儲(chǔ)設(shè)備100的寫操作期間，在每個(gè)條帶中所使用 的電壓的時(shí)間_電壓圖；圖4是圖1的非易失性存儲(chǔ)設(shè)備100的第一寫方法的流程圖；圖5是更詳細(xì)地描述圖4中的編程步驟S12的流程圖；圖6是描述根據(jù)第一示例實(shí)施例的圖4中的步驟S13的驗(yàn)證操作的流程圖；圖7是圖6中的驗(yàn)證電平的分布圖；圖8是更全面描述根據(jù)第二示例實(shí)施例的圖4中的步驟S13的驗(yàn)證操作的流程 圖；圖9是圖8中的驗(yàn)證電平的分布圖；圖10是描述根據(jù)本發(fā)明實(shí)施例的非易失性存儲(chǔ)設(shè)備100的第二寫方法的流程 圖；圖11是描述在圖10的驗(yàn)證操作期間選擇下一個(gè)條帶所使用的條帶寄存器的第一 方法的流程圖；圖12是描述在圖10的驗(yàn)證操作期間選擇下一個(gè)條帶所使用的條帶寄存器的第二 方法的流程圖；圖13是顯示根據(jù)本發(fā)明示例實(shí)施例的在條帶寄存器BRO到BR7中所存儲(chǔ)的示例 微調(diào)信息的表格；以及圖14是包含圖1的非易失性存儲(chǔ)設(shè)備的存儲(chǔ)系統(tǒng)。
具體實(shí)施例方式圖1是根據(jù)本發(fā)明示例實(shí)施例的非易失性存儲(chǔ)設(shè)備100的框圖。參考圖1，非易失性存儲(chǔ)設(shè)備100包括單元陣列110、地址譯碼器120、讀/寫電路 130、以及控制邏輯140?？刂七壿?40可以被配置為在寫操作期間選擇包含優(yōu)化寫條件的 條帶寄存器，并且根據(jù)所選擇條帶寄存器的優(yōu)化寫條件控制寫操作。單元陣列110可以包括被排列在字線和位線的每個(gè)交叉點(diǎn)上的多個(gè)存儲(chǔ)單元?？?以根據(jù)所選擇字線所提供的電壓來(lái)接通或關(guān)斷所選擇字線上的每個(gè)存儲(chǔ)單元。存儲(chǔ)單元的 接通或關(guān)斷狀態(tài)控制流經(jīng)位線的電流?？梢酝ㄟ^感知位線電流來(lái)判斷每個(gè)存儲(chǔ)單元的編程 數(shù)據(jù)。地址譯碼器120接收地址位ADDR以選擇單元陣列110的存儲(chǔ)塊和所選擇存儲(chǔ)塊的字線。地址譯碼器120可以被配置為包含產(chǎn)生被施加于所選擇字線的字線電壓的字線電壓產(chǎn)生器(未示出)。讀/寫電路130可以包括寫電路(未示出)，將所接收的編程數(shù)據(jù) 寫入單元陣列Il0 ；以及讀電路(未示出)，將所存儲(chǔ)數(shù)據(jù)從單元陣列110中讀出?？刂七壿?40可以被配置為控制非易失性存儲(chǔ)設(shè)備100的整個(gè)操作。特別地，控 制邏輯140可以控制地址譯碼器120和讀/寫電路130以便順序地執(zhí)行多個(gè)編程操作。將 參考圖3對(duì)此進(jìn)行更全面地描述?？刂七壿?40可以被配置為在每個(gè)條帶寫操作期間選擇其中存儲(chǔ)有優(yōu)化‘微調(diào)’ 信息的條帶寄存器。這里，微調(diào)信息是決定如何執(zhí)行寫操作所需要的信息，并且包括起始 電壓電平、步進(jìn)電平、循環(huán)次數(shù)、編程時(shí)間等?？刂七壿?40可以包括選擇器電路142和微 調(diào)(信息存儲(chǔ))塊144。選擇器電路142可以被配置為在每個(gè)條帶寫操作期間選擇具有優(yōu) 化寫條件的微調(diào)塊144的條帶寄存器。微調(diào)塊144可以包括多個(gè)N+1條帶寄存器(BR0、 BRU . . . BRN)，每個(gè)被配置為存儲(chǔ)用于調(diào)節(jié)寫條件的微調(diào)信息。傳統(tǒng)的非易失性存儲(chǔ)設(shè)備可以根據(jù)固定的寫/微調(diào)條件執(zhí)行所有的寫操作。相 反，根據(jù)本發(fā)明實(shí)施例的非易失性存儲(chǔ)設(shè)備110可被配置為在每個(gè)寫操作期間選擇優(yōu)化寫 條件，并且根據(jù)其所選擇的寫條件執(zhí)行每個(gè)寫操作。優(yōu)化每個(gè)寫條件所帶來(lái)的好處是展寬 了閾值電壓容限和/或縮短了寫時(shí)間。因此，根據(jù)本發(fā)明實(shí)施例的非易失性存儲(chǔ)設(shè)備100 通過在每個(gè)寫操作期間考慮優(yōu)化寫條件進(jìn)行操作可以提高寫的性能。圖2是顯示圖1的非易失性存儲(chǔ)設(shè)備100的示例編程順序的圖。參考圖2，通過順序地執(zhí)行多個(gè)N(其中η = N+1)條帶編程操作BANDO到BANDn-1， 可以進(jìn)行根據(jù)本發(fā)明的方法實(shí)施例的優(yōu)化寫操作。在N條帶編程操作BANDO到BANDn-I的 每個(gè)中，可以根據(jù)在控制邏輯140所選擇的條帶寄存器中所存儲(chǔ)的微調(diào)信息來(lái)優(yōu)化每個(gè)編 程操作。如圖2中所示，可以根據(jù)缺省順序或自適應(yīng)順序來(lái)執(zhí)行條帶編程操作。在自適應(yīng) 順序情況中，可以通過圖1的設(shè)備100中的邏輯電路140中的選擇器電路142所選擇的各 種路徑來(lái)執(zhí)行編程操作。這樣，可以根據(jù)缺省條帶寄存器(例如，BR0)的微調(diào)信息或者根 據(jù)從N個(gè)條帶寄存器BRO-BRN中所選擇的條帶寄存器的微調(diào)信息來(lái)執(zhí)行每個(gè)條帶的編程操作?？梢耘渲脠D1的非易失性存儲(chǔ)設(shè)備100以便在每個(gè)寫操作期間，所選擇的條帶寄 存器包含針對(duì)那個(gè)條帶的優(yōu)化寫條件。但是，根據(jù)本發(fā)明實(shí)施例的非易失性存儲(chǔ)設(shè)備100 并不限于此實(shí)現(xiàn)。例如，非易失性存儲(chǔ)設(shè)備100能夠被配置以便為每個(gè)條帶確定包含優(yōu)化 寫條件的條帶寄存器的選擇。在示例實(shí)施例中，可以使用驗(yàn)證操作來(lái)選擇每個(gè)條帶編程操作的優(yōu)化寫條件。所 述驗(yàn)證操作可以分析被編程單元的閾值電壓分布，并且根據(jù)結(jié)果選擇優(yōu)化寫條件。但是，優(yōu) 化寫條件的選擇并不限于驗(yàn)證操作。圖3是顯示在圖1的非易失性存儲(chǔ)設(shè)備100的寫操作期間每個(gè)條帶所使用的電壓 的時(shí)間-電壓圖。為了便于描述，假定非易失性存儲(chǔ)設(shè)備100是NOR快閃存儲(chǔ)設(shè)備。然而， 根據(jù)本發(fā)明不同實(shí)施例的非易失性存儲(chǔ)設(shè)備100可以是NAND快閃存儲(chǔ)器。如圖3中所示， 在寫操作期間，字線、位線和硅體(bulk)可以被如下所選擇的高電壓所偏置。在第一個(gè)條帶BANDO中，編程操作可以根據(jù)在第一條帶寄存器BRO中所存儲(chǔ)的微調(diào)信息來(lái)執(zhí)行。第一條帶寄存器BRO的微調(diào)信息可以包含起始電壓電平VstartO、表示 驗(yàn)證操作的信息、步進(jìn)電平Vst印0、表示多次驗(yàn)證操作的信息、同時(shí)編程單元數(shù)、編程時(shí)間 tpgmO、最大條帶循環(huán)次數(shù)、最大ISPP循環(huán)次數(shù)等。多次驗(yàn)證操作的含義是如圖7所示的利 用不同的驗(yàn)證電壓來(lái)重復(fù)地執(zhí)行驗(yàn)證操作。這里，如果在微調(diào)信息中包含有表示多次驗(yàn)證 操作的信息，則可以跳過所述驗(yàn)證操作。另一方面，如果在微調(diào)信息中沒有包含表示多次驗(yàn) 證操作的信息(或者，如果微調(diào)信息包含多次驗(yàn)證禁止信息)，則可以執(zhí)行眾所周知的驗(yàn)證 操作。并且，不論是否多次驗(yàn)證操作，都有可能跳過眾所周知的驗(yàn)證操作。 在單元被編程的情況下，在編程時(shí)間tpgmO期間，可以將位線電壓提供給與被編 程單元相連的位線。第一條帶BANDO不包含多次驗(yàn)證操作。如圖3中所示，第一條帶BANDO的最大條帶循環(huán)次數(shù)是2。因此，當(dāng)(Vstart+Vst印) 的高電壓在給定時(shí)間期間被施加于字線之后，可以完成第一條帶BANDO的編程操作。然后， 可以開始第二條帶BANDl的編程操作。因?yàn)椴粓?zhí)行多次驗(yàn)證操作，可以根據(jù)在作為缺省條帶寄存器的第二條帶寄存器 BRl中所存儲(chǔ)的微調(diào)信息來(lái)執(zhí)行第二條帶BANDl的編程操作。第二條帶寄存器BRl的微調(diào) 信息可以包括起始電壓電平Vstartl、表示驗(yàn)證操作的信息、步進(jìn)電平Vst印1、表示多次驗(yàn) 證操作的信息、同時(shí)編程單元數(shù)、編程時(shí)間tpgml、最大條帶循環(huán)次數(shù)等。在單元被編程的情 況下，在編程時(shí)間tpgml期間，位線電壓可以被提供給與被編程單元相連的位線。在編程期 間，負(fù)電壓可以被提供給硅體半導(dǎo)體(襯底，未示出)。在第三條帶BAND2的情況下，在起始電壓Vstartl在給定時(shí)間期間被施加于字線 之后，可以進(jìn)行多次驗(yàn)證操作(多個(gè)驗(yàn)證操作)，用于選擇下一個(gè)條帶(BAND3)所使用的最 優(yōu)條帶寄存器。多次驗(yàn)證操作包括可以利用第一驗(yàn)證電平Vfyl_Bl和第二驗(yàn)證電平Vfy2_ Bl來(lái)執(zhí)行的多次驗(yàn)證操作?？梢愿鶕?jù)通過多次驗(yàn)證操作所分析的被編程單元的閾值電壓分 布來(lái)選擇在下一個(gè)條帶BAND3所使用的最優(yōu)條帶寄存器。例如，在第三條帶BAND2中，可以通過根據(jù)優(yōu)化微調(diào)信息的三個(gè)分量所確定的字 線電壓來(lái)驅(qū)動(dòng)字線?？梢詮陌瑑?yōu)化微調(diào)信息的條帶寄存器中選擇三個(gè)分量之一。所選擇 的條帶寄存器可以是當(dāng)前使用的條帶寄存器或者是新的條帶寄存器。在執(zhí)行所述驗(yàn)證操作時(shí)，可以將硅體偏置為0伏。如果完成了第二條帶BANDl的 編程操作，可以根據(jù)所選擇的最優(yōu)條帶寄存器的微調(diào)信息來(lái)啟動(dòng)第三條帶BAND2的編程操 作。在第三條帶BAND2中，編程操作可以根據(jù)所選擇的最優(yōu)條帶寄存器的微調(diào)信息來(lái) 啟動(dòng)。所選擇的優(yōu)化條帶寄存器優(yōu)選地根據(jù)所分析的閾值電壓分布特性來(lái)存儲(chǔ)優(yōu)化微調(diào)信 息。當(dāng)?shù)谌龡l帶BAND2的編程操作結(jié)束時(shí)，可以啟動(dòng)第四條帶BAND3的編程操作。在第四條帶BAND3中，可以根據(jù)在作為缺省條帶寄存器的第四條帶寄存器BR3中 所存儲(chǔ)的微調(diào)信息進(jìn)行編程操作。對(duì)于被編程的單元，在編程時(shí)間tpgm3期間可以將位線 電壓提供給與被編程單元相連的位線。在編程期間，可以將負(fù)電壓提供給硅體。在第四條帶BAND3中，為了選擇下一個(gè)條帶所使用的最優(yōu)條帶寄存器，可以進(jìn)行 多次驗(yàn)證操作(多個(gè)驗(yàn)證操作)。多次驗(yàn)證操作是可以利用第一驗(yàn)證電平Vfy 1_B3、第二驗(yàn) 證電平Vfy2_B3、和第三驗(yàn)證電平Vfy3_B3來(lái)執(zhí)行的多個(gè)驗(yàn)證操作?？梢愿鶕?jù)通過多個(gè)驗(yàn)證 操作所分析的被編程單元的閾值電壓分布來(lái)選擇在下一個(gè)條帶BAND4所使用的最優(yōu)條帶寄存器。這樣，在第四條帶BAND3的多次驗(yàn)證操作中，所述微調(diào)信息可以被選擇為第五條帶 BAND4的優(yōu)化微調(diào)信息。在執(zhí)行驗(yàn)證操作的同時(shí)，可以將硅體偏置為0伏。當(dāng)完成了第四條帶BAND3的編程 操作時(shí)，可以根據(jù)所選擇最優(yōu)條帶寄存器的微調(diào)信息來(lái)啟動(dòng)第五條帶BAND4的編程操作。在第五條帶BAND4中，可以根據(jù)所選擇的最優(yōu)條帶寄存器的微調(diào)信息來(lái)啟動(dòng)編程 操作。優(yōu)選地，將根據(jù)所分析的閾值電壓分布特性優(yōu)化的微調(diào)信息存儲(chǔ)在所選擇的最優(yōu)條 帶寄存器中。當(dāng)?shù)谖鍡l帶BAND4的編程操作結(jié)束時(shí)，可以啟動(dòng)第六條帶BAND5的編程操作。可以以上述的方式來(lái)執(zhí)行剩余條帶的編程操作。如果沒有更多的編程單元 ，則可 以終止寫操作。如果在最后一個(gè)條帶BANDn-I終止之后還有編程單元，則可以從第一條帶 BANDO開始再次執(zhí)行編程操作。在這種情況下，可以將最大條帶循環(huán)次數(shù)(或者，最大重啟 數(shù))設(shè)置為預(yù)設(shè)值。根據(jù)本發(fā)明實(shí)施例的寫操作可以包括順序執(zhí)行的多個(gè)條帶編程操作。在每個(gè)條帶 中，可以根據(jù)在缺省條帶寄存器中所存儲(chǔ)的條帶信息來(lái)執(zhí)行編程操作?；蛘撸梢愿鶕?jù)在基 于多次驗(yàn)證操作所選擇的最優(yōu)條帶寄存器中所存儲(chǔ)的微調(diào)信息來(lái)執(zhí)行編程操作。在這個(gè)寫 方案中，可以根據(jù)優(yōu)化寫條件來(lái)執(zhí)行每個(gè)寫操作。根據(jù)編程單元特性來(lái)決定優(yōu)化寫條件。但是，決定優(yōu)化寫條件并不限于編程單元 特性。可以根據(jù)諸如減少編程時(shí)間、芯片操作的最佳效果等的考慮來(lái)確定優(yōu)化寫條件。圖4是在圖1的非易失性存儲(chǔ)設(shè)備100中所執(zhí)行的第一寫方法的流程圖。首先，當(dāng)啟動(dòng)單元編程時(shí)，在選擇步驟Sll中，將表示所選擇條帶的條帶循環(huán)計(jì)數(shù) 變量K設(shè)置為0作為缺省的條帶寄存器(例如，0)，以執(zhí)行第一條帶BANDO的編程操作。在 步驟S12中，可以根據(jù)所選擇條帶寄存器K來(lái)執(zhí)行編程操作(例如，首先在第一條帶BANDO 中的缺省條帶寄存器)。在判決步驟S13中，決定是否有必要為下一個(gè)條帶BAND (例如，K = K+1)的下一 個(gè)編程操作選擇最優(yōu)條帶寄存器。這可以基于在所選擇條帶寄存器中所存儲(chǔ)的微調(diào)信息來(lái) 決定。所存儲(chǔ)的微調(diào)信息可以包括指示是否應(yīng)當(dāng)選擇最優(yōu)條帶寄存器的信息。例如，由多 次驗(yàn)證操作所提供的信息可以被用于判斷是否應(yīng)當(dāng)選擇最優(yōu)條帶寄存器?？梢曰谕ㄟ^多 次驗(yàn)證操作所分析的被編程單元的閾值電壓分布來(lái)決定是否選擇最優(yōu)條帶寄存器。如果確定不需要選擇最優(yōu)條帶寄存器(判決步驟S13的否分支)，則在步驟S14 中，可以將在下一個(gè)條帶中所使用的條帶寄存器設(shè)置為缺省條帶寄存器，并且所述方法前 進(jìn)到步驟S16。如果決定需要選擇最優(yōu)條帶寄存器(判決步驟S13的是分支)，則在步驟 S15中選擇在下一個(gè)條帶所要使用的最優(yōu)條帶寄存器，并且所述方法前進(jìn)到步驟S16。在計(jì) 數(shù)增加步驟S16中，將變量K增加1。在判決步驟S17中，判斷變量K是否等于預(yù)設(shè)的最大 條帶循環(huán)次數(shù)。如果K等于預(yù)設(shè)的最大條帶循環(huán)次數(shù)(判決步驟S17的是分支)，則可以終 止寫操作。如果變量K不等于預(yù)設(shè)的最大條帶循環(huán)次數(shù)(判決步驟S17的否分支)，則所述 方法返回到步驟S12。圖5是更詳細(xì)地描述圖4中的編程步驟S12的流程圖。參考圖5，在步驟S121中，在條帶編程操作期間根據(jù)所選擇條帶寄存器的微調(diào)信 息來(lái)準(zhǔn)備高電壓。例如，如圖3中所示，高電壓產(chǎn)生器(未示出)可以根據(jù)所選擇條帶寄存 器的微調(diào)信息來(lái)產(chǎn)生施加于字線、位線和硅體的電壓。在步驟S122中，通過將所產(chǎn)生的電壓施加于字線、位線和硅體來(lái)執(zhí)行所述編程操作。可以利用循環(huán)計(jì)數(shù)器以增量步進(jìn)脈沖編程(ISPP)的方式來(lái)執(zhí)行每個(gè)條帶編程操作。在判決步驟S123中，判斷當(dāng)前的循環(huán)是否是 最大循環(huán)。如果是，則所述過程前進(jìn)到步驟S13。如果不是，則ISPP過程前進(jìn)到步驟S124， 其中，循環(huán)次數(shù)增加1，然后重復(fù)步驟S121、S122和S123。可以重復(fù)以上所述的操作直到當(dāng) 前循環(huán)到達(dá)最大循環(huán)為止。這里，所述最大循環(huán)(被稱為最大編程循環(huán)次數(shù))指示在所選擇條帶內(nèi)部被執(zhí)行 的ISPP編程循環(huán)次數(shù)。可以將最大ISPP循環(huán)次數(shù)的值包含在所選擇條帶寄存器的微調(diào)信 息中。圖6是描述根據(jù)第一示例實(shí)施例的圖4中的步驟S13的驗(yàn)證操作的流程圖，圖7 是顯示圖6中的驗(yàn)證電平的分布圖。在步驟S12中執(zhí)行編程操作之后(參看圖4和5)，為了判斷是否選擇最優(yōu)條帶寄 存器，可以執(zhí)行編程恢復(fù)操作。在圖6的步驟S131中執(zhí)行編程恢復(fù)操作。在判決步驟S132 中，決定是否選擇多次驗(yàn)證操作。換句話說(shuō)，決定是否將存儲(chǔ)在所選擇條帶寄存器中的信息 設(shè)置為執(zhí)行多次驗(yàn)證操作?！岸啻悟?yàn)證”操作S132是指，如圖7中所示，利用不同的驗(yàn)證電 壓重復(fù)地執(zhí)行驗(yàn)證操作。如果判斷所述多次驗(yàn)證操作被選擇(是)，則所述過程轉(zhuǎn)到步驟 S140。如果判斷所述多次驗(yàn)證操作沒有被選擇(否)，則所述過程轉(zhuǎn)到步驟S150(子步驟 S151)。在步驟S140中執(zhí)行多次驗(yàn)證操作。首先，在子步驟S141中，可以基于第一驗(yàn)證電 壓Vfyl來(lái)執(zhí)行對(duì)被編程單元的驗(yàn)證操作。在判決子步驟S142中，判斷驗(yàn)證操作是否通過。 如果沒有通過(否)，則所述過程轉(zhuǎn)到步驟S15。如果通過(是)，則所述過程轉(zhuǎn)到子步驟 S143。在子步驟S143中，可以基于第二驗(yàn)證電壓Vfy2來(lái)執(zhí)行對(duì)被編程單元的驗(yàn)證操作。在 子步驟S144中，判斷所述驗(yàn)證操作是否通過，如果沒有通過，則所述過程轉(zhuǎn)到步驟S15。如 果通過，則所述過程轉(zhuǎn)到步驟S145。這里，所述驗(yàn)證和判決子步驟(例如，S141和S142)可以構(gòu)成單位驗(yàn)證周期。單 位驗(yàn)證周期可以被重復(fù)給定的次數(shù)(例如，S143和S144)。如圖6中所示，如果判斷至少一個(gè)單位驗(yàn)證周期為失敗(S142或S144的否分支)， 則在步驟S15中，可以選擇最優(yōu)條帶寄存器以執(zhí)行下一個(gè)條帶的編程操作。另一方面，如果 所有的單位驗(yàn)證周期被判斷為通過(S142、S144和S146的是分支)，則在步驟S14中，可以 選擇缺省的條帶寄存器來(lái)執(zhí)行下一個(gè)條帶的編程操作。返回到圖6中的步驟S132，如果判斷在所選擇條帶寄存器中沒有選擇多次驗(yàn)證操 作(步驟S132的否分支)，則所述過程轉(zhuǎn)到步驟S150。首先，在子步驟S151中，基于驗(yàn)證 是否單元被編程到所需要閾值電壓的驗(yàn)證電壓來(lái)執(zhí)行對(duì)被編程單元的驗(yàn)證操作。在子步驟 S152中，判斷是否通過了驗(yàn)證操作。如果沒有通過(否)，則所述過程轉(zhuǎn)到步驟S14，在步 驟S14，可選擇缺省的條帶寄存器來(lái)執(zhí)行對(duì)下一個(gè)條帶的編程操作。如果通過(是)，則非 易失性存儲(chǔ)設(shè)備100的編程操作(寫操作)可以以編程通過而終止。圖8是根據(jù)第二示例實(shí)施例的更全面描述圖4中的步驟S13的驗(yàn)證操作的流程 圖，圖9是圖8中驗(yàn)證電平的分布圖。除了多次驗(yàn)證操作進(jìn)一步包括子步驟S171中的上部 驗(yàn)證操作之外，圖8中的本發(fā)明第二示例實(shí)施例與圖6中的第一示例實(shí)施例相同。所述上 部驗(yàn)證操作可以被用于檢查上部驗(yàn)證的分布寬度，以保護(hù)編程上限?？梢詫⑸喜框?yàn)證的分布寬度用于選擇下一個(gè)條帶寄存器。根據(jù)上述的寫方法，雖然最后一個(gè)條帶的編程操作被判斷為失敗，編程操作被終 止，但是本發(fā)明實(shí)施例并不限于此例?？梢源嬖谠谧詈笠粋€(gè)條帶的編程操作結(jié)束之后一部 分存儲(chǔ)單元沒有被編程的情況。為此，如果這種情況存在，編程操作可以從第一條帶編程操 作重新開始。這里，重啟數(shù)可以被設(shè)置為給定數(shù)。圖10是用于描述根據(jù)本發(fā)明實(shí)施例的非易失性存儲(chǔ)設(shè)備100的可替換的第二種 寫方法的流程圖。在第一條帶編程操作中，在步驟S21中，可以選擇缺省條帶寄存器BR0。在電壓設(shè) 置步驟S22中，可以根據(jù)在條帶寄存器BRO中所存儲(chǔ)的微調(diào)信息來(lái)設(shè)置高電壓。在步驟S23 中，如圖3所示，可以通過用所述高電壓驅(qū)動(dòng)字線、位線和硅體來(lái)執(zhí)行編程操作。 在判決步驟S24中，判斷條帶循環(huán)數(shù)是否達(dá)到了最大條帶循環(huán)數(shù)。如果肯定(是)， 所述過程前進(jìn)到判決步驟S25，判斷重啟計(jì)數(shù)值是否達(dá)到最大值。如果所述重啟計(jì)數(shù)值沒有 達(dá)到最大值(否)，在復(fù)位步驟S26中，可以復(fù)位高電壓循環(huán)，并且重復(fù)步驟21。如果重啟 計(jì)數(shù)達(dá)到最大值，則所述編程操作可以以失敗被終止。返回步驟S24，如果所述條帶循環(huán)數(shù)沒有達(dá)到最大條帶循環(huán)數(shù)(否)，則可以用被 增加的條帶循環(huán)(或條帶值)來(lái)執(zhí)行編程操作。首先，在步驟S27中，判斷在當(dāng)前條帶編程 操作之內(nèi)驗(yàn)證存取是否被設(shè)置。這可以基于所選擇條帶寄存器中的微調(diào)信息來(lái)判斷。這樣， 所選擇條帶寄存器的微調(diào)信息可以包括指示所述驗(yàn)證存取的數(shù)據(jù)。所述驗(yàn)證存取可以被用 于可選地選擇下一個(gè)條帶的最優(yōu)寫條件。如果指示驗(yàn)證存取執(zhí)行的數(shù)據(jù)存儲(chǔ)在條帶寄存器中，則在步驟S28中執(zhí)行編程恢 復(fù)操作?；蛘?，這個(gè)操作可以在步驟S23內(nèi)執(zhí)行。在編程恢復(fù)操作期間，字線、位線和硅體 的電壓可以被放電到地電壓。然后，所述過程前進(jìn)到步驟S29，在步驟S29基于驗(yàn)證結(jié)果來(lái) 選擇下一個(gè)條帶的條帶寄存器。在步驟S30中，用于選擇條帶的條帶計(jì)數(shù)值可以增加1，所 述過程前進(jìn)以重復(fù)步驟S22。返回到步驟S27，如果指示驗(yàn)證存取執(zhí)行的數(shù)據(jù)沒有存儲(chǔ)到條帶寄存器中(否)， 則所述過程前進(jìn)到判決步驟S31，在步驟S31判斷在所選擇條帶中的編程循環(huán)計(jì)數(shù)值是否 達(dá)到了最大循環(huán)值。在示例實(shí)施例中，最大循環(huán)值可以包含在所選擇條帶寄存器的微調(diào)信 息中。如果所選擇條帶中的編程循環(huán)計(jì)數(shù)值確實(shí)達(dá)到了最大循環(huán)值，則所述過程前進(jìn)到步 驟S32，在步驟S32可以選擇下一個(gè)條帶的缺省條帶寄存器。然后，在步驟S22被重復(fù)之前， 該過程前進(jìn)到步驟S30。如果在所選擇條帶中的編程循環(huán)計(jì)數(shù)值沒有達(dá)到最大循環(huán)數(shù)(S31 的否分支)，則在判決步驟S33中，編程循環(huán)計(jì)數(shù)值可以增加1。然后，所述過程直接前進(jìn)以 重復(fù)步驟S22。在優(yōu)選實(shí)施例中，如果指示驗(yàn)證存取執(zhí)行的數(shù)據(jù)沒有存儲(chǔ)在條帶寄存器中，那意 味著驗(yàn)證操作沒有被執(zhí)行(或者被跳過)。圖11是描述在圖10的驗(yàn)證操作期間選擇下一個(gè)條帶所使用的條帶寄存器的第一 種方法的流程圖。在步驟S132中，判斷是否選擇了多次驗(yàn)證操作。換句話說(shuō)，判斷所選擇條帶寄存 器是否被設(shè)置為執(zhí)行多次驗(yàn)證操作。所述多次驗(yàn)證操作的意思是如圖7所示，利用不同的 驗(yàn)證電壓重復(fù)地執(zhí)行驗(yàn)證操作。如果選擇了所述多次驗(yàn)證操作(是)，所述過程前進(jìn)到步驟S340(S341)。如果沒有選擇所述多次驗(yàn)證操作(否)，所述過程前進(jìn)到步驟S150。在步驟S140中所執(zhí)行的多次驗(yàn)證操作(包括子步驟S141、S142、S143、S144、S145 和S146)與在圖6的步驟S140中所執(zhí)行的多次驗(yàn)證操作相同，因此省略了對(duì)它的重復(fù)描 述。如果至少一個(gè)驗(yàn)證操作被判決為失敗(S142、144或146的否分支)，則所述過程前進(jìn)到 步驟S348，在那里，選擇最優(yōu)條帶寄存器來(lái)執(zhí)行下一個(gè)條帶的編程操作。另一方面，如果所 有的驗(yàn)證操作被判決為通過(S146的是分支)，則所述過程前進(jìn)到步驟S347，在那里，選擇 缺省條帶寄存器來(lái)執(zhí)行下一個(gè)條帶的編程操作。同樣，在步驟S150中所執(zhí)行的所述驗(yàn)證操 作與圖6的步驟S150中所執(zhí)行的驗(yàn)證操作相同，因此省略了對(duì)它的進(jìn)一步描述。如果驗(yàn)證 操作被判斷為通過(S152的是分支)，則所述編程操作可以以通過被終止。如果驗(yàn)證操作被 判斷為失敗(S152的否分支)，則所述過程轉(zhuǎn)到步驟S347。圖12是描述在圖10的驗(yàn)證操作期間選擇下一個(gè)條帶所使用的條帶寄存器的第二種方法的流程圖。圖12中的本發(fā)明第二實(shí)施例與圖11的相同，除了多次驗(yàn)證操作進(jìn)一步包括在步 驟S171中的上部驗(yàn)證操作。所述上部驗(yàn)證操作可以被用于檢查上部驗(yàn)證的分布寬度以保 證編程上限。上部驗(yàn)證的分布寬度可以被用于選擇下一個(gè)條帶寄存器。圖13是顯示根據(jù)本發(fā)明示例實(shí)施例的在條帶寄存器中所存儲(chǔ)的示例微調(diào)信息的 表格。參考圖13，在條帶寄存器中所存儲(chǔ)的微調(diào)信息可以包括起始電壓(Vstart)、步進(jìn) 電壓(Vstep)、編程時(shí)間(tPGM)、編程單元數(shù)(PGMcell)、驗(yàn)證允許/禁止位(Vfy)、多次驗(yàn) 證允許/禁止位(MultiVfy)、驗(yàn)證電平(Vfy電平，以伏為單位)、最大條帶循環(huán)數(shù)(Band Max)、最大ISPP編程循環(huán)數(shù)(Max loop)等。例如，如圖13中所示，第一條帶寄存器BRO可 以包括微調(diào)信息，例如，起始電壓2V、步進(jìn)電壓2V、編程時(shí)間500ns、編程單元數(shù)16、驗(yàn)證禁 止、多次驗(yàn)證禁止、最大條帶循環(huán)數(shù)2和最大ISPP編程循環(huán)數(shù)64。在圖1到13中描述了示例的快閃存儲(chǔ)器的編程方法。但是，有可能以不同的形式 應(yīng)用本發(fā)明的步驟以執(zhí)行擦除方法。這樣，擦除方法可以包括為每個(gè)條帶選擇包含最優(yōu)擦 除條件的條帶寄存器；以及根據(jù)在所選擇條帶寄存器中所存儲(chǔ)的微調(diào)信息執(zhí)行擦除操作。利用非易失性存儲(chǔ)設(shè)備的寫方法，通過動(dòng)態(tài)地(自動(dòng)地)選擇最優(yōu)條帶寄存器，有 可能實(shí)現(xiàn)優(yōu)化閾值電壓特性?？梢员ＷC大的閾值電壓容限?？梢詰?yīng)用圖1的非易失性存儲(chǔ)設(shè)備100來(lái)構(gòu)造存儲(chǔ)卡和固態(tài)驅(qū)動(dòng)器(SSD)。圖14是包含圖1的非易失性存儲(chǔ)設(shè)備的存儲(chǔ)系統(tǒng)。參考圖14，存儲(chǔ)系統(tǒng)10可以包括存儲(chǔ)控制器15和快閃存儲(chǔ)器16。快閃存儲(chǔ)器16 可以和圖1中的非易失性存儲(chǔ)設(shè)備100相同，并且可以被配置為執(zhí)行上述的寫方法。處理器11可以根據(jù)通過例如ATA主機(jī)接口的主機(jī)接口 12所接收的來(lái)自主機(jī)(未 示出)的命令進(jìn)行運(yùn)行。接口 12可以根據(jù)處理器11的控制來(lái)與主機(jī)交換數(shù)據(jù)。在處理器 11的控制下，從所述主機(jī)發(fā)送的數(shù)據(jù)可以通過存儲(chǔ)控制器15被暫時(shí)或永久地存儲(chǔ)到快閃 存儲(chǔ)器16中。在處理器11的控制下，通過存儲(chǔ)控制器15從快閃存儲(chǔ)器16讀出的數(shù)據(jù)可 以通過接口 12被發(fā)送到主機(jī)。ATA主機(jī)接口 12通過線纜或總線(未示出)可以將命令和地址從主機(jī)發(fā)送到處理 器11。ATA主機(jī)接口 12可以是串行ATA接口、并行ATA接口、外部SATA接口、或其它數(shù)據(jù)傳送/電纜標(biāo)準(zhǔn)中的任何一種。在沒有經(jīng)過總線(未示出)的情況下，通過ATA主機(jī)接口12被發(fā)送到主機(jī)或者從主機(jī)接收的數(shù)據(jù)可以在處理器11的控制下經(jīng)由高速緩存器RAM 14 來(lái)傳送。SRAM 13可以被用于暫時(shí)存儲(chǔ)執(zhí)行存儲(chǔ)系統(tǒng)10的操作所需要的數(shù)據(jù)。所述RAM可 以是DRAM或SRAM中的任何一種。高速緩沖器RAM 14可以暫時(shí)地存儲(chǔ)在主機(jī)和快閃存儲(chǔ)器16之間所傳送的數(shù)據(jù)。 此外，高速緩沖器RAM 13和/或快閃存儲(chǔ)器16可以用于存儲(chǔ)被處理器11所執(zhí)行的程序代 碼。高速緩沖器RAM 13可以是緩沖存儲(chǔ)器并且由SRAM組成。存儲(chǔ)控制器15可以被配置為存取被用作存儲(chǔ)設(shè)備的快閃存儲(chǔ)器16內(nèi)的數(shù)據(jù)。存 儲(chǔ)控制器15可以被配置為控制被配置為執(zhí)行上述寫操作的NOR快閃存儲(chǔ)器、NAND快閃存 儲(chǔ)器、0ne_NAND快閃存儲(chǔ)器、多電平快閃存儲(chǔ)器等。根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)系統(tǒng)可以被用作便攜式數(shù)據(jù)存儲(chǔ)設(shè)備。例如，所述存儲(chǔ) 系統(tǒng)可以被用作MP3、數(shù)碼相機(jī)、PDA、電子書等的內(nèi)部存儲(chǔ)設(shè)備。此外，所述存儲(chǔ)系統(tǒng)可以 被用作數(shù)字電視或計(jì)算機(jī)的大容量數(shù)據(jù)存儲(chǔ)設(shè)備。根據(jù)本發(fā)明實(shí)施例，圖14的存儲(chǔ)設(shè)備100、存儲(chǔ)控制器15、以及系統(tǒng)10的其它元 件可以被封裝成從如下種類中所選擇的任何一種封裝層疊封裝(PoP)、球柵陣列(BGA)、 芯片尺寸封裝(CSP)、塑料引線芯片載體(PLCC)、塑料雙列直插式封裝(PDIP)、晶片中華夫 封裝(die in waffle pack)、晶圓中管芯形式(die in wafer form)、板上芯片(COB)、陶瓷 雙列直插式封裝(CERDIP)、塑料四方扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)、小外形 集成電路(SOIC)、收縮型小外形封裝(SSOP)、薄型小外形封裝(TSOP)、系統(tǒng)級(jí)封裝(SIP)、 多芯片封裝(MCP)、晶圓級(jí)制作封裝(WFP)、晶圓級(jí)堆疊封裝(WSP)等等。上述附圖被認(rèn)為是說(shuō)明性的，而非限制性的，并且所附權(quán)利要求書旨在覆蓋落在 本發(fā)明真實(shí)精神和范圍內(nèi)的所有改變、增強(qiáng)以及其它實(shí)施例。因此，為了達(dá)到法律所允許的 最大范圍，應(yīng)由以下權(quán)利要求書及其等價(jià)物的最廣泛可允許解釋來(lái)確定本發(fā)明的范圍，而 不應(yīng)當(dāng)被前面的詳細(xì)描述所限制或限定。
權(quán)利要求
一種非易失性存儲(chǔ)設(shè)備，包括單元陣列，含有被排列在字線和位線交叉點(diǎn)上的存儲(chǔ)單元；地址譯碼器，被配置為根據(jù)地址選擇一個(gè)字線；寫電路，被配置為將編程數(shù)據(jù)寫入與所選擇字線相連的存儲(chǔ)單元；以及控制電路，被配置為控制地址譯碼器和寫電路以便在寫操作期間順序地執(zhí)行多個(gè)條帶寫操作；其中，所述控制電路進(jìn)一步被配置為在每個(gè)寫操作期間選擇下一個(gè)條帶寫操作的寫條件。
2.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)設(shè)備，其中，根據(jù)所存儲(chǔ)的用于控制寫條件的 微調(diào)信息來(lái)執(zhí)行多個(gè)條帶寫操作的每一個(gè)操作。
3.根據(jù)權(quán)利要求2所述的非易失性存儲(chǔ)設(shè)備，其中，所述控制電路包括 微調(diào)塊，包含多個(gè)條帶寄存器，每個(gè)條帶寄存器存儲(chǔ)微調(diào)信息；以及選擇器，被配置為為條帶寫操作選擇存儲(chǔ)所述微調(diào)信息的微調(diào)塊的多個(gè)條帶寄存器中 的一個(gè)。
4.根據(jù)權(quán)利要求3所述的非易失性存儲(chǔ)設(shè)備，其中，每個(gè)條帶寄存器的微調(diào)信息包含 指示條帶寄存器允許/禁止的數(shù)據(jù)。
5.根據(jù)權(quán)利要求3所述的非易失性存儲(chǔ)設(shè)備，其中，根據(jù)驗(yàn)證操作的結(jié)果來(lái)選擇存儲(chǔ) 微調(diào)信息的條帶寄存器。
6.根據(jù)權(quán)利要求5所述的非易失性存儲(chǔ)設(shè)備，其中，利用多個(gè)驗(yàn)證電平來(lái)執(zhí)行所述驗(yàn) 證操作。
7.根據(jù)權(quán)利要求5所述的非易失性存儲(chǔ)設(shè)備，其中，所述驗(yàn)證操作被用于檢測(cè)閾值電 壓分布寬度。
8.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)設(shè)備，其中，在多個(gè)條帶寫操作的每個(gè)中判斷 下一個(gè)被編程的單元是否存在。
9.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)設(shè)備，其中，當(dāng)在條帶寫操作中沒有選擇寫條 件時(shí)，所述控制電路使用缺省的寫條件。
10.一個(gè)存儲(chǔ)系統(tǒng)，包括 非易失性存儲(chǔ)設(shè)備；以及存儲(chǔ)控制器，被配置為控制非易失性存儲(chǔ)設(shè)備， 其中，所述非易失性存儲(chǔ)設(shè)備包括單元陣列，含有被排列在字線和位線的交叉點(diǎn)上的存儲(chǔ)單元； 地址譯碼器，被配置為根據(jù)地址選擇一個(gè)字線； 寫電路，被配置為將編程數(shù)據(jù)寫入與所選擇字線相連的存儲(chǔ)單元；以及 控制電路，被配置為控制地址譯碼器和寫電路，以便在寫操作期間順序地執(zhí)行多個(gè)條 帶寫操作，其中，所述控制電路被配置為在條帶寫操作期間選擇下一個(gè)條帶寫操作的寫條件。
全文摘要
一種非易失性存儲(chǔ)設(shè)備，包括單元陣列，含有被排列在字線和位線的交叉點(diǎn)上的存儲(chǔ)單元；地址譯碼器，被配置為根據(jù)地址選擇一個(gè)字線；寫電路，被配置為將編程數(shù)據(jù)寫入與所選擇字線相連的存儲(chǔ)單元；以及控制電路，被配置為控制地址譯碼器和寫電路，以便在寫操作期間順序地執(zhí)行多個(gè)條帶編程(寫)操作，其中，所述控制電路進(jìn)一步被配置為在每個(gè)條帶寫操作期間選擇下一個(gè)條帶寫操作的最優(yōu)寫條件。將多個(gè)可利用的寫條件作為微調(diào)信息存儲(chǔ)在多個(gè)寄存器中。所述控制電路選擇存儲(chǔ)有信息的所述寄存器，以便在最優(yōu)寫條件下進(jìn)行編程。
文檔編號(hào)G11C16/02GK101814319SQ20101010950
公開日2010年8月25日 申請(qǐng)日期2010年2月3日 優(yōu)先權(quán)日2009年2月25日
發(fā)明者金大漢, 金壽翰 申請(qǐng)人:三星電子株式會(huì)社