專利名稱：非易失性存儲器和關(guān)聯(lián)多遍編程的方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及諸如電可擦除可編程只讀存儲器(EEPROM)和快閃EEPROM之類 的非易失性半導(dǎo)體存儲器，并且更具體地，涉及其中編程-驗證操作的數(shù)量被最小化的存 儲器和編程操作。
背景技術(shù)：
能夠進行電荷的非易失性存儲的固態(tài)存儲器、特別是被封裝為小形狀因子卡 (form factor card)的EEPROM和快閃EEPROM形式的固態(tài)存儲器最近成為各種移動和手持 設(shè)備、特別是信息裝置和消費電子產(chǎn)品中的存儲選擇。不同于也是固態(tài)存儲器的RAM(隨機 存取存儲器)，閃存為非易失性，并且即使在切斷電源之后仍保持它所存儲的數(shù)據(jù)。盡管成 本更高，但是閃存正被更多地用于海量存儲應(yīng)用中。基于諸如硬盤或軟盤之類的旋轉(zhuǎn)磁介 質(zhì)的傳統(tǒng)海量存儲不適合于移動和手持環(huán)境。這是因為盤驅(qū)動傾向于體積大，易出現(xiàn)機械 故障，并且具有高等待時間和高功率要求。這些不希望的屬性使得基于盤的存儲在大部分 移動和便攜式應(yīng)用中不實用。另一方面，嵌入式和可移除卡形式這兩種閃存由于其小尺寸、 低功耗、高速和高可靠性特征而理想地適合于移動和手持環(huán)境。EEPROM和電可編程只讀存儲器(EPROM)是可以被擦除、并使新數(shù)據(jù)寫入或“編程” 到其存儲器單元中的非易失性存儲器。在場效應(yīng)晶體管結(jié)構(gòu)中，兩者都利用在源極和漏極 區(qū)域之間的、位于半導(dǎo)體襯底中的溝道區(qū)之上的浮置(未連接)導(dǎo)電柵極。然后在浮置柵 極之上提供控制柵極。由被保留在浮置柵極上的電荷量來控制晶體管的閾值電壓特性。也 就是，對于浮置柵極上給定水平的電荷，存在必須在“導(dǎo)通”晶體管以允許在其源極和漏極 區(qū)之間導(dǎo)電之前施加到控制柵極的相應(yīng)電壓(閾值)。浮置柵極可以保持一個范圍的電荷，因此可以被編程到在閾值電壓窗內(nèi)的任何閾 值電壓電平。由器件的最小和最大閾值電平來界定(delimit)閾值電壓窗的大小，該最小 和最大閾值電平又與可以被編程到浮置柵極上的電荷的范圍相對應(yīng)。閾值窗通常取決于存 儲器器件的特性、工作條件和歷史。在該窗內(nèi)的每個不同的可分辨的閾值電壓電平范圍原 則上可以用于指定單元的明確的存儲器狀態(tài)。當(dāng)將閾值電壓劃分為兩個不同區(qū)域時，每個 存儲器單元將能夠存儲一位數(shù)據(jù)。類似地，當(dāng)將閾值電壓窗劃分為多于兩個不同區(qū)域時，每 個存儲器單元將能夠存儲多于一位數(shù)據(jù)。在通常的兩狀態(tài)EEPROM單元中，建立至少一個電流分界點水平以將導(dǎo)電窗劃分 為兩個區(qū)域。當(dāng)通過施加預(yù)定的固定電壓來讀取單元時，其源極/漏極電流通過與分界點 水平(或參考電流IREF)相比較而被解析為存儲器狀態(tài)。如果讀取的電流高于分界點水 平的電流，則確定該單元處于一個邏輯狀態(tài)(例如“0”狀態(tài))。另一方面，如果該電流小于 分界點水平的電流，則確定該單元處于另一邏輯狀態(tài)(例如“1”狀態(tài))。從而，這樣的兩狀 態(tài)單元存儲一位數(shù)字信息。通常將可以從外部編程的參考電流源提供為存儲器系統(tǒng)的一部 分，以生成分界點水平電流。為了增大存儲器容量，隨著半導(dǎo)體技術(shù)的狀態(tài)進步，正用越來越高密度來制造快
5閃EEPROM器件。增大存儲容量的另一方法是使每個存儲器單元存儲多于兩個狀態(tài)。對于多狀態(tài)或多級EEPROM存儲器單元，導(dǎo)電窗通過多于一個分界點被劃分為多 于兩個區(qū)域，使得每個單元能夠存儲多于一位的數(shù)據(jù)。給定的EEPROM陣列可以存儲的信息 因此隨著每個單元可以存儲的狀態(tài)的數(shù)量而增加。在美國專利No. 5172338中描述了具有 多狀態(tài)或多級存儲器單元的EEPROM或快閃EEPR0M。通常通過兩種機制之一來將用作存儲器單元的晶體管編程到“已編程”狀態(tài)。在 “熱電子注入”中，施加到漏極的高電壓加速了穿過襯底溝道區(qū)的電子。同時，施加到控制柵 極的高電壓拉動熱電子穿過薄柵極電介質(zhì)到浮置柵極上。在“隧穿注入”中，相對于襯底， 高電壓被施加到控制柵極。以此方式，將電子從襯底拉到中間的(intervening)浮置柵極?？梢酝ㄟ^多種機制來擦除存儲器器件。對于EPR0M，可通過紫外線輻射從浮置柵極 移除電荷而大量擦除該存儲器。對于EEPR0M，可通過相對于控制柵極向襯底施加高電壓以 便誘使浮置柵極中的電子隧穿過薄氧化物到襯底溝道區(qū)(即，F(xiàn)owler-Nordheim隧穿)，而 電擦除存儲器單元。通常，EEPROM可逐字節(jié)擦除。對于快閃EEPR0M，在塊可由存儲器的512 字節(jié)或更多組成的情況下，該存儲器可一次性全部電擦除或一次一個或多個塊地電擦除。存儲器器件通常包括可以被安裝在卡上的一個或多個存儲器芯片。每個存儲器芯 片包括由諸如解碼器和擦除、寫和讀電路的外圍電路支持的存儲器單元的陣列。更復(fù)雜的 存儲器器件利用進行智能和更高級的存儲器操作和接口的外部存儲器控制器而工作。存在現(xiàn)今正使用的許多商業(yè)上成功的非易失性固態(tài)存儲器器件。這些存儲 器器件可以是快閃EEPR0M，或可以使用其他類型的非易失性存儲器單元。在美國專利 nos. 5070032、5095344、5315541、5343063 和 5661053,5313421 和 6222762 中給出 了閃存 和系統(tǒng)及其制造方法的例子。具體地，在美國專利nos. 5570315,5903495,6046935中描述 了具有NAND串結(jié)構(gòu)的閃存器件。而且還由具有用于存儲電荷的介電層的存儲器單元制造 非易失性存儲器器件。取代先前描述的導(dǎo)電浮置柵極元件，使用介電層。由Eitan等人的 "NROM :A Novel Localized Trapping,2-Bit Nonvolatile Memory Cell", IEEE Electron Device Letters, vol. 21, no. 11，2000年11月，543-545頁描述了利用介電存儲元件的這 種存儲器器件。0N0介電層延伸穿過在源極和漏極擴散之間的溝道。用于一個數(shù)據(jù)位的電 荷被局限在與漏極相鄰的介電層中，且用于另一數(shù)據(jù)位的電荷被局限在與源極相鄰的介電 層中。例如，美國專利nos. 5768192和6011725公開了具有夾在兩個二氧化硅層之間的俘 獲(trapping)電介質(zhì)的非易失性存儲器單元。通過分別讀取該電介質(zhì)中的空間分離的電 荷存儲區(qū)域的二進制狀態(tài)來實現(xiàn)多狀態(tài)數(shù)據(jù)存儲。為了改善讀取和編程性能，并行地讀取或編程陣列中的多個電荷存儲元件或存儲 器晶體管。從而，一起讀取或編程存儲器元件的“頁”。在現(xiàn)有存儲器架構(gòu)中，行通常包含幾 個交織的頁，或者它可能構(gòu)成一頁。一頁的所有存儲器元件將被一起讀取或編程。使用一系列交替的編程/驗證周期的傳統(tǒng)編程技術(shù)用于處理編程過程中的不確 定性，其中，響應(yīng)于vreM相對大的改變，單元的閾值電壓起初增長很快。但是，隨著被編程到 浮置柵極中的電荷起屏蔽作用而減小了用于使電子進一步隧穿到浮置柵極中的有效電場， 增長變慢并最終停止。該過程表現(xiàn)出高度非線性，因此利用了試錯(trial-and-error)方 法。編程/驗證編程技術(shù)的缺點是，驗證周期占用時間并影響性能。能夠存儲多位的存儲器單元的實現(xiàn)加劇了該問題?；旧闲枰獙τ诖鎯ζ鲉卧目赡艿亩鄠€狀態(tài)中的每個 執(zhí)行驗證。對于具有16個可能的存儲器狀態(tài)的存儲器，這意味著每個驗證周期可能導(dǎo)致高 達16個感測操作。從而，隨著在多級存儲器單元(“MLC”)中可區(qū)分的狀態(tài)級數(shù)量的增加， 編程/驗證方案的驗證周期變得越來越耗時。由 Loc Tu等人于2006年9 月 12 日提交的題為“Method for Non-volatile Memory with Linear Estimation of Initial Programming Voltage，，的美國專禾丨J 申請序列號 11/531227公開了通過線性估算來估算初始編程電壓的方法。為了實現(xiàn)非易失性存儲器的 良好編程性能，必須在工廠最優(yōu)地選擇初始編程電壓Vreffil和步長大小。這通過測試每頁的 存儲器單元來完成。通過在脈沖之間具有驗證的一系列階梯波形的電壓脈沖，來連續(xù)編程 與所選擇的頁耦接的字線，直到該頁被驗證為指定樣式(pattern)。通過線性縮放(scale) 回到該頁的起始編程電壓的初始值，編程驗證該頁時的編程電壓將被用于估算。通過把來 自第一遍(pass)的估算用在第二遍中，來進一步細化估算。從而，傳統(tǒng)的交替編程和驗證 被用于建立最終編程電壓，用于成功對頁編程。然后，將最終編程電壓線性縮放回到該頁的 所估算的初始編程電壓。這種類型的縮放在總規(guī)模上處于頁級別，并且沒有克服在基于逐 單元的領(lǐng)域中的傳統(tǒng)編程和驗證存儲器的缺點。具體地，傳統(tǒng)編程要求在每個脈沖之間的驗證操作。當(dāng)將存儲器劃分為許多存儲 器狀態(tài)時，驗證操作必須在每個脈沖之間檢查許多狀態(tài)。驗證操作的數(shù)量隨狀態(tài)劃分數(shù)量 的平方增加。從而，對于每單元保存3位或更多位數(shù)據(jù)的存儲器，驗證操作的數(shù)量變得極其 大。為了改善編程解析度(programming resolution)，傳統(tǒng)方法是使編程脈沖步長大 小更精細。但是，這具有成比例增加編程所需的脈沖數(shù)量、從而增加編程時間的效果。此外， 編程脈沖的增加將增加傳統(tǒng)方法中交織驗證的數(shù)量。因此，存在對高容量和高性能非易失性存儲器的普遍需要。特別地，存在對具有使 前述缺點最小化的改善編程性能的高容量非易失性存儲器的需要。

發(fā)明內(nèi)容
關(guān)聯(lián)的多遍編程在多狀態(tài)存儲器中，每個單元可以被編程到具有在閾值電壓的預(yù)定范圍之一內(nèi)的 閾值電壓的多狀態(tài)之一。在這種存儲器單元的群體中，期望準確地編程，使得閾值電壓或分 布的各個范圍不擴展為形成模糊的范圍。收緊分布的一種技術(shù)是進行多個編程遍，每次使 用更精細的編程脈沖步長大小。但是，隨著越來越精細的脈沖步長大小，編程性能隨著脈沖 數(shù)的增加而降低。根據(jù)本發(fā)明的另一方面，在多個編程遍中并行編程一組存儲器單元，其中多遍中 的編程電壓關(guān)聯(lián)聯(lián)。每個編程遍采用具有公共步長大小的階梯脈沖串形式的編程電壓，并 且每個相繼的遍具有從前一遍的階梯脈沖串偏移了預(yù)定偏移水平的階梯脈沖串。該預(yù)定偏 移水平小于公共步長大小，并且可以小于或等于前一遍的預(yù)定偏移水平。在一個優(yōu)選實施例中，預(yù)定偏移是前一遍的預(yù)定偏移的一半。例如，第二遍的階梯 脈沖串從第一遍偏移了步長大小的一半，并且第三遍的階梯脈沖串從第二遍偏移了步長大 小的四分之一。在每遍中，脈沖的數(shù)量相同。以此方式，與使用多遍而每遍使用具有更精細的步長大小的編程階梯脈沖串的傳統(tǒng)方法相比，可以使用更少的編程脈沖對多遍實現(xiàn)相同 的編程解析度。關(guān)聯(lián)多遍編程的優(yōu)點在于通過減少在多個編程遍上的編程脈沖的數(shù)量而改善編 程性能。多遍索引編程技術(shù)能夠極大地節(jié)省驗證操作的數(shù)量。類似地，多遍關(guān)聯(lián)編程技術(shù) 能夠極大地節(jié)省所需的編程脈沖的數(shù)量?？梢詫⑦@兩種技術(shù)一起結(jié)合成高性能的多遍索引 和關(guān)聯(lián)編程。對于被配置為每單元存儲三位或更多位數(shù)據(jù)的存儲器，益處甚至更多。將從本發(fā)明的優(yōu)選實施例的以下描述中理解本發(fā)明的另外的特征和優(yōu)點，該描述 應(yīng)該結(jié)合附圖來考慮。


圖1示意性地圖示了可以實現(xiàn)本發(fā)明的非易失性存儲器芯片的功能塊。圖2示意性地圖示了非易失性存儲器單元。圖3圖示了針對浮置柵極可以在任何一個時刻選擇性存儲的四個不同電荷Q1-Q4 的、在源極-漏極電流Id和控制柵極電壓Vra之間的關(guān)系。圖4圖示了存儲器單元的NOR陣列的例子。圖5A示意性地圖示了組織成NAND串的存儲器單元串。圖5B圖示了由諸如圖5A所示的NAND串50構(gòu)成的存儲器單元的NAND陣列200 的例子。圖6圖示了圖1所示的讀/寫電路270A和270B，其包含跨過存儲器單元陣列的一 排(bank) ρ個感測模塊。圖7示意性地圖示了圖6所示的感測模塊的優(yōu)選組織。圖8更詳細地圖示了圖7所示的讀/寫堆疊。圖9(0)-9 )圖示了編程4狀態(tài)存儲器單元的群體(population)的例子。圖10(0)-10 )圖示了編程8狀態(tài)存儲器單元的群體的例子。圖11圖示了用于將4狀態(tài)存儲器單元編程到目標存儲器狀態(tài)的傳統(tǒng)技術(shù)。圖12是圖示使用傳統(tǒng)交替編程/驗證算法來編程頁的編程脈沖和驗證周期的估 算數(shù)量的表格。圖13是圖示索引編程方法的總體方案的流程圖。圖14Α是圖示根據(jù)第一實現(xiàn)方式提供存儲器單元的編程索引的流程圖。圖14Β是圖示獲取存儲器單元的編程索引的第二實現(xiàn)方式的流程圖。圖14C是圖示使用通過一個或多個校驗點校準的預(yù)測函數(shù)來獲取存儲器單元的 編程索引的第三實現(xiàn)方式的流程圖。圖14D是圖示根據(jù)一個實施例的獲取存儲器單元的編程索引的第三實現(xiàn)方式的 流程圖。圖14Ε是圖示根據(jù)另一實施例的獲取存儲器單元的編程索引的第三實現(xiàn)方式的 流程圖。圖15圖示了用于提供將存儲器單元編程到目標閾值電壓電平所需的編程電壓的 預(yù)定函數(shù)的優(yōu)選實施例。
圖16圖示了對于與在擦除狀態(tài)之上的第一編程狀態(tài)對應(yīng)的校驗點的優(yōu)選指定。圖17圖示了在第一編程遍中利用并用于建立每個單元的編程索引的預(yù)測編程。圖18A是圖示用使得每個另外的脈沖將把存儲器單元編程到下一存儲器狀態(tài)的 步長大小來設(shè)置編程電壓的流程圖。圖18B示意性地圖示了經(jīng)歷第一編程遍的存儲器單元的閾值電壓。圖19是圖示建立存儲器單元的編程索引的優(yōu)選實現(xiàn)方式的流程圖。圖20(A)、20⑶和20(C)分別圖示了對于圖18B所示的“普通”單元、“慢”單元和 “非常慢”單元的圖19的鎖存操作。圖21是圖示索引編程方法的優(yōu)選實施例的流程圖。圖22圖示了用于修整(trimming)第一遍之后的編程結(jié)果的圖21的步驟820所 示的另外的驗證和編程遍。圖23示意性地圖示了用于存儲驗證狀況標志的鎖存器。圖24A是圖示通過使用驗證狀況標志而使得未驗證的存儲器單元能夠進一步編 程的方法的流程圖。圖24B是圖示通過偏移存儲器單元的編程索引而使得未驗證的存儲器單元能夠 進一步編程的方法的流程圖。圖24C是圖示通過偏移脈沖計數(shù)而使得未驗證的存儲器單元能夠進一步編程的 方法的流程圖。圖25是圖示使用索引編程技術(shù)來編程頁的編程脈沖和驗證周期的估算數(shù)量的表 格。圖沈圖示了把關(guān)聯(lián)多遍編程應(yīng)用到圖21所示的索引編程遍。圖27圖示了通過使用多遍編程收緊(tighten)存儲器狀態(tài)的閾值電壓分布。圖28A是示出對于存儲器狀態(tài)的各種劃分的、在傳統(tǒng)多遍編程中使用的編程脈沖 數(shù)量的表格。圖28B是示出對于存儲器狀態(tài)的各種劃分的、在關(guān)聯(lián)多遍編程中使用的編程脈沖 數(shù)量的表格。圖四是圖示在各遍之間利用關(guān)聯(lián)編程電平的多遍編程方法的流程圖。
具體實施例方式存儲器系統(tǒng)圖1至圖10圖示了其中可以實現(xiàn)本發(fā)明的各個方面的示例存儲器系統(tǒng)。圖11和圖12圖示了傳統(tǒng)編程技術(shù)。圖13至圖四圖示了本發(fā)明的各個方面和實施例。圖1示意性地圖示了其中可以實現(xiàn)本發(fā)明的非易失性存儲器芯片的功能塊。存儲 器芯片100包括存儲器單元的二維陣列200、控制電路210以及諸如解碼器、讀/寫電路和 復(fù)用器之類的外圍電路。存儲器陣列200可經(jīng)由行解碼器230(被分為230A、230B)由字線來尋址，以及經(jīng) 由列解碼器260(被分為^0A、260B)由位線來尋址(還見圖4和5)。讀/寫電路270 (被 分為270A、270B)允許并行地讀取或編程存儲器單元頁。數(shù)據(jù)I/O總線231耦接到讀/寫電路270。在優(yōu)選實施例中，頁由共享同一字線的連續(xù)行的存儲器單元構(gòu)成。在另一實施例 中，在存儲器單元行被劃分為多頁的情況下，提供塊復(fù)用器250(被分為250A和250B)來將 讀/寫電路270復(fù)用到各個頁。例如，分別由奇數(shù)和偶數(shù)列的存儲器單元形成的兩頁被復(fù) 用到讀/寫電路。圖1圖示了其中在該陣列的相對側(cè)上以對稱的方式來實現(xiàn)由各種外圍電路對存 儲器陣列200的訪問、使得在每側(cè)的訪問線和電路的密度減少一半的優(yōu)選布置。因此，行解 碼器被分為行解碼器230A和230B，且列解碼器被分為列解碼器^OA和^0B。在其中存儲 器單元行被劃分為多頁的實施例中，頁復(fù)用器250被分為頁復(fù)用器250A和250B。類似地， 讀/寫電路270被分為連接到來自陣列200的底部的位線的讀/寫電路270A和連接到來 自陣列200的頂部的位線的讀/寫電路270B。以此方式，讀/寫模塊的密度以及因此感測 模塊380的密度實質(zhì)上減少了 一半?？刂齐娐?10是與讀/寫電路270協(xié)作以對存儲器陣列200進行存儲器操作的芯 片上(on-chip)控制器。控制電路110典型地包括狀態(tài)機112和諸如芯片上地址解碼器和 功率控制模塊(未明確示出)的其他電路。狀態(tài)機112提供對存儲器操作的芯片級控制。 控制電路經(jīng)由外部存儲器控制器與主機通信。存儲器陣列200典型地組織為按行和列排列且可由字線和位線尋址的存儲器單 元的二維陣列。可以根據(jù)NOR類型或NAND類型架構(gòu)來形成該陣列。圖2示意性圖示了非易失性存儲器單元?？梢杂删哂兄T如浮置柵極或介電層的電 荷存儲單元20的場效應(yīng)晶體管來實現(xiàn)存儲器單元10。存儲器單元10還包括源極14、漏極 16和控制柵極30。存在現(xiàn)今正使用的許多商業(yè)上成功的非易失性固態(tài)存儲器器件。這些存儲器器件 可以使用不同類型的存儲器單元，每個類型具有一個或多個電荷存儲元件。典型的非易失性存儲器單元包括EEPROM和快閃EEPR0M。在美國專利no. 5595924 中給出了 EEPROM單元及其制造方法的例子。在美國專利nos. 5070032,5095344,5315541, 5343063,5661053,5313421和6222762中給出了快閃EEPROM單元、其在存儲器系統(tǒng)中 的使用及其制造方法的例子。具體地，在美國專利nos. 5570315、5903495和6046935中 描述了具有NAND單元結(jié)構(gòu)的存儲器器件的例子。而且，已經(jīng)在Eitan等人的“NR0M: ANovel Localized Trapping,2-Bit Nonvolatile Memory Cell，，， IEEE Electron Device Letters, vol. 21，no. 11,2000 年 11 月，543-545 頁中以及在美國專利 nos. 5768192 和 6011725中描述了利用介電存儲元件的存儲器器件的例子。實際上，通常通過在向控制柵極施加參考電壓時感測穿過單元的源極和漏極電極 的導(dǎo)電電流來讀取單元的存儲器狀態(tài)。因此，對于在單元的浮置柵極上的每個給定電荷，可 以檢測關(guān)于固定的參考控制柵極電壓的相應(yīng)導(dǎo)電電流。類似地，可編程到浮置柵極上的電 荷的范圍定義了相應(yīng)的閾值電壓窗或相應(yīng)的導(dǎo)電電流窗?；蛘?，取代檢測在劃分的電流窗之間的導(dǎo)電電流，能夠在控制柵極處為在測試下 的給定存儲器狀態(tài)設(shè)置閾值電壓，并檢測導(dǎo)電電流是低于還是高于閾值電流。在一個實施 方式中，通過檢查導(dǎo)電電流經(jīng)過位線的電容而放電的速率來實現(xiàn)相對于閾值電流對導(dǎo)電電 流的檢測。
圖3圖示了對于浮置柵極可以在任何一個時間選擇性地存儲的四個不同的電荷 Q1-Q4的源極-漏極電流Id和控制柵極電壓Vra之間的關(guān)系。四條實線Id對VCG曲線表示 分別與四個可能的存儲器狀態(tài)對應(yīng)的、可以被編程到存儲器單元的浮置柵極上的四個可能 的電荷水平。作為例子，單元的群體(population)的閾值電壓窗可以是從0. 5V到3. 5V的 范圍。可以通過將閾值窗劃分為每個以大約0.5V為間隔的五個區(qū)域來界定分別表示一個 擦除狀態(tài)和六個編程狀態(tài)的七個可能的存儲器狀態(tài)“0”、“1”、“2”、“3”、“4”、“5”、“6”。例 如，如果如所示地使用2μ A的參考電流Ikef，則用Ql編程的單元可以被認為是處于存儲器 狀態(tài)“1”，因為其曲線與Ikef在由VCG = 0.5V和1. OV界定的閾值窗的區(qū)域中相交。類似 地，Q4處于存儲器狀態(tài)“5”。如從上述描述中可看出，使得存儲器單元存儲的狀態(tài)越多，則其閾值窗劃分得越 精細。例如，存儲器器件可以具有擁有范圍從-1.5V到5V的閾值窗的存儲器單元。這提供 了 6. 5V的最大寬度。如果該存儲器單元要存儲16個狀態(tài)，則每個狀態(tài)可以占據(jù)閾值窗中 的200mv到300mv。這將需要在編程和讀取操作中更高的精度，以便能夠?qū)崿F(xiàn)所需的解析度。圖4圖示了存儲器單元的NOR陣列的例子。在存儲器陣列200中，每行存儲器單 元通過其源極14和漏極16以菊串(daisy-chain)方式連接。該設(shè)計有時被稱為虛擬接地 設(shè)計。行中的單元10具有連接到諸如字線42的字線的其控制柵極30。列中的單元具有分 別連接到諸如位線34和36的所選位線的其源極和漏極。圖5A示意性地圖示了組織為NAND串的一串存儲器單元。NAND串(string) 50由
通過其源極和漏極菊串連接的一系列存儲器晶體管Ml、M2......Mn (例如，η = 4、8、16或
更高)組成。一對選擇晶體管S1、S2控制存儲器晶體管串分別經(jīng)由NAND串的源極端討和 漏極端56與外部的連接。在存儲器陣列中，當(dāng)源極選擇晶體管Sl導(dǎo)通時，源極端耦接到源 極線(見圖5B)。類似地，當(dāng)漏極選擇晶體管S2導(dǎo)通時，NAND串的漏極端耦接到該存儲器 陣列的位線。在該串中的每個存儲器晶體管10用作存儲器單元。其具有電荷存儲元件20 來存儲給定量的電荷，以便表示所要的存儲器狀態(tài)。每個存儲器晶體管的控制柵極30允許 對讀和寫操作的控制。如將在圖5B中看到，NAND串的行的相應(yīng)存儲器晶體管的控制柵極 30全部連接到同一字線。類似地，每個選擇晶體管Si、S2的控制柵極32提供分別經(jīng)由其 源極端M和漏極端56對NAND串的控制訪問。同樣，NAND串的行的相應(yīng)選擇晶體管的控 制柵極32全部連接到同一選擇線。當(dāng)在編程期間讀取或驗證NAND串內(nèi)的被尋址的存儲器晶體管10時，其控制柵極 30被供應(yīng)了適當(dāng)?shù)碾妷?。同時，NAND串50中的其余未被尋址的存儲器晶體管通過在其控 制柵極上施加足夠的電壓而完全導(dǎo)通。以此方式，從各個存儲器晶體管的源極到NAND串的 源極端M有效地建立了導(dǎo)電路徑，且對各個存儲器晶體管的漏極到該單元的漏極端56進 行類似處理。在美國專利nos. 5570315,5903495,6046935中描述了具有這種NAND串結(jié)構(gòu) 的存儲器器件。圖5B圖示了由諸如圖5A所示的NAND串50組成的存儲器單元的NAND陣列200 的例子。沿著每列NAND串，諸如位線36的位線耦接到每個NAND串的漏極端56。沿著每 排(bank) NAND串，諸如源極線34的源極線耦接到每個NAND串的源極端54。而且沿著一排 NAND串中的一行存儲器單元的控制柵極連接到諸如字線42的字線。沿著一排NAND串中的一行選擇晶體管的控制柵極連接到諸如選擇線44的選擇線。在一排NAND串中的整行存儲 器單元可以通過該排NAND串的字線和選擇線上的適當(dāng)電壓而被尋址。當(dāng)NAND串內(nèi)的存儲 器晶體管正被讀取時，該串中的剩余存儲器晶體管經(jīng)由其關(guān)聯(lián)的字線而硬導(dǎo)通(turned on hard)，使得流過該串的電流主要取決于正被讀取的單元中所存儲的電荷的水平。感測電路和技術(shù)圖6圖示了圖1所示的讀/寫電路270A和270B，其包含跨過存儲器單元陣列的 一排P個感測模塊。并行工作的整排P個感測模塊480允許沿著一行的P個單元10的塊 (或頁)被并行讀取或編程。實質(zhì)上，感測模塊1將感測單元1中的電流I1，感測模塊2將
感測單元2中的電流12，......，感測模塊ρ將感測單元ρ中的電流Ip，等等。從源極線34
流出到集合節(jié)點CLSRC并從那里到地的對于頁的總單元電流iTOT將是ρ個單元中所有電流 之和。在傳統(tǒng)存儲器架構(gòu)中，具有公共字線的一行存儲器單元形成兩頁或多頁，其中一頁中 的存儲器單元被并行讀取和編程。在一行具有兩頁的情況下，由偶數(shù)位線存取一頁，由奇數(shù) 位線存取另一頁。一頁的感測電路在任何一個時刻與偶數(shù)位線或奇數(shù)位線相耦接。在該情 況下，提供頁復(fù)用器250A和250B以將讀/寫電路270A和270B分別復(fù)用到各個頁。在基于56nm技術(shù)的當(dāng)前生產(chǎn)的芯片中，ρ > 64000，并且在43nm 32G位X 4芯片 中，ρ > 150000。在優(yōu)選實施例中，塊是一連串(rim)的整行單元。這是所謂的“全位線 (all bit-line)”架構(gòu)，其中頁由分別與鄰近位線耦接的一行鄰近的存儲器單元構(gòu)成。在另 一實施例中，塊是行中單元的子集。例如，單元的子集可以是整行的一半或者整行的四分之 一。單元的子集可以是一連串的鄰近單元或者每隔一個的單元、或者每隔預(yù)定數(shù)量的單元。 每個感測模塊經(jīng)由位線與存儲器單元耦接，并包括用于感測存儲器單元的導(dǎo)電電流的感測 放大器。通常，如果讀/寫電路分布在存儲器陣列的相對側(cè)上，則該排的P個感測模塊將分 布在讀/寫電路270A和270B的兩個集合之間。圖7示意性地圖示了圖6所示的感測模塊的優(yōu)選組織。將包含ρ個感測模塊的讀 /寫電路270A和270B分組為一排讀/寫堆疊400。圖8更詳細地圖示了圖7所示的讀/寫堆疊。每個讀/寫堆疊400在一組k條
位線上并行工作。如果頁具有P = r*k條位線，則將有r個讀/寫堆疊400-1.....400-r。
實質(zhì)上，該架構(gòu)使得由公共處理器500服務(wù)于k個感測模塊的每個堆疊以節(jié)省空間。公共 處理器500基于位于感測模塊480的鎖存器和位于數(shù)據(jù)鎖存器430處的鎖存器中的電流值 和來自狀態(tài)機112的控制，計算將被存儲在那些鎖存器中的被更新的數(shù)據(jù)。在2006年6月 29日的美國專利申請公開號US-2006-0140007-Al中公開了公共處理器的詳細描述，其全 部公開內(nèi)容通過引用合并于此。并行工作的整排被劃分的讀/寫堆疊400允許沿著一行的ρ個單元的塊(或頁) 被并行讀取或編程。從而，對于整行單元，將有P個讀/寫模塊。因為每個堆疊服務(wù)于k個 存儲器單元，因此該排中讀/寫堆疊的總數(shù)由r = p/k給出。例如，如果r是該排中堆疊的 數(shù)量，則P = r*k。一個示例存儲器陣列可以具有ρ = 150000，k = 8，因此r = 18750。諸如400-1之類的每個讀/寫堆疊實際上包含并行服務(wù)于一段(Segment)k個存 儲器單元的感測模塊480-1至480-k的堆疊。頁控制器410將控制和定時信號經(jīng)由線路411 提供給讀/寫電路370。頁控制器本身經(jīng)由線路311而依賴于存儲器控制器310。每個讀 /寫堆疊400中的通信受互聯(lián)堆疊總線431影響并被頁控制器410控制。控制線411將控制和時鐘信號從頁控制器410提供給讀/寫堆疊400-1的組件。在優(yōu)選布置中，將堆疊總線劃分為用于在公共處理器500和感測模塊480的堆疊 之間通信的SABus(SA總線)422以及用于在處理器和數(shù)據(jù)鎖存器430的堆疊之間通信的 DBus (D 總線)423。數(shù)據(jù)鎖存器430的堆疊包括數(shù)據(jù)鎖存器430-1至430_k，每個與堆疊相關(guān)聯(lián)的存儲 器單元對應(yīng)一個。I/O模塊440使得數(shù)據(jù)鎖存器能夠經(jīng)由I/O總線231與外部交換數(shù)據(jù)。公共處理器還包括輸出507，用于輸出指示諸如錯誤情況之類的存儲器操作狀況 的狀態(tài)信號。該狀況信號用于驅(qū)動在線或(Wired-Or)配置中與標志總線(FLAG BUS) 509 相連的η晶體管550的柵極。標志總線優(yōu)選地由控制器310預(yù)充電，并當(dāng)任何讀/寫堆疊 確立(assert)狀況信號時將被拉低。多狀杰存儲器劃分的例子已經(jīng)結(jié)合圖3描述了其中每個存儲器單元存儲多位數(shù)據(jù)的非易失性存儲器。具體 例子是由場效應(yīng)晶體管的陣列形成的存儲器，每個場效應(yīng)晶體管具有在其溝道區(qū)和其控制 柵極之間的電荷存儲層。電荷存儲層或單元可以存儲一個范圍的電荷，引起對于每個場效 應(yīng)晶體管的一個范圍的閾值電壓?？赡荛撝惦妷旱姆秶缍仁情撝荡啊．?dāng)將閾值窗劃分為 閾值電壓的多個子范圍或區(qū)帶(zone)時，每個可分辨的區(qū)帶用于代表存儲器單元的不同 存儲器狀態(tài)?？梢酝ㄟ^一個或多個二進制位來編碼多個存儲器狀態(tài)。例如，被劃分為四個 區(qū)帶的存儲器單元可以支持可以被編碼為2位數(shù)據(jù)的四個狀態(tài)。類似地，被劃分為八個區(qū) 帶的存儲器單元可以支持可以被編碼為3位數(shù)據(jù)的八個存儲器狀態(tài)，等等。圖9(0)-9(2)圖示了編程4狀態(tài)存儲器單元的群體的例子。圖9 (0)圖示了可編 程到分別代表存儲器狀態(tài)“0”、“1”、“2”和“3”的閾值電壓的四個不同分布中的存儲器單元 的群體。圖9(1)圖示了被擦除的存儲器的“被擦除”閾值電壓的初始分布。圖9 )圖示 了在編程了許多存儲器單元之后的存儲器的例子。實質(zhì)上，單元初始具有“被擦除”閾值電 壓，并且編程將把它移動到更高的值而進入由DVpDV2和DV3劃界的三個區(qū)帶之一中。以此 方式，每個存儲器單元可以被編程到三個編程狀態(tài)“1”、“2”和“3”之一，或者在“被擦除” 狀態(tài)中保持未被編程。隨著存儲器得到更多的編程，如圖9(1)所示的“被擦除”狀態(tài)的初 始分布將變得更窄，并且由“ 0 ”狀態(tài)代表被擦除狀態(tài)。具有較低位和較高位的2位代碼可以用于表示四個存儲器狀態(tài)中的每個。例如， “ 0，，、“ 1，，、“ 2，，和“ 3，，狀態(tài)分別由“ 11 ”、“ 01，，、“ 00，，和“ 10 ”表示。通過在“全序列，，模式下
感測，可以從存儲器中讀取2位數(shù)據(jù)，在該“全序列”模式下，該兩位通過分別在三個次級遍 (sub-pass)中相對于讀取界定閾值DVp DV2和DV3感測而一起感測。圖10(0)-10 )圖示了編程8狀態(tài)存儲器單元的群體的例子。圖10(0)圖示了可 編程到分別代表存儲器狀態(tài)“0”至“7”的閾值電壓的八個不同分布中的存儲器單元的群 體。圖10(1)圖示了被擦除的存儲器的“被擦除”閾值電壓的初始分布。圖10⑵圖示了在 編程了許多存儲器單元之后的存儲器的例子。實質(zhì)上，單元初始具有“被擦除”閾值電壓， 并且編程將把它移動到更高的值而進入由DV1-DV7界定的8個區(qū)帶之一中。以此方式，每個 存儲器單元可以被編程到七個編程狀態(tài)“ 1” - “7”之一，或者在“被擦除”狀態(tài)中保持未被 編程。當(dāng)存儲器得到更多的編程時，如圖10(1)所示的“被擦除”狀態(tài)的初始分布將變得更 窄，并且由“ 0 ”狀態(tài)代表被擦除狀態(tài)。
具有較低位和較高位的3位代碼可以用于表示8個存儲器狀態(tài)中的每個。例如， “ 0 ”、“ 1 ”、“ 2 ”、“ 3 ”、“ 4 ”、“ 5 ”、“ 6 ” 和 “ 7 ” 狀態(tài)分別由 “ 111 ”、“011 ”、“ 001”、“ 101 ”、“ 100 ”、 “000”、“010”和“110”表示。通過在“全序列”模式下感測，可以從存儲器中讀取3位數(shù)據(jù)， 在該“全序列”模式下，該三位通過分別在七個次級遍中相對于讀取界定閾值DV1-DV7進行 感測而一起感測。頁或字線編稈和驗證對頁編程的一種方法是全序列編程。頁的所有單元最初處于被擦除狀態(tài)。從而， 將該頁的所有單元從被擦除狀態(tài)朝向它們的目標狀態(tài)并行編程。一旦被編程到“1”狀態(tài)， 則具有“1”狀態(tài)作為目標狀態(tài)的那些存儲器單元，就將被禁止進一步編程，而具有目標狀態(tài) “2”或更高的其他存儲器單元將經(jīng)受進一步編程。最終，具有“2”作為目標狀態(tài)的存儲器 單元也將被排除于(lock out)進一步編程。類似地，隨著逐漸的編程脈沖，具有目標狀態(tài) “3”- “7”的單元也到達并被排除。圖11圖示了用于將4狀態(tài)存儲器單元編程到目標存儲器狀態(tài)的傳統(tǒng)技術(shù)。編程 電路通常將一系列編程脈沖施加到所選擇的字線。以此方式，控制柵極與字線耦接的一頁 存儲器單元可以一起被編程。所使用的編程脈沖串(pulse train)可以具有增加的時段或 幅度以便抵消被編程到存儲器單元的電荷存儲單元中的累積電子。將編程電壓VreM施加到 處于編程的頁的字線。編程電壓VreM是從初始電壓電平Vreffil開始的階梯波形形式的一系列 編程電壓脈沖。處于編程的頁的每個單元經(jīng)受該序列的編程電壓脈沖，在每個脈沖處試圖 將增加的電荷添加到該單元的電荷存儲元件。在編程脈沖之間，單元被讀回以確定它的閾 值電壓。讀回過程可能涉及一個或多個感測操作。當(dāng)單元的閾值電壓已被驗證為落入與目 標狀態(tài)相對應(yīng)的閾值電壓區(qū)帶內(nèi)時，對于該單元停止編程。無論何時該頁的存儲器單元被 編程到其目標狀態(tài)時，其被禁止編程，而其他單元繼續(xù)經(jīng)受編程，直到該頁的所有單元已經(jīng) 被編程驗證。使用一系列交替的編程/驗證周期的傳統(tǒng)編程技術(shù)用于處理編程過程中的不確 定性，在該編程過程中起初響應(yīng)于VreM相對大的改變，單元的閾值電壓增長很快。但是，隨 著被編程到浮置柵極中的電荷起屏蔽的作用而減小了用于使電子進一步隧穿到浮置柵極 中的有效電場，增長變慢并最終停止。編程/驗證編程技術(shù)的缺點是，驗證周期占用時間并影響性能。能夠存儲多位的 存儲器單元的實現(xiàn)加劇了該問題。實質(zhì)上，需要對于存儲器單元的可能的多個狀態(tài)中的每 個執(zhí)行驗證。對于具有16個可能的存儲器狀態(tài)的存儲器，這意味著每個驗證步驟將導(dǎo)致至 少16個感測操作。在一些其他方案中，這可能甚至是多出幾倍。從而，隨著將存儲器劃分 成增加數(shù)量的狀態(tài)，編程/驗證方案的驗證周期變得越來越耗時。圖12是圖示使用傳統(tǒng)交替的編程/驗證算法來編程頁的編程脈沖和驗證周期的 估算數(shù)量的表格。例如，對于N位存儲器，劃分成Ns = 狀態(tài)。編程脈沖數(shù)量至少與狀 態(tài)數(shù)量Ns相同。一些算法可能需要k編程遍(其中k可以是1至4)。對于多狀態(tài)存儲器， 每個驗證操作進一步乘以2N-1，每個編程狀態(tài)對應(yīng)一個。從而，所估算的驗證數(shù)量與2^成 比例，這是狀態(tài)數(shù)量的平方。如可以從表格中看到的，對于3位單元，驗證周期的標稱數(shù)量 已經(jīng)極高，并且其不包括其他方案中所需的另外的感測。對于4位單元，驗證周期數(shù)量是驚 人的。
從而，存在對于具有其中驗證周期數(shù)量降低的改善編程性能的存儲器器件的需要。索引編稈技術(shù)根據(jù)本發(fā)明的一個總體方面，并行工作在一組存儲器單元上的多遍索引編程方法 包括對于每個單元維持編程索引，以便提供諸如該單元已經(jīng)接收到的最后的編程電壓電 平之類的信息，使得在隨后的編程遍中，可以相對于編程索引進行單元的編程或禁止編程。優(yōu)選地，在每個編程遍，如階梯脈沖串形式的一系列遞增脈沖中的編程電壓被施 加到存儲器單元組，使得隨著脈沖計數(shù)的增加，存儲器單元被暴露給增加的編程電壓。在優(yōu) 選實施例中，每個離散的編程電壓電平被方便地表達為脈沖計數(shù)或脈沖數(shù)量。類似地，按照 脈沖數(shù)量表達編程索引。在存儲器單元組的編程遍中，該組中的單元的編程索引用于控制相對于每個遞增 脈沖允許還是禁止編程。圖13是圖示索引編程方法的總體方案的流程圖。步驟700 提供將被并行編程的一組存儲器單元，每個存儲器單元可被編程到獨 立的目標閾值電壓電平。步驟710是進一步包括步驟720、步驟730和步驟732的索引編程。步驟720 為處于編程的該組的每個存儲器單元提供編程索引，存儲器單元的編 程索引指示最后用于編程該存儲器單元的編程電壓電平、或者在隨后編程中允許該存儲器 單元接收的最大編程電壓電平。優(yōu)選地通過與讀/寫電路協(xié)作的另外的鎖存電路來實現(xiàn)編 程索引。步驟730 將遞增編程電壓作為編程遍中的一系列遞增電壓脈沖施加到該組存儲 器單元。步驟740 相對于存儲器單元的編程索引，基于遞增的編程電壓電平，在該編程遍 期間禁止或允許處于編程中的存儲器單元的編程。將看到，隨著編程電壓增加，正被并行編程的該組的每個存儲器單元在編程電壓 已達到由該單元的編程索引指示的電平之后，被阻止過度編程。以此方式，不同于傳統(tǒng)編程 方法，在每個編程脈沖之間不需要具有驗證步驟。在第一實現(xiàn)方式中，從存儲器單元的初始編程經(jīng)歷來獲取單元的編程索引。編程 索引存儲在編程遍期間被禁止編程之前施加到該單元的最后的編程電壓電平或脈沖數(shù)。通 過如傳統(tǒng)交織編程/驗證方法中那樣交織編程和驗證步驟來建立每個單元的編程索引。在 該組中的單元被編程驗證之后，禁止對該單元的編程，并將最后的脈沖數(shù)記錄為其編程索 引。盡管該實現(xiàn)方式可能導(dǎo)致更多的驗證步驟，但是其較不可能過度編程任何單元。然后， 可以在隨后編程遍中有利地使用為每個單元建立的編程索引以節(jié)省驗證步驟。在為存儲器單元提供編程索引的第一實現(xiàn)方式中，通過一系列編程脈沖來編程存 儲器單元，每個脈沖之后跟有驗證，直到存儲器單元被編程驗證到目標閾值電壓電平。當(dāng)存 儲器單元被編程驗證時，該存儲器單元的編程索引被設(shè)置為與最終編程電壓相稱。圖14A是圖示根據(jù)第一實現(xiàn)方式的提供存儲器單元的編程索引的流程圖。從而， 與圖13所示的步驟720對應(yīng)的步驟720’進一步包括步驟721和步驟722 步驟721 交替地編程和驗證存儲器單元，直到編程驗證了目標閾值電壓電平。
15
步驟722 將編程索引設(shè)置為與存儲器單元被編程驗證為目標閾值電壓電平的編 程電壓電平相稱的值。將看到，第一實現(xiàn)方式是通過在每個編程脈沖之后驗證存儲器單元的傳統(tǒng)編程技 術(shù)來獲取編程索引。該方法提供了單元的接近其目標的最準確的編程，但是以更多的驗證 操作為代價。在第二實現(xiàn)方式中，將單元的編程索引初始設(shè)置為單元的估算最大編程電壓電 平，以編程為接近但不超過其目標狀態(tài)，比如在距離目標狀態(tài)預(yù)定差量(short-fall)內(nèi)。 當(dāng)階梯脈沖串被施加到組中的每個單元時，單元在達到由其編程索引指示的期望最大編程 電壓電平之后，被禁止進一步編程。階梯脈沖串的隨后的脈沖對被禁止的單元將沒有影響。 在該編程遍的末尾，組中的每個單元將被編程為接近各個相應(yīng)目標狀態(tài)，并且每個編程索 引將反映每個單元已接收的最后的編程電壓電平。圖14B是圖示獲取存儲器單元的編程索引的第二實現(xiàn)方式的流程圖。從而與圖13 所示的步驟720對應(yīng)的步驟720’包括步驟720” 將存儲器單元的編程索引設(shè)置為將該單元編程到接近但不超過其目標 狀態(tài)而所估算的編程電壓電平或等效脈沖數(shù)。在第三實現(xiàn)方式中，從存儲器單元的初始編程經(jīng)歷來估算單元的編程索引。具體 地，由每個脈沖后跟有驗證的一系列編程脈沖將存儲器單元從被擦除狀態(tài)編程到給定閾值 電壓電平，該給定閾值電壓電平用作校驗點并校準預(yù)測函數(shù)，從該預(yù)測函數(shù)獲取對于給定 目標閾值電壓電平的編程索引或編程電壓電平。圖14C是圖示使用通過一個或多個校驗點校準的預(yù)測函數(shù)來獲取存儲器單元的 編程索引的第三實現(xiàn)方式的流程圖。從而，與圖13所示的步驟720對應(yīng)的步驟720”’包 括步驟720”’ 通過由一個或多個校驗點校準的預(yù)測函數(shù)來設(shè)置存儲器單元的編程 索引。結(jié)合圖14D至圖21來更詳細描述通過預(yù)測技術(shù)獲取單元的編程索引的第三實現(xiàn) 方式。圖14D是圖示根據(jù)一個實施例的獲取存儲器單元的編程索引的第三實現(xiàn)方式的 流程圖。從而，與圖13所示的步驟720對應(yīng)的步驟720”’進一步包括步驟723至步驟727。步驟723 為存儲器單元提供預(yù)定的預(yù)測函數(shù)，產(chǎn)生將存儲器單元編程到目標閾 值電壓電平所期望的編程電壓電平。步驟724 使用可由相應(yīng)的校驗點編程電壓電平而編程的指定校驗點閾值電壓電 平來為存儲器單元指定預(yù)定函數(shù)的校驗點。步驟725 通過交替地編程和驗證存儲器單元直到校驗點閾值電壓電平被編程驗 證，來確定相應(yīng)的校驗點編程電壓值。步驟726 校準該預(yù)定函數(shù)以產(chǎn)生當(dāng)在校驗點閾值電壓電平處求值(evaluate)時 所確定的相應(yīng)校驗點編程電壓電平。步驟727 通過在存儲器單元的目標閾值電壓電平處對該預(yù)定函數(shù)求值來估算編 程索引。在為存儲器單元提供編程索引的第二實施例中，利用多個校驗點來改善編程索引的準確度。圖14E是圖示根據(jù)另一實施例的獲取存儲器單元的編程索引的第三實現(xiàn)方式的 流程圖。從而，與圖13所示的步驟720對應(yīng)的步驟720”’進一步包括步驟728。步驟728 除了使用更多的校驗點來獲取更準確的編程外，類似于圖14D的步驟 723-727。根據(jù)校驗點的預(yù)測編稈圖15、圖16和圖17更詳細地描述了圖14A的步驟720”’所示的預(yù)測編程。在具有存儲器單元陣列的非易失性存儲器中，其中存儲器單元可單獨編程到一個 范圍的閾值電壓電平之一，提供了對需要施加什么編程電壓電平以便將給定存儲器單元編 程到給定目標閾值電壓電平進行預(yù)測的預(yù)定函數(shù)。以此方式，不需要執(zhí)行驗證操作，從而極 大改善編程操作的性能。在一個實施例中，通過線性函數(shù)來近似預(yù)測函數(shù)，該線性函數(shù)對于給定目標閾值 電壓電平成比例地產(chǎn)生編程電壓電平。該線性函數(shù)具有由可應(yīng)用于存儲器陣列的單元的群 體的預(yù)定平均值給出的斜率。通過預(yù)先確定關(guān)于給定存儲器單元的線性函數(shù)上的校驗點， 來對給定存儲器單元唯一地確定該線性函數(shù)。校驗點基于將存儲器單元編程到指定閾值電 壓電平的實際編程電壓。校驗點優(yōu)選與存儲器單元的最低編程狀態(tài)之一相對應(yīng)。通過利用 例如傳統(tǒng)編程/驗證編程技術(shù)來將存儲器單元初始編程到校驗點。以此方式，確定將存儲 器單元編程到指定存儲器狀態(tài)所需的實際編程電壓的各校驗點值。從而，預(yù)定函數(shù)在被用 于確定將存儲器單元編程到目標閾值電壓電平的編程電壓值之前被校準，以當(dāng)在校驗點閾 值電壓電平處求值時產(chǎn)生校驗點編程電壓值。預(yù)測編程技術(shù)的優(yōu)點在于，編程到目標狀態(tài)不需要驗證操作。驗證操作僅需要驗 證校驗點狀態(tài)而不是存儲器的所有可能狀態(tài)。圖15圖示了用于提供將存儲器單元編程到目標閾值電壓電平所需的編程電壓的 預(yù)定函數(shù)的優(yōu)選實施例。用線性函數(shù)來近似該預(yù)定函數(shù)，其中通過如下關(guān)系給出目標閾值 電平Vt作為編程電壓VreM的函數(shù)Vt(Vpgm) = <Slope>VPGM+VT(0) 公式(1)(其中〈Slope〉=AVt/AVpgm)相反，Vpgm(Vt) = l/<Slope> [Vt-Vt (0)]； 公式(2)在優(yōu)選實施例中，可以通過在工廠時測試來自類似生產(chǎn)批次的樣品來預(yù)定平均 〈Slope〉(<斜率 >)。例如，測試可以產(chǎn)生平均為0. 9、具有大約0. 1的標準偏差的〈Slope〉。 Vt(O)是依賴于單元的，并在每個單元的預(yù)測編程之前由來自每個存儲器單元的校驗點來 預(yù)定。一旦〈slope〉和Vt(O)已知，就定義了存儲器單元的預(yù)定函數(shù)，并且公式(2)可以用 于獲取編程到目標閾值電壓電平所需的編程電壓電平。通常，不是一定要用通過線性函數(shù)來近似預(yù)定函數(shù)。如果預(yù)定函數(shù)要準確地覆蓋 寬范圍的閾值電壓電平，則可以通過在工廠時測試生產(chǎn)批次來確定，并通過某個合適的函 數(shù)來建模。諸器單元的予頁測「函數(shù)的校驗點校準
公式⑴或⑵中的Vt(O)是依賴于單元的，并通過指定稍微高于被擦除狀態(tài)的 校驗點閾值電壓，并在脈沖之間實際交替地編程和驗證給定單元到檢驗點來預(yù)定。以此方 式，將給定單元編程到校驗點閾值電壓所需的實際編程電壓是已知的。然后，將該實際坐標 用于求解公式(2)中的Vt(O)。圖14A、步驟722、步驟723和步驟724圖示了使用存儲器單元的預(yù)定函數(shù)的校驗 點來校準該函數(shù)的總體原理。圖16圖示了將校驗點指定為與在被擦除狀態(tài)之上的第一編程狀態(tài)相對應(yīng)的優(yōu)選 指定。如在下一部分的描述中將看到的，當(dāng)編程脈沖串具有使得每個脈沖能夠?qū)卧幊?到下一存儲器狀態(tài)的步長大小時，校驗點將用作校準的基態(tài)。顯然，如果單元的編程數(shù)據(jù)要 求單元保持在被擦除狀態(tài)，則將不需要校驗點。步驟724’ 指定第一編程的存儲器狀態(tài)的閾值電壓電平作為存儲器單元的預(yù)定函 數(shù)的校驗點。從而，存儲器單元的校驗點(0)被指定為處于比被認為與被擦除狀態(tài)相關(guān)聯(lián)的閾 值電壓電平稍高的閾值電壓電平(校驗點閾值電壓電平)。在第一編程遍的第一階段中，施 加一系列增加的編程電壓脈沖以朝向該校驗點閾值電壓電平來編程存儲器單元。編程模式 可以是交替編程和驗證直到校驗點閾值電壓電平被編程驗證的傳統(tǒng)模式。一旦校驗點(0) 的坐標集[VreM，VT]Checkpoint(0)已知，就可以對\(0)求解公式(2)形式的預(yù)定函數(shù)(參見圖 15)，并完全規(guī)定該預(yù)定函數(shù)。在規(guī)定了公式( 形式的預(yù)定函數(shù)之后，隨后可以使用該預(yù)定函數(shù)在預(yù)測模式的 第二階段中編程存儲器單元，以提供對于目標閾值電壓電平或?qū)τ谀繕舜鎯ζ鳡顟B(tài)的估算 的編程電壓電平。還在與本申請相同發(fā)明人的、2007年4月10日提交的共同未決的美國專利申請 No. 11/733694"PREDICTIVE PROGRAMMING IN NON-VOLATILE MEMORY，，中、以及與本申請相同 發(fā)明人的、2007年4月10日提交的共同未決的美國專利申請No. 11/733706"NON-VOLATILE MEMORY WITH PREDICTIVE PROGRAMMING，，中公開了通過一個或多個校驗點校準的預(yù)測編程。 上述兩申請的全部公開內(nèi)容通過引用合并于此。圖17圖示了在第一編程遍中采用的、并用于對每個單元構(gòu)建編程索引的預(yù)測編 程。第一編程遍是兩個階段的。在所示例子中，第一階段使用第三實現(xiàn)方式的預(yù)測編程方 法(參見圖14C)來編程存儲器單元并維持編程索引。預(yù)測編程利用每個單元的預(yù)測函數(shù)， 該預(yù)測函數(shù)提供將給定單元編程到給定目標狀態(tài)所需的估算編程電壓。第一編程遍的第一階段是根據(jù)每個單元的編程特性來校準每個單元的預(yù)定函數(shù)。 這通過將每個單元交替編程/驗證到指定的閾值電壓或校驗點來完成。優(yōu)選地，校驗點處 于與被擦除狀態(tài)的閾值電壓相鄰的閾值電壓處，所以交替編程和驗證通常涉及相對少的脈 沖。脈沖之間的每個驗證步驟僅需要感測對于該校驗點的一個劃界值。在階段二中，從處于來自下一存儲器狀態(tài)的已知位置處的校驗點開始，每個單元 將繼續(xù)被編程。因此預(yù)定函數(shù)將能夠預(yù)測將單元編程到給定目標狀態(tài)所期望的編程電壓， 而無需如在傳統(tǒng)試錯方法中那樣在脈沖之間進行驗證。每個單元的編程索引將是用于在第 一編程遍中編程單元的最后的編程電壓電平或脈沖數(shù)。
在優(yōu)選實施例中，調(diào)整編程電壓步長大小，使得每個附加的脈沖將把存儲器單元 編程到下一存儲器狀態(tài)。對于具有16個可能存儲器狀態(tài)的存儲器單元的例子，脈沖大小可 以是300mV。以此方式，一個附加的脈沖將把存儲器編程到狀態(tài)(1)，另一附加的脈沖將把 存儲器編程到狀態(tài)0)，等等。從而，編程到給定存儲器狀態(tài)可以被縮減(reduced)為對從 狀態(tài)(0)起的狀態(tài)數(shù)計數(shù)并提供相同數(shù)量的脈沖。例如，可以將標志設(shè)置在狀態(tài)(0)中一 次，其后可以通過與目標狀態(tài)相距狀態(tài)(0)的狀態(tài)的數(shù)量相同數(shù)量的脈沖來編程存儲器單兀。其他編程脈沖大小是可能的。例如，對于具有16個可能的存儲器狀態(tài)的存儲器單 元，脈沖大小可以是150mV。在該情況下，將采用兩個脈沖來從一個存儲器狀態(tài)編程到下一 相鄰存儲器狀態(tài)。這將在編程中提供更精細的解析度，這在利用相距目標閾值的余量的一 些實現(xiàn)方式中是有用的。圖18A是圖示設(shè)置具有使得每個附加的脈沖將把存儲器單元編程到下一存儲器 狀態(tài)的步長大小的編程電壓的流程圖。圖13所示的步驟710進一步包括步驟712 以具有遞增幅度的脈沖串的形式提供具有隨時間遞增的幅度的編程電壓。步驟714 調(diào)整在脈沖之間的幅度增量，使得通過相繼的脈沖將存儲器單元從一 個編程的存儲器狀態(tài)編程到下一編程的存儲器狀態(tài)。圖18B示意性地圖示了經(jīng)受第一編程遍的存儲器單元的閾值電壓。存儲器單元開 始于可以處于低的(low-lying)閾值電壓電平的任何一個的被擦除狀態(tài)。在初始編程階段 期間，一系列編程/驗證周期(例如，總共χ個編程脈沖加上n*x個驗證步驟)將把存儲器 單元從被擦除狀態(tài)編程到狀態(tài)(0)。通常，每個存儲器單元的χ相互獨立。歸因于各個單元 被擦除了多深和其他因素，各個單元可能在到達指定校驗點的編程脈沖數(shù)方面不同。例如， 具有較低閾值電壓的“慢”單元將采用比具有較高閾值電壓的“普通”單元更多的脈沖來到 達狀態(tài)(0)。被深擦除的“非常慢”的單元將具有甚至更低的閾值電壓，并將采用更多的編 程脈沖以使它達到狀態(tài)(0)。一旦存儲器單元處于狀態(tài)(0)，預(yù)測編程模式就開始，并且每 個另外的脈沖將把存儲器單元編程到下一存儲器狀態(tài)。圖19是圖示為存儲器單元建立編程索引的優(yōu)選實現(xiàn)方式的流程圖。編程索引被 維持在如圖8所示的與存儲器單元相關(guān)聯(lián)的數(shù)據(jù)鎖存器430之一中。圖13所示的步驟720 進一步包括步驟752 提供鎖存器來存儲存儲器單元的編程索引。步驟754 按將存儲器單元從校驗點狀態(tài)編程到目標狀態(tài)所期望的脈沖數(shù)的形 式，將目標狀態(tài)初始存儲在鎖存器中。例如，如果目標狀態(tài)是狀態(tài)(5)，則值“5”將被存儲在 鎖存器中(二進制值0101)。步驟756 通過在鎖存器中累計將存儲器單元從被擦除狀態(tài)編程到校驗點狀態(tài)所 需的脈沖數(shù)來計算存儲器單元的編程索引，該編程索引指示將存儲器單元編程到目標狀態(tài) 所期望的脈沖數(shù)。例如，每次在將存儲器單元從被擦除狀態(tài)編程到校驗點的過程中，將脈沖 施加到該存儲器單元時，鎖存器中的編程索引遞增1。圖20(A)、20⑶和20(C)分別圖示了針對圖18B所示的“普通”單元、“慢”單元和 “非常慢”單元的圖19的鎖存操作。
圖20(A)圖示了用于計算圖18B所示的示例“普通”存儲器單元的編程索引的鎖 存操作?！捌胀ā贝鎯ζ鲉卧呀?jīng)被擦除到位于在被擦除群體的閾值電壓范圍的中間值附近 的閾值電壓。存儲器單元將被編程到由目標狀態(tài)鎖存器中的數(shù)據(jù)指示的狀態(tài)(3)。從而，將 用于維持編程索引的數(shù)據(jù)鎖存器初始設(shè)置為“3”。隨著使存儲器單元從被擦除狀態(tài)到達校 驗點狀態(tài)(0)的每個編程脈沖，數(shù)據(jù)鎖存器中的值遞增1。當(dāng)校驗點被編程驗證時，遞增停 止。在該例子中，這發(fā)生在一個脈沖之后，并且鎖存器中的編程索引已遞增到“4”。這意味 著該單元期望四個脈沖以編程到狀態(tài)(3)。為了將該單元從校驗點編程到狀態(tài)(3)，施加另 外三個脈沖使總數(shù)為四個脈沖。在單元經(jīng)受了與編程索引相等的脈沖數(shù)后，該單元被禁止 編程，而該頁中的其他單元可以繼續(xù)被編程。這由從“P”到“I”的編程/禁止狀態(tài)表示。圖20(B)圖示了用于計算圖18B所示的示例“慢”存儲器單元的編程索引的鎖存 操作。“慢”存儲器單元已被擦除到位于比被擦除群體的閾值電壓范圍的中間值低的閾值電 壓。該存儲器單元也將被編程到由目標狀態(tài)鎖存器中的數(shù)據(jù)指示的狀態(tài)(3)。從而，將用于 維持編程索引的數(shù)據(jù)鎖存器初始設(shè)置為“3”。隨著使存儲器單元從被擦除狀態(tài)到達校驗點 狀態(tài)(0)的每個編程脈沖，數(shù)據(jù)鎖存器中的值遞增1。當(dāng)校驗點被編程驗證時，遞增停止。 在該例子中，這發(fā)生在兩個脈沖之后，并且鎖存器中的編程索引遞增到了 “5”。這意味著該 單元期望五個脈沖以編程到狀態(tài)(3)。為了將該單元從校驗點編程到狀態(tài)(3)，施加另外三 個脈沖使總數(shù)為五個脈沖。在單元經(jīng)受了與編程索引相等的脈沖數(shù)后，該單元被禁止編程， 而該頁中的其他單元可以繼續(xù)被編程。這由從“P”到“I”的編程/禁止狀態(tài)表示。圖20(C)圖示了用于計算圖18B所示的示例“非常慢”的存儲器單元的編程索引 的鎖存操作?！胺浅Ｂ钡拇鎯ζ鲉卧驯徊脸轿挥诒徊脸后w的閾值電壓范圍的較低尾 部的閾值電壓。該存儲器單元也將被編程到由目標狀態(tài)鎖存器中的數(shù)據(jù)指示的狀態(tài)(3)。 從而，將用于維持編程索引的數(shù)據(jù)鎖存器初始設(shè)置為“3”。隨著使存儲器單元從被擦除狀態(tài) 到達校驗點狀態(tài)(0)的每個編程脈沖，數(shù)據(jù)鎖存器中的值遞增1。當(dāng)校驗點被編程驗證時， 遞增停止。在該例子中，這發(fā)生在四個脈沖之后，并且鎖存器中的編程索引已經(jīng)遞增到“7”。 這意味著該單元期望七個脈沖以編程到狀態(tài)(3)。為了將該單元從校驗點編程到狀態(tài)(3)， 施加另外三個脈沖使總數(shù)為五個脈沖。在單元經(jīng)受了與編程索引相等的脈沖數(shù)后，該單元 禁止編程，而該頁中的其他單元可以繼續(xù)被編程。用于改善編稈準確度并收緊閾倌分布的利用索引編稈的隨后編稈遍根據(jù)本發(fā)明的另一總體方面，在一組存儲器單元上并行工作的多遍索引編程方法 包括初始編程遍和每個單元的編程索引的構(gòu)建。初始編程遍之后跟有驗證步驟和另外的編 程遍，以修整初始遍的任何差量(short-fall)。通過使用索引編程，用數(shù)量降低得多的驗證 操作來執(zhí)行多遍編程。當(dāng)構(gòu)建每個單元的編程索引時，優(yōu)選地，第一編程遍還將該組的每個單元編程到 接近其各自目標狀態(tài)的差量內(nèi)。然后，在一個或多個隨后的編程遍中，將每個單元從其差量 進一步編程到其目標狀態(tài)。這優(yōu)選地通過在每個隨后編程遍之前而不是在一遍中的各個脈 沖之間的驗證步驟來完成。如果單元還沒被驗證，則在下一編程遍中使能它進行于另外的 編程。在編程遍的結(jié)尾處的單元的編程索引指示該單元已接收到的最后的編程電壓電平。 如果驗證步驟揭示該單元未被驗證到其目標狀態(tài)，則編程索引將遞增預(yù)定量以提供在下一 編程遍中允許的期望最大編程電壓，以便將單元朝向其目標狀態(tài)編程。在優(yōu)選實施例中，編程索引按照脈沖數(shù)表達，并遞增1。在下一編程遍中，存儲器單元然后將經(jīng)歷基于其被更新 的編程索引的下一脈沖。在下一編程遍期間，驗證的單元被禁止進一步編程。使得未驗證的單元能夠用超 過上一編程遍中的脈沖的一個脈沖而被編程。重復(fù)驗證步驟和編程遍，直到該組中的所有 單元被驗證到它們各自的目標狀態(tài)。以此方式，能夠通過在執(zhí)行驗證步驟之前施加整個一 連串的脈沖串來將存儲器單元頁并行地準確編程到它們各自的目標狀態(tài)。索引編程的優(yōu)點是，可以編程單元組而不需要在編程遍的各個編程脈沖之間的驗 證步驟。索引編程將極大地改善編程操作的性能。圖21是圖示索引編程方法的優(yōu)選實施例的流程圖。該方法包括用于建立每個單 元的編程索引的第一編程遍步驟810，之后跟有將單元編程到它們各自的目標狀態(tài)的驗證 和索引編程的另外遍的步驟820。步驟800 提供將被并行編程的一組存儲器單元，每個存儲器單元可通過一系列 遞增編程電壓脈沖而被編程到各自的目標狀態(tài)。步驟810 在初始編程遍期間為該組的每個單元構(gòu)建編程索引，該編程索引按照 脈沖數(shù)來存儲由每個單元經(jīng)歷的最后的編程電壓電平。步驟820是在編程遍之后驗證，并更新用于下一編程遍的編程索引。它進一步包 括步驟822、步驟824、步驟擬6和步驟828 步驟830 驗證該組中的存儲器單元。步驟840 該組中的每個存儲器單元被驗證到其各自的目標狀態(tài)？如果已驗證， 則前進到步驟870 ；否則，前進到步驟850。步驟850 將每個未驗證的存儲器單元的編程索引遞增1。步驟860 用由每個編程索引選擇的編程脈沖來編程每個未驗證的存儲器單元。 在優(yōu)選實施例中，所選擇的編程脈沖具有與由編程索引指示的脈沖數(shù)相同的脈沖數(shù)。前進 到用于另一編程遍的步驟830。步驟870 該組的所有存儲器單元被驗證為已被編程到它們各自的目標狀態(tài)。優(yōu)選在控制存儲器陣列200的存儲器操作的控制電路110中的狀態(tài)機112(參見 圖1)中實現(xiàn)圖13和圖21所示的索引編程方法。圖22圖示了用于修整第一遍之后的編程結(jié)果的、在圖21的步驟820中所示的另 外的驗證和編程遍。在第一編程遍中朝向目標狀態(tài)的第一次嘗試(shot)之后，通過驗證來 校驗每個存儲器單元。第一編程遍趨向于尚未達到(under shoot)目標狀態(tài)。如果任何單 元未能驗證到它的目標狀態(tài)，則對它使能在第二編程遍中的遞增編程。重復(fù)該驗證和編程 過程，直到該頁中的所有單元被驗證到它們各自的目標狀態(tài)。以此方式，通過修整之前遍的 編程結(jié)果，單元能夠準確地收斂于其目標狀態(tài)。典型地，需要一個或兩個修整遍。圖23示意性地圖示了用于存儲驗證狀況標志的鎖存器。在優(yōu)選實施例中，作為圖 8所示的數(shù)據(jù)鎖存器430的一部分的鎖存器432用于存儲驗證狀況位。例如，當(dāng)單元被驗證 時，將鎖存器432中的驗證狀況位設(shè)置為“0”。該標志將導(dǎo)致控制邏輯禁止對該單元的進一 步編程/驗證操作。另一方面，如果單元驗證失敗，則該標志將導(dǎo)致控制邏輯允許在下一編 程遍中對該單元進行另外的編程。驗證狀況標志的傳統(tǒng)實現(xiàn)方式是通過目標改變來指示編 程-禁止。在該情況下，當(dāng)單元被驗證時，目標數(shù)據(jù)被編程到單元中并且不再需要。從而，指示目標數(shù)據(jù)的數(shù)據(jù)鎖存器中的數(shù)據(jù)值被從“目標代碼”復(fù)位到“擦除代碼”，以指定該單元 被驗證的狀況。在本發(fā)明中，因為在隨后的編程遍中需要目標數(shù)據(jù)，所以其被保留在數(shù)據(jù)鎖 存器中。替代地，驗證狀況被存儲在驗證狀況標志中。圖24A是圖示通過使用驗證狀況標志來使得未驗證的存儲器單元能夠進一步編 程的方法的流程圖。當(dāng)執(zhí)行圖21中的步驟840時，發(fā)生如下步驟842和步驟844。步驟842 根據(jù)驗證的結(jié)果來設(shè)置鎖存器中的驗證狀況標志。步驟844 響應(yīng)于指示存儲器單元未被驗證的驗證狀況標志，前進到步驟850，否 則前進到圖21的步驟870。在第二優(yōu)選實施例中，通過將存儲器單元的編程索引向更高偏移預(yù)定數(shù)量，來使 得未驗證的存儲器單元能夠進一步修整編程。在大多數(shù)情況下，偏移的預(yù)定數(shù)量是1。以此 方式，在下一編程遍中，將用另外預(yù)定數(shù)量的脈沖來編程存儲器單元。圖24B是圖示通過偏移存儲器單元的編程索引來使得未驗證的存儲器單元能夠 進一步編程的方法的流程圖。圖21的步驟850被步驟850’代替。步驟850’當(dāng)存儲器單元未被驗證時，將存儲器單元的編程索引遞增預(yù)定數(shù)量，使 得在隨后的編程遍中，使得該存儲器單元能夠經(jīng)受另外的預(yù)定數(shù)量的脈沖。在第三優(yōu)選實施例中，通過在下一編程遍中將脈沖計數(shù)向更低偏移預(yù)定數(shù)量，來 使得未驗證的存儲器單元能夠進一步修整編程。以此方式，將用另外的預(yù)定數(shù)量的脈沖來 編程存儲器單元。圖24C是圖示通過偏移脈沖計數(shù)來使得未驗證的存儲器單元能夠進一步編程的 方法的流程圖。圖21的步驟850被步驟852代替。步驟852 當(dāng)存儲器單元未被驗證時，將編程脈沖計數(shù)遞減預(yù)定數(shù)量，使得在隨后 的編程遍中，使得存儲器單元能夠經(jīng)受另外的預(yù)定數(shù)量的脈沖。圖25是圖示用于使用索引編程技術(shù)對頁編程的編程脈沖和驗證周期的估算數(shù)量 的表格。例如，對于N位存儲器，劃分成Ns = 狀態(tài)。編程脈沖數(shù)至少與狀態(tài)數(shù)Ns相 同。針對以下給出了脈沖和驗證數(shù)的估算1. 1)被編程-驗證到校驗點，1.2)從校驗點到 目標狀態(tài)的預(yù)測編程，以及2、一個或多個修整遍。圖12中的最后一列示出了對于驗證總 數(shù)的估算?？梢钥吹?，實質(zhì)上，它與存儲器狀態(tài)數(shù)成比例?？梢詫⒃搶傩耘c使用圖12所示 的傳統(tǒng)方法的屬性相比較，在該傳統(tǒng)方法中，驗證總數(shù)與狀態(tài)數(shù)的平方成比例。例如，對于 具有3位存儲器單元的存儲器，相比于傳統(tǒng)的56，估算驗證總數(shù)是大約18。對于4位存儲 器，節(jié)省甚至更加顯著，其中相比于對0，驗證總數(shù)是34。關(guān)聯(lián)的多遍編程圖13所示的索引編程方法需要多個編程遍。用于索引和預(yù)測編程的第一遍很可 能在之后跟有用于將編程的閾值修整得更接近目標狀態(tài)的一個或兩個索引編程遍。每個編 程遍中的脈沖數(shù)至少等于存儲器狀態(tài)數(shù)。這將給出粗略的粒度(granularity)，即每個脈沖 將單元的閾值電壓增加與兩個狀態(tài)之間的間隔相等的量。結(jié)果，每個存儲器狀態(tài)的閾值分 布(例如參見圖10)將擴展(spread out)。使用當(dāng)前算法，為了對每個存儲器狀態(tài)獲取更收緊的閾值電壓分布，能夠隨每一 遍而使用越來越精細的步長大小。例如，在第一次修整中，脈沖步長大小可以比在預(yù)測編程 中使用的脈沖步長大小精細兩倍。類似地，在第二次修整中，脈沖步長大小可以比在第一次修整中使用的脈沖步長大小精細兩倍，等等。然而，每次步長大小降低一半時，脈沖數(shù)以及 由此的編程時間將加倍。根據(jù)本發(fā)明的另一方面，在多個編程遍中并行編程一組存儲器單元，其中，在該多 個遍中的編程電壓是關(guān)聯(lián)的。每個編程遍利用具有公共步長大小的階梯脈沖串形式的編程 電壓，并且每個相繼遍具有從前一遍的階梯脈沖串偏移了預(yù)定偏移水平的階梯脈沖串。該 預(yù)定偏移水平小于公共步長大小，并且可以小于或等于前一遍的預(yù)定偏移水平。在一個優(yōu)選實施例中，預(yù)定偏移是前一遍的預(yù)定偏移的一半。例如，第二遍的階梯 脈沖串從第一遍偏移了步長大小的一半，第三遍的階梯脈沖串從第二遍偏移了步長大小的 四分之一。以此方式，使用比使用多遍而每一遍使用具有更精細的步長大小的編程階梯脈 沖串的傳統(tǒng)方法更少的編程脈沖，可以對多遍實現(xiàn)相同的編程解析度。圖沈圖示了將關(guān)聯(lián)的多遍編程應(yīng)用到圖21所示的索引編程遍。在該方面，圖沈 還示出了從諸如圖17和圖22所示的第一編程遍得出的修整編程遍2~)和幻。在該三個遍 中使用的階梯脈沖串都具有相同的步長大小。在第一編程遍1)中使用的階梯脈沖串具有 Vraci的初始編程電壓。另一方面，在第二編程遍幻中使用的階梯脈沖串具有VremW初始編 程電壓，其中Vrem與Vresci相關(guān)聯(lián)，使得VreM1 = VPGMO+Δ Vpgmio在優(yōu)選實施例中，AVpgmi =步長 大小的一半。類似地，在第三編程遍幻中使用的階梯脈沖串具有VreM2的初始編程電壓，其中 Vpgm2 與 Vrem 和 Vreffil 關(guān)聯(lián)，使得 VreM2 = Vpgmo+ Δ Vpgm2 = Vpgmi+ Δ Vpgm120 在優(yōu)選實施例中，Δ Vpgm2 =步長大小的3/4，或者AVrem2 =步長大小的1/4。從而，除了每遍中整個階梯脈沖的DC電平向更高移動了預(yù)定量之外，關(guān)聯(lián)的多遍 編程利用相同的階梯脈沖串來編程每個遍。在優(yōu)選實施例中，相對于前一遍，第二遍移動了 步長大小的一半，第三遍移動了步長大小的四分之一。利用這三個關(guān)聯(lián)編程電壓波形的編 程產(chǎn)生與三個傳統(tǒng)的單遍編程相同的解析度，在該三個傳統(tǒng)的單遍編程中，每一遍使用之 前遍的階梯波形一半步長大小的階梯波形。圖27圖示了通過使用多遍編程收緊存儲器狀態(tài)的閾值電壓分布。每遍收緊每個 分布的下沿。圖28Α是示出對于存儲器狀態(tài)的各種劃分、在傳統(tǒng)多遍編程中使用的編程脈沖數(shù) 的表格。將看到，脈沖數(shù)是. . 2Μ) X 2Ν，其中P是編程的遍數(shù)。例如，對于3遍編程， 3位單元將需要56個脈沖，4位單元將需要112個脈沖。圖28Β是示出對于存儲器狀態(tài)的各種劃分的、在關(guān)聯(lián)多遍編程中使用的編程脈沖 數(shù)的表格。將看到，脈沖數(shù)僅是ΡΧ2Ν。例如，對于3遍編程，3位單元將需要M個脈沖，4 位單元將需要48個脈沖，這比圖28Α所示的傳統(tǒng)多遍編程所需要的少得多。圖四是圖示在各遍之間利用關(guān)聯(lián)編程電平的多遍編程方法的流程圖。步驟960 以具有給定步長大小的階梯脈沖串的形式提供在有限時段隨著時間遞 增的編程電壓。步驟970 在預(yù)定數(shù)目的多個編程遍中編程一組存儲器單元，每個相繼的編程遍 具有施加來編程該組存儲器單元的階梯脈沖串，其中每個相繼的編程遍具有從前一編程遍 的階梯脈沖串偏移預(yù)定偏移水平的階梯脈沖串。步驟980 對該組完成編程。
多遍索引編程技術(shù)允許極大地節(jié)省驗證操作的數(shù)量。類似地，多遍關(guān)聯(lián)編程技術(shù) 允許極大地節(jié)省所需的編程脈沖的數(shù)量?？梢詫⑦@兩種技術(shù)一起結(jié)合成高性能的多遍索引 和關(guān)聯(lián)編程。對于被配置為每單元存儲三位或更多位數(shù)據(jù)的存儲器，益處甚至更多。在此參考的所有專利、專利申請、論文、書本、規(guī)范、其他出版物、文檔和事物，為所 有目的作為參考將其全部內(nèi)容合并于此。至于在任何所合并的出版物、文檔或事物與本文 檔的文本之間的術(shù)語的定義或使用方面的任何不一致或沖突，應(yīng)以本文檔中術(shù)語的定義或 使用為準。雖然已經(jīng)關(guān)于某些實施例描述了本發(fā)明的各個方面，要理解的是，本發(fā)明有權(quán)在 所附權(quán)利要求的整個范圍內(nèi)進行保護。
權(quán)利要求
1.一種并行編程非易失性存儲器單元組的方法，包括以具有給定步長大小的階梯脈沖串形式，提供在有限時間段隨時間遞增的編程電壓；以及在多個編程遍中編程該組存儲器單元，每個相繼的編程遍具有被施加來編程該組存儲 器單元的階梯脈沖串，并且其中，每個相繼的編程遍具有從前一編程遍的階梯脈沖串偏移 預(yù)定偏移水平的階梯脈沖串。
2.如權(quán)利要求1所述的方法，其中每個編程遍中的預(yù)定偏移水平小于所述給定步長大小、并且小于或等于前一編程遍的 預(yù)定偏移水平。
3.如權(quán)利要求1所述的方法，其中 所述多個編程遍包括使用第一階梯脈沖串的第一編程遍；使用與第一階梯脈沖串類似但是從所述第一階梯脈沖串偏移步長大小的一半的第二 階梯脈沖串的第二編程遍。
4.如權(quán)利要求3所述的方法，還包括使用與第二階梯脈沖串類似但是從所述第二階梯脈沖串偏移步長大小的四分之一的 第三階梯脈沖串的第三編程遍。
5.如權(quán)利要求1所述的方法，其中，該組非易失性存儲器單元的每個存儲器單元可編 程到各自的目標狀態(tài)，并且所述方法還包括(a)為編程中的該組的每個存儲器單元提供編程索引，存儲器單元的編程索引指示用 于對該存儲器單元編程的最后的編程電壓電平；(b)將所述編程電壓作為編程遍中一系列遞增的電壓脈沖施加到該組存儲器單元；以及(c)根據(jù)存儲器單元的編程索引，在該編程遍期間對該單元允許編程或禁止編程。
6.如權(quán)利要求5所述的方法，其中執(zhí)行所述施加編程電壓作為一系列遞增的電壓脈沖，而不在該編程遍期間的電壓脈沖 之間對該組存儲器單元進行驗證步驟。
7.如權(quán)利要求5所述的方法，其中每個編程遍中的預(yù)定偏移水平小于所述給定步長大小、并且小于或等于前一編程遍的 預(yù)定偏移水平。
8.如權(quán)利要求5所述的方法，其中 所述多個編程遍包括使用第一階梯脈沖串的第一編程遍；使用與第一階梯脈沖串類似但是從所述第一階梯脈沖串偏移步長大小的一半的第二 階梯脈沖串的第二編程遍。
9.如權(quán)利要求8所述的方法，還包括使用與第二階梯脈沖串類似但是從所述第二階梯脈沖串偏移步長大小的四分之一的 第三階梯脈沖串的第三編程遍。
10.如權(quán)利要求1所述的方法，其中，每個存儲器單元具有作為場效應(yīng)晶體管的浮置柵極的電荷存儲元件。
11.如權(quán)利要求1所述的方法，其中，每個存儲器單元具有作為場效應(yīng)晶體管中的介電 層的電荷存儲元件。
12.如權(quán)利要求1所述的方法，其中，所述非易失性存儲器具有NAND結(jié)構(gòu)的存儲器單元。
13.如權(quán)利要求1所述的方法，其中，所述非易失性存儲器是閃存EEPROM。
14.如權(quán)利要求1所述的方法，其中，所述非易失性存儲器嵌入在存儲卡中。
15.如權(quán)利要求1所述的方法，其中，編程中的存儲器單元每個存儲多于一位的數(shù)據(jù)。
16.一種非易失性存儲器，包括存儲器單元的陣列，其中，每個存儲器單元可編程到各自的目標狀態(tài)； 讀/寫電路，用于并行讀和編程存儲器單元組； 所述讀/寫電路執(zhí)行包括以下的編程以具有給定步長大小的階梯脈沖串形式，提供在有限時間段隨時間遞增的編程電壓；以及在多個編程遍中編程該組存儲器單元，每個相繼的編程遍具有被施加來編程該組存儲 器單元的階梯脈沖串，并且其中，每個相繼的編程遍具有從前一編程遍的階梯脈沖串偏移 預(yù)定偏移水平的階梯脈沖串。
17.如權(quán)利要求16所述的非易失性存儲器，其中每個編程遍中的預(yù)定偏移水平小于所述給定步長大小、并且小于或等于前一編程遍的 預(yù)定偏移水平。
18.如權(quán)利要求16所述的非易失性存儲器，其中 所述多個編程遍包括使用第一階梯脈沖串的第一編程遍；使用與第一階梯脈沖串類似但是從所述第一階梯脈沖串偏移步長大小的一半的第二 階梯脈沖串的第二編程遍。
19.如權(quán)利要求18所述的非易失性存儲器，還包括使用與第二階梯脈沖串類似但是從所述第二階梯脈沖串偏移步長大小的四分之一的 第三階梯脈沖串的第三編程遍。
20.如權(quán)利要求16所述的非易失性存儲器，還包括用于編程中的該組的每個存儲器單元的編程索引，存儲器單元的編程索引指示用于編 程該存儲器單元的最后的編程電壓電平； 所述讀/寫電路執(zhí)行包括以下的編程將編程電壓作為編程遍中一系列遞增的電壓脈沖施加到該組存儲器單元；以及 根據(jù)存儲器單元的編程索引，在該編程遍期間對該單元允許編程或禁止編程。
21.如權(quán)利要求20所述的非易失性存儲器，其中執(zhí)行所述讀/寫電路施加編程電壓作為一系列遞增的電壓脈沖，而在該編程遍期間的 電壓脈沖之間不對該組存儲器單元進行驗證步驟。
22.如權(quán)利要求20所述的非易失性存儲器，其中每個編程遍中的預(yù)定偏移水平小于所述給定步長大小、并且小于或等于前一編程遍的預(yù)定偏移水平。
23.如權(quán)利要求20所述的非易失性存儲器，其中 所述多個編程遍包括使用第一階梯脈沖串的第一編程遍；使用與第一階梯脈沖串類似但是從所述第一階梯脈沖串偏移步長大小的一半的第二 階梯脈沖串的第二編程遍。
24.如權(quán)利要求23所述的非易失性存儲器，還包括使用與第二階梯脈沖串類似但是從所述第二階梯脈沖串偏移步長大小的四分之一的 第三階梯脈沖串的第三編程遍。
25.如權(quán)利要求16所述的非易失性存儲器，其中，每個存儲器單元具有作為場效應(yīng)晶 體管的浮置柵極的電荷存儲元件。
26.如權(quán)利要求16所述的非易失性存儲器，其中，每個存儲器單元具有作為場效應(yīng)晶 體管中的介電層的電荷存儲元件。
27.如權(quán)利要求16所述的非易失性存儲器，其中，所述非易失性存儲器具有NAND結(jié)構(gòu) 的存儲器單元。
28.如權(quán)利要求16所述的非易失性存儲器，其中，所述非易失性存儲器是閃存EEPROM。
29.如權(quán)利要求16所述的非易失性存儲器，其中，所述非易失性存儲器嵌入在存儲卡中。
30.如權(quán)利要求16所述的非易失性存儲器，其中，編程中的存儲器單元每個存儲多于 一位的數(shù)據(jù)。
全文摘要
使用多遍編程方法并行地將一組存儲器單元分別編程到其目標狀態(tài)，在該多遍編程方法中，多遍中的編程電壓相關(guān)聯(lián)。每個編程遍采用具有公共步長大小的階梯脈沖串形式的編程電壓，每個相繼遍具有從前一遍的階梯脈沖串偏移了預(yù)定偏移水平的階梯脈沖串。該預(yù)定偏移水平小于公共步長大小，并且可以小于或等于前一遍的預(yù)定偏移水平。因此，可以使用比每個相繼遍使用具有更精細的步長大小的編程階梯脈沖串的傳統(tǒng)方法更少的編程脈沖，來對多遍實現(xiàn)相同的編程解析度。多遍編程用于收緊編程的閾值的分布，同時降低編程脈沖的整體數(shù)量。
文檔編號G11C16/10GK102089827SQ200980126873
公開日2011年6月8日 申請日期2009年6月4日 優(yōu)先權(quán)日2008年6月12日
發(fā)明者勞爾-阿德里安·瑟尼 申請人:桑迪士克公司