專利名稱：非易失性半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性半導(dǎo)體存儲裝置，該非易失性半導(dǎo)體存儲裝置具
備M0N0S型的、具有多個存儲器單元的存儲器陣列，該存儲器陣列在位線 方向被分離。該M0N0S型的存儲器單元通過例如局部性地積蓄電荷從而存 儲數(shù)據(jù)。
背景技術(shù)：
可以電性地全部擦除的非易失性半導(dǎo)體存儲裝置，其特征在于在沒 有接通電源的狀態(tài)下也不會丟失存儲信息。作為非易失性半導(dǎo)體存儲裝置 的結(jié)構(gòu)，已經(jīng)有各種各樣的方案問世。近幾年來，使用通過局部性地積蓄
電荷從而存儲數(shù)據(jù)的M0N0S型的存儲器單元、用假想接地構(gòu)成存儲器陣列 的方式，令人注目。其理由之一是因為該方式可以比較容易地實現(xiàn)用一個 存儲器單元存儲2比特的數(shù)據(jù)的緣故。
在該方式中，通常采用下述結(jié)構(gòu)在各擦除單位中配置選擇晶體管，
以便對于不檫除的擦除單位而言，不向位線施加電壓。這意味著為了提高 擦除細(xì)分性，需要配置許多選擇晶體管。因此，旨在配置選擇晶體管的布 局面積增大，其結(jié)果就存在著導(dǎo)致存儲器陣列的面積增大的問題。
為了解決這個問題，有人提出了下述方式將存儲器陣列分離成多個 位線組，在各位線組之間設(shè)置分離區(qū)域，從而不配置選擇晶體管地提高擦 除細(xì)分性(專利文獻(xiàn)1)。
圖4是例示性地表示現(xiàn)有技術(shù)的非易失性半導(dǎo)體存儲裝置的存儲器陣 列結(jié)構(gòu)的圖。
現(xiàn)在講述圖4的結(jié)構(gòu)中的讀出動作。在這里，假設(shè)從與字線402中的 WLO和位線403中的BL1、 BL2連接的存儲器單元401中，讀出BL2側(cè)存儲 的數(shù)據(jù)。
首先，利用字線選擇電路412向WLO施加讀出時的電壓Vwlr，向其它的字線施加ov。
進(jìn)而，向BL1施加高于源極電壓的讀出時的漏極電壓Vdr，向BL2施 加讀出時的源極電壓Vsr。這樣，就可以根據(jù)BL2側(cè)的電荷積蓄狀態(tài)形成 的流入存儲器單元的電流的多寡，讀出數(shù)據(jù)。這時，用電壓控制電路a410 生成Vdr，用電壓控制電路b411生成Vsr，選擇位切換晶體管409中的 BSLO,選擇MBL選擇晶體管408中的MSLO、 MSL1，選擇選擇晶體管407 中的SLO、 SL2。
另外，反過來，讀出BL1側(cè)存儲的數(shù)據(jù)時，可以向BL1施加源極電壓 Vsr，向BL2施加漏極電壓Vdr即可。這可以通過選擇比特選擇晶體管409 中的BSL1來實現(xiàn)。MBL選擇晶體管408、選擇晶體管407的選擇及字線402 的選擇方法，和上述讀出BL2側(cè)存儲的數(shù)據(jù)時同樣。
接著，講述圖4的結(jié)構(gòu)中的寫入動作。在這里，和讀出動作的講述同 樣，假設(shè)針對與字線402中的WLO和位線403中的BL1、 BL2連接的存儲 器單元401，向BL2側(cè)局部性地積蓄電荷從而存儲數(shù)據(jù)。
首先，利用字線選擇電路412向WLO施加寫入時的電壓Vwlp，向其它 的字線施加0V。
進(jìn)而，向BL1施加0V，向BL2施加高電壓Vpd。這樣，使電流流入存 儲器單元，在溝道熱電子的作用下，電荷被積蓄到BL2頂ij，從而可以寫入 數(shù)據(jù)。這時，用電壓控制電路a410生成0V，用電壓控制電路b411生成電 壓Vdp+ AVdp。 A Vdp是考慮了寫入時流入存儲器單元的電流工p導(dǎo)致的 位切換晶體管409、 MBL選擇晶體管408及選擇晶體管407中的電壓下降 以及起因于主位線404的電阻而出現(xiàn)的電壓下降的電壓。進(jìn)而，選擇位切 換晶體管409中的BSLO，選擇MBL選擇晶體管408中的MSLO、 MSL1，選 擇選擇晶體管407中的SLO、 SL2。
施加寫入電壓后，執(zhí)行判定是否到達(dá)規(guī)定的Vt的程序檢驗，沒有到 達(dá)規(guī)定的Vt時，再次施加電壓；到達(dá)規(guī)定的Vt時，停止施加電壓，結(jié)束 寫入動作。
另外，反過來，向BL1側(cè)寫入數(shù)據(jù)時，可以向BL1施加Vpd，向BL2 施加高電壓0V。這樣，就可以通過選擇比特選擇晶體管409中的BSL1來 實現(xiàn)。MBL選擇晶體管408、選擇晶體管407的選擇及字線402的選擇方法，和上述向BL2側(cè)寫入數(shù)據(jù)時同樣。
再接著，講述擦除動作。可以電性地全部擦除的非易失性半導(dǎo)體存儲
裝置，將lMb等一定的比特數(shù)作為擦除單位， 一次擦除。下面講述在圖4 的結(jié)構(gòu)中，對于在2個分離區(qū)域之間設(shè)置的使用區(qū)域405中的存儲器單元 401的數(shù)據(jù)進(jìn)行擦除的情況。
首先，在開始擦除前，在擦除單位內(nèi)，對擦除狀態(tài)的數(shù)據(jù)進(jìn)行寫入動 作，進(jìn)行使擦除單位內(nèi)的Vt—致的預(yù)編程序(pr印rogram)工序。然后， 向位線403施加電壓控制電路b411生成的擦除電壓，向局部性地積蓄電 荷的區(qū)域注入在位線和基板之間產(chǎn)生的熱空穴，從而中和在各存儲器單元 401的位線側(cè)局部性地積蓄的電荷。這樣執(zhí)行擦除數(shù)據(jù)。
這時，不向與存儲器單元連接的2條位線403的雙方施加擦除電壓 Vde，而通常向某一個位線施加擦除電壓Vde，使另一個位線成為不被電連 接的狀態(tài)HiZ。
另外， 一次施加電壓的位線的條數(shù)越多，越有利于縮短擦除所需的時 間?？墒?，該條數(shù)被起因于擦除時流入存儲器單元的電流的電流Ie和向 位線施加電壓而使用的電壓控制電路b411的電流能力Ipp所限制(律速)。 所以為了增多一次施加電壓的位線的條數(shù)，需要增大電壓控制電路b411 的電流能力Ipp，從而導(dǎo)致芯片面積的增大。
因此，為了實現(xiàn)小面積的芯片，需要減少一次施加電壓的位線的條數(shù)， 在擦除單位內(nèi)，分割成為多個后，施加擦除電壓。就是說，使一次施加電 壓的位線為i條時，必須使Ipp>IeXi成立。
下面，使用圖5，以一次施加電壓的位線的條數(shù)i為2條時為例，講 述擦除動作。圖5 (a)是表示對于使用區(qū)域405實施擦除動作時向字線 402及位線403施加電壓的時刻的圖，圖5 (b)是表示在各時刻中被施加 檫除電壓的位線的圖。
首先，利用字線選擇電路412，向字線402 (WLO WLm)施加擦除時 的電壓Vwle。
然后，電壓控制電路b411生成電壓Vde+AVde。 AVde是考慮了起 因于擦除時流入存儲器單元的電流的位切換晶體管409、 MBL選擇晶體管 408及選擇晶體管407中的電壓下降以及起因于主位線404的電阻而出現(xiàn)的電壓下降的電壓。進(jìn)而，選擇位切換晶體管409中的BSLO,選擇MBL 選擇晶體管408中的MSL1，選擇選擇晶體管407中的SL2、 SL3。這樣， 位線403中的BL1、 BL3就被施加擦除電壓Vde。其結(jié)果，在與BL1、 BL3 連接的存儲器單元401的BL1側(cè)及BL3側(cè)局部性地積蓄的電荷被中和(步 驟E—0)。
接著，對MBL選擇晶體管408進(jìn)行選擇切換，從MSL1變成MSL3，從 而向位線403中的BL5、 BL7施加擦除電壓Vde。其結(jié)果，在與BL5、 BL7 連接的存儲器單元401的BL5側(cè)及BL7側(cè)局部性地積蓄的電荷被中和(步 驟E—1)。
以后， 一邊切換MBL選擇晶體管408的選擇， 一邊進(jìn)行同樣的控制， 直到選擇MSLn—l為止，反復(fù)進(jìn)行(步驟E—j — l)。
然后，將位切換晶體管從BSLO切換成為BSL1，選擇MBL選擇晶體管 408中的MSLO，選擇選擇晶體管407中的SLO、 SL1。從而選擇位線403 中的BLO、 BL2 (步驟EJ)。
以后， 一邊切換MBL選擇晶體管408的選擇， 一邊進(jìn)行同樣的控制， 直到選擇MSLn為止，反復(fù)進(jìn)行(步驟E—n)。
進(jìn)行了這一系列的施加擦除電壓后，執(zhí)行判定是否到達(dá)規(guī)定的Vt的 擦除檢驗，沒有到達(dá)規(guī)定的Vt時，再次執(zhí)行一系列的施加電壓；到達(dá)規(guī) 定的Vt時，停止施加電壓，結(jié)束擦除動作。
專利文獻(xiàn)1: JP特開2004 — 039233號公報
在上述的擦除動作中，在一系列的施加擦除電壓的步驟中，在步驟 E一0 E—n — l中， 一次施加電壓的位線的條數(shù)為2條，與此不同，在步驟 E—n中， 一次施加電壓的位線的條數(shù)只有1條。
這意味著流入位切換晶體管409、 MBL選擇晶體管408及主位線404 的電流，在步驟E一0 E— n — l中是2Ie，而在步驟E_n中則成為Ie。因 此，在步驟E—0 E— n — l和步驟E—n中，電流線路中的電壓下降量不同。 就是說，如圖5 (a)所示，在步驟EJ) E— n — l中，施加給2條位線的 電壓是Vde，而在步驟E—n中，施加給1條位線BL2n的電壓增大，成為 Vde+ a 。
其結(jié)果，在實施擦除動作時，唯有與位線BL2n連接的存儲器單元的BL2n側(cè)的數(shù)據(jù)被擦除到較深的Vt為止。該情況導(dǎo)致讀出的誤判定(該讀 出的誤判定是由過剩擦除引起的位線之間的泄漏電流造成的)以及可靠性 特性的惡化(該可靠性特性的惡化是由對于反復(fù)改寫而言的耐性劣化引起 的)。
另外，還有人想出了省去步驟E—n，在步驟E—n — l中，在位線BL2n 一4、位線BL2n — 2的基礎(chǔ)上，選擇位線BL2n，合計3條后施加電壓的方 法?？墒沁@時，在歩驟E— n—l中施加給位線的電壓，與步驟E一0 E— n 一2相比，變低，仍然存在同樣的課題。
或者，作為避免該問題的手法，還有人想出了在施加擦除電壓的各位 線中，實施擦除檢驗動作，對于判定擦除完畢的位線，停止以后擦除時的 施加電壓，從而抑制擦除后被擦除到較深的Vt為止。但是，采用該手法 后，出現(xiàn)了下述問題控制電路的增大導(dǎo)致芯片面積的增加，以及施加擦 除電壓和擦除檢驗動作的轉(zhuǎn)變次數(shù)的增加導(dǎo)致擦除時間的增加。
綜上所述，在擦除動作中，用多個步驟向位線施加擦除電壓時，施加 給位線的電壓，在各步驟中產(chǎn)生離差(不一致)，從而導(dǎo)致過度擦除等問 題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供在非易失性半導(dǎo)體存儲裝置中，可以抑制反復(fù) 執(zhí)行施加擦除電壓步驟之際的向位線施加的電壓的離差、減少擦除后的Vt 離差的存儲器陣列結(jié)構(gòu)及擦除動作。
在本發(fā)明中，為了抑制反復(fù)執(zhí)行施加擦除電壓步驟之際的向位線施加 的電壓的離差，采用可以對于旨在將使用區(qū)域彼此分離的分離區(qū)域涉及的 位線的至少一部分，施加擦除電壓的結(jié)構(gòu)。而且，還適當(dāng)選擇分離區(qū)域涉 及的位線地施加擦除電壓，以便在使用區(qū)域的擦除動作中，使施加擦除電 壓的位線的條數(shù)成為 一 定值。
就是說，在本發(fā)明中的一種樣態(tài)中，作為具備具有多個非易失性存儲 器單元(這些存儲器單元在XY方向上被陣列狀配置，通過局部性地積蓄 電荷從而存儲數(shù)據(jù))、多個字線(這些字線在所述多個非易失性存儲器單 元的配置區(qū)域中，向X方向延伸地配置)、多個位線(這些位線在所述多個非易失性存儲器單元的配置區(qū)域中，向Y方向延伸地配置)及主位線的存儲器陣列的非易失性半導(dǎo)體存儲裝置，所述存儲器陣列，由能夠按照從所述非易失性半導(dǎo)體存儲裝置的外部輸入的地址信號存儲數(shù)據(jù)的使用區(qū)域和不能按照從外部輸入的地址信號存儲數(shù)據(jù)的分離區(qū)域構(gòu)成；所述分離區(qū)域，被分割所述使用區(qū)域地與位線方向平行地配置；所述使用區(qū)域配置的多個位線的每一個，通過選擇晶體管作媒介，與所述主位線連接；所述多個主位線中至少一條的第1主位線，在與所述使用區(qū)域的位線連接的同時，還通過選擇晶體管作媒介，與所述分離區(qū)域的位線中的第1分離區(qū)域位線連接。
采用本發(fā)明后，成為可以對于旨在將使用區(qū)域彼此分離的分離區(qū)域涉及的位線的至少一部分，施加擦除電壓的結(jié)構(gòu)。因此，也能夠在使用區(qū)域的擦除動作中，適當(dāng)選擇分離區(qū)域涉及的位線地施加擦除電壓，從而在各施加擦除電壓的步驟中，使施加擦除電壓的位線的條數(shù)成為一定值。這樣，因為能夠在各施加擦除電壓的步驟中，抑制向位線施加的電壓的離差，所以能夠避免出現(xiàn)過剩擦除等問題。
而且，所述本樣態(tài)的非易失性半導(dǎo)體存儲裝置，所述使用區(qū)域的擦除動作，包含向該使用區(qū)域涉及的位線施加電壓的施加擦除電壓的步驟，和在所述施加擦除電壓的步驟之后確認(rèn)成為所需的擦除狀態(tài)的步驟；所述施加擦除電壓的步驟，一邊切換實施一次向2條以上的位線施加電壓的位線，一邊執(zhí)行多次；所述多次的施加電壓中至少一次的施加電壓，最好施加給所述使用區(qū)域的位線的同時，還施加給所述第1分離區(qū)域的位線。
采用本發(fā)明后，由于能夠在各施加擦除電壓的步驟中，抑制向位線施加的電壓的離差，所以能夠避免出現(xiàn)過剩擦除等問題。這樣，因為能夠減少擦除后的Vt離差，使用能夠?qū)崿F(xiàn)可靠性更高的非易失性半導(dǎo)體存儲裝置。


圖1是表示本發(fā)明的第1實施方式涉及的非易失性半導(dǎo)體存儲裝置的存儲器陣列的結(jié)構(gòu)的圖。
圖2 (a)是表示本實施方式涉及的擦除動作中的向字線及位線施加電壓的時刻的圖形，(b)是表示在(a)的各步驟中被施加擦除電壓的位線的圖。
圖3是表示本發(fā)明的第2實施方式涉及的非易失性半導(dǎo)體存儲裝置的存儲器陣列的結(jié)構(gòu)的圖。
圖4是表示現(xiàn)有技術(shù)的非易失性半導(dǎo)體存儲裝置的存儲器陣列結(jié)構(gòu)的圖。
圖5 (a)是表示現(xiàn)有技術(shù)的擦除動作中的向字線及位線施加電壓的時刻的圖形，(b)是表示在(a)的各步驟中被施加擦除電壓的位線的圖。
具體實施例方式
下面，參照附圖，講述本發(fā)明的實施方式。(第1實施方式)
圖1是表示本發(fā)明的第1實施方式涉及的非易失性半導(dǎo)體存儲裝置的存儲器陣列的結(jié)構(gòu)的圖。在圖1中，存儲器陣列具有多個MONOS型的存儲器單元101、多個字線102 (這些字線102在存儲器單元101的配置區(qū)域中，向X方向延伸地配置)、多個位線103 (這些位線103在存儲器單元101的配置區(qū)域中，向Y方向延伸地配置)。在存儲器單元101中存儲數(shù)據(jù)，通過局部性地向與該存儲器單元101連接的2條位線103的兩者注入電荷的方式進(jìn)行。
另外，該存儲器陣列由假想接地方式構(gòu)成存儲器單元101、字線102及位線103。各字線102 (在圖中為WLO WLm，合計(m+l)條)，與字線選擇電路112連接。
進(jìn)而，該存儲器陣列在位線方向中，被分作為了存儲數(shù)據(jù)而使用的使用區(qū)域和為了將該使用區(qū)域彼此分離的分離區(qū)域。在一個使用區(qū)域中，包含2n列的存儲器單元101和2n+l條的位線103。另外，在使用區(qū)域中，還向Y方向延伸地配置多個主位線104。使用區(qū)域涉及的各位線103，通過選擇晶體管107作媒介，與某個主位線104連接。例如在作為第1使用區(qū)域的使用區(qū)域105中，配置著位線BL0 BL2n和主位線MBLO MBLn。
另外，分離區(qū)域也配置著具有和使用區(qū)域配置的存儲器單元101同等結(jié)構(gòu)的存儲器單元101結(jié)構(gòu)。另外， 一部分位線103，通過選擇晶體管107作媒介，與相鄰的使用區(qū)域配置的主位線連接。例如在作為第l分離區(qū)域
的分離區(qū)域106中，作為第1分離區(qū)域位線的位線BL2n + 2，通過選擇晶體管107a (SL1)作媒介，與作為使用區(qū)域105配置的第1主位線的主位線MBLn連接。
圖1的存儲器陣列結(jié)構(gòu)中的讀出動作及寫入動作，與圖4的存儲器陣列結(jié)構(gòu)中的讀出動作及寫入動作同樣，所以在這里不再贅述。
下面，參照圖2，講述圖1的存儲器陣列結(jié)構(gòu)中的擦除動作。圖2 (a)是表示本實施方式涉及的擦除動作中的向字線及位線施加電壓的時刻的圖形，圖2 (b)是表示在各時刻(施加擦除電壓的步驟E—0 E_n)中被施加擦除電壓的位線的圖。
此外，在這里，使l次施加擦除電壓的步驟中的施加擦除電壓的位線的條數(shù)為2條。另外，對于使用區(qū)域105也進(jìn)行擦除動作。
首先，在開始擦除前，在擦除單位內(nèi)，對成為擦除狀態(tài)的數(shù)據(jù)進(jìn)行寫入動作，進(jìn)行使擦除單位內(nèi)的Vt —致的預(yù)編程序工序(擦除前寫入動作)。然后，利用字線選擇電路112，向字線102 (WLO WLrn)施加擦除時的電壓Vwle。
接著，如圖2 (b)所示， 一邊切換位線， 一邊執(zhí)行向使用區(qū)域105涉及的位線103施加擦除電壓的施加擦除電壓的步驟E—0 E— n。這時，電壓控制電路blll生成電壓(Vde+AVde)。在這里，Vde是擦除電壓，AVde是考慮了擦除時流入存儲器單元101的電流Ie導(dǎo)致的位切換晶體管109、MBL選擇晶體管108及選擇晶體管107中的電壓下降以及起因于主位線104的電阻而出現(xiàn)的電壓下降的電壓。
首先，選擇位切換晶體管109中的BSLO，選擇MBL選擇晶體管108中的MSL1，選擇選擇晶體管107中的SL2、 SL3。這樣，就向位線103中的BL1、 BL3施加擦除電壓Vde (步驟EJ))。其結(jié)果，與位線BL1、 BL3連接的存儲器單元101的BL1側(cè)及BL3側(cè)局部性地積蓄的電荷被中和。
接著，不變更位切換晶體管109及選擇晶體管107的選擇地將MBL選擇晶體管108的選擇，從MSL1切換成MSL3。這樣，就向位線103中的BL5、BL7施加擦除電壓Vde (歩驟E一r)。其結(jié)果，在與BL5、 BL7連接的存儲器單元101的BL5側(cè)及BL7側(cè)局部性地積蓄的電荷被中和。以后， 一邊切換MBL選擇晶體管108的選擇， 一邊進(jìn)行同樣的控制( 步驟EJ — 1)。在步驟E—j — l中，將MBL選擇晶體管108的選擇切換成 MSLn — l時，就向位線中的BL2n — 3、 BL2n—1施加擦除電壓Vde。
然后，將位切換晶體管109從BSL0切換成為BSL1。而且，選擇MBL 選擇晶體管108中的MSL0，選擇選擇晶體管107中的SL0、 SL1。從而向 位線103中的BL0、 BL1施加擦除電壓Vde (步驟EJ)。
以后， 一邊切換MBL選擇晶體管108的選擇， 一邊進(jìn)行同樣的動作(步 驟E—n)。在步驟E—n中，將MBL選擇晶體管108的選擇切換成MSLn時， 就向位線中的BL2n施加擦除電壓Vde。
另外，在該步驟E—n中，還通過主位線MBLn、 MBL選擇晶體管MSLn 及選擇選擇晶體管107a (SL1)作媒介，向分離區(qū)域106中的位線81^2:1 + 2施加擦除電壓Vde。
進(jìn)行了上述一系列的施加擦除電壓步驟E—0 E—n后，執(zhí)行判定是否 到達(dá)規(guī)定的Vt的擦除檢驗。而且，沒有到達(dá)規(guī)定的Vt時，再次執(zhí)行一系 列的施加擦除電壓步驟；到達(dá)時，停止施加擦除電壓，結(jié)束擦除動作。
在這里，在本實施方式中，在步驟E一n中，在向使用區(qū)域105涉及的 位線BL2n施加擦除電壓之際，還同時向分離區(qū)域106涉及的位線BL2n + 2 施加擦除電壓。這樣，在各施加擦除電壓的步驟E一0 E』中，施加擦除 電壓的位線的根數(shù)，就成為2條即一定值。因為擦除電流在步驟E一n中也 能夠接近2Ie，所以能夠抑制用位線單位進(jìn)行擦除時的施加電壓的離差。 (第2實施方式)
圖3是表示本發(fā)明的第2實施方式涉及的非易失性半導(dǎo)體存儲裝置的 存儲器陣列的結(jié)構(gòu)的圖。在圖3中，對于和圖1相同的構(gòu)成要素，賦予和 圖l相同的符號，不再贅述。
在圖3的結(jié)構(gòu)中，分離區(qū)域的結(jié)構(gòu)與圖1稍有不同。就是說，在一部 分位線103通過選擇晶體管與在相鄰的使用區(qū)域配置的主位線連接的這一 點上和圖l的構(gòu)成相同，但是在此基礎(chǔ)上，還可以對于與該一部分位線連 接的多個存儲器單元，進(jìn)行寫入動作及讀出動作。
例如在作為第1分離區(qū)域的分離區(qū)域206中，位線BL2n + 2通過選 擇晶體管107a (SL1)與在使用區(qū)域105配置的主位線MBLn連接。進(jìn)而，在分離區(qū)域206中，配置著作為分離區(qū)域主位線的主位線MBLn+l。而且， 該主位線MBLn十l通過選擇晶體管與多個存儲器單元101 (這些存儲器單 元101與位線BL2n + 2連接)連接的、作為第2及第3分離區(qū)域位線的位 線BL2n + l、 BL2n + 3連接。位線BL2n + 2可以從使用區(qū)域105配置的主 位線MBLn施加寫入用電壓及讀出用電壓。另外，位線BL2n + l、 BL2n + 3 可以從分離區(qū)域206配置的主位線MBLn+l施加寫入用電壓及讀出用電 壓。
圖3的存儲器陣列結(jié)構(gòu)中的讀出動作及寫入動作，與圖4的存儲器陣 列結(jié)構(gòu)中的讀出動作及寫入動作同樣，所以在這里不再贅述。
下面，參照圖2，講述圖3的存儲器陣列結(jié)構(gòu)中的擦除動作。此外， 和第1實施方式同樣，使1次施加擦除電壓的歩驟中的施加擦除電壓的位 線的條數(shù)為2條。另外，對于使用區(qū)域105也進(jìn)行擦除動作。
首先，在開始擦除前，在擦除單位內(nèi)，對成為擦除狀態(tài)的數(shù)據(jù)進(jìn)行寫 入動作，進(jìn)行使擦除單位內(nèi)的Vt—致的預(yù)程序工序(擦除前寫入動作)。 這時，不僅對于使用區(qū)域105內(nèi)的存儲器單元101的數(shù)據(jù)，而且對于分離 區(qū)域206內(nèi)的位線BL2n + l、 BL2n + 2之間的存儲器單元101的BL2n + 2 側(cè)的數(shù)據(jù)及位線BL2n + 2、 BL2n + 3之間的存儲器單元101的BL2n + 2側(cè) 的數(shù)據(jù)，也進(jìn)行寫入動作。該寫入動作通過使用區(qū)域105內(nèi)的主位線MBLn 和分離區(qū)域206內(nèi)的主位線MBLn + l作媒介進(jìn)行。
以后的擦除動作，和第1實施方式同樣。首先，利用字線選擇電路112， 向字線102 (WLO WLm)施加擦除時的電壓Vwle。然后，執(zhí)行施加擦除 電壓的步驟E—0 E—n。再然后，執(zhí)行判定是否到達(dá)規(guī)定的Vt的擦除檢驗， 沒有到達(dá)規(guī)定的Vt時，再次執(zhí)行一系列的施加擦除電壓步驟；到達(dá)時， 停止施加擦除電壓，結(jié)束擦除動作。
在這里，在本實施方式中，也和第l實施方式同樣，在步驟E—n中， 在向使用區(qū)域105涉及的位線BL2n施加擦除電壓之際，還同時向分離區(qū) 域206涉及的位線BL2n + 2施加擦除電壓。這樣，在各施加擦除電壓的步 驟E—0 E—n中，施加擦除電壓的位線的根數(shù)，就成為2條即一定值。
另外，對于在步驟E—n中選擇的分離區(qū)域206涉及的BL2n + 2連接的 存儲器單元IOI，在預(yù)程序工序中對位線2n + 2進(jìn)行寫入動作。這樣，因為可以使步驟E一n的擦除電流更加接近2Ie，所以能夠更加有效地抑制用 位線單位迸行擦除時的施加電壓的離差。
此外，在上述各實施方式中，講述了使l次施加擦除電壓的位線的條 數(shù)為2條的情況。但是，該條數(shù)即使多余2條時，也能夠?qū)崿F(xiàn)和各實施方 式同樣的結(jié)構(gòu)及動作。就是說，在分離區(qū)域中，預(yù)先增加可以施加擦除電 壓的位線的條數(shù)。而且，可以在各施加擦除電壓的步驟中，使施加擦除電 壓的位線的根數(shù)成為一定值地至少在一次施加擦除電壓的步驟中，也向分 離區(qū)域206涉及的位線施加擦除電壓。這樣，可以獲得和各實施方式同樣 的效果。
在本發(fā)明中，在各擦除電壓施加步驟中，因為能夠抑制施加給位線的 電壓的離差，所以能夠避免產(chǎn)生過剩擦除等問題，能夠減少擦除后的Vt 離差。因此，在提高非易失性半導(dǎo)體存儲裝置的可靠性上大有用處。
權(quán)利要求
1、一種非易失性半導(dǎo)體存儲裝置，具備存儲器陣列，所述存儲器陣列具有多個非易失性存儲器單元，這些非易失性存儲器單元在XY方向上被陣列狀配置，通過局部性地積蓄電荷從而存儲數(shù)據(jù)；多個字線，這些字線在所述多個非易失性存儲器單元的配置區(qū)域中，沿X方向延伸地配置；多個位線及多個主位線，這些位線及主位線在所述多個非易失性存儲器單元的配置區(qū)域中，沿Y方向延伸地配置，所述存儲器陣列，由能夠按照從所述非易失性半導(dǎo)體存儲裝置的外部輸入的地址信號存儲數(shù)據(jù)的使用區(qū)域和不能按照從外部輸入的地址信號存儲數(shù)據(jù)的分離區(qū)域構(gòu)成；所述分離區(qū)域，與位線方向平行地配置，并分割所述使用區(qū)域；所述使用區(qū)域配置的多個位線的每一個，通過選擇晶體管，與所述主位線連接；所述多個主位線中至少一條的第1主位線，通過選擇晶體管在與所述使用區(qū)域的位線連接的同時，還與所述分離區(qū)域的位線中的第1分離區(qū)域位線連接。
2、 如權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于所 述使用區(qū)域的擦除動作，包含向該使用區(qū)域涉及的位線施加電壓的擦除電壓施加步驟，和 在所述施加擦除電壓施加步驟之后確認(rèn)是否成為所需的擦除狀態(tài)的擦除檢驗步驟；所述施加擦除電壓施加步驟， 一邊切換實施的位線， 一邊多次執(zhí)行一 次向2條以上的位線的電壓施加；所述多次的電壓施加中至少一次的電壓施加，向所述使用區(qū)域的位線 和所述第1分離區(qū)域的位線施加電壓。
3、 如權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于與連接在所述第1分離區(qū)域位線上的存儲器單元連接的第2及第3分離區(qū)域位線，通過選擇晶體管，與第2主位線連接。
4、 如權(quán)利要求3所述的非易失性半導(dǎo)體存儲裝置，其特征在于所 述使用區(qū)域的擦除動作，包含向該使用區(qū)域涉及的位線施加電壓的擦除電壓施加步驟，和 在所述擦除電壓施加步驟之后確認(rèn)是否成為所需的擦除狀態(tài)的擦除 檢驗步驟；而且在執(zhí)行所述擦除電壓施加步驟前，對擦除狀態(tài)的存儲器單元進(jìn)行擦除 前寫入動作； .所述擦除前寫入動作，針對所述使用區(qū)域的存儲器單元執(zhí)行，還針對 所述分離區(qū)域中的與所述第1分離區(qū)域位線連接的多個存儲器單元執(zhí)行。
5、 如權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于所 述多個非易失性存儲器單元是MONOS型，而且配置為假想接地；配置在所述使用區(qū)域與所述分離區(qū)域的交界的第1使用區(qū)域存儲器單 元和第1分離區(qū)域存儲器單元，與共同的第1使用區(qū)域位線連接；所述第l使用區(qū)域位線，通過選擇晶體管，與所述第l主位線連接； 所述第1分離區(qū)域位線，是共有所述第1分離區(qū)域存儲器單元和分離 區(qū)域位線的第2分離區(qū)域存儲器單元的另一個位線。
6、 如權(quán)利要求5所述的非易失性半導(dǎo)體存儲裝置，其特征在于所 述使用區(qū)域的擦除動作，包含向該使用區(qū)域涉及的位線施加電壓的擦除電壓施加步驟，和 在所述擦除電壓施加步驟之后確認(rèn)是否成為所需的擦除狀態(tài)的擦除 檢驗步驟；所述擦除電壓施加步驟， 一邊切換實施的位線， 一邊多次執(zhí)行一次向 2條以上的位線的電壓施加；在所述多次的電壓施加中向所述第1使用區(qū)域位線施加電壓時，向所 述第1分離區(qū)域的位線施加電壓。
7、 如權(quán)利要求5所述的非易失性半導(dǎo)體存儲裝置，其特征在于與連接在所述第1分離區(qū)域位線上的存儲器單元連接的第2及第3分離區(qū)域 位線，通過選擇晶體管，與第2主位線連接。
8、 如權(quán)利要求7所述的非易失性半導(dǎo)體存儲裝置，其特征在于所述使用區(qū)域的擦除動作，包含向該使用區(qū)域涉及的位線施加電壓的擦除電壓施加步驟，和 在所述擦除電壓施加步驟之后確認(rèn)是否成為所需的擦除狀態(tài)的擦除檢驗步驟.，而且在執(zhí)行所述擦除電壓施加步驟前，對擦除狀態(tài)的存儲器單元進(jìn)行擦除前寫入動j乍；所述擦除前寫入動作，針對所述使用區(qū)域的存儲器單元執(zhí)行，還針對 所述分離區(qū)域中的與所述第1分離區(qū)域位線連接的多個存儲器單元執(zhí)行。
全文摘要
非易失性半導(dǎo)體存儲裝置，存儲器陣列具有陣列狀配置的存儲器單元(101)、多個字線(102)、多個位線(103)及主位線(104)，由能夠存儲數(shù)據(jù)的使用區(qū)域和不能存儲數(shù)據(jù)的分離區(qū)域構(gòu)成。使用區(qū)域配置的多個位線的每一個，通過選擇晶體管作媒介，與主位線連接。至少一條主位線，在與使用區(qū)域的位線連接的同時，還通過選擇晶體管作媒介，與分離區(qū)域的位線連接?？梢种品磸?fù)執(zhí)行施加擦除電壓步驟之際的向位線施加的電壓的離差，減少擦除后的Vt離差。
文檔編號G11C16/02GK101640068SQ20091016024
公開日2010年2月3日 申請日期2009年7月31日 優(yōu)先權(quán)日2008年7月31日
發(fā)明者中山雅義, 持田禮司, 春山星秀, 河野和幸 申請人:松下電器產(chǎn)業(yè)株式會社