專利名稱：：非易失性存儲設備單位單元和具有它的非易失性存儲設備的制作方法
技術(shù)領域：
：本發(fā)明涉及半導體設計技術(shù)；尤其涉及一次性可編程(OTP)單位單元，以及具有該單位單元的非易失性存^i更備。
背景技術(shù)：
：由于一次性可編程(OTP)存^i殳備具有即^f吏在斷電狀態(tài)下也能保持被存儲在存儲器單元中的數(shù)據(jù)的非易失性的特征，因此它們作為能夠替代存儲棒、通用串行總線(USB)設備以及醋的存^i史備而變得被廣泛應用。圖1是傳統(tǒng)的OTP單位單元的等效電路圖。參考圖1，傳統(tǒng)的OTP單位單元包括連接在第一輸入端子A和節(jié)點B之間的反熔絲ANT一FS、在節(jié)點B和輸出端子E(即，在讀操作中通過其輸出數(shù)據(jù)的端子)之間串聯(lián)連接的n溝道晶體管NM1和匪2。在下文中，將對傳統(tǒng)的OTP單位單元的寫/讀操作進行描述。表l<table>tableseeoriginaldocumentpage7</column></row><table>寫操作首先，將節(jié)點B接地。然后，高電壓VPP^皮施加到第一輸入端子A,對應于地電壓的邏輯低電平L被施加到第二和第三輸入端子C和D。因此，在包括MOS晶體管的反熔絲ANT—FS的襯底和柵極之間形成高電場，以擊穿在襯底和柵極之間形成的柵極絕緣層。這樣，反熔絲ANT一FS的襯底和柵極被電短路。讀操作當寫操作完成后，電源電壓VDD被施加到第一輸入端子A,且對應于電源電壓VDD的邏輯高電平H4皮施加到第二和第三輸入端子C和D。因此，從第一輸入端子A經(jīng)過反熔絲ANT—FS以及第一和第二晶體管NM1和NM2到輸出端子E形成電流路徑。這樣，施加到第一輸入端子A的電源電壓VDD被轉(zhuǎn)移到輸出端子E，從而檢測電源電壓VDD。然而，圖1所示的傳統(tǒng)的OTP單位單元具有如下局限性。如上所述，在讀操作中從第一輸入端子A到輸出端子E形成的電流路徑(即數(shù)據(jù)路徑)必須包括串聯(lián)連接的第一和第二晶體管NM1和NM2。因此，通過輸出端子E檢測的最終數(shù)據(jù)是以由第一和第二晶體管NM1和NM2的閾值電壓的和(即，VDD-2Vt,其中"Vt"表示第一和第二晶體管NM1和NM2中的每個的闊值電壓)形成的電壓降的狀態(tài)輸出的。這樣，通過輸出端子E感測的數(shù)據(jù)的感測余量由于電壓降而降低，這導致故障。該故障導致OTP單位單元的讀操作可靠性的降低。
發(fā)明內(nèi)容本發(fā)明實施例涉及非易失性存儲設備的單位單元以及具有該單位單元的非易失性存儲設備，其可以在讀操作中提高數(shù)據(jù)感測余量，由此使得能夠提高操作的可靠性。根據(jù)本發(fā)明的一個方面，提供了一種非易失性存^i殳備的單位單元，該單位單元包括連接在輸出端子和地電壓端子之間的反熔絲；連接到輸出端子以將寫電壓轉(zhuǎn)移到該輸出端子的第一開關(guān)單元；以及連接到輸出端子以將讀電壓轉(zhuǎn)移到該輸出端子的第二開關(guān)單元。根據(jù)本發(fā)明的另一個方面，提供了一種非易失性存儲設備的單位單元，該單位單元包括連接在節(jié)點和地電壓端子之間的反熔絲；連接到節(jié)點以將寫電壓轉(zhuǎn)移到該節(jié)點的第一開關(guān)單元；連接在節(jié)點和輸出端子之間的第二開關(guān)單元；連接到輸出端子以將讀電壓轉(zhuǎn)移到該輸出端子的第三開關(guān)單元。根據(jù)本發(fā)明的另一個方面，提供了一種非易失性存^i殳備，包括:單元陣列，該單元陣列包括以矩陣類型排列的多個單位單元；共同連接到單位單元的輸出端子的多個數(shù)據(jù)線；以及包括用于分別對數(shù)據(jù)線的電壓進行反相的反相器的多個傳感器單元。根據(jù)本發(fā)明的另一個方面，提供了一種非易失性存^i殳備，包括單元陣列，該單元陣列包括權(quán)利要求l所述的、以矩陣類型排列的多個單位單元；多個寫驅(qū)動線，用于選擇和控制單位單元的第一開關(guān)單元；多個第一讀驅(qū)動線，用于選擇和控制單位單元的第二開關(guān)單元；多個數(shù)據(jù)線，連接到單位單元的輸出端子；多個第三開關(guān)單元，用于將讀電壓轉(zhuǎn)移到數(shù)據(jù)線；第二讀驅(qū)動線，用于共同選擇和控制第三開關(guān)單元；以及多個傳感器單元，用于感測數(shù)據(jù)線的電壓。根據(jù)本發(fā)明的另一個方面，提供了一種非易失性存儲設備，包括單元陣列，該單元陣列包括權(quán)利要求2所述的、以矩陣類型排列的多個單位單元；多個寫驅(qū)動線，用于選擇和控制單位單元的第一開關(guān)單元；多個第一讀驅(qū)動線，用于選擇和控制單位單元的第二開關(guān)單元；多個數(shù)據(jù)線，連接到單位單元的輸出端子；第二讀驅(qū)動線，用于共同選擇和控制單位單元的第三開關(guān)單元；以及多個傳感器單元，用于感測數(shù)據(jù)線的電壓。本發(fā)明的其它目的和優(yōu)點可以通過以下描述來理解，且參考本發(fā)明的實施例，本發(fā)明的其它目的和優(yōu)點變得明顯。而且，對于本發(fā)明所屬領域的技術(shù)人員來說顯然的是，本發(fā)明的目的和優(yōu)點可以通過所要求的裝置及其組合來實現(xiàn)。圖1是傳統(tǒng)的OTP單位單元的等效電路圖2是根據(jù)本發(fā)明的實施例1的非易失性存儲設備的單位單元的等效電路圖3A和圖3B是圖2中所示的第一開關(guān)單元SW1的電路圖；圖4A和4B是圖2中所示的第二開關(guān)單元SW2的電路5A和圖5B是圖2中所示的反熔絲ANT一FS的電路圖6A和圖6B是示出了根據(jù)本發(fā)明的實施例1的非易失性存儲設備的單位單元的操作特征的電路圖7是根據(jù)本發(fā)明的實施例2的非易失性存儲設備的單位單元的等效電路圖8A和圖8B是示出了根據(jù)本發(fā)明的實施例2的非易失性存儲設備的單位單元的操作特征的電路圖9是根據(jù)本發(fā)明的實施例3的非易失性存儲設備的單位單元的等效電路圖10是根據(jù)本發(fā)明的實施例4的非易失性存^fti殳備的等效電路圖11是根據(jù)本發(fā)明的實施例5的非易失性存^i殳備的等效電路圖12是根據(jù)本發(fā)明的實施例6的非易失性存^i殳備的等效電路圖13是根據(jù)本發(fā)明的實施例7的非易失性存^fti殳備的等效電路圖14是根據(jù)本發(fā)明的實施例8的非易失性存^i更備的等效電路圖。具體實施例方式根據(jù)下文中闡述的參考附圖對實施例的描述，本發(fā)明的優(yōu)點、特征和方面將變得明顯。現(xiàn)在將參考示出了本發(fā)明的示例性實施例的附圖來對本發(fā)明進行描述。然而，本發(fā)明可以以很多不同的形式來實現(xiàn)，而不應該被解釋為限制于這里所闡述的實施例，設置這些實施例，使得本公開充分而完整，并且對于本領域的技術(shù)人員來說可以完全覆蓋本發(fā)明的概念。附圖中相同的附圖標記表示相同的元件，因此為了簡明起見，它們的描述將被省略。這里使用的術(shù)語"晶體管"包括作為根據(jù)輸入到柵極的控制信號的開關(guān)單元操作的任何單元。晶體管的例子包括結(jié)型場效應晶體管(JFET)和金屬氧化物半導體場效應晶體管(MOSFET)。實施例1圖2是根據(jù)本發(fā)明實施例1的非易失性存^i殳備的單位單元的等效電路圖。圖3A和圖3B是圖2中所示的第一開關(guān)單元SW1的電路圖。圖4A和圖4B是圖2中所示的第二開關(guān)單元SW2的電路圖。圖5A和圖5B是圖2中所示的反熔絲ANT—FS的電路圖。圖6A和圖6B是示出了根據(jù)本發(fā)明實施例1的非易^性存儲設備的單位單元的操作特征的電路圖。參考圖2，根據(jù)本發(fā)明的實施例l的非易失性存^i殳備的單位單元包括連接在地電壓端子D和輸出端子C(即，在讀操作中通過其輸出數(shù)據(jù)的端子)之間的反熔絲ANT一FS、連接在第一輸入端子A和輸出端子C之間的第一開關(guān)單元SW1、以及連接在第二輸入端子B和輸出端子C之間的第二開關(guān)單元SW2。如圖3A和圖3B所示，第一開關(guān)單元SW1可以包括晶體管(即有源設備)，以將輸入到第一輸入端子A的寫電壓轉(zhuǎn)移到輸出端子C。這里，該晶體管可以是低電壓晶體管或高電壓晶體管。而且，該晶體管可以是p溝道晶體管或n溝道晶體管。優(yōu)選地，第一開關(guān)單元SW1包括在驅(qū)動能力方面優(yōu)于n溝道晶體管的p溝道晶體管。這樣，晶體管的漏極連接到第一輸入端子A,源極連接到輸出端子C，且柵極連接到第三輸入端子E。如圖4A和圖4B所示，相對于輸出端子C,第二開關(guān)單元SW2與第一開關(guān)單元SW1并聯(lián)連接。而且，第二開關(guān)單元SW2可以包括晶體管(即，有源設備)，以將輸入到第二輸入端子B的讀電壓轉(zhuǎn)移到輸出端子C。這里，該晶體管的溝道類型可以與第一開關(guān)單元SW1的晶體管的溝道類型相同或者不同。而且，該晶體管的漏極連接到第二輸入端子B,源極連接到輸出端子C，柵極連接到第四輸入端子F。如圖5A和圖5B所示，反熔絲ANT一FS可以包括晶體管(即，有源設備)或電容器(即無源設備)。這i,該晶體管可以是p溝道晶體管或n溝道晶體管。而且，該晶體管的柵極連接到輸出端子C,該晶體管的漏極和源杉W目互連接，并共同連接到地電壓端子D。該電容器具有連接到輸出端子C的第一端子(即上電極)，以及連接到地電壓端子D的^二端子(即下電極)。在下文中，將對根據(jù)本發(fā)明實施例1的非易失性存^i殳備的單位單元的操作進行描述。這里，例如，第一開關(guān)單元SW1包括p溝道晶體管，笫二開關(guān)單元SW2包括n溝道晶體管。反熔絲ANT一FS包括n溝道晶體管。<table>tableseeoriginaldocumentpage12</column></row><table>下面將參考表2以及圖6A和圖6B來進行描述。這里，圖6A是示出寫操作中的電流路徑的等效電路圖，圖6B是示出讀操作中的電流路徑的等效電路圖。寫操作首先，地電壓端子D被接地。然后，高電壓VPP,皮施加到第一輸入端子A，對應于地電壓的邏輯低電平L被施加到第三和第四輸入端子E和F。在這種情況下，僅有包括p溝道晶體管的第一開關(guān)單元SW1導通。這樣，第一輸入端子A和輸出端子C彼此電連接，第二輸入端子B和輸出端子C彼此電斷開。因此，高電壓VPP通過笫一開關(guān)單元SW1被轉(zhuǎn)移到反熔絲ANT_FS，以擊i在反熔絲ANT_FS的襯底和柵極之間形成的柵極絕緣層。讀操作當寫操作完成后，對應于讀電壓的電源電壓VDD^ife加到第二輸入端子B，且對應于電源電壓VDD的邏輯高電平H被施加到第三和第四輸入端子E和F。在這種情況下，僅有包括n溝道晶體管的第二開關(guān)單元SW2導通。這樣，第二輸入端子B和輸出端子C彼此電連接，第一輸入端子A和輸出端子C彼此電斷開。因此，從第二輸入端子B通過第二開關(guān)單元SW2到反熔絲ANT_FS形成電流路徑。在這種情況下，因為反熔絲ANT_FS的柵極絕緣層被擊穿，所以輸出端子C通過反熔絲ANT一FS與A電壓端子D電連接。這樣，對應于地電壓的數(shù)據(jù)被輸出到^出端子C，該數(shù)據(jù)被傳感器單元所感測。實施例2圖7是根據(jù)本發(fā)明的實施例2的非易失性存>(^殳備的單位單元的等效電路圖。圖8A和圖8B是示出根據(jù)本發(fā)明的實施例2的非易失性存儲設備的單位單元的操作特征的電路圖。參考圖7，根據(jù)本發(fā)明的實施例2的非易失性存^i殳備的單位單元主要包括反熔絲ANT—FS、第一開關(guān)單元SW1、以及第二開關(guān)單元SW2,這與根據(jù)本發(fā)^的實施例1的非易失性存儲設備的單位單元相似。而且，根據(jù)本發(fā)明的實施例2的非易失性存儲設備的單位單元還包括與第二開關(guān)單元SW2串聯(lián)連接的第三開關(guān)單元SW3。因此，第一開關(guān)單元SW1與彼此串聯(lián)連接的第二和第三開關(guān)單元SW2和SW3并聯(lián)連接。第一開關(guān)單元SW1可以包括晶體管(即有源設備)，以將寫電壓轉(zhuǎn)移到與節(jié)點H連接的反熔絲ANT_FS的輸入端子。這里，該晶體管可以是p溝道晶體管或n溝道晶^管。這樣，該晶體管的漏極連接到第一輸入端子A，源極連接到節(jié)點H，柵極連接到第三輸入端子E。第二開關(guān)單元SW2連接在輸出端子C和節(jié)點H之間。與第一開關(guān)單元SW1類似，第二開關(guān)單元SW2可以包括晶體管(即有源設備)。這里，該晶體管可以是p溝道晶體管或n溝道晶體管。這樣，該晶體管的漏極連接到輸出端子C,源極連接到節(jié)點H,柵極連接到第四輸入端子F。與第二開關(guān)單元SW2類似，第三開關(guān)單元SW3可以包括晶體管(即有源設備)，以將讀電壓轉(zhuǎn)移到輸出端子C。這里，該晶體管可以是p溝道晶體管或n溝道晶體管。這里，該晶體管的漏極連接到第二輸入端子B,源極連接到輸出端子C，并且柵極連接到第五輸入端子G。同時，第一到第三開關(guān)單元SW1、SW2和SW3可以具有相同的溝道類型，或者可以具有不同的溝道類型。優(yōu)選地，第一和第三開關(guān)單元SW1和SW3具有p溝道，第二開關(guān)單元SW2具有n溝道。在下文中，將對根據(jù)本發(fā)明實施例2的非易失性存儲設備的單位單元的操作進行描述。這里，例如，第一和第三開關(guān)單元SW1和SW3包括p溝道晶體管，第二開關(guān)單元SW2包括n溝道晶體管。反熔絲ANTFS包括n溝道晶體管。表3才莫式/端子(節(jié)點)ABCDEFG寫操作VPP--vssLH讀操作-VDD-vssHH下面將參考表3以及圖8A和圖8B來進行描述。這里，圖8A是示出寫操作中的電;絲徑的等效電路圖，圖8B是示出讀操作中的電流路徑的等效電路圖。寫操作首先，地電壓端子D凈皮接地。然后，高電壓VPP,皮施加到第一輸入端子A，邏輯低電平L被施加到第三和第四輸入端子E和F。而且，邏輯高電平H被施加到第五輸入端子G。在這種情況下，僅有第一開關(guān)導通。這樣，第一輸入端子A和節(jié)點H彼此電連接，第二輸入端子B和節(jié)點H彼此電斷開。因此，高電壓VPP通過第一開關(guān)單元SW1被轉(zhuǎn)移到反熔絲ANT_FS，以擊穿在反熔絲ANT_FS的襯底和柵極之間形成的柵極絕緣i。也就是說，柵極和襯底凈￡電短路。讀操作當寫^作完成后，對應于讀電壓的電源電壓VDD被施加到第二輸入端子B，且邏輯高電平H被施加到第三和第四輸入端子E和F。而且，邏輯低電平L被施加到第五輸入端子G。在這種情況下，第二和第三開關(guān)單元SW2和SW3導通。這樣，第二輸入端子B和節(jié)點H彼此電連接，第一輸入端子A和節(jié)點H彼此電斷開。因此，從第二輸入端子B通過第二和第三開關(guān)單元SW2和SW3到反熔絲ANT_FS形成電流路徑。在這種情況下，因為反熔絲ANT一FS的柵極絕^層被擊穿，所以輸出端子C通過第二開關(guān)單元SW2^P反熔絲ANT—FS電連接到地電壓端子D。這樣，對應于地電壓的數(shù)據(jù)被輸出到輸i端子C，該數(shù)據(jù)被傳感器單元感觀'h實施例3圖9是根據(jù)本發(fā)明的實施例3的非易失性存^i殳備的單位單元的14等效電路圖。參考圖9，除了連接到輸出端子C的傳感器單元SA之外，根據(jù)本發(fā)明的實施例3的非易失性存儲設備的單位單元的配置和操作與實施例2的非易失性存儲設備的單位單元的配置和操作相同，為了筒明起見，其描述將被省略。傳感器單元SA包括在讀操作中對通過輸出端子C輸出的電壓進行反相的反相器。這里，該反相器包括CMOS晶體管，在該CMOS晶體管中，p溝道晶體管和n溝道晶體管互補式連接。具體地說，p溝道晶體管的源極和n溝道晶體管的漏極彼此連接。而且，這兩個晶體管的柵極彼此連接。此外，p溝道晶體管的漏極連接到電源電壓VDD,且n溝道晶體管的漏極連接到地電壓VSS。在下文中，將對根據(jù)本發(fā)明的上述實施例1到3的、包括單位單元的非易失性存>(^殳備的單元陣列進行描述。實施例4圖10是根據(jù)本發(fā)明實施例4的非易失性存^i殳備的等效電路圖。參考圖10,根據(jù)本發(fā)明的實施例4的非易失性存^i殳備的存儲器單元陣列包括以矩陣類型排列的多個單位單元UC。這里，與實施例1的單位單元類似，該單位單元UC包括開關(guān)單元SW1、第二開關(guān)單元SW2以及與第一和第二開關(guān)單元SW1和SW2串聯(lián)連接的反熔絲ANT一FS。例如，在該單位單元UC中，第一開關(guān)單元SW1包括p溝道晶體管，第二開關(guān)單元SW2包括n溝道晶體管。而且，根據(jù)本發(fā)明的實施例4的非易失性存儲設備的存儲器單元陣列包括多個寫驅(qū)動線WR一CTO到WR_CTn(n:自然數(shù))，用于選捧單位單元UC的第一開關(guān)阜元SW1;以lsi多個讀驅(qū)動線RD—CTO到RD一CTm(m:自然數(shù))，用于選擇單位單元UC的第二開乂—單元SW2。寫驅(qū)動線WR一CTO到WR一CTn沿行方向延伸，以連接到沿行方向排列的每個單&單元UC的笫一開關(guān)單元SW1(即p溝道晶體管的柵極)。讀驅(qū)動線RD_CTO到RD_CTm以與寫驅(qū)動威WR_CTO到WR一CTn垂直的方式^列方向延^ff，以連接到沿列方向排列的每個單位>元UC的第二開關(guān)單元SW2(即n溝道晶體管的柵極)。而且，根據(jù)本發(fā)明的實施例4的非易失性存儲設備的存儲器單元陣列包括數(shù)據(jù)線DLO到DLn(n:自然數(shù))和寫電壓供給線WRLO到WRLm(m:自然數(shù))。這里，數(shù)據(jù)線DLO到DLn在讀操作中將讀電壓轉(zhuǎn)移到各單位單元UC，并在讀操作中將從各單位單元UC輸出的數(shù)據(jù)轉(zhuǎn)移到傳感器單元SAO到SAn(n:自然數(shù))。寫電壓供給線WRLO到WRLm在寫操作中將寫電壓轉(zhuǎn)移到各單位單元UC。數(shù)據(jù)線DLO到DLn沿行方向延伸，以連接每個傳感器單元SAO到SAn的輸入端子和沿行方向排列的每個單位單元UC的輸出端子。數(shù)據(jù)線連接第二開關(guān)單元SW2(優(yōu)選地，n溝道晶體管的漏極)和傳感器單元SAO到SAn的輸入端子。在讀操作中，數(shù)據(jù)線DLO到DLn將通過第三開關(guān)單元SW3轉(zhuǎn)移的讀電壓(即電源電壓VDD)轉(zhuǎn)移到第二開關(guān)單元SW2，并將從第二開關(guān)單元SW2輸出的數(shù)據(jù)轉(zhuǎn)移到相應的傳感器單元SAO到SAn。寫電壓供給線WRLO到WRLm沿列方向延伸，以連接到沿列方向排列的每個單位單元的第一開關(guān)單元SW1(即p溝道晶體管的漏極)。在寫操作中，寫電壓供給線WRLO到WRLm將寫電壓(即高電壓VPP)轉(zhuǎn)移到沿列方向排列的每個單位單元UC的第一開關(guān)單元SWl。而且，根據(jù)本發(fā)明實施例4的非易失性存^i殳備的存儲器單元陣列包括被分別提供給相應的數(shù)據(jù)線DLO到DLn的多個傳感器單元SAO到SAn,以感測通it^目應的數(shù)據(jù)線DLO到DLn輸出的數(shù)據(jù)。傳感器單元SAO到SAn可以包括>^相器或差動放大器(見圖11)。優(yōu)選地，傳感器單元SAO到SAn包括在電路結(jié)構(gòu)上筒單并因此在占用面積和功率消耗方面有利的反相器。而且，根據(jù)本發(fā)明實施例4的非易失性存儲設備的存儲器單元陣列包括第三開關(guān)單元SW3，其在讀操作中響應于讀操作信號FU^EN將讀電壓(即電源電壓VDD)轉(zhuǎn)移到相應的數(shù)據(jù)線DLO到DLn。這里，第三開關(guān)單元SW3可以包括n溝道晶體管或p溝道晶體管。優(yōu)選地，第三開關(guān)單元SW3包括在驅(qū)動能力上優(yōu)于n溝道晶體管的p溝道晶體管。在下文中，將對根據(jù)本發(fā)明實施例4的非易失性存^i殳備的寫/讀操作進行描述。這里，例如，將對連接到寫驅(qū)動線WR一CTO和讀驅(qū)動線RD一CT0二者的單位單元UC的寫/讀操作進行描述。表4模式/線WR—WR—CT1RD—RD一CT1~DL1-RD—ENDA-DA-OUT1—WRL0(信號)CT0VVR—CTnCT0RD—CTmDLnOUT0DA-OUTnWRLm寫操作1>HLL--H-VPP讀操作HHH--H-下面將參考表4進行描述寫操作首先，反熔絲ANT一FS的一端被接地。然后，寫電壓(即高電壓VPP)被施加到寫電;i供給線WRL0到WRLm。而且，邏輯低電平L被施加到寫驅(qū)動線WR一CT0，邏輯高電平H被施加到其它寫驅(qū)動線WR一CT1到WR一CTn。而且，邏輯電平L凈皮施加到讀驅(qū)動線RD一CT0il]RDCTm。此外，以邏輯高狀態(tài)施加讀操作信號RD一EN。在這種情況下，僅有第一開關(guān)單元SW1導通，使得寫電壓供給線WRL0和反熔絲ANT一FS彼此電連接。因此，通過寫電壓供給線WRL0施加的高電壓VPP通過第一開關(guān)單元SW1被轉(zhuǎn)移到反熔絲ANT—FS。這樣，在反熔絲ANT_FS的襯底和柵極之間形成的柵極絕緣層星高電場擊穿。讀操作當寫操作完成后，邏輯高電平H被施加到寫驅(qū)動線WR一CT0。而且，邏輯高電平H被施加到讀驅(qū)動線RD一CTO，邏輯低電^L,皮施加到其它讀驅(qū)動線RD_CT1到RD_CTm。此外，以邏輯低狀態(tài)施加讀操作信號RD一EN。在這種情況下，笫二和第三開關(guān)單元SW2和SW3被導通，使得讀電壓(即電源電壓VDD)通過第三開關(guān)單元SW34皮轉(zhuǎn)移到相應的數(shù)據(jù)線DL0。因此，從數(shù)據(jù)線DL0通過第二開關(guān)單元SW2到反熔絲ANT一FS形成電流路徑。在這種情況下，因為反熔絲ANT_FS的柵極絕緣層被擊穿，因此數(shù)據(jù)線DL0通過第二開關(guān)單元SW2和反熔絲ANT一FS被電連接到地電壓端子。這樣，傳感器單元SA0感測來自于數(shù)^線DL0的對17應于地電壓的數(shù)據(jù)。實施例5圖11是根據(jù)本發(fā)明的實施例5的非易失性存儲設備的等效電路圖。參考圖11，除了傳感器單元SAO到SAn包括差動放大器而不是反相器之夕卜，根據(jù)本發(fā)明的實施例5的非易失性存^i殳備的存儲器單元陣列具有與實施例4的非易失性存^i更備的存儲器單元陣列相同的結(jié)構(gòu)。這里，差動放大器包括p溝道晶體管PM1和PM2以及n溝道晶體管NM1、NM2和NM3。差動放大器由偏置信號BIAS操作，以對參考電壓VREF和^M目應的數(shù)據(jù)線輸出的相應單位單元的數(shù)據(jù)進行比較，并在輸出之前對其進行放大。除了傳感器單元SA0到SAn之外，其它部件與實施例4中的那些部件相同，因此為了簡明起見，它們的詳細描述將被省略。實施例6圖12是根據(jù)本發(fā)明的實施例6的非易失性存^i殳備的等效電路圖。參考圖12,根據(jù)本發(fā)明的實施例6的非易失性存儲設備的存儲器單元陣列包括單位單元UC,該單位單元UC包括與實施例4不同的第三開關(guān)單元SW3。也就是說，實施例4的第三開關(guān)單元SW3連接到相應的數(shù)據(jù)線DL0到DLn的一端，即傳感器單元SA0到SAn的輸入端子，而實施例6的第三開關(guān)單元SW3被包括在單位單元UC中。除了單位單元UC之外，其它部件與實施例4中的那些部件相同，因此為了簡明起見，它們的詳細描述將被省略。實施例7圖13是根據(jù)本發(fā)明的實施例7的非易失性存^i殳備的等效電路圖。參考圖13,根據(jù)本發(fā)明的實施例7的非易失性存儲設備的存儲器單元陣列包括單位單元UC,該單位單元UC不僅包括第三開關(guān)單元SW3，還包括與實施例6不同的傳感器單元SA0到SAn。也就是說，實施例6的傳感器單元SA0到SAn被安排在相應數(shù)據(jù)線DL0到DLn的一端，而實施例7的傳感器單元SAO到SAn被包括在單位單元UC中。因此，與實施例6不同的是，實施例7不需要將沿行方向排列的多個單位單元UC的輸出端子共同連接到傳感器單元SAO到SAn的多個數(shù)據(jù)線DLO到DLn。這樣，實施例7可以使數(shù)據(jù)丟失最小，由此使得可以提高數(shù)據(jù)感測余量，數(shù)據(jù)丟失即由于數(shù)據(jù)線的電阻值而產(chǎn)生的數(shù)據(jù)丟失，其可能在根據(jù)包括數(shù)據(jù)線的實施例6和實施例5的存儲器單元陣列結(jié)構(gòu)中產(chǎn)生。除了單位單元UC之外，其它部件與實施例4中的那些部件相同，因此為了簡明起見，它們的詳細描述將被省略。實施例8圖14是根據(jù)本發(fā)明的實施例8的非易失性存^i殳備的等效電路圖。參考圖14，根據(jù)本發(fā)明的實施例8的非易失性存^fti殳備的存儲器單元陣列包括多個單位單元UC，每個單位單元UC包括第一開關(guān)單元SW1和反熔絲ANT—FS。例如，在單位單元UC中，第一開關(guān)單元SW1包括p溝道晶^管，反熔絲ANT_FS包括n溝道晶體管。而且，根據(jù)本發(fā)明的實施例8的非易失性存儲設備的存儲器單元陣列包括多個第二開關(guān)單元SW2,這些第二開關(guān)單元SW2被分別安排在相應的行，以將寫電壓(即高電壓VPP)轉(zhuǎn)移到第一開關(guān)單元SW1。這里，第二開關(guān)單元SW2可以包括n溝道晶體管或p溝道晶體管，并響應于寫操作信號WR—EN0到WR—ENn來將高電壓VPP轉(zhuǎn)移到第一開關(guān)單元SW1。而且，根據(jù)本發(fā)明的實施例8的非易失性存儲設備的存儲器單元陣列包括多個讀驅(qū)動線RD—CT0到RD_CTm(m:自然數(shù))，用于選擇單位單元UC的第一弄關(guān)單元SW1。讀驅(qū)動線RD—CT0到RD_CTm沿列方向延伸，以電連接到沿列方向排列的每個阜位單元UC的第一開關(guān)單元SW1(即p溝道晶體管的柵極)。而且，根據(jù)本發(fā)明的實施例8的非易失性存儲設備的存儲器單元陣列包括數(shù)據(jù)線DLO到DLn(n:自然數(shù))。在讀操作中，數(shù)據(jù)線DLO到DLn將讀電壓轉(zhuǎn)移到每個單位單元UC的輸出端子N(即，第一和第二開關(guān)單元之間的連接)，并在讀操作中將從各單位單元UC輸19出的數(shù)據(jù)轉(zhuǎn)移到傳感器單元SAO到SAn(n:自然數(shù))。數(shù)據(jù)線DLO到DLn沿行方向延伸，以連接每個傳感器單元SAO到SAn的輸入端子和沿行方向排列的每個單位單元UC的輸出端子。數(shù)據(jù)線連接第一開關(guān)單元SW1(更具體地，p溝道晶體管的漏極)和傳感器單元SAO到SAn的輸入端子。在讀操作中，數(shù)據(jù)線DLO到DLn將通過第三開關(guān)單元SW3轉(zhuǎn)移的讀電壓(即電源電壓VDD)轉(zhuǎn)移到第一開關(guān)單元SWl，并將從第一開關(guān)單元SW1輸出的數(shù)據(jù)轉(zhuǎn)移到相應的傳感器單元SAO到SAn。而且，根據(jù)本發(fā)明的實施例8的非易失性存^i殳備的存儲器單元陣列包括被分別提供給相應的數(shù)據(jù)線DLO到DLn的多個傳感器單元SAO到SAn,以感測通it^目應的數(shù)據(jù)線DLO到DLn輸出的數(shù)據(jù)。傳感器單元SAO到SAn包括反相器,該反相器具有連接到數(shù)據(jù)線DLO到DLn的一端的輸入端子。而且，根據(jù)本發(fā)明的實施例8的非易失性存^i更備的存儲器單元陣列包括:第三開關(guān)單元SW3，該第三開關(guān)單元SW3響應于讀操作信號RD一EN將讀電壓(即電源電壓VDD)轉(zhuǎn)移到相應的數(shù)據(jù)線DLO到DLn。這里，第三開關(guān)單元SW3可以包括n溝道晶體管或p溝道晶體管。優(yōu)選地，第三開關(guān)單元SW3包括在驅(qū)動能力上優(yōu)于n溝道晶體管的p溝道晶體管。在下文中，將對根據(jù)本發(fā)明的實施例8的非易失性存^i殳備的寫/讀操作進行描述。這里，例如，將對通過讀驅(qū)動線RD一CTO和寫操作信號WRENO選擇的單位單元UC的寫/讀操作進行^述。表5<table>tableseeoriginaldocumentpage20</column></row><table>下面將參考表5進行描述。寫操作首先，反熔絲ANT一FS的一端被接地。然后，以邏輯低狀態(tài)施加寫操作信號WR一ENO,并以邏輯高狀態(tài)施加其它寫操作信號WR—EN1到WR—ENn。而且，將邏輯低電平L施加到讀驅(qū)動線RdJ:T0，且將邏輯高電平H施加到其它讀驅(qū)動線RD_CT1到RD二CTm。而且，以邏輯高狀態(tài)施加讀操作信號RD—EN。訕此，寫電^i(即高電壓VPP)通過第一和第二開關(guān)單元SW1和SW2被轉(zhuǎn)移到反熔絲ANT_FS。這樣，在反熔絲ANT一FS的襯底和柵極之間形成的柵極絕緣i纟皮高電場擊穿。讀操作在寫操作完成后，以邏輯高狀態(tài)施加寫操作信號WR一EN0。而且，將邏輯低電平L施加到讀驅(qū)動線RD一CTO,并將邏輯高電平H施加到其它讀驅(qū)動線RD一CT1到RD一CTm。而且，以邏輯低狀態(tài)施加讀操作信號RD_EN。在這種情況下，第一和第三開關(guān)單元SW1和SW3導通，使得讀電壓(即電源電壓VDD)通過第三開關(guān)單元SW3被轉(zhuǎn)移到相應的數(shù)據(jù)線DL0。因此，從數(shù)據(jù)線DLO通過第一開關(guān)單元SW1到反熔絲ANT—FS形成電流路徑。在這種情況下，因為反熔絲ANT一FS的柵極絕^層被擊穿，因此數(shù)據(jù)線DLO通過第一開關(guān)單元SW1^反熔絲ANT一FS被電連接到地電壓端子。這樣，傳感器單元SAO感測來自于數(shù)^線DL0的、與地電壓對應的數(shù)據(jù)。通過包括上述配置的本發(fā)明可以實現(xiàn)以下效果。首先，根據(jù)本發(fā)明，連接到反熔絲的第一和第二開關(guān)單元彼此并聯(lián)連接，以通過不同的路徑將寫電壓和讀電壓轉(zhuǎn)移到反熔絲。這樣，本發(fā)明最小化了在讀操作中的讀電壓的損失，并提高了通過單位單元的輸出端子感測的數(shù)據(jù)的感測余量，由此使得能夠提高操作可靠性。其次，根據(jù)本發(fā)明，使用反相器來實現(xiàn)用于感測從單位單元輸出的數(shù)據(jù)的傳感器單元。這樣，本發(fā)明筒化了電路結(jié)構(gòu)，由此使得能夠減小占用面積和功率消耗。雖然已經(jīng)結(jié)合特定實施例對本發(fā)明進行了描述，但是對于本領域的技術(shù)人員來說明顯的是，可以進行多種改變和變型，而不脫離如所附權(quán)利要求所限定的本發(fā)明的精神和范圍。權(quán)利要求1.一種非易失性存儲設備的單位單元，包括連接在輸出端子和地電壓端子之間的反熔絲；連接到輸出端子以將寫電壓轉(zhuǎn)移到所述輸出端子的第一開關(guān)單元；以及連接到輸出端子以將讀電壓轉(zhuǎn)移到所述輸出端子的第二開關(guān)單元。2.—種非易失性存儲設備的單位單元，包括連接在節(jié)點和地電壓端子之間的反熔絲；連接到所述節(jié)點以將寫電壓轉(zhuǎn)移到所述節(jié)點的第一開關(guān)單元；連接在所述節(jié)點和輸出端子之間的第二開關(guān)單元；以及連接到所述輸出端子以將讀電壓轉(zhuǎn)移到所述輸出端子的第三開關(guān)單元。3.根據(jù)權(quán)利要求2所述的單位單元，其中，所述第一和第二開關(guān)單元包括晶體管。4.根據(jù)權(quán)利要求2所述的單位單元，其中，所述第一和第二開關(guān)單元包括具有相同溝道類型或不同溝道類型的晶體管。5.根據(jù)權(quán)利要求2所述的單位單元，其中，所述第一開關(guān)單元包括p溝道晶體管，且所述第二開關(guān)單元包括n溝道晶體管。6.根據(jù)權(quán)利要求2所述的單位單元，其中，所述反熔絲包括晶體管。7.根據(jù)權(quán)利要求2所述的單位單元，其中，所述反熔絲包括電容器。8.根據(jù)權(quán)利要求2所述的單位單元，其中，所述第三開關(guān)單元包括晶體管。9.根據(jù)權(quán)利要求2所述的單位單元，其中，所述第一到第三開關(guān)單元包括具有相同溝道類型或不同溝道類型的晶體管。10.根據(jù)權(quán)利要求2所述的單位單元，其中，所述第一和第三開關(guān)單元包括具有相同溝道類型的晶體管。11.根據(jù)權(quán)利要求2所述的單位單元，其中，所述第二和笫三開關(guān)單元包括具有不同溝道類型的晶體管。12.根據(jù)權(quán)利要求2所述的單位單元，其中，所述第一和第三開關(guān)單元包括p溝道晶體管，且所述第二開關(guān)單元包括n溝道晶體管。13.根據(jù)權(quán)利要求2所述的單位單元，還包括傳感器單元，用于感測施加到所述輸出端子的電壓。14.根據(jù)權(quán)利要求13所述的單位單元，其中，所述傳感器單元包括用于對施加到所述輸出端子的電壓進行反相的反相器。15.根據(jù)權(quán)利要求13所述的單位單元，其中，所述傳感器單元包括用于感測和放大施加到所述輸出端子的電壓的差動放大器。16.—種非易失性存^i更備，包括單元陣列，其包括以矩陣類型排列的多個單位單元；共同連接到所述單位單元的輸出端子的多個數(shù)據(jù)線；以及多個傳感器單元，其包括用于分別對所述數(shù)據(jù)線的電壓進行反相的反相器。17.根據(jù)權(quán)利要求16所述的非易失性存儲設備，其中，所述單位單元包括連接在輸出端子和地電壓端子之間的反熔絲；連接到所述輸出端子以將寫電壓轉(zhuǎn)移到所述輸出端子的第一開關(guān)單元；以及連接到所述輸出端子以將讀電壓轉(zhuǎn)移到所述輸出端子的第二開關(guān)單元。18.根據(jù)權(quán)利要求17所述的非易失性存儲設備，還包括分別連接到數(shù)據(jù)線以將讀電壓轉(zhuǎn)移到所述數(shù)據(jù)線的多個第三開關(guān)單元。19.根據(jù)權(quán)利要求16所述的非易失性存儲設備，其中，所述單位單元包括連接在節(jié)點和地電壓端子之間的反熔絲；連接到節(jié)點以將寫電壓轉(zhuǎn)移到所述節(jié)點的第一開關(guān)單元；連接在所述節(jié)點和所述輸出端子之間的第二開關(guān)單元；以及連接到數(shù)據(jù)線以將讀電壓轉(zhuǎn)移到所述數(shù)據(jù)線的第三開關(guān)單元。20.根據(jù)權(quán)利要求18所述的非易失性存儲設備，其中，所述第一到第三開關(guān)單元包括具有相同溝道類型或不同溝道類型的晶體管。21.根據(jù)權(quán)利要求18所述的非易失性存儲設備，其中，所述第一和第三開關(guān)單元包括p溝道晶體管，且所述第二開關(guān)單元包括n溝道晶體管。22.根據(jù)權(quán)利要求16所述的非易失性存儲設備，其中，所述單位單元包括連接到地電壓端子的反熔絲；以及連接在所述輸出端子和所述反熔絲之間以將寫電壓轉(zhuǎn)移到所述反熔絲的第一開關(guān)單元。23.根據(jù)權(quán)利要求22所述的非易失性存儲設備，還包括多個第二開關(guān)單元，用于將所述寫電壓轉(zhuǎn)移到所述輸出端子。24.根據(jù)權(quán)利要求23所述的非易失性存儲設備，還包括分別連接到數(shù)據(jù)線以將所述讀電壓轉(zhuǎn)移到所述數(shù)據(jù)線的多個第三開關(guān)單元。25.根據(jù)權(quán)利要求24所述的非易失性存儲設備，其中，所述第一到第三開關(guān)單元包括具有相同溝道類型或不同溝道類型的晶體管。26.根據(jù)權(quán)利要求24所述的非易失性存儲設備，其中，所述第一和第三開關(guān)單元中的每一個包括p溝道晶體管。27.根據(jù)權(quán)利要求17所述的非易失性存儲設備，其中，所述反熔絲包括晶體管。28.根據(jù)權(quán)利要求17所述的非易失性存儲設備，其中，所述反熔絲包括電容器。29.—種非易失性存^i殳備，包括單元陣列，其包括權(quán)利要求1所述的以矩陣類型排列的多個所述單位單元；多個寫驅(qū)動線，用于選擇和控制所述單位單元的所述第一開關(guān)單元；多個第一讀驅(qū)動線，用于選擇和控制所述單位單元的所述第二開關(guān)單元；多個數(shù)據(jù)線，連接到所述單位單元的輸出端子；多個第三開關(guān)單元，用于將所述讀電壓轉(zhuǎn)移到所述數(shù)據(jù)線；第二讀驅(qū)動線，用于共同選擇和控制所述第三開關(guān)單元；以及多個傳感器單元，用于感測所述數(shù)據(jù)線的電壓。30.根據(jù)權(quán)利要求29所述的非易失性存儲設備，其中，所述傳感器單元包括用于對所述數(shù)據(jù)線的電壓進行反相的反相器。31.根據(jù)權(quán)利要求29所述的非易失性存儲設備，其中，所述傳感器單元包括用于對參考電壓和所述數(shù)據(jù)線的電壓之間的差進行放大的差動放大器。32.根據(jù)權(quán)利要求29所述的非易失性存儲設備，其中，第一到第三開關(guān)單元包括具有相同溝道類型或不同溝道類型的晶體管。33.根據(jù)權(quán)利要求29所述的非易失性存儲設備，其中，所述反熔絲包括晶體管。34.根據(jù)權(quán)利要求29所述的非易失性存儲設備，其中，所述反熔絲包括電容器。35.—種非易失性存^i殳備，包括單元陣列，其包括權(quán)利要求2所述的以矩陣類型排列的多個所述單位單元；多個寫驅(qū)動線，用于選擇和控制所述單位單元的所述第一開關(guān)單元；多個第一讀驅(qū)動線，用于選擇和控制所述單位單元的所述第二開關(guān)單元；多個數(shù)據(jù)線，連接到所述單位單元的輸出端子；第二讀驅(qū)動線，用于共同選擇和控制所述單位單元的所述第三開關(guān)單元；以及多個傳感器單元，用于感測所述數(shù)據(jù)線的電壓。36.根據(jù)權(quán)利要求35所述的非易失性存儲設備，其中，所述傳感器單元包括用于對所述數(shù)據(jù)線的電壓進行反相的反相器。37.根據(jù)權(quán)利要求35所述的非易失性存儲設備，其中，所述傳感器單元包括用于對參考電壓和所述數(shù)據(jù)線的電壓之間的差進行;at大的差動放大器。38.根據(jù)權(quán)利要求35所述的非易失性存儲設備，其中，所述第一到第三開關(guān)單元包括具有相同溝道類型或不同溝道類型的晶體管。39.根據(jù)權(quán)利要求35所述的非易失性存儲設備，其中，所述反熔絲包括晶體管。40.根據(jù)權(quán)利要求35所述的非易失性存儲設備，其中，所述反熔絲包括電容器。全文摘要本發(fā)明涉及一種非易失性存儲設備單位單元和具有它的非易失性存儲設備。公開了一種一次性可編程(OTP)單位單元和具有該單位單元的非易失性存儲設備。非易失性存儲設備的單位單元包括連接在輸出端子和地電壓端子之間的反熔絲；連接到輸出端子以將寫電壓轉(zhuǎn)移到該輸出端子的第一開關(guān)單元；以及連接到輸出端子以將讀電壓轉(zhuǎn)移到該輸出端子的第二開關(guān)單元。文檔編號G11C17/08GK101556828SQ20091000720公開日2009年10月14日申請日期2009年2月13日優(yōu)先權(quán)日2008年2月13日發(fā)明者全成都,曹基錫,辛昌熙申請人:美格納半導體有限會社