專利名稱：非易失性存儲裝置及其操作方法
非易失性存儲裝置及其操作方法 技術(shù)領(lǐng)域示例實施例涉及一種非易失性存儲裝置，更具體地說，涉及一種不使用 溝道升壓技術(shù)來進(jìn)行操作的非易失性存儲裝置。
背景技術(shù)：
與非NAND型非易失性存儲裝置可包括布置在NAND串上的存儲晶體 管。字線可與存儲晶體管結(jié)合以與NAND串交叉。因此，在該NAND型非 易失性存儲裝置中，會需要阻止數(shù)據(jù)在布置于未被選擇的NAND串上的存儲 晶 體管上被編程。根據(jù)現(xiàn)有技術(shù)，可通過使用溝道升壓技術(shù)來阻止一些NAND串的編程。 溝道升壓可包括通過向未4皮選擇的NAND串的溝道施加高的升壓電壓來降低 將被施加到存儲晶體管的編程電位。然而，升壓電壓會損壞最外側(cè)的存儲晶體管，從而降低非易失性存儲裝 置的操作可靠性。例如，由柵致漏極泄漏(GIDL)導(dǎo)致的熱載流子會干擾存儲 晶體管。因此，會減少存儲晶體管的程序和路徑窗口，并且當(dāng)執(zhí)行讀取操作 時會出現(xiàn)短溝道效應(yīng)。發(fā)明內(nèi)容示例實施例可提供一種可不使用溝道升壓技術(shù)來進(jìn)行操作的非易失性存 儲裝置。示例實施例可提供一種非易失性存儲裝置，所述非易失性存儲裝置可包 括 一條或多條主串，每條主串可包括第一子串和第二子串，第一子串和第 二子串可分別包括多個存儲單元晶體管；電荷供應(yīng)線，可被構(gòu)造為為向每條 主串的第一子串和第二子串提供電荷或阻擋電荷達(dá)到每條主串的第一子串和 第二子串，其中，每條主串可包括第一地選擇晶體管，可連接到第一子串； 第一子串選擇晶體管，可連接到第一地選擇晶體管；第二地選擇晶體管，可 連接到第二子串；第二子串選擇晶體管，可連接到第二地選擇晶體管。該非易失性存儲裝置還可包括第一子串選擇線，可連接到第一子串選
擇晶體管的柵極；第二子串選擇線，可連接到第二子串選擇晶體管的柵極。
可通過邊緣場在存儲單元晶體管之間的半導(dǎo)體基底上形成源漏區(qū)?？赏?br> 過向存儲單元晶體管的柵極施加電壓來形成所述邊緣場。
第 一子串和第二子串可形成具有垂直結(jié)構(gòu)的閃速存儲器。每條主串的第
一子串和第二子串可共用位線。
電荷供應(yīng)線可以是公共源極線。
示例實施例可提供一種對非易失性存儲裝置的目標(biāo)存儲單元晶體管進(jìn)行
編程的方法，所述方法可包括以下步驟導(dǎo)通可連接到可包括目標(biāo)存儲單元 晶體管的主串的第 一地選擇晶體管和第二地選擇晶體管；導(dǎo)通可連接到可包 括目標(biāo)存儲單元晶體管的子串的子串選擇晶體管；截止可連接到可不包括目 標(biāo)存儲單元晶體管的另 一子串的另 一子串選擇晶體管。
為了阻止其他主串的編程，可將可連接到不包括目標(biāo)存儲單元晶體管的 另 一主串的第 一地選擇晶體管和第二地選擇晶體管截止。
示例實施例可提供一種讀取非易失性存儲裝置的目標(biāo)存儲單元晶體管的 方法，所述方法可包括以下步驟導(dǎo)通可連接到包括目標(biāo)存儲單元晶體管的 主串的第一地選擇晶體管和第二地選擇晶體管；導(dǎo)通可連接到包括目標(biāo)存儲 單元晶體管的子串的子串選擇晶體管；截止可連接到可不包括目標(biāo)存儲單元 晶體管的另 一子串的另 一子串選擇晶體管。


通過結(jié)合附圖詳細(xì)描述示例實施例，示例性實施例的上述和其他特征和 優(yōu)點(diǎn)將會變得更加清楚。附圖意圖描述示例實施例，且不應(yīng)理解為限制權(quán)利 要求書意圖保護(hù)的范圍。除非特別指出，否則附圖不應(yīng)理解為按比例繪制。 圖1是根據(jù)示例實施例的非易失性存儲裝置的電路圖； 圖2是^f艮據(jù)示例實施例的如圖1所示的非易失性存儲裝置的一部分的電
路圖3是根據(jù)示例實施例的如圖1所示的非易失性存儲裝置的一部分的剖
視圖4是根據(jù)示例實施例的如圖1所示的非易失性存儲裝置的一部分的平
面圖；圖5是描述根據(jù)示例實施例的如圖1所示的非易失性存儲裝置的編程操
作的電路圖6是描述根據(jù)示例實施例的如圖1所示的非易失性存儲裝置的讀取操 作的電路圖7是根據(jù)示例實施例的如圖1所示的非易失性存儲裝置在產(chǎn)生邊緣場 時的剖一見圖8是示出根據(jù)示例實施例的如圖1所示的非易失性存儲裝置在產(chǎn)生邊 緣場時的操作特性的曲線圖。
具體實施例方式
這里公開了詳細(xì)的示例實施例。然而，這里所/>開的具體的結(jié)構(gòu)方面和 功能方面的細(xì)節(jié)僅出于描述示例實施例的目的。然而，示例實施例可以以多 種替代形式實施，而且不應(yīng)理解為僅限于在此闡述的實施例。
因此，雖然示例實施例可具有各種變化和替代形式，但是通過在附圖中 的示例的方式示出其實施例，并且將在此詳細(xì)描述。然而，應(yīng)該理解的是， 不意圖將示例實施例限制為所公開的特定形式，而是相反地，示例實施例意 圖覆蓋所有落入示例實施例的范圍內(nèi)的修改、等同物以及替換物。在對附圖 進(jìn)行的整個描述中，相同的標(biāo)號指示相同的元件。
應(yīng)該理解的是，盡管在這里可使用術(shù)語第一、第二等來描述不同的元件， 但是這些元件不應(yīng)該受這些術(shù)語的限制。這些術(shù)語僅是用來將一個元件與另 一個元件區(qū)分開來。例如，在不脫離示例實施例的范圍的情況下，第一元件 可被命名為第二元件，相似地，第二元件可被命名為第一元件。如在這里使 用的，術(shù)語"和/或"包括一個或多個相關(guān)所列項的4壬意組合和所有組合。
應(yīng)該理解的是，當(dāng)元件被稱作"連接到"或"結(jié)合到"另一元件時，該 元件可以直接連接或直接結(jié)合到另一元件，或者可以存在中間元件。相反， 當(dāng)元件被稱作"直接連接到"或"直接結(jié)合到，，另一元件時，不存在中間元 件。其他用于描述元件之間的關(guān)系的詞(例如，"在...之間"與"直接在...之 間"、"相鄰，，與"直接相鄰"等)也應(yīng)以相同的方式來解釋。
這里使用的術(shù)語僅為了描述特定實施例的目的，而不意圖限制示例實施 例。如這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括 復(fù)數(shù)形式。還應(yīng)理解的是，當(dāng)在此使用術(shù)語"包含"和/或"包括"時，說明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一 個或多個其它特征、整體、步驟、操作、元件、組件和/或它們的組。
還應(yīng)注意的是，在一些可選的實施中，所標(biāo)注的功能/動作可以以附圖中 標(biāo)注的順序不同的順序出現(xiàn)。例如，根據(jù)所包含的功能/動作，連續(xù)示出的兩 個附圖實際上可以基本同時執(zhí)行，或者有時也可以以相反的順序執(zhí)行。
圖1是根據(jù)示例實施例的非易失性存儲裝置的電路圖。
參照圖1，非易失性存儲裝置可包括一條或多條主串(例如第一主串MS1
和第二主串MS2)和電荷供應(yīng)線CSL。
每條主串可包括多條子串，并且每條子串可包括多個存儲單元晶體管。
例如，第一主串MS1可包括第一子串SS1和第二子串SS2。第一子串SS1可 包括第一存儲單元晶體管TM!—,至TMn—p第二子串SS2可包括第二存儲單元 晶體管TM,—2至TMn—2。第二主串MS2可包括第一子串SS3和第二子串SS4。 第一子串SS3可包括第一存儲單元晶體管TM,一3至TMnJ，第二子串SS4可 包括第二存儲單元晶體管TM^至TMn一4。電荷供應(yīng)線CSL可向第一主串MS1 和第二主串MS2的第一子串SS1、第二子串SS2、第一子串SS3和第二子串 SS4供應(yīng)電荷，或阻擋電荷達(dá)到第一主串MS1和第二主串MS2的第一子串 SS1、第二子串SS2、第一子串SS3和第二子串SS4。電荷供應(yīng)線CSL可以 是公共源極線。
第一主串MS1可包括第一地選擇晶體管T(^、第一子串選擇晶體管TSI1、 第二地選擇晶體管Tgs2以及第二子串逸捧晶體管TSI2，第二主串MSZ可包括 第一地選擇晶體管TGS3、第一子串選擇晶體管TSI3、第二地選擇晶體管TGS4 以及第二子串選擇晶體管TSI4。第一地選擇晶體管Tgs!和第一子串逸捧晶體 管Tsu可連接到第一子串SSI,第一地選擇晶體管Tgs3和第一子串逸捧晶體 管T犯可連接到第一子串SS3，第二地選擇晶體管Tgs2和第二子串逸捧晶體 管T犯可連接到第二子串SS2，第二地選擇晶體管Tgs4和第二子串逸捧晶體 管T訓(xùn)可連接到第二子串SS4。
非易失性存儲裝置可通過利用第一地選^^晶體管TGS1、第二地選擇晶體 管TGS2、第一地選擇晶體管Tgs3和第二地逸捧晶體管Tgs4從第一主串MS1 和第二主串MS2中選擇一條主串，并且利用第一子串選擇晶體管TSI1、第二 子串選擇晶體管TSI2、第一子串選擇晶體管T犯和第二子串選擇晶體管TSI4 從第一子串SS1、第二子串SS2、第一子串SS3和第二子串SS4中選擇一條子串。例如，通過導(dǎo)通第一主串MS1的第一地選擇晶體管T③和第二地選擇 晶體管TGS2，可選擇第一主串MS1。通過截止第二主串MS2的第一地選擇晶 體管Tgs3和第二地逸捧晶體管TGS4,可以不選擇第二主串MS2。另外，通過 導(dǎo)通第一主串MS1的第一子串選擇晶體管TSI1,可選擇第一子串SS1。通過 截止第一主串MS1的第二子串選擇晶體管TSI2，可以不選擇第二子串SS2。 因此，根據(jù)示例實施例的非易失性存儲裝置可具有這樣的優(yōu)點(diǎn)，即，可分別 地選擇期望的子串。
為了分別地選擇子串，非易失性存儲裝置可包括第一子串選擇線SI1和 第二子串選擇線SI2。第一子串選擇線SI1可連接到第一子串選擇晶體管 TSIl，第二子串選擇線SI2可連接到第二子串選擇晶體管TSI2。通過控制施 加到第一子串選擇線SI1和第二子串選擇線SI2的電壓電平，第一子串選擇 晶體管Tsu和第二子串選擇晶體管T犯可分別地導(dǎo)通或截止。因此，可分別 地選擇第一子串SS1和第二子串SS2。例如，如果將OV施加到第一子串選擇 線SI1,將供應(yīng)電壓(Vcc)施到第二子串選擇線SI2，則第一子串選擇晶體管 Tsn可截止，第二子串選擇晶體管T犯可導(dǎo)通。因此，可選擇第二子串SS2。
為了控制第一地選擇晶體管T(jS1、第二地選擇晶體管TGS2、第一地選擇 晶體管Tes3和第二地選擇晶體管TGS4,非易失性存儲裝置可包括第一地選擇 線GSL1和第二地選擇線GSL2。第一地選擇線GSL1可連接到第一地選擇晶 體管TGS1的柵極和第一地選擇晶體管TGS3的柵極，第二地選擇線GSL2可連
接到第二地選擇晶體管T(js2的柵極和第二地選擇晶體管Tcs4的柵極。通過控
制施加到第一地選擇線GSLl和第二地選擇線GSL2的電壓電平，可導(dǎo)通第 一主串MSI的第一地選擇晶體管T(^和第二地選擇晶體管TGS2,或者可導(dǎo)通 第二主串MS2的第一地選擇晶體管Tgs3和第二地逸捧晶體管TGS4。因此，可 分別地選才奪第一主串MS1和第二主串MS2。
在非易失性存儲裝置中，第一地選擇線GSLl和第二地選擇線GSL2可 分別連接到第一位線BL1和第二位線BL2。在這種情況下，施加到第一地選 擇線GSL1和第二地選擇線GSL2的電壓可分別一皮傳輸?shù)降谝晃痪€BL1和第 二位線BL2，因此，第一地選擇線GSL1和第二地選擇線GSL2的電壓電平 可分別與第一位線BL1和第二位線BL2的電壓電平相同。因此，通過控制施 加到第一位線BL1和第二位線BL2的電壓電平，可控制可連接到第一地選擇 線GSL1和第二地選擇線GSL2的第一地選擇晶體管TGS1、第二地選擇晶體管TGS2、第一地選擇晶體管Tc^和第二地選擇晶體管TGS4。
非易失性存儲裝置可包括第 一 串選擇晶體管TSS1和TSS3以及第二串選擇 晶體管TSS2和TSS4。第 一 串選擇晶體管Tssl和TSS3可分別連接到第 一子串SSI 和SS3，第二串選擇晶體管Tss2和Tss4可分別連接到第二子串SS2和SS4。
在非易失性存儲裝置中，第一子串SSI和第二子串SS2可形成具有垂直 結(jié)構(gòu)的閃速存儲器。因此，第一位線BL1可被第一子串SS1和第二子串SS2 所共用。至于具有垂直結(jié)構(gòu)的閃速存儲器的更多的信息，可參考第0707200 號韓國專利，并且該專利的公開可包括在本發(fā)明中。
如果非易失性存儲裝置包括具有垂直結(jié)構(gòu)的閃速存儲器，那么可通過一 條位線來控制連接到兩條子串的地選擇晶體管。例如，可通過第一位線BL1 來控制可連接到第一子串SS1和第二子串SS2的第一地選擇晶體管T③和第 二地選擇晶體管TGS2。此外，如上所述，通過使用第一子串選擇晶體管TSI1 和第二子串選擇晶體管TSI2,可選擇可連接到第一位線BL1的第一子串SSI 和第二子串SS2中的一條。
圖2是根據(jù)示例實施例的如圖1所示的非易失性存儲裝置的一部分的電路圖。
圖3是根據(jù)示例實施例的如圖1所示的非易失性存儲裝置的一部分的剖 視圖。
圖4是才艮據(jù)示例實施例的如圖1所示的非易失性存儲裝置的一部分的平面圖。
在圖2至圖4中，示出了圖1中所示的第一子串SS1以及圖1中所示的 并且可連接到第 一子串SS1的第 一 串選擇晶體管TSS1 、第 一地選擇晶體管TGS1 和第一子串選擇晶體管TSI1。
圖2中示出的第一存儲單元晶體管TM^!至TMn」可具有閃速晶體管結(jié) 構(gòu)，圖2中示出的第一串選擇晶體管TSS1、第一地選擇晶體管Tgs!和第一子 串選擇晶體管Tsn可具有金屬氧化物半導(dǎo)體(MOS)晶體管結(jié)構(gòu)。如圖3和圖4 所示，閃速晶體管結(jié)構(gòu)和MOS晶體管結(jié)構(gòu)可形成在半導(dǎo)體基底SUB上。即， 第一子串SS1、第一串選擇晶體管TSS1、第一地選擇晶體管T側(cè)和第一子串 選擇晶體管Tsn可形成在半導(dǎo)體基底SUB上。半導(dǎo)體基底SUB的一部分可 提供電荷的傳導(dǎo)通路。半導(dǎo)體基底SUB可包含諸如硅、鍺或硅-鍺。
圖2中示出的第一存儲單元晶體管TMi !至TMn !可分別包括如圖3所示的電荷存儲層SN,至SNn、控制柵電極CGi至CG。以及第二源漏區(qū)320至 327。例如，第一存儲單元晶體管TM!」可由電荷存儲層SN!、控制柵電極CG, 以及第二源漏區(qū)326和327組成。電荷存儲層SN!至SN。和控制柵電極CG, 至CGn可分別堆疊在半導(dǎo)體基底SUB上?？刂茤烹姌OCG,至CGn可形成在 電荷存儲層SN,至SNn上，并且可被阻擋絕緣層(未示出)分隔開。電荷存儲層 SN,至SNn可被用作浮柵層或電荷捕獲層。此外，隧穿絕緣層(未示出)還可形 成在半導(dǎo)體基底SUB和電荷存儲層SN,至SNn之間。
圖3中示出的控制柵電極CG!至CGn可以是圖4中示出的字線圖案WLP， 至WLPn的一部分。另夕卜，字線圖案WLP,至WLPn可起到圖1和圖2中示出 的字線WL,至WU的作用。
第一串選擇晶體管TSS1和第一地選擇晶體管TGS1可具有MOS晶體管結(jié)構(gòu)。
圖2中示出的第 一 串選擇晶體管TSS1可包括處于半導(dǎo)體基底SUB上的柵 電極CGTSS、第一源漏區(qū)310和第二源漏區(qū)320。在MOS晶體管結(jié)構(gòu)中， 第一源漏區(qū)310可以是源區(qū)(或漏區(qū))，第二源漏區(qū)320可以是漏區(qū)(或源區(qū))。 柵電極CGTSS可以是串選擇線圖案SSLP的一部分，其中，串選擇線圖案 SSLP可被包括在串選擇線SSL中。
圖2中示出的第 一地選擇晶體管TGS1可包括處于半導(dǎo)體基底SUB上的 柵電極CGTGS以及第二源漏區(qū)327。在MOS晶體管結(jié)構(gòu)中，第二源漏區(qū)327 可以是源區(qū)或漏區(qū)。
圖2中示出的第一子串選擇晶體管TSI1可包括處于半導(dǎo)體基底SUB上 的柵電極CGTSIl以及第一源漏區(qū)312。在MOS晶體管結(jié)構(gòu)中，第一源漏區(qū) 312可以是源區(qū)或漏區(qū)。柵電極CGTSIl可以是包括在子串選擇線SI1中的子 串選^f奪線圖案SIP1的一部分。
再次參照圖1,根據(jù)示例實施例的非易失性存儲裝置可包括第一啞子串 選擇晶體管T^和Tsn以及第二啞子串選擇晶體管Tsm和TSI8。例如，參照圖 1、圖3和圖4，用作第二子串選擇晶體管T犯的柵極的子串選擇線圖案SIP2 可穿過第一子串選擇晶體管Tsu和第一地選擇晶體管TGSi之間的空的空間。 第一啞子串選擇晶體管TsM的柵極可形成為子串選擇線圖案SIP2的一部分。 第二啞子串選擇晶體管TsM的柵極可形成為子串選擇線圖案SIP1的一部分， 所述部分穿過第二子串選擇晶體管T犯和公共源極線CSL之間的空的空間。參照圖3，非易失性存儲裝置可包括第一源漏區(qū)310和312。第一源漏區(qū) 310和312可通過在半導(dǎo)體基底SUB上摻雜雜質(zhì)來形成。例如，如果半導(dǎo)體 基底SUB具有第一導(dǎo)電類型，則笫一源漏區(qū)310和312可由具有與第一導(dǎo)電 類型相對的第二導(dǎo)電類型的雜質(zhì)形成。因此，可通過利用結(jié)型二極管法來在 半導(dǎo)體基底SUB上進(jìn)行第一源漏區(qū)310和312的摻雜。
參照圖3,可通過利用直接接觸塞(DC)來將位線BL1連接到半導(dǎo)體基底 SUB的第一源漏區(qū)310。 ^^共源極線CSL可電連4^到半導(dǎo)體基底SUB的第 一源漏區(qū)312。
第一源漏區(qū)310和312可形成在晶體管外側(cè)的半導(dǎo)體基底SUB上。因此， 第一源漏區(qū)310和312可不形成在第一存儲單元晶體管TMnJ的控制柵電極 CGn之間、第一存儲單元晶體管TM,—!至TMnJ的控制柵電極CG,至CGn與 第一串選擇晶體管TSS1的串選擇線圖案SSLP之間、第一存儲單元晶體管 TM^,的控制柵電極CG1與第一子串選擇晶體管Tsn的子串選擇線圖案SIP1 之間。
在未形成有第一源漏區(qū)310和312的區(qū)域上，可形成第二源漏區(qū)320至 327。第二源漏區(qū)320至327可形成在第一存儲單元晶體管TM,—,至TMn—,的 控制柵電極CG,至CGn之間的半導(dǎo)體基底SUB上。
可根據(jù)非易失性存儲裝置的操作模式來選擇性地形成第二源漏區(qū)320至 327。例如，在非易失性存儲裝置的編程模式或讀取模式下，可形成第二源漏 區(qū)320至327,在非易失性存儲裝置的其他模式下，可不形成第二源漏區(qū)320 至327。由于第二源漏區(qū)320至327是可選擇地形成的，所以第二源漏區(qū)320 至327在圖3中以虛線表示。
第二源漏區(qū)320至327可通過由于被施加到控制柵電極CG!至CGn的電 壓而產(chǎn)生的邊緣場來形成。
圖7是根據(jù)示例實施例的如圖1所示的非易失性存^f渚裝置在產(chǎn)生邊緣場 FF時的剖^L圖。
在圖7中，第二源漏區(qū)320至327可通過邊緣場FF來形成。
再次參照圖2至圖4,第二源漏區(qū)320至327可以是通過場效應(yīng)形成的 反型層(inversion layer),并且第二源漏區(qū)320至327可以與溝道相似。第二源 漏區(qū)320至327可以只在電壓被施加到控制柵電極CG!至CGn時形成。從這 個角度來說，通過場效應(yīng)形成的第二源漏區(qū)320至327可以與圖3中示出的通過摻雜雜質(zhì)來形成的第一源漏區(qū)310和312不同。至于通過場效應(yīng)形成的 第二源漏區(qū)320至327的更多的信息，可參考第0673020號韓國專利，并且 該專利的公開可包括在本發(fā)明內(nèi)。第二源漏區(qū)320至327還可形成在控制柵電極CGn和第一串選擇晶體管 TSS1的串選擇線圖案SSLP之間，并且在控制柵電極CGi和第一子串選擇晶體 管TSI1的子串選擇線圖案SIP1之間。在非易失性存儲裝置的編程操作和讀取 操作過程中，第二源漏區(qū)320至327可以是電荷的傳導(dǎo)通路。圖8是示出根據(jù)示例實施例的如圖1所示的非易失性存儲裝置在產(chǎn)生邊 緣場時的操作特性的曲線圖。參照圖8，狀態(tài)A中的編程特性與狀態(tài)B中的編程特性不同，其中，狀 態(tài)A是在圖3中示出的在15〃s至20/^s內(nèi)不存在自由電子的狀態(tài)，狀態(tài)B是 自由電子存在于第二源漏區(qū)320至327中的狀態(tài)。傳統(tǒng)的具有NAND結(jié)構(gòu)的 非易失性存儲裝置可利用階躍脈沖編程法。在這種情況下，階躍脈沖可具有 大約15 //s至20 /zs的保持時間。在狀態(tài)A中，平帶電壓V一FLAT可幾乎不變，直到大約100//s的寫時間。 然而，在狀態(tài)B中，與狀態(tài)A相比，在大約100/zs的寫時間處，平帶電壓 V一FLAT可變化超過大約3V。平帶電壓V—FLAT的變化可以指示閾值電壓的 變化，因此可以影響數(shù)據(jù)編程。因此，如果使用具有傳統(tǒng)的15//s至20/zs的 寫時間的階躍脈沖編程法，則數(shù)據(jù)可幾乎不在狀態(tài)A下被編程，并且可在狀 態(tài)B下^皮編程。因此，如果將自由電子提供到第二源漏區(qū)320至327,則可進(jìn)行編程操 作。然而，如果沒有將自由電子提供到第二源漏區(qū)320至327,則會不能進(jìn) 行編程:捧作。通過利用上述原理，可以在不施加高的溝道升壓電壓的情況下 阻止編程操作。例如，再次參照圖1至圖4，如果將在第一存儲單元晶體管TM,—!至TMnJ 上對數(shù)據(jù)進(jìn)行編程，則通過導(dǎo)通第一地選擇晶體管TGS1，可將自由電子從公 共源極線CSL提供到第二源漏區(qū)320至327。同時，如果將在第一存儲單元 晶體管TM,—,至TMn—,上阻止對數(shù)據(jù)進(jìn)行編程，可通過截止第一串選擇晶體 管T訓(xùn)和第一地選擇晶體管T咖來使自由電子不會被提供到第二源漏區(qū)320 至327。圖5是描述根據(jù)示例實施例的如圖1所示的非易失性存儲裝置的編程操作的電路圖。將結(jié)合圖1來描述圖5。在圖5中，假設(shè)存儲單元晶體管TMn_2—2是將被編程的目標(biāo)存儲單元晶體 管。為了對存儲單元晶體管TM^—2進(jìn)行編程，可導(dǎo)通第一地選擇晶體管TGS1 和第二地選擇晶體管TGS2,其中，第一地選擇晶體管Tgs,和第二地逸捧晶體管TGS2可連接到可包括存儲單元晶體管TM。-2一2的第一主串MS1。此外，可導(dǎo)通第二子串選擇晶體管TSI2,其中第二子串選擇晶體管TSI2可連接到可包括 存儲單元晶體管TMn.2—2的第二子串SS2，并且可截止第一子串選#^曰曰體管 TSI1，其中，第一子串選擇晶體管TSI1可連接到可不包括存儲單元晶體管 TMn.2—2的第一子串SS1。同時，為了阻止對可不包括存儲單元晶體管TMn-22的第二主串MS2的編程，可截止可連接到第二主串MS2的第一地選擇晶體管Tgs3和第二地逸捧晶體管T(3s4。通過將Vcc施加到可連接到包括存儲單元晶體管TMn-2—2的主串MS1的位線BL1,并且將地電壓施加到可連接到可不包括存儲單元晶體管TMn—22的主串MS2的位線BL2，可選擇第一主串MS1并且可不選擇第二主串MS2。 在這種編程模式下，可將地電壓施加到電荷供應(yīng)線CSL。因此，可通過將電荷從電荷供應(yīng)線提供到存儲單元晶體管TMn-2—2來進(jìn)行編程操作。在編程才莫式下，可將編程電壓Vpgm施加到存儲單元晶體管TMn-2—2并且將通過電壓Vpass施加到其他存儲單元晶體管(例如，其他第二存儲單元晶體管TM12至TMn-32、 TMn七2和TMn_2)。通過電壓Vpass可導(dǎo)通存儲單元晶體管，并且編禾呈電壓Vpgm可比通過電壓Vpass高?？蓪⒌仉妷憾皇峭ㄟ^電壓Vpass施加到可不布置在存儲單元晶體管TMn.2_2和第二地選擇晶體管TGS2之間的第二存儲單元晶體管TMw—2和TMn—2,或者可將第二存儲單元晶體管TMn七2和TM。2浮置。圖6是描述根據(jù)示例實施例的如圖1所示的非易失性存儲裝置的讀操作 的電路圖。將結(jié)合圖1來描述圖6。在圖6中，假設(shè)存儲單元晶體管TMn-2—2是將被讀取的目標(biāo)存儲單元晶體管。為了讀取存儲單元晶體管TMn.2—2,可導(dǎo)通第一地選擇晶體管T(^和第二地選擇晶體管T(3s2,其中，第一地選擇晶體管Tgs,和第二地逸捧晶體管TGS2 可連接到包括存儲單元晶體管TM^j的第一主串MS1;可導(dǎo)通第二子串選擇 晶體管TSI2，其中，第二子串選擇晶體管T犯可連接到包括存儲單元晶體管TMn-2—2的第二子串SS2;可截止第一子串選擇晶體管TSI1,其中，第一子串 選擇晶體管Tsu可連接到不包括存儲單元晶體管TMn.2—2的第一子串SS1。在這種讀取模式下，可將地電壓施加到電荷供應(yīng)線CSL。此外，可將讀 取電壓Vread施加到存儲單元晶體管TMn.2—2,并且可將通過電壓Vpass施加 到其他存儲單元晶體管(例如，其他第二存儲單元晶體管TMl2至TMn_3—2、 T1VU—2和TMn—2)。通過電壓Vpass可導(dǎo)通存^f諸單元晶體管，并且根據(jù)存儲單 元晶體管TMn—22的閾值電壓電平，讀取電壓Vread可導(dǎo)通或截止存儲單元晶 體管TMn.22。在圖1中，第一地選擇晶體管Tc^可設(shè)置在第一子串選擇晶體管Tsu和 第一存儲單元晶體管TMu至TMnj之間。然而，第一地選擇晶體管Tgs,和 第一子串選擇晶體管Tsn的位置可以交換。即，第一子串選擇晶體管Tsn可 設(shè)置在第一地選擇晶體管T(^和第一存儲單元晶體管TM!」至TMn—,之間。 如果像上面描述的那樣將第一地選擇晶體管Tc^和第一子串選擇晶體管TSI1 的位置交換，則非易失性存儲裝置的操作可對應(yīng)于如圖1中所示的非易失性 存儲裝置的操作。因此，將省略對其的詳細(xì)描述。如上所述，根據(jù)示例實施例，非易失性存儲裝置可以不用溝道升壓技術(shù) 來執(zhí)行編程操作和讀取操作。因此，可阻止當(dāng)使用高溝道升壓電壓時出現(xiàn)的 對最外側(cè)的存儲單元晶體管的損壞。已經(jīng)如此描述了示例實施例，顯然示例實施例可以以多種方式變化。這 種變化不應(yīng)理解為脫離示例實施例意在的精神和范圍，并且所有這些對本領(lǐng) 域技術(shù)人員是顯然的修改都意圖包括在權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1、一種非易失性存儲裝置，包括一條或多條主串，每條主串包括第一子串和第二子串，每條子串分別包括多個存儲單元晶體管；電荷供應(yīng)線，被構(gòu)造為向每條主串的第一子串和第二子串提供電荷或阻止電荷達(dá)到每條主串的第一子串和第二子串，其中，每條主串包括第一晶體管，連接到第一子串，第二晶體管，連接到第一晶體管，第三晶體管，連接到第二子串，第四晶體管，連接到第三晶體管。
2、 如權(quán)利要求1所述的非易失性存儲裝置，其中， 第一晶體管是第一地選擇晶體管，第二晶體管是第一子串選擇晶體管，第三晶體管是第二地選擇晶體管，第四晶體管是第二子串選擇晶體管。
3、 如權(quán)利要求2所述的非易失性存儲裝置，還包括 第一子串選擇線，連接到第一子串選擇晶體管的柵極； 第二子串選擇線，連接到第二子串選擇晶體管的柵極。
4、 如權(quán)利要求3所述的非易失性存儲裝置，還包括 第一啞子串選擇晶體管，連接在第一地選擇晶體管和第一子串選擇晶體管之間，并且第一啞子串選擇晶體管包括連接到第二子串選擇線的柵極；第二啞子串選擇晶體管，連接到第二子串選擇晶體管，并且第二啞子串 選擇晶體管包括連接到第一子串選擇線的柵極。
5、 如權(quán)利要求2所述的非易失性存儲裝置，還包括 地選擇線，連接到第一地選擇晶體管和第二地選擇晶體管的柵極。
6、 如權(quán)利要求5所述的非易失性存儲裝置，還包括位線， 其中，地選擇線連接到所述位線。
7、 如權(quán)利要求2所述的非易失性存儲裝置，還包括被每條主串的第一子 串和第二子串共用的位線。
8、 如權(quán)利要求2所述的非易失性存儲裝置，其中，電荷供應(yīng)線是公共源 極線。
9、 如權(quán)利要求2所述的非易失性存儲裝置，還包括 第一串選擇晶體管，連接到第一子串； 第二串選擇晶體管，連接到第二子串。
10、 如權(quán)利要求2所述的非易失性存儲裝置，其中，通過邊緣場將源漏 區(qū)形成在處于多個存儲單元晶體管中的存儲單元晶體管之間的半導(dǎo)體基底 上。
11、 如權(quán)利要求IO所述的非易失性存儲裝置，其中，通過向多個存儲單 元晶體管中的存儲單元晶體管的柵極施加電壓來形成邊緣場。
12、 如權(quán)利要求2所述的非易失性存儲裝置，其中，第一子串和第二子 串形成具有垂直結(jié)構(gòu)的閃速存儲器。
13、 如權(quán)利要求1所述的非易失性存儲裝置，其中， 第一晶體管是第一子串選擇晶體管， 第二晶體管是第一地選擇晶體管，第三晶體管是第二子串選擇晶體管， 第四晶體管是第二地選擇晶體管。
14、 如權(quán)利要求13所述的非易失性存儲裝置，還包括 地選擇線，連接到第一地選擇晶體管和第二地選擇晶體管的柵極； 第一子串選擇線，連接到第一子串選擇晶體管的柵極； 第二子串選擇線，連接到第二子串選擇晶體管的柵極。
15、 一種對如權(quán)利要求1所述的非易失性存儲裝置的目標(biāo)存儲單元晶體 管進(jìn)行編程的方法，所述方法包括以下步驟導(dǎo)通連接到包括目標(biāo)存儲單元晶體管的主串的第一地選擇晶體管和第二 地選擇晶體管；導(dǎo)通連接到包括目標(biāo)存儲單元晶體管的子串的子串選擇晶體管； 截止連接到不包括目標(biāo)存儲單元晶體管的另 一子串的另 一子串選擇晶體管。
16、 如權(quán)利要求15所述的方法，其中，為了阻止對其他主串編程，截止 連接到不包括目標(biāo)存儲單元晶體管的其他主串的地選擇晶體管。
17、 如權(quán)利要求15所述的方法，其中，將地電壓施加到電荷供應(yīng)線。
18、 如權(quán)利要求15所述的方法，其中，將編程電壓施加到目標(biāo)存儲單元 晶體管，將通過電壓施加到其他存儲單元晶體管，其中，通過電壓將存儲單元晶體管導(dǎo)通，并且編程電壓比通過電壓高。
19、 如權(quán)利要求18所述的方法，其中，將地電壓施加到不布置在目標(biāo)存儲單元晶體管和第一地選擇晶體管或第二地選擇晶體管之間的存儲單元晶體管，或者將所述不布置在目標(biāo)存儲單元晶體管和第一地選擇晶體管或第二地 選擇晶體管之間的存儲單元晶體管浮置。
20、 一種讀取如權(quán)利要求1所述的非易失性存儲裝置的目標(biāo)存儲單元晶 體管的方法，所述方法包括以下步驟導(dǎo)通連接到包括目標(biāo)存儲單元晶體管的主串的第 一地選擇晶體管和第二 地選擇晶體管；導(dǎo)通連接到包括目標(biāo)存儲單元晶體管的子串的子串選擇晶體管； 截止連接到不包括目標(biāo)存儲單元晶體管的另 一子串的另 一子串選擇晶體管。
21、 如權(quán)利要求20所述的方法，其中，將地電壓施加到電荷供應(yīng)線。
22、 如權(quán)利要求20所述的方法，其中，將讀取電壓施加到目標(biāo)存儲單元 晶體管，并且將通過電壓施加到其他存儲單元晶體管，其中，通過電壓導(dǎo)通存儲單元晶體管，并且根據(jù)目標(biāo)存儲單元晶體管的 閾值電壓電平，讀取電壓導(dǎo)通或截止目標(biāo)存儲單元晶體管。
全文摘要
本發(fā)明提供一種非易失性存儲裝置及其操作方法。所述非易失性存儲裝置可包括一條或多條主串，每條主串可包括第一和第二子串，第一和第二子串可分別包括多個存儲單元晶體管；電荷供應(yīng)線，可被構(gòu)造為向每條主串的第一和第二子串提供電荷或阻止電荷達(dá)到每條主串的第一和第二子串。其中，每條主串可包括第一地選擇晶體管，可連接到第一子串；第一子串選擇晶體管，可連接到第一地選擇晶體管；第二地選擇晶體管，可連接到第二子串；第二子串選擇晶體管，可連接到第二地選擇晶體管。
文檔編號G11C16/26GK101404180SQ20081021302
公開日2009年4月8日 申請日期2008年8月20日 優(yōu)先權(quán)日2007年10月5日
發(fā)明者具俊謨, 尹泰應(yīng), 樸允童, 李太熙, 金元柱, 金錫必 申請人:三星電子株式會社