專利名稱：多層存儲裝置的制作方法
技術領域：
本發(fā)明涉及一種多層存儲裝置。
背景技術：
隨著多媒體技術的發(fā)展，對用于計算機、通信裝置等的更大容量的信息 存儲裝置的需求正在增加。為了滿足這種增加的需求，已經開發(fā)了具有相對 高的信息存儲密度和相對高的操作速度的信息裝置。
通常，存儲裝置包括有源電路單元和存儲單元。有源電路單元包括地址 解碼器、讀取/記錄邏輯控制器、感測放大器、輸出緩沖器、多路復用器和其
它組件以讀取和記錄數(shù)據。這些組件通常纟皮稱為"頂部裝置(overhead)"，并 占據物理存儲區(qū)域的一部分。如果頂部裝置占據的區(qū)域相對較小，則較大的 區(qū)域可以被用作存儲區(qū)域。為了增加存儲裝置的密度，已經開展了旨在形成 多層存儲裝置的研究。

發(fā)明內容
示例實施例涉及多層存儲裝置，例如，具有包括布置在有源電路單元的 至少 一個表面上的 一個或更多的存儲層的多層結構的多層存儲裝置。
示例實施例提供一種可以增加數(shù)據存儲密度的更高度集成的多層存儲裝置。
至少一個示例實施例提供一種多層存儲裝置。至少根據該示例實施例， 所述多層存儲裝置可以包括兩個或更多的存儲單元和有源電路單元。有源 電路元件可以包括解碼器，并可以形成在所述兩個或更多的存儲單元中的每
個之間。
至少一個其它的示例實施例提供一種多層存儲裝置。所述多層存儲裝置 可以包括彼此堆疊的多個存儲組。存儲組可以包括存儲單元和被構造為控制 存儲單元的有源電路單元。
根據示例實施例，存儲單元可以包括一個或更多的存儲層。所述一個或
更多的存儲層為交叉點式存儲陣列。.交叉點式存儲陣列可以具有這樣的結構， 即，相鄰的存儲陣列層共享電極。多個子陣列可以形成在所述一個或更多的 存儲層上。有源電路單元可以形成在非硅基底上。非硅基底可以是塑料基底、 玻璃基底、陶瓷基底、氧化物基底和氮化物基底中的一種。每個有源電路單 元和對應的存儲單元組成存儲組。多個存儲組可以彼此堆疊。每個有源電路
單元可以包括列解碼器(CD)和行解碼器(RD)中的至少 一個。
至少根據一些示例實施例，從CD延伸的列地址線可以通過通路連接到 存儲單元，從RD延伸的行地址線可以通過通路連接到所述一個或更多的存儲層。
至少根據一些示例實施例，有源電路單元可以包括第一有源電路單元和 第二有源電路單元，第一有源電路單元可以包括CD，而第二有源電路單元可 以包括RD。存儲單元可以連接到第一有源電路單元和第二有源電路單元中的 每個。從第一有源電路單元的CD延伸的列地址線可以通過通路連接到存儲 單元，從第二有源電路單元的RD延伸的行地址線可以通過通路連接到所述 一個或更多的存儲層。
至少根據一些示例實施例，邏輯單元可以形成在有源電路單元和存儲單 元中的一個的表面上。所述多層存儲裝置還可以包括存儲區(qū)域，形成在基 底上。存儲區(qū)域包括存儲單元和有源電路單元。輸入/輸出(I/0)芯片可以連接 到存儲區(qū)域和并行總線。串行總線可以連接1/0芯片和主裝置。
至少一個其它的示例實施例提供一種多層存儲裝置。所述多層存儲裝置 可以包括至少一個有源電路單元和至少一個存儲單元。所述至少一個存儲電 路可以包括解碼器。至少一個存儲單元中的每個可以連接到解碼器。所述至 少一個存儲單元可以與所述至少一個有源電路單元分開。所述至少一個有源 電路可以布置在所述至少 一個存儲單元上方或下方。
至少根據一些示例實施例，所述至少一個存儲單元可以包括彼此堆疊的
多個存儲層。所述多個存儲層中的每個可以連接到解碼器。
至少根據一些示例實施例，解碼器可以包括列解碼器和行解碼器。列解 碼器可以包括布置在所述至少一個有源電路單元的第一側部處的第一列解碼
器電路和布置在所述至少一個有源電路單元的第二側部處的第二列解碼器電
路。行解碼器可以包括布置在所述至少一個有源電路單元的第三側部處的第
一行解碼器電路和布置在所述至少一個有源電路單元的第四側部處的第二行
解碼器電路。第一側部和第二側部可以彼此相對，而第三側部和第四側部可 以彼此相對。
至少根據 一 些示例實施例，解碼器可以經過從所述至少 一個有源電路單 元向上或向下垂直延伸的地址線連接到所述至少一個存儲單元中的每個。解 碼器可以包括列解碼器和行解碼器。列解碼器可以通過從所述至少一個有源 電路單元向上或向下垂直延伸的列地址線連接到所述至少一個存儲單元中的 每個。列地址線可以通過布置在有源電路單元的至少一個側部處的通路連接 到所述至少一個存儲單元。所述通路可以沿與所述至少一個側部延伸的方向
垂直的方向相互偏置。
至少根據一些示例實施例，行解碼器可以通過從所述至少一個有源電路
單元向上或向下垂直延伸的行地址線連接到所述至少一個存儲單元中的每 個。行地址線可以通過布置在有源電路單元的至少一個側部處的通^各連接到 所述至少一個存儲單元。所述通路沿與所述至少一側延伸的方向垂直的方向
相互偏置。
至少根據一些示例實施例，所述至少 一個存儲單元可以包括至少 一個存 儲層。所述至少一個存儲層可以包括至少一個存儲陣列。


通過參照附圖對本發(fā)明的示例實施例的詳細描述，本發(fā)明將變得更明顯，
附圖中
圖1A是示出根據示例實施例的多層存儲裝置的示圖； 圖1B至圖1D是示出根據示例實施例的存儲層的示圖； 圖2A和圖2B是示出根據示例實施例的多層存儲裝置的示圖； 圖2C和圖2D是用于描述根據示例實施例的多層存儲裝置的示例驅動原 理的示圖3是示出根據另 一示例實施例的多層存儲裝置的示圖； 圖4是示出根據另 一示例實施例的多層存儲裝置的示圖； 圖5是示出根據另 一示例實施例的多層存儲裝置的示圖； 圖6是示出根據另 一示例實施例的多層存儲裝置的示圖； 圖7A和圖7B是示出根據示例實施例的多層存儲裝置的作為有源電路單 元的一個部件的解碼器電路的陣列結構的示圖，其中，多層存儲裝置的結構
為存儲單元形成在有源電路單元的表面上；
圖8A和圖8B是示出根據示例實施例的多層存儲裝置的結構的示圖，其 中，行解碼器(RD)電路和列解碼器(CD)電路中的一個形成在存儲單元下方， RD電路和CD電路中的另一個形成在存儲單元上方，從而存4諸單元的信息被 記錄在多層存儲裝置中，并從多層存儲裝置讀取存儲單元的信息；
圖9A和圖9B是示出根據示例實施例的多層存儲裝置的結構的示圖，其 中，交替地形成通路(via)V以增加多層存儲裝置中從CD和RD分支的地址線 的密度；
圖10是示出根據示例實施例的多層存儲裝置的示圖。
具體實施例方式
現(xiàn)在，將參照示出了本發(fā)明一些示例實施例的附圖來更充分地描述本發(fā) 明的各種示例實施例。在附圖中，為了清晰起見，夸大了層和區(qū)域的厚度。
這里公開了本發(fā)明的詳細示出的實施例。然而，這里^^開的具體結構和 功能細節(jié)僅表示出于描述本發(fā)明的示例實施例的目的。然而，本發(fā)明可以以 許多替換形式來實施，并不應該被解釋為僅限于這里闡述的實施例。
因此，雖然本發(fā)明的示例實施例能夠具有各種修改和可選擇的形式，但 是以附圖中的示例的方式示出本發(fā)明的實施例，并且將在這里進行詳細描述。 然而，應該理解的是，沒有意圖將本發(fā)明的示例實施例限制為公開的具體形 式，而是相反，本發(fā)明的示例實施例意在覆蓋所有落入本發(fā)明的范圍內的修 改、等同物和替換物。在附圖的整個描述中，相同的標號表示相同的元件。
應該理解的是，雖然可以在這里使用術語第一、第二等來描述各種元件， 但是這些元件不應該受這些術語限制。這些術語僅被用于區(qū)分一個元件與另 一元件。例如，在不脫離本發(fā)明示例實施例的范圍的情況下，第一元件可以 被稱為第二元件，類似地，第二元件可以被稱為第一元件。如這里所使用的， 術語"和/或"包括一個或多個相關所列項的任意和所有組合。
此外，應該理解的是，當元件被稱為"連接"或"結合"到另一元件時， 它可以直接連接或結合到另一元件，或者可以存在中間元件。相反，當元件 被稱為"直接連接"或"直接結合"到另一元件時，不存在中間元件。應該 以相同的方式來解釋用于描述元件之間的關系的其它詞(例如，"在...…之 間"與"直接在……之間"、"相鄰"與"直接相鄰"等)。
此外，應該理解的是，當元件或層被稱為"形成在"另一元件或層"上" 時，它可以直接或間接地形成在另一元件或層上。即，例如，可以存在中間 元件或層。相反，當元件或層被稱為"直接形成在"另一元件"上"時，不 存在中間元件或層。應該以相同的方式來解釋用于描述元件或層之間的關系 的其它詞(例如，"在......之間"與"直接在……之間"、"相鄰"與"直接相
鄰"等)。
這里使用的術語僅出于描述特定實施例的目的，并不意在限制本發(fā)明的 示例實施例。如這里所使用的，除非上下文另外清楚地指出，否則單數(shù)形式 意在包括復數(shù)形式。還應該理解的是，當在這里使用術語"包括"和/或"包 含"時，表明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除 存在或添加一個或多個其它的特征、整體、步驟、操作、元件、組件和/或它 們的組。
還應該理解的是，在一些可選的實施方式中，標注的功能/動作可以以附 圖中標注的順序以外的順序發(fā)生。例如，根據有關的功能/動作，連續(xù)示出的 兩個附圖實際上可以基本同時地執(zhí)行，或者有時可以以相反的順序執(zhí)行。
現(xiàn)在將參照示出了本發(fā)明示例實施例的附圖來更充分地描述根據本發(fā)明 的多層存儲裝置。在附圖中，為了清晰起見，夸大了層的厚度和寬度。
根據示例實施例的多層存儲裝置可以具有這樣的結構，即，包括一個或
更多的存儲層的多個存儲單元形成在多層存儲裝置中。有源電路單元可以被 包括在多個存儲單元中的每個中。可以堆疊所述一個或更多的存儲層以形成 多個存儲單元中的每個。有源電路單元可控制多個存儲單元中的每個。有源 電路單元和多個存儲單元中的每個可以被組成存儲組。多層存儲裝置可以具 有這樣的結構，即，多個存儲組彼此堆疊。通過在非硅基底上形成有源電路 單元，可以通過沉積工藝而不是通過鍵合工藝順序形成多個存儲單元和有源 電路單元中的每個。在根據示例實施例的多層存儲裝置中，有源電路單元可 以形成在多個存儲單元的底部、中部或頂部的任意期望的位置中。
圖1A是示出根據示例實施例的多層存儲裝置的示圖。參照圖1A,存儲 單元12可以包括形成在有源電路單元11的表面上的多個存儲層al至an。有 源電路單元11和形成在有源電路單元11的表面上的存儲單元12可以構成多 層存儲裝置的示例實施例。能夠形成在有源電路單元11上的存儲層al至an 的數(shù)量不受限制。有源電路單元11可以包括解碼器。解碼器還可以包括行解
碼器(RD)和列解碼器(CD)。多個存儲層al至an中的每個可以被形成為具有 包括多個存儲單位(cell)的陣列結構。
參照圖IB,多個存儲層al至an中的每個可以為交叉點式存儲陣列結構。 在圖IB中示出的示例實施例中，信息存儲單元103和開關結構104(例如， 二極管、晶體管等)可以形成在沿第一方向形成的多條第一電極線101和沿第 二方向形成的多條第二電極線102之間的每個交叉點處。多條第一電極線101 和多條第二電極線102可以形成為彼此垂直或基本垂直。信息存儲單元103 可以具有各種形式的存儲結構。例如，信息存儲單元103可以由作為可逆結 構或不可逆結構的存儲元件的鐵電電容器、磁阻元件、相變元件、可變電阻 元件、反熔絲等形成。此外，在多個存儲層al至an中相鄰的存儲層可以形 成為共享電極并被堆疊。
多個存儲層al至an中的每個可以包括存儲陣列。圖1C示出存儲陣列 120的示例實施例。圖1D示出包括多個子陣列121的存儲陣列的另一示例實 施例。多個存儲層al至an中的每個可以包括諸如圖1C和圖1D中示出的存 儲陣列的存儲陣列。可以彼此結合地或單獨地使用圖1C和圖1D中示出的示 例實施例中的每個。例如，在示例實施例中，可以如圖1C中所示來構造存儲 層al,而可以如圖1D中所示來構造存儲層a2。根據示例實施例，圖1C和 圖1D中示出的存儲層可以被交替堆疊以形成存儲裝置?？蛇x擇地，可以如 圖1C中所示來構造存儲層al至an中的每個。在另一示例中，可以如圖1D 中所示來構造存儲層al至an中的每個。
圖2A和圖2B是示出根據另 一示例實施例的多層存儲裝置的示圖。例如， 圖2A和圖2B示出這樣的結構，即，順序堆疊包括有源電路單元和存儲單元 的存儲組。
參照圖2A，存儲裝置可以包括彼此堆疊(例如，垂直堆疊)的多個存儲組。
包括一個或更多的存儲層。例如，第一存儲組可以包括第一有源電路單元21 和第一存儲單元22。第一存儲單元22可以包括多個存儲層，并可以布置在 第一有源電路單元21上方或布置在第一有源電路單元21上。第一存儲組可 以形成在邏輯電路或邏輯單元20上。邏輯單元20也可以被用作有源電路。 第二存儲組可以包括第二有源電路單元23和布置在第二有源電路單元23表 面上或上方的存儲單元24。第二存儲組可以堆疊在第一存儲組上。第三存儲
組可以包括第三有源電路單元25和布置在第三有源電路單元25表面上或上 方的第三存儲單元26。第三存儲組可以布置在第二存儲組上。
在圖2A的結構中，存儲單元22、 24和26中的每個可以分別形成在有 源電路單元21、 23和25中的每個上。邏輯單元20可以包括邏輯電路，并可 以選擇有源電路單元21、 23和25中的一個或更多。有源電^^單元21、 23和 25中的每個可以包括解碼器，并可以選擇存儲單元22、 24和26中的一個或 更多。解碼器可以包括行解碼器(RD)和列解碼器(CD)。
至少根據本示例實施例的多層存儲裝置可以包括能夠選擇一個或更多的 存儲單元22、 24和26并能夠記錄和再現(xiàn)信息的多個有源電路單元21、 23和 25。多層存儲裝置還可以包括控制有源電路單元21、 23和25的邏輯單元20。 傳統(tǒng)的存儲裝置具有這樣的結構，即，有源電路單元形成在硅基底上，并且 多個存儲層形成在有源電路單元上。然而，有源電^各單元被設計為單個單元， 從而需要許多通孔(via hole),并需要復雜的布線工藝。與傳統(tǒng)的技術不同， 至少根據本示例實施例的多層存儲裝置將多個存儲層和控制所述多個存儲層
的有源電路單元分組成存儲組，并且多個存儲組-波此堆疊，因此，可以被堆 疊的存儲單元的數(shù)量不受限制。
參照圖2B，至少根據本示例實施例，存儲裝置可以包括多個存儲組，多
個存儲層。多個存儲組可以堆疊在邏輯電路或邏輯單元上。
至少在本示例實施例中，第一存儲單元201可以形成在邏輯單元200上。 第一有源電路單元202可以形成在第一存儲單元201上。第一存儲單元201 和第一有源電路單元202構成第一存儲組。第二存儲單元203和第二有源電 路單元204可以形成在第一有源電路單元202上。第二存儲單元203和第二 有源電路單元204構成第二存儲組。第三存儲單元205和第三有源電路單元 206可以形成在第二有源電路單元204上。第三存儲單元205和第三有源電 路單元206構成第三存儲組。
在圖2B的結構中，有源電路單元202、 204和206可以分別形成在存儲 單元201 、 203和205上，包括存儲單元和有源電路單元的存儲組可以順序堆 疊在邏輯單元200上。邏輯單元200可以包括邏輯電路，并可以選4奪有源電 路單元202、 204和206中的一個或多個。有源電路單元202、 204和206中 的每個可以包括解碼器，并可以選#^存儲單元201、 203和205中的一個或更
多。解碼器可以包括行解碼器(RD)和列解碼器(CD)。
圖2C和圖2D是用于描述根據示例實施例的多層存儲裝置的驅動原理的示圖。
參照圖2C，至少根據一個示例實施例的多層存儲裝置可以具有這樣的結 構，即，多個存儲單元M和多個有源電路單元D形成在邏輯單元210上(例 如，如圖2A或圖2B中所示)。邏輯單元210可以通過解碼器選^f線221連 接到多個有源電路單元D,并可以從多個有源電路單元D中選擇特定的有源 電路單元。可以通過連接到邏輯單元210和多個有源電路單元D的存儲地址 選擇線輸入期望的存儲單元的地址(行和列)?？梢酝ㄟ^行線222a和列線222b 輸入存儲地址選擇信號?？梢酝ㄟ^存儲級解碼器來選擇多個存儲單元M中特 定的存儲層。將在下面參照圖2D對此進行詳細描述。
參照圖2D,多個存儲單元211和213以及多個有源電^各單元212和214 可以形成在邏輯單元210上。第一有源電路單元212可以將數(shù)據寫入第一存 儲單元211，以及從第一存儲單元211讀取數(shù)據。第二有源電路單元214可以 將數(shù)據寫入第二存儲單元213,以及從第二存儲單元213讀取數(shù)據。當有源 電路單元和存儲單元被分組成為由圖2D中的G表示的存儲組時，多個(例如， 不限數(shù)量的)存儲組G可以形成在第二有源電路單元214上。
邏輯單元210可以通過解碼器選4奪線221連4妄到有源電^各單元212和214 中的每個上。邏輯單元210可以通過解碼器選才奪線221從有源電i 各單元212 和214中選擇特定的有源電路單元。例如，在第一有源電路單元212被選擇 的情況下，選擇線sl會被導通，而其余的解碼器選擇線221會被截止。隨后， 可以通過連接到邏輯單元210和多個有源電路單元212和214的存儲選擇線 222輸入期望的存儲單元的地址(行和列)。僅第 一有源電路單元212可以處于 導通狀態(tài)，因此，可以僅輸入在第一存儲單元211的存儲層的每個中的特定 的存儲單元的地址。然后可以通過存儲級解碼器僅選擇第一存儲單元211的 特定的存儲層。結果，可以選擇期望的存儲單位。
圖3是示出根據另一示例實施例的多層存儲裝置的示圖。至少根據本示 例實施例，存儲單元可以形成在有源電路單元的多側中的每個上。
參照圖3，存儲單元32和33可以形成在有源電路單元31的頂表面和底 表面上。第一存儲單元32可以包括一個或更多的(例如，多個)存儲層bl至 bn。第二存儲單元33可以包括一個或更多的(例如，多個)存儲層cl至cn。
能夠被包括在存儲單元32和33中的存儲層的數(shù)量沒有限制。有源電路單元 31可以包括能夠選擇存儲單元32中的一個或更多的存儲層bl至bn和/或存 儲單元33中的一個或更多的存儲層cl至cn的解碼器。有源電路單元31可 以包括感測放大器、緩沖器、步降(step-down)電路、升壓電路、檢測電路和/ 或參考電壓電路。
圖4是示出根據另 一示例實施例的多層存儲裝置的示圖。圖4示出這樣 的結構，即，多個存儲組可以彼此堆疊，其中，多個存儲組中的每個包括有 源電路單元和形成在有源電路單元的兩個(例如，相對的)表面上的 一 個或更多
的存儲單元。
參照圖4，第一存儲組可以布置在邏輯電路40上。第一存儲組可以包括 第一有源電路單元42和形成在第一存儲單元41的相對表面上的第二存儲單 元43。第二存儲組可以形成在第一存儲組上方。第二存儲組可以包括形成在 第二有源電路單元45的相對表面上的第三存儲單元44和第四存儲單元46。 邏輯單元40可以包括邏輯電路，并可以選擇有源電^^單元42和45中的一個 或更多。有源電路單元42和45中的每個可以包括解碼器。有源電路單元42
多。有源電路單元45可以選擇形成在有源電路單元45的表面上的存儲單元 44和46中的一個或更多。
圖5是示出根據另一示例實施例的多層存儲裝置的示圖。在圖5的多層 存儲裝置中，列解碼器(CD)和行解碼器(RD)可以形成在分開的層上以選擇存
儲單元。
參照圖5，第一存儲單元53可以形成在第一有源電路單元51a上。第二 有源電路單元52a、第二存儲單元54和第三有源電^各單元51b可以形成在第 一存儲單元53上。第一有源電路單元51a和第三有源電路單元51b可以包括 CD和RD中的一個。如果第一有源電路單元51a和第三有源電路單元51b包 括CD，則第二有源電路單元52a可以包括RD。可選擇地，如果第一有源電 路單元51a和第三有源電路單元51b包括RD,則第二有源電路52a可以包括 CD。
第一存儲單元53可以包括一個或更多的存儲層dl至dn,第二存儲單元 54可以包括一個或更多的存儲層el至en。能夠形成在有源電路單元上的存 儲層的數(shù)量沒有限制。有源電路單元51a、 52a和51b中的每個可以沿向上和
向下的方向連接到第一存儲單元53和第二存儲單元54中的一個或更多，以 選擇第一存儲單元53中的一個或更多的存儲層dl至dn或第二存儲單元54 中的一個或更多的存儲層el至en。例如，如果第一有源電路單元51a包括 CD并且第二有源電路單元52a包括RD,則第一有源電路單元51a和第二有 源電路單元52a可以被用于選擇第一存儲單元53中的一個或更多的存儲層dl 至dn。類似地，如果第三有源電路單元51b包括CD并且第二有源電路單元 52a包括RD,則第二有源電路單元52a和第三有源電路單元51b可以被用于 選擇第二存儲單元53中的一個或更多的存儲層el至en。
圖6是示出根據另 一示例實施例的多層存儲裝置的示圖。 參照圖6，第一有源電路單元61和第一存儲單元64可以形成在邏輯單 元60上。第二有源電路單元62和第二存儲單元65可以形成在第一存儲單元 64上。第三有源電路單元63和第三存儲單元66可以形成在第二存儲單元65 上方。邏輯單元60可以包括邏輯電路，并可以選4奪有源電路單元61、 62和 63中的一個或更多。有源電路單元61、 62和63中的每個可以包括CD和RD 中的一個，并且可以分別選4奪存儲單元64、 65和66中的一個或更多。至少 根據本示例實施例，第一存儲單元64可以形成在有源電路單元61的第二表 面上并在第二有源電路單元62的第一表面上。第二存儲單元65可以形成在 第二有源電路單元62的第二表面和第三有源電路單元63的第一表面上。第 三存儲單元66可以形成在第三有源電路單元63的第二表面上。通過在邏輯 單元60上順序形成包括CD或RD的有源電路單元和存儲單元，可以形成堆 疊的結構。
可選擇地，有源電路單元61 、 62和63中的每個均可以包括CD和RD。 至少在本示例實施例中，第一有源電路單元61的CD和第二有源電路單元62 的RD可以被用于對第一存儲單元64尋址。第二有源電路單元62的CD和 第三有源電路單元63的RD可以被用于對第二存4諸單元65尋址。
可選擇地，第一有源電路單元61的RD和第二有源電路單元62的CD 可以被用于對第一存儲單元64尋址，第二有源電^各單元62的RD和第三有 源電路單元63的CD可以用于對第二存儲單元65尋址。
如上所述，至少根據一些示例實施例的多層存儲裝置的存儲層可以形成 為交叉點式存儲陣列。例如，多條下電極線和與多條下電極線交叉的多條上 電極線可以形成在每個存儲層中，開關結構和電荷存儲結構可以順序形成在
多條上電極線和多條下電極線彼此交叉的區(qū)域中。多條下電極線和多條上電
極線可以獨立地連接到有源電路單元的RD或CD。
每個存儲層可以包括存儲陣列，與傳統(tǒng)技術不同，每個存儲層可以不包 括單獨的存儲陣列使能電路。在至少根據一些示例實施例的多層存儲裝置中， 邏輯單元60可以形成在硅基底或非硅基底上。例如，在形成邏輯單元60的 邏輯電路形成在硅基底和非硅基底中的 一種上之后，可以執(zhí)行層間電介質 (ILD)工藝。然后，存儲單元和有源電路單元可以重復地形成在邏輯單元60 上。非硅基底的示例為塑料基底、玻璃基底、陶瓷基底、氧化物基底或氮化 物基底。有源電路單元可以包括解碼器，優(yōu)選地，可以包括感測放大器、緩 沖器、步降電路、升壓電路、檢測電路和/或參考電壓電路。傳統(tǒng)上，有源電 路單元形成在硅基底上，使得面積受到限制，可處理的存儲單位面積也受到 限制，并且可堆疊的存儲層的數(shù)量受到限制。然而，根據示例實施例，有源 電路單元可以形成在每個存儲單元之間，從而可以克服這樣的限制。
圖7A和圖7B是示出根據另一示例實施例的多層存儲裝置的有源電路單 元的解碼器電路的陣列結構的示圖，其中，多層存儲裝置的結構為存儲單元 形成在有源電路單元的一個表面上。每個解碼器電^^可以包括RD和CD。
參照圖7A， RD和CD可以形成在有源電路單元71上。從RD向上延伸 的行地址線r將有源電^各單元71通過通路V連^妄到布置在有源電^各單元71 上方的存儲單元72。從CD向上延伸的列地址線c也將有源電路單元71通過 通路V連接到存儲單元72。如果存儲單元72包括一個或更多的存儲層，則 行地址線r和列地址線c可以連接到一個或更多的存儲層中的每個。
參照圖7B,有源電路單元701可以包括RD和CD。從RD向下延伸的 行地址線r將有源電路單元701通過通路V連接到布置在有源電路單元701 下方的存儲單元702。從CD向下延伸的列地址線c也將有源電路單元701通 過通路V連接到存儲單元702。如果存儲單元702包括一個或更多的存儲層， 則行地址線r和列地址線c可以連接到一個或更多的存儲層中的每個。
在RD和CD形成在有源電路單元701上的結構中，存儲單元(每個存儲 單元包括多個存儲層)同時形成在有源電路單元701的頂表面和底表面上，行 地址線r和列地址線c可以連接到多個存儲層中的每個。
圖8A和圖8B是示出根據示例實施例的多層存儲裝置的結構的示圖，其 中，RD電路和CD電路中的一個形成在存儲單元下方，RD電路和CD電路
中的另 一個形成在存儲單元上方，從而將信息記錄在多層存儲裝置中以及從 多層存儲裝置中讀取信息。
參照圖8A,存儲單元82和第二有源電路單元83可以順序形成在第一有 源電路單元81上。CD可以形成在第一有源電路單元81上，RD可以形成在 第二有源電路單元83上。從第一有源電路單元81的CD向上延伸的列地址 線c可以通過通路V連接到存儲單元82。如圖8A中所示，第一有源電路單 元81的CD可以以交替的方式連接到存儲單元82，從而存儲陣列的相鄰的列 連接到CD的不同的側部。例如，兩個相鄰的列中的第一個可以連接到在第 一有源電路單元81的第一側部處的通路V,而存^諸單元82的兩個相鄰的列 中的第二個可以連接到CD的相對的第二側部。從第二有源電路單元83的 RD向下延伸的行地址線r可以通過通路V連接到存儲單元82。如圖8A中所 示，第二有源電路單元83的RD可以以交替的形式連接到存儲單元82,從而 存儲陣列的相鄰的行連接到RD的不同的側部。例如，兩個相鄰的行中的第 一個可以連接到在第二有源電路單元83的第一側部處的通路V,而存儲單元 82的兩個相鄰的行中的第二個可以連接到第二有源電路單元83的相對的第 二側部。行地址線r連接到的第一側部和第二側部可以與列地址線c連接到 的第 一側部和第二側部不同。
如果存儲單元82形成為具有多個存儲層，則行地址線r和列地址線c可 以連接到多個存儲層中的每個。
在圖8B中，從第一有源電路單元801的CD向上延伸的列地址線c可以 通過僅在第一有源電路單元801的一個側端上的通路V連接到存儲單元802。 從第二有源電路單元803的RD延伸的行地址線r可以通過4又在第二有源電 路單元803的前端處的通路V連接到存儲單元802。如果存儲單元802包括 多個存儲層，則行地址線r和列地址線c可以連接到多個存儲層中的每個。
圖9A和圖9B是示出根據另 一示例實施例的多層存儲裝置的結構，其中， 交替地形成通路V以增加多層存儲裝置中從CD和RD延伸的地址線的密度。
參照圖9A, RD和CD可以形成在有源電路單元91的對應的第一側部和 第二側部的端部上。存儲單元92可以形成在有源電路單元91下方。分別從 有源電路單元91的RD和CD延伸的行地址線r和列地址線c可以通過通路 V連接到存儲單元92。通路V可以沿給定的方向交替地形成為相互偏置。例 如，連接到行地址線r的通路V可以沿與有源電^各單元91的第 一側部延伸的
方向垂直的方向相互偏置。類似地，連接到列地址線C的通路V可以沿與有 源電路單元91的第二側部延伸的方向垂直的方向相互偏置。
參照圖9B，有源電路單元901可以包括RD和CD。在本示例實施例中， CD可以形成在有源電路單元901的第一側部和第二側部的端部上，RD可以 形成在有源電路單元卯l的第三側部和第四側部的端部上。第一側部和第二 側部可以彼此相對，第三側部和第四側部可以彼此相對。存儲單元902可以 形成在有源電路單元卯l下方。分別從有源電路單元卯l的RD和CD延伸 的行地址線r和列地址線c可以通過通路V連接到存儲單元902。通路V可 以沿給定的方向交替地形成為相互偏置。例如，連接到行地址線r的通路V 可以沿與有源電路單元901的第一側部和第二側部延伸的方向垂直的方向相 互偏置。類似地，連接到列地址線c的通路V可以沿與有源電路單元901的 第三側部和第四側部延伸的方向垂直的方向相互偏置。
可以根據存儲單元92和902的陣列裝置的構造和/或密度來選擇性地確 定通路V的位置和形狀，但是示例實施例不限于此。圖7A至圖9B中的每個 中示出的有源電路單元和存儲單元可以被分組成存儲組，所述存儲組可以被 重復地堆疊。因此，與僅使用單個有源電路單元的傳統(tǒng)的存儲裝置相比，可 以簡化連接線以減少通路的數(shù)量。
圖10是示出根據另 一示例實施例的多層存儲裝置的示圖。
參照圖10，多層存儲裝置100可以包括形成在基底101上的存儲區(qū)域 102、輸入/輸入(I/0)芯片104、連接存儲區(qū)域102和I/O芯片104的并^"總線 103以及連接1/0芯片104和主裝置或模塊(未示出)的串行總線105。例如， 如上所述，存儲區(qū)域102可以具有多層結構。
根據示例實施例，可以根據本領域普通技術人員的知識來制造各種電子 元件。例如，根據示例實施例的多層存儲裝置可以被用作各種產品(諸如，移 動或蜂窩電話、智能電話、個人數(shù)據助理(PDA)、膝上型或桌上型計算機、數(shù) 字相機、數(shù)字攝像機、MP3或其它便攜式音樂播放器等)的媒體裝置。
雖然已經參照附圖中示出的示例實施例具體示出和描述了示例實施例， 但是本領域普通技術人員應該理解，在不脫離本發(fā)明的由權利要求限定的精 神和范圍的條件下，可以在本發(fā)明中做出形式和細節(jié)上的改變。
權利要求
1、一種多層存儲裝置，包括:兩個或兩個以上的存儲單元；有源電路單元，布置在所述兩個或兩個以上的存儲單元中的每個之間，每個有源電路單元包括解碼器。
2、 如權利要求1所述的多層存儲裝置，其中，每個存儲單元包括一個或 一個以上的存儲層。
3、 如權利要求2所述的多層存儲裝置，其中，存儲層為交叉點式存儲陣列。
4、 如權利要求3所述的多層存儲裝置，其中，多個子陣列形成在存儲層上。
5、 如權利要求3所述的多層存儲裝置，其中，交叉點式存儲陣列具有相 鄰的存儲層共享電極的結構。
6、 如權利要求1所述的多層存儲裝置，其中，有源電路單元形成在非硅基底上。
7、 如權利要求6所述的多層存儲裝置，其中，非硅基底是塑料基底、玻 璃基底、陶瓷基底、氧化物基底和氮化物基底中的一種。
8、 如權利要求1所述的多層存儲裝置，其中，有源電路單元和所述兩個 或兩個以上的存儲單元組成存儲組，并且多個存儲組彼此堆疊。
9、 如權利要求1所述的多層存儲裝置，其中，解碼器包括列解碼器和行 解碼器中的至少一個。
10、 如權利要求9所述的多層存儲裝置，其中，列地址線將列解碼器通 過通路連接到所述兩個或兩個以上的存儲單元，行地址線將行解碼器通過通 路連接到所述兩個或兩個以上的存儲單元。
11、 如權利要求1所述的多層存儲裝置，其中，有源電路單元包括第一 有源電路單元和第二有源電路單元，第一有源電路單元包括列解碼器，第二 有源電路單元包括行解碼器，所述兩個或兩個以上的存儲單元中的至少 一個 連接到第 一有源電路單元和第二有源電路單元中的每個。
12、 如權利要求11所述的多層存儲裝置，其中，列地址線將第一有源電 路單元的列解碼器通過通路連接到所述至少一個存儲單元，行地址線將第二 有源電路單元的行解碼器通過通路連接到所述至少 一個存儲單元。
13、 如權利要求1所述的多層存儲裝置，還包括 邏輯單元，形成在有源電路單元和存儲單元中的一個的表面上。
14、 如權利要求1所述的多層存儲裝置，還包括存儲區(qū)域，形成在基底上，存儲區(qū)域包括所述兩個或兩個以上的存儲單 元和有源電路單元；輸入/輸出芯片，連接到存儲區(qū)域和并行總線； 串行總線，將輸入/輸出芯片連接到主裝置。
15、 一種多層存儲裝置，包括多個存儲組，彼此堆疊，每個存儲組包括存儲單元和控制存儲單元的有 源電路單元。
16、 如權利要求15所述的多層存儲裝置，其中，存儲單元包括一個或一個以上的存儲層。
17、 如權利要求16所述的多層存儲裝置，其中，存儲層為交叉點式存儲陣列。
18、 如權利要求17所述的多層存儲裝置，其中，多個子陣列形成在所述 一個或一個以上的存儲層上。
19、 如權利要求17所述的多層存儲裝置，其中，交叉點式存儲陣列具有 相鄰的存儲層共享電極的結構。
20、 如權利要求15所述的多層存儲裝置，其中，有源電路單元形成在非 硅基底上。
21、 如權利要求15所述的多層存儲裝置，其中，有源電路單元包括列解 碼器和行解碼器中的至少 一個。
22、 如權利要求21所述的多層存儲裝置，其中，列地址線將列解碼器通 過通路連接到存儲單元，行地址線將行解碼器通過通路連接到存儲單元。
23、 如權利要求15所述的多層存儲裝置，其中，有源電路單元包括具有 列解碼器的第 一有源電路單元和具有行解碼器的第二有源電路單元，存儲單 元連接到第 一有源電路單元和第二有源電路單元中的每個。
24、 如權利要求23所述的多層存儲裝置，其中，列地址線將第一有源電 路單元的列解碼器通過通路連接到存儲單元，行地址線將第二有源電路單元 的行解碼器通過通路連接到存儲單元。
25、 如權利要求15所述的多層存儲裝置，還包括 邏輯單元，形成在有源電路單元和存儲單元中的一個的表面上。
26、 一種多層存儲裝置，包括 至少一個有源電路，包括解碼器；至少 一個存儲單元，所述至少一個存儲單元中的每個連接到至少一個解 碼器，所述至少一個存儲單元與所述至少一個有源電路分開，所述至少一個 有源電路布置在所述至少一個存儲單元上方或下方。
27、 如權利要求26所述的多層存儲裝置，其中，所述至少一個存儲單元 包括多個存儲層，彼此堆疊，所述多個存儲層中的每個連接到解碼器。
28、 如權利要求26所述的多層存儲裝置，其中，解碼器經過從所述至少 一個有源電路單元向上或向下垂直延伸的地址線連接到所述至少一個存儲單 元中的每個。
29、 如權利要求26所述的多層存儲裝置，其中，解碼器包括行解碼器和 列解碼器，列解碼器包括布置在所述至少一個有源電路單元的第一側部處的 第一列解碼器電路和布置在所述至少一個有源電路單元的第二側部處的第二 列解碼器電路，行解碼器包括布置在所述至少一個有源電路單元的第三側部 處的第一行解碼器電路和布置在所述至少一個有源電路單元的第四側部處的 第二行解碼器電路，其中，第 一側部和第二側部彼此相對， 第三側部和第四側部彼此相對。
30、 如權利要求29所述的多層存儲裝置，其中，列解碼器通過從所述至 少一個有源電路單元向上或向下垂直延伸的列地址線連接到所述至少一個存儲單元中的每個。
31、 如權利要求30所述的多層存儲裝置，其中，列地址線通過布置在有 源電路單元的至少一個側部處的通路連接到所述至少一個存儲單元，所述通 路沿與所述至少 一個側部延伸的方向垂直的方向相互偏置。
32、 如權利要求29所述的多層存儲裝置，其中，行解碼器通過從所述至 少一個有源電路單元向上或向下垂直延伸的行地址線連接到所述至少一個存儲單元中的每個。
33、 如權利要求32所述的多層存儲裝置，其中，行地址線通過布置在有源電路單元的至少一個側部處的通路連接到所述至少一個存儲單元，所述通 路沿與所述至少 一側延伸的方向垂直的方向相互偏置。
34、 如權利要求26所述的多層存儲裝置，其中，所述至少一個存儲單元 包括至少一個存儲層，所述至少一個存儲層包括至少一個存儲陣列。
35、 如權利要求26所述的多層存儲裝置，還包括存儲區(qū)域，形成在基底上，存儲區(qū)域包括所述至少一個存儲單元和所述 至少一個有源電路單元；輸入/輸入芯片，連接到存儲區(qū)域和并行總線； 串行總線，將輸入/輸出芯片連接到主裝置。
全文摘要
本發(fā)明提供一種多層存儲裝置。所述多層存儲裝置包括兩個或更多的存儲單元和布置在所述兩個或更多的存儲單元中的每個之間的有源電路單元。有源電路單元包括解碼器。每個存儲單元包括一個或更多的存儲層。每個存儲層包括存儲陣列。
文檔編號G11C8/00GK101388236SQ200810213119
公開日2009年3月18日 申請日期2008年9月12日 優(yōu)先權日2007年9月12日
發(fā)明者安承彥, 樸宰徹, 樸永洙, 權奇元, 李承勛 申請人:三星電子株式會社