專利名稱：非易失性存儲裝置及其操作方法
非易失性存儲裝置及其操作方法 技術(shù)領(lǐng)域示例性實(shí)施例涉及一種半導(dǎo)體裝置，更具體地講，涉及能夠存儲數(shù)據(jù)的 非易失性存儲裝置及其操作方法。
背景技術(shù)：
非易失性存儲裝置(例如，電可擦除可編程只讀存儲器(EEPROM)或閃速 存儲器)即使在電源被關(guān)斷時也可存儲數(shù)據(jù)，此外，可以從其中擦除存儲的數(shù) 據(jù)，并且可以在其中編入新數(shù)據(jù)。非易失性存儲裝置可以被用在半導(dǎo)體產(chǎn)品 (例如，用于移動裝置或便攜存儲棒的存儲介質(zhì))中。近來，隨著更小的半導(dǎo)體產(chǎn)品的趨勢，半導(dǎo)體產(chǎn)品中使用的非易失性存 儲裝置已經(jīng)變得高度集成。例如，與平面式非易失性存儲裝置相比，三維非 易失性存儲裝置在平面中可以具有更高的集成度，并可以使用絕緣體上硅 (SOI)基底或納米線(nanowire)結(jié)構(gòu)來制造。然而，在三維非易失性存儲裝置中， 被用作溝道的半導(dǎo)體層與基底絕緣。因此，與傳統(tǒng)的平面式非易失性半導(dǎo)體 裝置中相同，在使用基底時難以執(zhí)行擦除操作。然而，可以直接將擦除電壓 施加到半導(dǎo)體層，但是，會額外需要高壓電路，和/或會降低操作速度。發(fā)明內(nèi)容示例性實(shí)施例提供非易失性存儲裝置及操作所述非易失性存儲裝置的方 法，所述非易失性存儲裝置具有優(yōu)良的操作性能，可以被制成高度集成的結(jié)構(gòu)。根據(jù)示例性實(shí)施例， 一種非易失性存儲裝置可以包括基底電極；半導(dǎo) 體溝道層，在基底電極上；浮置柵電極；控制柵電極。浮置柵電極可以具有 面對半導(dǎo)體溝道層的一部分。在示例性實(shí)施例中，浮置柵電極的一部分和基底電極之間的間隔可以小于半導(dǎo)體溝道層和基底電4及之間的間隔。此外，電 荷隧穿可發(fā)生在浮置柵電極的 一部分和基底電極之間。在示例性實(shí)施例中，半導(dǎo)體溝道層可以包含摻雜有P型雜質(zhì)或N型雜質(zhì)并且不具有PN結(jié)的半導(dǎo)體納米線。半導(dǎo)體溝道層還可以包括半導(dǎo)體薄膜。在浮置柵電極的一部分和基底電極之間的間隔為5nm至50nm和/或10nm至 30nm。根據(jù)示例性實(shí)施例，浮置柵電極可以部分地環(huán)繞半導(dǎo)體溝道層，浮置柵可以形成面對基底電極的t形或接頭。根據(jù)示例性實(shí)施例，浮置柵電極可以完全環(huán)繞半導(dǎo)體溝道層。根據(jù)示例 性實(shí)施例，浮置4冊電極可以至少具有與半導(dǎo)體溝道層的 一側(cè)相鄰的第 一側(cè)并 至少具有面對基底電極的第二側(cè)?？刂茤烹姌O可以部分地環(huán)繞浮置柵電極的 一部分并沿基底電極的方向延伸。此外，絕緣層也可以位于兩個相鄰層之間， 例如，位于基底電極和半導(dǎo)體溝道層之間，和/或位于浮置柵電極和控制柵電 極之間。浮置柵電極和基底電極均可以是導(dǎo)電的，并且基底電極可以包含半 導(dǎo)體晶片。半導(dǎo)體晶片可以包括沿浮置柵電極的方向延伸的至少一個突起。根據(jù)示例性實(shí)施例，提供一種操作非易失性存儲裝置的方法。在編程操 作中，將電荷從半導(dǎo)體溝道層注入到浮置柵電極中。在擦除操作中，將電荷 從浮置柵電極去除到基底電極中。根據(jù)示例性實(shí)施例，在編程操作中，可以 將可包括從OV至5V的范圍的基底電壓施加到基底電極，并且可以將可包括 從7V至20V的范圍的高于基底電壓的編程電壓施加到控制柵電極。根據(jù)示 例性實(shí)施例，在擦除操作中，可以將可包括從7V至20V的范圍的擦除電壓 施加到基底電極，并且可以將控制柵電極接地和/或也可以將半導(dǎo)體溝道層接 地。


通過結(jié)合附圖進(jìn)行詳細(xì)描述，將更清楚地理解示例性實(shí)施例。圖l至圖 20非限制性地表示了這里描述的示例性實(shí)施例。圖1和圖2是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置的剖視圖； 圖3和圖4是示出了操作圖1和圖2的非易失性存儲裝置的方法的剖視圖；圖5和圖6是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置的剖視圖； 圖7和圖8是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置的剖視圖； 圖9和圖IO是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置的剖視圖；圖ll和圖12是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置的剖視圖； 圖13和圖14是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置的剖視圖； 圖15是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置的透視圖； 圖16是圖15的非易失性存儲裝置的局部截取透視圖； 圖17是示出了圖15和圖16的非易失性存儲裝置的編程操作的示例性仿 真的示圖18是示出了圖15和圖16的非易失性存儲裝置的擦除操作的示例性仿 真的示圖19是示出了根據(jù)傳統(tǒng)示例的非易失性存儲裝置的漏電流特性的曲線
圖20是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置的漏電流特性的 曲線圖。
具體實(shí)施例方式
現(xiàn)在，將參照附圖來更充分地描述各種示例性實(shí)施例，附圖中示出了一 些示例性實(shí)施例。在附圖中，為了清晰起見，會夸大層和區(qū)域的厚度。
這里公開了詳細(xì)的示例性實(shí)施例。然而，這里公開的特定的結(jié)構(gòu)和功能 細(xì)節(jié)僅僅是代表性的，是出于描述示例性實(shí)施例的目的。然而，本發(fā)明可以 以許多可選的形式來實(shí)施，并不應(yīng)被理解為僅限于這里闡述的示例性實(shí)施例。
因此，盡管示例性實(shí)施例可以具有各種修改和可替換的形式，但是附圖 中的實(shí)施例通過示例的方式示出，并將在這里對這些實(shí)施例進(jìn)行詳細(xì)的描述。 然而，應(yīng)該理解的是，不是意圖將示例性實(shí)施例限制為公開的具體形式，相 反，這些示例性實(shí)施例覆蓋落入本發(fā)明的范圍內(nèi)的所有修改、等同物和替換 物。在對附圖的整個描述中，相同的標(biāo)號表示相同的元件。
應(yīng)該理解的是，雖然術(shù)語"第一"、"第二"等可以在這里用來描述不同 的元件，但是這些元件不應(yīng)該受這些術(shù)語限制。這些術(shù)語僅是用來將一個元 件與另一元件區(qū)分開。例如，在不脫離示例性實(shí)施例的范圍的情況下，第一 元件可以被稱為第二元件，類似地，第二元件可以-故稱為第一元件。如這里 使用的，術(shù)語"和/或"包括相關(guān)所列項(xiàng)的一個或多個的任意組合和所有組合。
應(yīng)該理解的是，當(dāng)元件被稱為與另一元件"連接"或"結(jié)合"時，該元 件可以與另一元件直接連接或直接結(jié)合，或者可以存在中間元件。相反，當(dāng)元件被稱為與另一元件"直接連接"或"直接結(jié)合"時，不存在中間元件。 用于描述元件之間的關(guān)系的其它詞語應(yīng)該按相似的方式來解釋(例如，"在… 之間"與"直接在…之間"，"相鄰，，與"直接相鄰，，等)。
這里使用的術(shù)語只是出于描述具體實(shí)施例的目的，而不是為了限制示例 性實(shí)施例。如這里所使用的，除非上下文清楚地指出，否則單數(shù)形式也意在 包括復(fù)數(shù)形式。還應(yīng)該理解的是，當(dāng)術(shù)語"包括"和/或"包含"在這里使用 時，表明存在所述的特征、整體、步驟、操作、元件和/或組件，但不排除存 在或添加一個或多個其它特征、整體、步驟、操作、元件、組件和/或它們的 組。
應(yīng)該理解的是，雖然術(shù)語"第一"、"第二"、"第三，，等可以在這里用來 描述不同的元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、 層和/或部分不應(yīng)該受這些術(shù)語限制。這些術(shù)語僅是用來將一個元件、組件、 區(qū)域、層或部分與另一元件、組件、區(qū)域、層或部分區(qū)分開。因此，在不脫 離示例性實(shí)施例的范圍的情況下，下面討論的第一元件、第一組件、第一區(qū) 域、第一層或第一部分可以被稱為第二元件、第二組件、第二區(qū)域、第二層 或第二部分。
為了描述方便，在這里可以使用空間相對術(shù)語，比如"在…之下""在… 下方"、"下面的"、"在…上方"、"上面的"等來描述如附圖中示出的一個元 件或特征與另一元件或特征之間的關(guān)系。應(yīng)該理解的是，空間相對術(shù)語意在 包括除附圖中表示的方位之外的裝置在使用或操作中的不同方位。例如，如 果將附圖中的裝置翻轉(zhuǎn)，則被描述為"在"其它元件或特征"下方"或"之 下"的元件將隨后被定位為在其它元件或特征"上方"。因此，例如，術(shù)語"在… 下方"可以包括"在…上方"和"在…下方"兩個方位?？蓪⒀b置另外定位(旋
轉(zhuǎn)90度或者在其它方位觀察或作參考)，并相應(yīng)地解釋這里使用的空間相對 描述符。
在這里參照作為理想實(shí)施例的示意圖(和中間結(jié)構(gòu))的剖視圖來描述示例 性實(shí)施例。由此，可預(yù)料到的是由例如制造技術(shù)和/或公差造成的示圖的形狀 的變化。因此，示例性實(shí)施例不應(yīng)該被理解為限于這里示出的區(qū)域的特定形 狀，而是可包括例如由制造引起的形狀上的偏差。例如，示出為矩形的注入 區(qū)可在其邊緣處具有倒圓的或者彎曲的特征和/或具有梯度(例如，注入濃度的 梯度)，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的突然變化。同樣，由注入形成的埋區(qū)會導(dǎo)致在埋區(qū)和發(fā)生注入的表面之間的區(qū)域中的一些注入。因此，附圖中示出 的區(qū)域本質(zhì)上是示意性的，它們的形狀沒有必要示出裝置的區(qū)域的真實(shí)形狀， 并不限制示例性實(shí)施例的范圍。還應(yīng)注意的是，在一些可選擇的實(shí)施方式中，提到的功能/動作可以不按 附圖中標(biāo)注的順序發(fā)生。例如，根據(jù)有關(guān)的功能/動作，連續(xù)示出的兩幅圖實(shí)除非另外限定，否則這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)的 含義與示例性實(shí)施例所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同。還應(yīng)該 理解的是，除非在這里被確切地限定，否則術(shù)語(比如在通用字典里定義的術(shù) 語)應(yīng)該被理解為其含義與相關(guān)領(lǐng)域的環(huán)境中它們的含義一致，并且不應(yīng)該被 理想化或過度正式地理解。為了更具體地描述示例性實(shí)施例，將參照附圖來詳細(xì)描述各個方面。然 而，本發(fā)明不限于描述的示例性實(shí)施例?，F(xiàn)在，參照其中示出了本發(fā)明的示例性實(shí)施例的附圖來更充分地描述示 例性實(shí)施例。然而，示例性實(shí)施例可以以許多不同的形式實(shí)施，并不應(yīng)被理 解為限于這里闡述的實(shí)施例。相反，提供這些實(shí)施例使得本公開將是徹底和 完整的，并將本發(fā)明的范圍充分地傳達(dá)給本領(lǐng)域的技術(shù)人員。在附圖中，為 了清晰起見，可夸大層和區(qū)域的尺寸和相對尺寸。圖1和圖2是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置100的剖視圖。非易失性存儲裝置100可以具有NAND結(jié)構(gòu)。圖1示出了沿位線(bitline) 方向截取的剖視圖，圖2示出了沿字線(wordline)方向截取的剖視圖。參照圖1和圖2，可以沿位線方向布置單位單元C。單位單元C可以用 作存儲晶體管。在這種NAND結(jié)構(gòu)中，可以適當(dāng)?shù)剡x擇單位單元C的數(shù)量， 并不意在限制示例性實(shí)施例的范圍。此外，應(yīng)該理解的是，單位單元C也可 以被應(yīng)用于除NAND結(jié)構(gòu)之外的其它結(jié)構(gòu)，例如，NOR結(jié)構(gòu)或AND結(jié)構(gòu)。 下文中，將更詳細(xì)地描述單位單元C的結(jié)構(gòu)。半導(dǎo)體溝道層130可以位于基底電極110上。基底電極110可以被用于 非易失性存儲裝置100的操作，將在后面描述所述操作。例如，基底電極110 可以被用于非易失性存儲裝置100的擦除操作。例如，基底電極110可以包 含導(dǎo)電材料或半導(dǎo)體材料。導(dǎo)電材料可以包括金屬或金屬硅化物，半導(dǎo)體材 料可以包括摻雜的半導(dǎo)體晶片。半導(dǎo)體溝道層130可以在非易失性存儲裝置100纟皮導(dǎo)通時提供電荷傳輸通道。在NAND結(jié)構(gòu)中，半導(dǎo)體溝道層130可以 連接到位線和共源極線。在非易失性存儲裝置100中，半導(dǎo)體溝道層130可 以包括半導(dǎo)體納米線。例如，半導(dǎo)體納米線可以具有圓柱形狀，并且可以沿 位線方向延伸。半導(dǎo)體納米線的形狀不限于圓柱形狀，因此，半導(dǎo)體納米線 可以具有其它形狀，例如，多邊形、矩形和正方形。納米尺寸的半導(dǎo)體材料 可以被指定為半導(dǎo)體納米線。然而，納米線還可以包括精細(xì)尺寸的半導(dǎo)體材 料，例如，Si、 SiGe、 GaAs或ZnO。半導(dǎo)體納米材料可以具有薄體結(jié)構(gòu)，并 且即使在通過摻雜有P和N型雜質(zhì)中的一種雜質(zhì)而沒有PN結(jié)時也可以用作 存儲晶體管的溝道。因?yàn)樵诎雽?dǎo)體納米線中不存在PN結(jié)，所以可以減小存 儲晶體管的漏電流。結(jié)果，可以改善施加到半導(dǎo)體納米線的電壓的保持特性， 和/或可以增大存儲晶體管的溝道升壓(channel boosting)效率。此外，可以容 易地堆疊半導(dǎo)體納米線，因此，可以利用堆疊結(jié)構(gòu)來高度集成非易失性存儲 裝置100。
浮置柵電極140可以位于基底電極110上，浮置4冊電極140的一部分可 以面對半導(dǎo)體溝道層130。例如，浮置柵電極140可以部分地環(huán)繞半導(dǎo)體溝 道層130,浮置4冊電才及140的一些部分(例如，端部)可以向著溝道層130延伸， 從而面對基底電極110。
在浮置柵電極140的端部和基底電極110之間的間隔D2可以小于在半導(dǎo) 體層溝道層130和基底電極IIO之間的間隔D!。例如，可以適當(dāng)?shù)卣{(diào)整間隔 D2,使得電荷隧穿可以發(fā)生在浮置柵電極140和基底電極110之間。間隔D2 的范圍可以為5nm至50nm。如果間隔D2小于5nm，則電荷隧穿會太容易地 發(fā)生，從而降低電荷保持特性。相反，如果間隔D2超過50nm,電荷隧穿會 很困難。例如，當(dāng)非易失性存儲裝置IOO的操作電壓為5V至30V時，在10nm 至30nm的間隔D2的情況下，可以實(shí)現(xiàn)改善的電荷保持和/或電荷隧穿特性。
浮置柵電極140可以存儲電荷，并可以包含使電荷能夠在其中傳輸?shù)膶?dǎo) 電材料。例如，浮置柵電極140可以包含多晶硅、金屬和/或金屬硅化物。因 此，可以通過浮置柵電極140的端部將存儲在浮置柵電極140中的電荷注入 到基底電極110中。
控制柵電極150可以位于浮置柵電極140上。例如，控制柵電極150可 以以部分地環(huán)繞浮置柵電極140的一部分的方式延伸向基底電極110,以增 加控制柵電極150和浮置柵電極140之間的耦合率。因此，可以由控制柵電極150來有效地控制浮置柵電極140。
此外，控制柵電極150可以部分地環(huán)繞半導(dǎo)體溝道層130的一部分。因 此，由控制柵電極150控制半導(dǎo)體溝道層130的控制效率可以高于傳統(tǒng)的平 面式結(jié)構(gòu)的控制效率。例如，控制柵電極150可以包括導(dǎo)電材料，例如，多 晶硅、金屬和/或金屬硅化物。
絕緣層120可以位于兩個相鄰層之間，例如，可位于基底電極110和半 導(dǎo)體溝道層130之間和/或位于浮置柵電極140和控制柵電極150之間。絕緣 層120意在被廣泛地解釋并可以包括至少一種絕緣材料。例如，在半導(dǎo)體溝 道層130和浮置柵電極140之間的絕緣層120可以被稱為"隧穿絕緣層"，然 而，在浮置柵電極140和控制柵電極150之間的絕緣層120可以被稱為"阻 擋絕緣層"。隧穿絕緣層和阻擋絕緣層可以由相同或不同的材料形成。例如， 絕緣層120可以包括氧化物膜、氮化物膜和高k介電膜中的一種，或它們的 堆疊結(jié)構(gòu)。
圖3和圖4是示出了操作圖l和圖2的非易失性存儲裝置IOO的方法的 剖視圖。參照圖3,可以通過將電荷從半導(dǎo)體溝道層130注入到浮置柵電極 140來執(zhí)行編程操作。例如，可以將編程電壓VpRG施加到控制柵電極150, 并且可以將基底電壓VSUB施加到基底電極110 ?；纂妷篤SUB的范圍可以為 從大約0V至5V,編程電壓VpRG的范圍可以從大約7V至大約20V,所述編 程電壓Vprg可以高于基底電壓VSUB,并可以導(dǎo)致在浮置柵電極140和半導(dǎo)體 溝道層130之間感應(yīng)出5V至IOV的電壓。
在編程操作期間，可以通過隧穿將電子e從半導(dǎo)體溝道層130注入到浮 置柵電極140中。浮置柵電極140可以存儲電子e，從而編入數(shù)據(jù)位?？梢砸?復(fù)合模式來控制存儲在浮置柵電極140中的電荷的量，因此，可以在單一浮 置柵電極中編入多位數(shù)據(jù)。
通過確定非易失性存儲裝置100是否被導(dǎo)通來讀取數(shù)據(jù)位的編程狀態(tài)。 在讀取操作過程中，存儲在浮置柵電極140中的電子e將使半導(dǎo)體溝道層130 "截止"，因此，在非易失性存儲裝置100中將很少或沒有電流流動。
參照圖4,通過將存儲在浮置柵電極140中的電荷移到基底電極110中 來執(zhí)行擦除操作。例如，可以將擦除電壓V肌s施加到基底電極110，并且可 以將控制柵電極150和/或半導(dǎo)體溝道層130接地。擦除電壓Vers的范國可以 為從大約7V至大約20V。在控制柵電極150和半導(dǎo)體溝道層130之間的浮置柵電極140可以維持在大約0V。如此，當(dāng)施加擦除電壓V孤s時，存儲在浮 置柵電極140中的電子e可以通過浮置柵電極140的端部隧穿到基底電極110 中。因此，可以擦除存儲在浮置柵電極140中的數(shù)據(jù)位?？梢酝ㄟ^確定非易失性存儲裝置100是否被導(dǎo)通來讀取數(shù)據(jù)位的擦除狀 態(tài)。在讀取操作過程中，因?yàn)闆]有電子存在于浮置柵電極140中，所以半導(dǎo) 體溝道層130被導(dǎo)通。因此，電流可以流入非易失性存儲裝置100。在非易失性存儲裝置100中，數(shù)據(jù)位可以被更快速地擦除到基底電極110 中，而不是被擦除到半導(dǎo)體溝道層130中，因此，可以提高非易失性存儲裝 置100的操作性能。此外，在編程操作過程中的電子的隧穿路徑可以與在擦 除操作過程中的電子的隧穿路徑不同，因此，可以提高絕緣層120的耐久性。 此外，不需要在非易失性存儲裝置100中額外設(shè)置高壓電路，因此，非易失 性存儲裝置IOO可以在經(jīng)濟(jì)上有優(yōu)勢。圖5和圖6是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置100a的剖視 圖?？梢酝ㄟ^部分修改圖1和圖2中的非易失性存儲裝置100的結(jié)構(gòu)來獲得 非易失性存儲裝置100a。因此，將省略關(guān)于圖1和圖2中示出的示例性實(shí)施 例的il明。參照圖5和圖6,浮置^f冊電極140a可以完全環(huán)繞半導(dǎo)體溝道層130。例 如，浮置對冊電極140a可以具有四角環(huán)形狀。然而，可以以不同的方式來改變 浮置柵電極140a的形狀。例如，浮置柵電極140a可以為具有圓形、橢圓形 或多邊形剖面的空心結(jié)構(gòu)。絕緣層120a可以置于兩個相鄰層之間，例如，可 以置于基底電極110和半導(dǎo)體溝道層130之間和/或置于浮置柵電極140a和控 制柵電極150之間。非易失性存儲裝置100a的操作可以與參照圖3和圖4所描述的非易失性 存儲裝置IOO的操作相同。在非易失性存儲裝置100a的擦除操作過程中，電 荷隧穿會發(fā)生在浮置柵電極140a的底表面和基底電極IIO之間。因此，浮置 柵電極140a的發(fā)生電荷隧穿的部分的面積可以大于圖1和圖2中示出的浮置 柵電極140的發(fā)生電荷隧穿的部分的面積，并且非易失性存儲裝置100a的一寮 除速度可以因此快于圖1和圖2的非易失性存儲裝置100的擦除速度。圖7和圖8是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置100b的剖視 圖?？梢酝ㄟ^部分修改圖1和圖2中的非易失性存儲裝置100的結(jié)構(gòu)來獲得 非易失性存儲裝置100b。因此，將省略關(guān)于圖1和圖2中示出的示例性實(shí)施例的說明。
參照圖7和圖8,浮置柵電極140b的面對基底電極110的端部可以包括 具有例如t形的接頭(tap)144。接頭144的長度和形狀不限于圖8中示出的情 形，而是可以變化。絕緣層120b可以位于例如基底電極110和半導(dǎo)體溝道層 130之間，和/或位于浮置柵電極140b和控制柵電極150之間。
非易失性存儲裝置100b的操作可以與參照圖3和圖4所描述的非易失性 存儲裝置100操作類似。在非易失性存儲裝置100b的擦除操作過程中，電荷 隧穿會發(fā)生在接頭144和基底電極110之間，并且浮置柵電極140b的發(fā)生電 荷隧穿的部分的面積可以大于圖1和圖2的浮置4冊電才及140的發(fā)生電荷隧穿 的部分的面積。因此，非易失性存儲裝置100b的擦除速度可以快于圖1和圖 2的非易失性存儲裝置100的擦除速度。
圖9和圖10是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置100c的剖 視圖。可以通過部分修改圖1和圖2中的非易失性存儲裝置100的結(jié)構(gòu)來獲 得非易失性存儲裝置100c。因此，將省略關(guān)于圖1和圖2中示出的示例性實(shí) 施例的"i兌明。
參照圖9和圖10,半導(dǎo)體溝道層130c可以包括位于基底電極110上的 半導(dǎo)體薄膜。例如，半導(dǎo)體薄膜可以包含Si、 SiGe、 GaAs或ZnO。浮置柵電 極140c可以位于基底電極110上，并部分地環(huán)繞半導(dǎo)體溝道層130c。浮置柵 電極140c可以與上面參照圖1和圖2描述的浮置柵電極140相同。絕緣層120c 可以位于兩個相鄰層之間，例如，可以位于基底電極110和半導(dǎo)體溝道層130c 之間，和/或可以位于浮置柵電極140c和控制柵電極150之間。非易失性存 儲裝置100c的操作與參照圖3和圖4所描述的非易失性存儲裝置100操作類 似。
圖11和圖12是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置100d的剖 視圖。可以通過部分修改圖1和圖2中的非易失性存儲裝置100的結(jié)構(gòu)來獲 得非易失性存儲裝置100d。因此，將省略關(guān)于圖1和圖2中示出的示例性實(shí) 施例的說明。
參照圖11和圖12，浮置^t電極140d可以包括關(guān)于半導(dǎo)體溝道層130獨(dú): 此相對的第一柱142a和第二柱142b。第一柱142a和第二柱142b可以彼此平 行并位于基底電極110上。例如，浮置柵電極140d可以包括可以至少一個柱 142a和/或柱142b,所述至少一個柱142a和/或柱142b可至少具有面對半導(dǎo)體溝道層130的側(cè)的第一側(cè)并至少具有面對基底電極110的第二側(cè)。絕緣層
120d可以位于兩個相鄰層之間，例如，可以位于基底電極110和半導(dǎo)體溝道 層130之間，和/或可以位于浮置柵電極140d和控制柵電極150之間。
非易失性存儲裝置100d的操作可以與參照圖3和圖4所描述的非易失性 存儲裝置100操作類似。在編程操作過程中，可以將電荷從半導(dǎo)體溝道層130 隧穿到第一柱142a和/或第二柱142b中。在^^除操作過程中，可以將電荷從 第一柱142a的端部和/或第二柱142b的端部隧穿到基底電極110中。在另外 的示例性實(shí)施例中，第一柱142a和第二柱142b中的一個可以一皮省略。此外， 第一柱142a和第二柱142b可以被對角地設(shè)置在基底電極110上。
圖13和圖14是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置100e的剖 視圖?？梢酝ㄟ^部分修改圖1和圖2中的非易失性存儲裝置100的結(jié)構(gòu)來獲 得非易失性存儲裝置100e。因此，將省略關(guān)于圖1和圖2中示出的示例性實(shí) 施例的i兌明。
參照圖13和圖14，可以通過蝕刻半導(dǎo)體晶片來形成基底電極110e?；?底電極110e可以包括沿浮置柵電極140e的方向延伸的突起112。例如，半導(dǎo) 體晶片可以包含Si、 Ge、 SiGe、 GaAs或ZnO。浮置柵電極140e可以部分地 環(huán)繞半導(dǎo)體溝道層130并沿半導(dǎo)體溝道層130的方向延伸。絕緣層120e可以 位于兩個相鄰層之間，例如，可以位于基底電才及110e和半導(dǎo)體溝道層130之 間，和/或位于浮置柵電極140e和控制柵電極150之間。
浮置柵電極140e和突起112之間的間隔D2可以小于半導(dǎo)體溝道層130 和突起112的間隔Dp非易失性存儲裝置100e的操作與參照圖3和圖4所描 述的非易失性存儲裝置100操作類似。
圖15是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置200的透視圖。圖 16是圖15的非易失性存儲裝置200的局部截取透視圖。
參照圖15和圖16，在基底電極210上的半導(dǎo)體溝道層230可以具有納 米線結(jié)構(gòu)。浮置柵電極240可以部分地環(huán)繞半導(dǎo)體溝道層230,并可以沿基 底電極210的方向延伸超過半導(dǎo)體溝道層230?？刂茤烹姌O250可以位于浮 置柵電極240上。絕緣層220可以位于兩個相鄰層之間，例如，可以位于基 底電極210和半導(dǎo)體溝道層230之間，和/或可以位于浮置柵電極240和控制 柵電極250之間。
半導(dǎo)體溝道層230可以沿位線方向延伸，控制柵電極250可以沿字線方
13向延伸。在示例性實(shí)施例中，浮置4冊電極240可以由N型4參雜多晶硅形成， 浮置柵電極240和基底電極210之間的距離可以為10nm。圖17示出了圖15和圖16的非易失性存儲裝置200的編程操作的示例性 仿真。參照圖15至圖17，在仿真過程中，將0V施加到基底電極210上，將 12V施加到控制柵電極250。因此，在浮置柵電極240和半導(dǎo)體溝道層230 之間感應(yīng)出大約1.7E7 V/cm的電場。在該電場下，半導(dǎo)體溝道層230的電子 可以被隧穿到浮置柵電極240中。例如，已知的是，可以在大約7E6 V/cm或 更高的電場下發(fā)生電子隧穿。圖18是示出了圖15和圖16的非易失性存儲裝置200的擦除操作的示例 性仿真的示圖。參照圖15、圖16和圖18,將10V施加到基底電極210,將 OV施加到控制^J電才及250。在示例性實(shí)施例中，在基底電才及210和浮置4冊電 極240的端部之間感應(yīng)出大約1.1E7 V/cm的電場。在該電場下，浮置柵電極 240的電子可以被隧穿到基底電極210中。圖19是示出了根據(jù)傳統(tǒng)示例的非易失性存儲裝置的漏電流特性的曲線 圖，圖20是示出了根據(jù)示例性實(shí)施例的非易失性存儲裝置的漏電流特性的曲 線圖。傳統(tǒng)的示例為平面式非易失性存儲裝置，示例性實(shí)施例可以為如圖15 和圖16中所示的三維非易失性存儲裝置。圖19和圖20示出了當(dāng)將操作電壓 施加到位線，并將通過電壓(pass voltage)和編程電壓施加到控制柵電極時，關(guān) 于時間的漏電流特性。參照圖19,在對比示例的非易失性存儲裝置中，沿位線流動的電流I肌 為大約1 OpA ，流入到基底中的漏電流ISUB或流入到共源極線中的漏電流ICSL 為大約10pA至100pA。漏電流Isub和IcsL會在半導(dǎo)體溝道處降低溝道升壓電 壓，從而禁止非易失性存儲裝置的編程操作。在大約18V的溝道升壓電壓的 情況下，大約只有5V至6V的電壓被施加到半導(dǎo)體溝道層。因此，顯著降低 溝道升壓效率。參照圖20，在根據(jù)示例性實(shí)施例的沒有PN結(jié)的非易失性存儲裝置中， 沿位線流動的電流I肌為大約O.lpA至O.OlpA,流入到共源極線中的漏電流 IcsL為lpA或更小。即，示例性實(shí)施例的非易失性存儲裝置的漏電流(IcsO被 降低至對比示例的非易失性存儲裝置的漏電流的大約1/100或更小。因此， 在大約10V的溝道升壓電壓的情況下，大約7V至8V的高電壓被施加到半導(dǎo) 體溝道層。這表明示例性實(shí)施例的非易失性存儲裝置的溝道升壓效率高于對比示例的非易失性存儲裝置的溝道升壓效率。因?yàn)槭纠詫?shí)施例的非易失性 存儲裝置的溝道升壓效率高于對比示例的非易失性存儲裝置的溝道升壓效 率，所以可以減小控制柵電極的臨界尺寸。雖然已經(jīng)參照示例性實(shí)施例以及圖1至圖18和圖20具體示出并描述了 本發(fā)明，但是本領(lǐng)域普通技術(shù)人員應(yīng)該理解的是，在不脫離本發(fā)明的由權(quán)利 要求所限定的精神和范圍的情況下，可以對其進(jìn)行形式和細(xì)節(jié)的各種改變。 例如，可以在本發(fā)明的精神內(nèi)對浮置柵電極的形狀進(jìn)行各種修改。在根據(jù)示例性實(shí)施例的非易失性存儲裝置中，數(shù)據(jù)位可以被更快地擦除 到基底電極中，而不是被擦除到半導(dǎo)體溝道層中。因此，可以提高非易失性 存儲裝置的操作性能。此外，因?yàn)樵诰幊滩僮鬟^程中的電子隧穿路徑可以與 在擦除操作過程中的電子隧穿路徑不同，所以還可以提高絕緣層的耐久性。 另外，由于不需要將高壓電路額外設(shè)置到非易失性存儲裝置，所以非易失性 存儲裝置可以在經(jīng)濟(jì)上具有優(yōu)勢。此外，在根據(jù)示例性實(shí)施例的非易失性存儲裝置中，可以使用半導(dǎo)體納 米線來減小半導(dǎo)體存儲晶體管的漏電流，從而增加半導(dǎo)體存儲晶體管的溝道 升壓效率。另外，可以更容易地堆疊半導(dǎo)體納米線，因此，可以更容易地以 高度集成結(jié)構(gòu)制造非易失性存儲裝置。前面的描述是對示例性實(shí)施例的說明，并不應(yīng)該被解釋為對示例性實(shí)施 例進(jìn)行限制。雖然已經(jīng)描述了一些示例性實(shí)施例，但是本領(lǐng)域的技術(shù)人員會 容易地理解，在本質(zhì)上不脫離新穎的教導(dǎo)和優(yōu)點(diǎn)的情況下，能夠在示例性實(shí) 施例中做出許多的修改。因此，意圖將所有這樣的修改包括在如權(quán)利要求限 定的本發(fā)明的范圍之內(nèi)。在權(quán)利要求中，裝置加功能的說法意在覆蓋這里作 為執(zhí)行所述的功能來描述的結(jié)構(gòu)，并且不僅是結(jié)構(gòu)的等同物而且是等同的結(jié) 構(gòu)。因此，應(yīng)該理解的是，前面的描述是各種示例性實(shí)施例的說明，并不意 在被解釋為限制公開的示例性實(shí)施例，并且對示例性實(shí)施例以及其它示例性 實(shí)施例的修改意圖被包括在權(quán)利要求的范圍之中。
權(quán)利要求
1、一種非易失性存儲裝置，包括基底電極；半導(dǎo)體溝道層，在基底電極上；浮置柵電極，在基底電極上，其中，浮置柵電極的一部分面對半導(dǎo)體溝道層；控制柵電極，在浮置柵電極上，其中，浮置柵電極的一部分和基底電極之間的間隔小于半導(dǎo)體溝道層和基底電極之間的間隔。
2、 如權(quán)利要求1所述的非易失性存儲裝置，其中，電荷隧穿發(fā)生在浮置 柵電極的 一部分和基底電極之間。
3、 如權(quán)利要求1所述的非易失性存儲裝置，其中 導(dǎo)體納米線。
4、 如權(quán)利要求3所述的非易失性存儲裝置，其中 P型雜質(zhì)或N型雜質(zhì)，并且不具有PN結(jié)。
5、 如權(quán)利要求1所述的非易失性存儲裝置，其中 導(dǎo)體薄膜。
6、 如權(quán)利要求1所述的非易失性存儲裝置，其中 分和基底電極之間的間隔為5nm至50nm。
7、 如權(quán)利要求6所述的非易失性存儲裝置，其中 分和基底電極之間的間隔為10nm至30nm。
8、 如權(quán)利要求1所述的非易失性存儲裝置，其中 繞半導(dǎo)體溝道層，浮置柵電極的端部延伸超過半導(dǎo)體溝
9、 如權(quán)利要求8所述的非易失性存儲裝置，其中 成接頭并面對基底電極。
10、 如權(quán)利要求1所述的非易失性存儲裝置，其中，浮置柵電極完全環(huán) 繞半導(dǎo)體溝道層。
11、 如權(quán)利要求1所述的非易失性存儲裝置，其中，浮置柵電極包括至 少一個柱，所述至少一個柱至少具有面對半導(dǎo)體溝道層的一側(cè)的第一側(cè)并至 少具有面對基底電極的第二側(cè)。半導(dǎo)體溝道層包含半 半導(dǎo)體納米線摻雜有 半導(dǎo)體溝道層包括半 在浮置柵電極的一部 在浮置柵電極的一部 浮置^f冊電極部分地環(huán)浮置柵電極的端部形
12、 如權(quán)利要求1所述的非易失性存儲裝置，其中，控制柵電極部分地 環(huán)繞浮置柵電極的 一 部分并沿基底電極的方向延伸。
13、 如權(quán)利要求1所述的非易失性存儲裝置，還包括兩個相鄰層之間的絕緣層，所述兩個相鄰層包括基底電極和半導(dǎo)體溝道層，和/或浮置柵電極和 控制柵電極。
14、 如權(quán)利要求1所述的非易失性存儲裝置，其中，浮置柵電極是導(dǎo)電的。
15、 如權(quán)利要求1所述的非易失性存儲裝置，其中，基底電極是導(dǎo)電的。
16、 如權(quán)利要求15所述的非易失性存儲裝置，其中，基底電極包含半導(dǎo) 體晶片。
17、 如權(quán)利要求16所述的非易失性存儲裝置，其中，半導(dǎo)體晶片包括沿 浮置柵電極的方向延伸的至少一個突起。
18、 一種操作如權(quán)利要求1所述的非易失性存儲裝置的方法，所述方法 包括如下步驟通過將電荷從半導(dǎo)體溝道層注入到浮置柵電極中來對非易失性存儲裝置 進(jìn)4亍編程；通過將電荷從浮置柵電極去除到基底電極中來對非易失性存儲裝置進(jìn)行 擦除。
19、 如權(quán)利要求18所述的方法，其中，編程步驟包括 將基底電壓施加到基底電極；將編程電壓施加到控制柵電極，其中，編程電壓高于基底電壓。
20、 如權(quán)利要求19所述的方法，其中，基底電壓為0V至5V,編程電 壓為7V至20V。
21、 如權(quán)利要求18所述的方法，其中，擦除的步驟包括 將擦除電壓施加到基底電極；將控制柵電極接地。
22、 如權(quán)利要求21所述的方法，其中，擦除電壓為7V至20V。
23、 如權(quán)利要求18所述的方法，其中，擦除步驟還包括 將半導(dǎo)體溝道層接地。
全文摘要
示例性實(shí)施例公開了非易失性存儲裝置及其操作方法。所述非易失性存儲裝置具有優(yōu)良的操作性能并可以被制成高度集成的結(jié)構(gòu)。示例性實(shí)施例的非易失性存儲裝置的包括基底電極；半導(dǎo)體溝道層，在基底電極上；浮置柵電極，在基底電極上，其中，浮置柵電極的一部分面對半導(dǎo)體溝道層；控制柵電極，在浮置柵電極上，其中，在其間發(fā)生電荷隧穿的浮置柵電極的一部分和基底電極之間的距離小于半導(dǎo)體溝道層和基底電極之間的距離。
文檔編號G11C16/10GK101320755SQ20081008676
公開日2008年12月10日 申請日期2008年3月20日 優(yōu)先權(quán)日2007年6月7日
發(fā)明者樸允童, 洪起夏, 申在光, 金錫必, 陳暎究 申請人:三星電子株式會社