專利名稱：高讀取速度低切換噪聲的存儲器電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明與一存儲器電路有關(guān)，尤其與一種具高讀取速率及低切換 噪聲的存儲器電路有關(guān)。
背景技術(shù)：
許多數(shù)字集成電路系統(tǒng)中，'例如存儲器電路中，通常會有多個輸
出緩存器的陣列設(shè)置于其上，以用來對輸出的數(shù)字數(shù)據(jù)串(digital data stream)進行輸出處理。然而，在一般的存儲器電路中，對于數(shù)字數(shù) 據(jù)的傳遞與輸出通常會存在一些問題，亦即在數(shù)據(jù)的輸出路徑上經(jīng)常 會因為傳輸線路的電阻值變化及/或輸出路徑彼此間的感應(yīng)效應(yīng)等而發(fā) 生數(shù)據(jù)傳遞的延遲與噪聲干擾等問題。再者，尤其是當(dāng)所傳遞的數(shù)據(jù) 信號若在傳遞過程中有發(fā)生相位切換(例如從邏輯上的高電位轉(zhuǎn)換成 低電位，或者是從低電位轉(zhuǎn)換成高電位)的情況時，在相位切換過程 中所產(chǎn)生的噪聲千擾問題將會特別嚴重。
為了有效解決上述問題，在目前習(xí)知的技術(shù)中，已經(jīng)有提出一種 預(yù)先對存儲電路的輸出緩存器的輸出端進行預(yù)先調(diào)整電壓值的技術(shù)， 以降低輸出信號在相位切換期間，其電壓差值的變化幅度。藉由這樣 預(yù)先對輸出緩存器的輸出端進行預(yù)先調(diào)整電壓值的技術(shù)，可使輸出緩 存器的輸出端的電壓差值變化幅度縮小。如此一來，不僅可以提升數(shù) 據(jù)信號的相位切換速度而達到提升存儲器電路的讀取速度的目的，而 且因為電壓差值變化幅度縮小，造成輸出緩存器中產(chǎn)生直流電流值的 幅度也得以降低，進而降低在數(shù)據(jù)傳遞的過程中，因為相位的切換而 產(chǎn)生的切換信號干擾的問題。
在美國專利公告號US 4,992,677號專利中即揭露一種使用前述技 術(shù)方案的集成電路設(shè)計。請參閱圖1，其是表示前述專利中的一種用 來對一集成電路的輸出緩存器進行預(yù)先調(diào)整電壓值的預(yù)設(shè)電路設(shè)計。如該圖1中所示，該預(yù)設(shè)電路10包含串聯(lián)連接的一第一金氧半晶體
管(MOSFET) 11及一第二金氧半晶體管12，以及一第一與第二差 動放大器15、 16分別與該第一與第二金氧半晶體管11、 12相互電性 連接；其中，該第一與第二差動放大器15及16分別被輸入一第一與 第二參考電壓17及18，以用于和該預(yù)設(shè)電路10的一輸出電壓值Vo 進行比較，進而分別傳送出一控制信號，以控制該第一與第二金氧半 晶體管11、 12的開啟與關(guān)閉。從該圖1中可以更進一步看出該第一 金氧半晶體管11與一供應(yīng)電壓源2，例如VDD電性連接，而該第二 金氧半晶體管12則連接到一接地端3，以用來控制電流流過該第一與 第二金氧半晶體管11、 12的方向，進而達到調(diào)整該預(yù)設(shè)電路的一輸 出端1的輸出電壓值的目的。
舉例來說，當(dāng)該輸出電壓Vo大于該第二參考電壓值18時，該第 二金氧半晶體管12將會被該第二差動放大器16所輸出的控制信號所 開啟，進而讓電流iL從該輸出端通過該第二經(jīng)氧半晶體管12而流到 接地端，以達到降低該輸出電壓值的目的；同樣的，當(dāng)該輸出電壓Vo 小于該第一參考電壓值17時，該第一金氧半晶體管11將會被該第一 差動放大器15所輸出的控制信號所開啟，進而讓電流iH從該供應(yīng)電 壓源2通過該第一經(jīng)氧半晶體管1而流到該輸出端1，以達到提升該 輸出電壓值的目的。
根據(jù)前述專利中所揭露的內(nèi)容，前述的預(yù)設(shè)電路10中所包含的 第一與第二金氧半晶體管11、 12除了可以由兩個N通道的金氧半晶 體管所組成外，也可以用雙極晶體管(bipolar transistor)或由一 P溝 道及一N溝道串疊而成的晶體管對所組成。不過，無論是采用哪一種 晶體管結(jié)構(gòu)設(shè)計，前述的預(yù)設(shè)電路于操作時均只會有其中一個電壓體 開啟，這也表示說，用來控制該電壓體開啟與關(guān)閉的差動放大器及輸 入該放大器的參考電壓信號皆須要有兩組。然而，這樣的結(jié)果不僅會 使該預(yù)設(shè)電路的電路結(jié)構(gòu)因為元件數(shù)目較多而無法有效縮減電路所占 的區(qū)域，且因為較多的元件數(shù)目也會造成電路布局設(shè)計及制造時的復(fù) 雜度，同時，材料與制造成本的增加可能會對產(chǎn)品的量產(chǎn)會產(chǎn)生阻礙。
綜上所述，申請人鑒于習(xí)知技術(shù)中應(yīng)用于一般集成電路的輸出電壓調(diào)整的預(yù)設(shè)電路仍存在許多亟待克服的缺陷，遂經(jīng)過悉心試驗與研 究，并一本鍥而不舍的精神，終于構(gòu)思出本案一種具高讀取速度及低 切換噪聲的存儲器電路，其具有預(yù)設(shè)電路的設(shè)計，以克服前述的諸多 缺失。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的第一構(gòu)想是提出一種存儲器電路，其包含一
第一與一第二三態(tài)緩存器(tri-state buffer)以及一預(yù)設(shè)電路(pre-set circuit),其中，該第一三態(tài)緩存器(tri-state buffer)被輸入具有一第 一電壓電平的一數(shù)據(jù)信號，且當(dāng)該第一三態(tài)緩存器開啟時，該數(shù)據(jù)信 號經(jīng)由一第一負載線路輸出；該第二三態(tài)緩存器與該第一負載線路電 性連接，當(dāng)該第二三態(tài)緩存器開啟時，該第二三態(tài)緩存器接收并輸出 該數(shù)據(jù)信號；且該預(yù)設(shè)電路包含一 N型金氧半晶體管及一 P型金氧半 晶體管，且該預(yù)設(shè)電路在該第一三態(tài)緩存器開啟之前提供具有一第二 電壓電平的一預(yù)設(shè)電壓至該第一負載線路，其中，該預(yù)設(shè)電路接收一 控制信號以同時開啟該N型及P型金氧半晶體管，且當(dāng)該第一三態(tài)緩 存器開啟時，該第一負載電路的電壓值從該第二電壓電平振蕩到該第 一電壓電平。
根據(jù)上述構(gòu)想，其中該N型金氧半晶體管與一供應(yīng)電壓電性連 接，而該P型金氧半晶體管與一接地端電性連接。
根據(jù)上述構(gòu)想，其中該控制信號是通過一反向器(inverter)傳送 至該N型金氧半晶體管，以使該控制信號同時開啟該N型與該P型 金氧半晶體管。
根據(jù)上述構(gòu)想，其中該預(yù)設(shè)電路從該P型與該N型金氧半晶體管 之間的一輸出端輸出該預(yù)設(shè)電壓，且該預(yù)設(shè)電壓的第二電壓電平相當(dāng) 于該供應(yīng)電壓的1/2。
根據(jù)上述構(gòu)想，其中該第一與第二三態(tài)緩存器是選自傳輸門 (transmission gates)、 PU/PD三態(tài)緩存器及串疊三態(tài)緩存器其中之
根據(jù)上述構(gòu)想，其中該第一負載線路是選自金氧半晶體管、繞線
8(routinglines)、電容器及電阻器其中之一。
根據(jù)上述構(gòu)想，其中該第二三態(tài)緩存器進一步透過一第二負載線 連接至一穩(wěn)態(tài)電源。
本發(fā)明的又一構(gòu)想是提出一種具高讀取速度及低切換噪聲的存儲 器電路，該存儲器電路包含一輸出緩存器裝置及一預(yù)設(shè)電路(pre-set circuit),其中，該輸出緩存器裝置進一步包含一第一輸入，用以接收 具有一第一電壓電平的一數(shù)據(jù)信號； 一第二輸入，用以接收具有一第 二電壓電平的一預(yù)設(shè)電壓；以及一輸出，用以輸出該數(shù)據(jù)信號；該預(yù) 設(shè)電路包含一對金氧半晶體管且該預(yù)設(shè)電路在該輸出緩存器接收該數(shù) 據(jù)信號之前提供該預(yù)設(shè)電壓至該第二輸入，其中，該預(yù)設(shè)電路接收一 控制信號以同時開啟該對金氧半晶體管，且當(dāng)該輸出緩存器接收該數(shù) 據(jù)信號時，該第二輸入的電壓值從該第二電壓電平振蕩到該第一電壓 電平。
根據(jù)上述構(gòu)想，其中該預(yù)設(shè)電路為一串疊的金氧半晶體管電路， 且該對金氧半晶體管包含彼此串聯(lián)連接的一 N型金氧半晶體管及一 P 型金氧半晶體管。
根據(jù)上述構(gòu)想，其中該輸出緩存器裝置包含第一與第二三態(tài)緩存 器，且該第二輸入設(shè)置于該第一與該第二三態(tài)緩存器之間。
本發(fā)明的又一構(gòu)想是提出一種存儲器電路，其包一輸入負載線 路、 一三態(tài)緩存器及一預(yù)設(shè)電路(pre-set circuit),其中，輸入負載線 路傳送具有第一電壓電平的一數(shù)據(jù)信號，該三態(tài)緩存器于開啟時從該 輸入負載線路接收并輸出該數(shù)據(jù)信號，且該預(yù)設(shè)電路包含一對金氧半 晶體管，該預(yù)設(shè)電路是在該輸入負載線路傳遞該數(shù)據(jù)信號到該三態(tài)緩 存器之前提供具有一第二電壓電平的一預(yù)設(shè)電壓至該輸出負載線路， 其中，該預(yù)設(shè)電路接收一控制信號以同時開啟該對金氧半晶體管，且 當(dāng)該三態(tài)緩存器接收該數(shù)據(jù)信號時，該輸出負載線路的電壓值從該第 二電壓電平振蕩到該第一電壓電平。
根據(jù)上述構(gòu)想，其中該三態(tài)緩存器進一步透過連接至一穩(wěn)態(tài)電源 的另一三態(tài)緩存器輸出該數(shù)據(jù)信號。
本發(fā)明的又一構(gòu)想是提出一種提高存儲器電路的讀取速度與降低其切換噪聲的方法，其至少包含下列步驟(1)提供一第一三態(tài)緩存
器(tri-state buffer),其中，當(dāng)該第一三態(tài)緩存器幵啟時，具有一第一 電壓電平的一數(shù)據(jù)信號經(jīng)由該第一三態(tài)緩存器接收與傳輸；(2)提供 一第二三態(tài)緩存器，其中，當(dāng)該第二三態(tài)緩存器開啟時，該第二三態(tài) 緩存器接收并輸出該數(shù)據(jù)信號；以及(3)提供一預(yù)設(shè)電路(pre-set circuit),用以在該第一三態(tài)緩存器開啟之前提供具有一第二電壓電平 的一預(yù)設(shè)電壓至該第一與第二三態(tài)緩存器之間的一連接線路，其中， 當(dāng)該第一三態(tài)緩存器開啟時，該連接電路的電壓值從該第二電壓電平 振蕩到該第一電壓電平。
本發(fā)明的又一構(gòu)想是提出另 一種提高存儲器電路的讀取速度與降 低其切換噪聲的方法，其至少包含下列步驟(l)提供一輸出緩存器 裝置，用以接收并輸出具有一第一電壓電平的一數(shù)據(jù)信號；以及(2) 提供一預(yù)設(shè)電路(pre-set circuit),用以在該輸出緩存器接收該數(shù)據(jù)信 號之前提供具有一第二電壓電平的一預(yù)設(shè)電壓至該輸出緩存器，以使 該輸出緩存器裝置的一信號傳輸線路具有該第二電壓電平；其中，當(dāng) 該輸出緩存器接收該數(shù)據(jù)信號時，該第二輸入的電壓值從該第二電壓 電平振蕩到該第一電壓電平。
本發(fā)明的又一構(gòu)想是提出另一種提高存儲器電路的讀取速度與降 低其切換噪聲的方法，其至少包含下列步驟(1)提供一三態(tài)緩存器 (tri-state buffer),用以接收并傳輸具有第一電壓電平的一數(shù)據(jù)信號； 以及(2)提供一預(yù)設(shè)電路(pre-set circuit),用以在該三態(tài)緩存器開
啟之前提供具有一第二電壓電平的一預(yù)設(shè)電壓至該三態(tài)緩存器的一輸 出線路，其中，當(dāng)該三態(tài)緩存器開啟時，該輸出線路的電壓值從該第
二電壓電平振蕩到該第一電壓電平。
本發(fā)明得藉由下列的圖式及具體實施例的詳細說明，俾得一更深 入的了解。


圖1是表示習(xí)知技術(shù)中的一種預(yù)設(shè)電路的等效電路圖。
圖2是表示根據(jù)本發(fā)明的一較佳具體實施例的存儲器電路的區(qū)塊示意圖。
圖3是表示根據(jù)本發(fā)明的一較佳具體實施例的存儲器電路的等效 電路圖。
圖4是表示根據(jù)本發(fā)明的存儲器電路中在該第一三態(tài)緩存器的一
輸入及該預(yù)設(shè)電路的一輸入及該預(yù)設(shè)電路的一輸出所檢測到的電壓電 平與在該第一三態(tài)緩存器的輸出負載線路上的功率消耗的波形圖。主要元件符號說明
1輸出端10、24 .預(yù)設(shè)電路
2輸入電壓11、12金氧半晶體管
3接地15、16差動放大器
17、18參考電壓21、31數(shù)據(jù)信號
22、23三態(tài)緩存器26、39穩(wěn)態(tài)電源
25傳輸路徑36緩存器裝置
30預(yù)設(shè)電路363輸出
361、362輸入366'、37負載線路
364、365三態(tài)緩存器303反向器
304輸入305輸出端
301、302金氧半晶體管
具體實施例方式
請參閱圖2，其是表示根據(jù)本發(fā)明的一較佳具體實施例的存儲器 電路的區(qū)塊示意圖。如圖2中所示，當(dāng)一數(shù)字數(shù)據(jù)信號21從一三態(tài) 緩存器22傳送到另一三態(tài)緩存器23時，在兩個三態(tài)緩存器22、 23 之間的傳輸路徑25上將會有壓降的情況產(chǎn)生，尤其如果是所傳遞的 數(shù)字數(shù)據(jù)信號有產(chǎn)生相位變化的情況時，例如由一邏輯上的高電位轉(zhuǎn) 換成邏輯上的低電位或其相反情況時，該數(shù)字數(shù)據(jù)信號的將會有切換 噪聲及傳遞延遲的情況產(chǎn)生。而為了有效克服這些問題，本發(fā)明是采 用一預(yù)設(shè)電路24來提供一預(yù)設(shè)電壓到該傳輸路徑25上。藉由這^的 預(yù)設(shè)電路的設(shè)置，在該數(shù)字數(shù)據(jù)信號21的相位變化期間，發(fā)生在傳輸路徑25上的電壓變化值將會有效的降低，進而可以有效地緩和信 號傳遞延遲與切換噪聲等問題。除此之外，在另一三態(tài)緩存器23的 輸出線路(沒有顯示于圖中)上，由于該輸出線路上的等效電阻值是 相對難以估計的，而一旦該另一三態(tài)緩存器23開啟時，常常也會因 為在該輸出線路上出現(xiàn)劇烈的電壓變動情況，而造成不必要的功率消 耗。為了有效克服這樣的問題，該另一三態(tài)緩存器23可以透過額外 電性連接到一穩(wěn)態(tài)電源來解決這樣的問題。
請再進一步參閱圖3，其是表示根據(jù)本發(fā)明的一較佳具體實施例 的存儲器電路的等效電路圖。如圖3中所是，根據(jù)本發(fā)明的較佳具體 實施例的存儲器電路300包含一輸出緩存器裝置36，該輸出緩存器裝 置36具有一第一輸入361，用以接收具有一第一壓電電平的一數(shù)據(jù)信 號31; —第二輸入362，用以接收具有一第二電壓電平的預(yù)設(shè)電壓； 以及一輸出363，用以輸出該數(shù)據(jù)信號。該存儲器電路300更進一步 配置一預(yù)設(shè)電路30，其中該預(yù)設(shè)電路包含一對金氧半晶體管 (MOSFET) 301、 302，并且在該輸出緩存器裝置36接收該數(shù)據(jù)信 號31之前，從該對金氧半晶體管301、 302之間的一輸出端提供該預(yù) 設(shè)電壓到該輸出緩存器裝置36的第二輸入362。更進一步來說，該預(yù) 設(shè)電路30為一金氧半晶體管的串疊電路，且該對金氧半晶體管包含 串聯(lián)連接的一 N型金氧半晶體管301及P型金氧半晶體管302。而且， 該N型金氧半晶體管301進一步與一供應(yīng)電壓VDD電性連接，而該 P型金氧半晶體管302則與一接地GND電性連接。除此之外，該預(yù) 設(shè)電路30也具有輸入304，接收用以同時啟動該對金氧半晶體管301、 302的一控制信號，其中該控制信號是透過一反向器303傳送到該N 型金氧半晶體管301，不過，在傳送到該P型金氧半晶體管302時則 不需透過反向器。藉由這樣的電路設(shè)置，該控制信號可以同時啟動該 N型金氧半晶體管301以及P型金氧半晶體管302。而該N型金氧半 晶體管301與P型金氧半晶體管302同時啟動之后，該預(yù)設(shè)電路30 便可以從該輸出端305輸出具有該第二電壓電平的預(yù)設(shè)電壓到該輸出 緩存器裝置36的第二輸入。而且，因為該預(yù)設(shè)電壓系透過同時開啟 的P型與N型金氧半晶體管所產(chǎn)生，因此該預(yù)設(shè)電壓的第二電壓電平可相當(dāng)于該供應(yīng)電壓值的1/2。
另一方面，當(dāng)該輸出緩存器裝置36也進一步包含相互串聯(lián)連接 的一第一與一第二三態(tài)緩存器364、 365，其中該輸出緩存器裝置36 的第二輸入則設(shè)置于該第一與第二緩存器364、 365之間。不過，該 第一與第二三態(tài)緩存器364、 365之間的線路上一般來說都會存在一 等效電阻值，而該等效電阻值可視為設(shè)置在該第一與第二三態(tài)緩存器 364、 365之間的一負載電路366。而因為該輸出緩存器36的第二輸 入362設(shè)置于該第一與第二三態(tài)緩存器364、 365之間，因而當(dāng)該預(yù) 設(shè)電壓從該預(yù)設(shè)電路輸出至該第二輸入時，該負載線路366上的電壓 電平也會被預(yù)先設(shè)定到與該第二輸入相等。因此，當(dāng)一輸出緩存器裝 置36接收該數(shù)據(jù)信號31時，也就是該第一緩存器364被開啟時，在 該第二輸入362 (也就是該負載線路366)的電壓電平將會從該預(yù)設(shè) 電壓值的電壓電平擺蕩到該數(shù)據(jù)信號的電壓電平。除此之外，在該負 載線路的電壓電平擺蕩至該數(shù)據(jù)信號的電壓電平后，該輸出緩存器裝 置36進一步透過與該第二三態(tài)緩存器365電性連接的該輸出363輸 出該數(shù)據(jù)信號。不過，當(dāng)該數(shù)據(jù)信號透過該第二三態(tài)緩存器365輸出 時，在該第二三態(tài)緩存器365的輸出線路上同樣會存在一等效電阻值， 這樣的等效電阻值就相當(dāng)于是該第二三態(tài)緩存器365具有一輸出負載 線路37 —樣，而該輸出負載線路37上同樣會因為等效電阻值的存在 而消耗用來驅(qū)動該數(shù)據(jù)信號的功率。尤其是，在該輸出緩存器裝置36 的操作期間，當(dāng)該第二三態(tài)緩存器365開啟之前，該輸出363將會輸 出多大電壓電平的信號是無法得知的。因此，為了防范過多不必要的 功率消耗在該輸出負載線路37上，該輸出負載線路37將會連接一穩(wěn) 態(tài)電源39，以降低該輸出負載線路37上所產(chǎn)生的電流，進而有效降 低不必要的功率消耗。在一較佳具體實施例中，前述的穩(wěn)態(tài)電源39 可以是與該數(shù)據(jù)信號具有相同電壓電平的電壓值，也就是說該穩(wěn)態(tài)電 壓可以是具有邏輯上的高電位及低電位其中之一。
在另一較佳具體實施例中，該第一與第二三態(tài)緩存器可以是選自 傳輸門(transmission gates)、 PU/PD三態(tài)緩存器及串疊三態(tài)緩存器等 其中之一。而且，前述的負載線路，不論是該第一與第二緩存器之間的負載線路366或是該第二三態(tài)緩存器的輸出附在線路37均可以選 自金氧半晶體管、繞線(routing lines)、電容器及電阻器其中之一。
請繼續(xù)參閱圖4，其是表示根據(jù)本發(fā)明的存儲器電路中在該第一 三態(tài)緩存器的一輸入及該預(yù)設(shè)電路的一輸入及該預(yù)設(shè)電路的一輸出所 檢測到的電壓電平與在該第一三態(tài)緩存器的輸出負載線路上的功率消 耗的波形圖。從該圖4中可以看出，在該第一三態(tài)緩存器364被啟動 之前，亦即如圖4中的第一條波形(A)被從邏輯上的低電位提升至 高電位之前，在該圖4的第二條波形(B)會產(chǎn)生一脈沖波形，該脈 沖波形即表示該控制信號的產(chǎn)生并且被傳送至該預(yù)設(shè)電路中的該第一 與第二金氧半晶體管，以用于同時開啟該第一與第二金氧半晶體管， 進而達到產(chǎn)生該預(yù)設(shè)電壓至該第一三態(tài)緩存器的輸出負載線路(亦即 圖3中的負載線路366)的效果。而在同一時間，當(dāng)該預(yù)設(shè)電路被啟 動時，在該第一三態(tài)緩存器的輸出負載線路上的電壓值會被提升至與 該預(yù)設(shè)電壓相當(dāng)?shù)碾妷弘娖剑缤瑘D4的第三條波形(C)中所示。 而等到該第一三態(tài)緩存器真的被啟動時，亦即該第一波形(A)中從 邏輯上的低電位信號轉(zhuǎn)換成高電位信號時，該預(yù)設(shè)電路將會被關(guān)閉， 也就是該第二條波形(B)中的脈沖波形結(jié)束的時候。而同一時間， 在該第一三態(tài)緩存器的輸出附在線路上的電壓電平則是從原先預(yù)設(shè)電 壓的電壓電平再進一步擺蕩至該數(shù)據(jù)信號的電壓準(zhǔn)位。必須進一步說 明的是，前述實施例中是以該數(shù)據(jù)信號為邏輯上的高電壓電平為例， 然而該數(shù)據(jù)信號也有可能是具有邏輯上的低電壓電平，此時，當(dāng)該第 一三態(tài)緩存器開啟時，該第一緩存器的輸出負載線路的電壓就會從該 預(yù)設(shè)電壓的電壓電平下降至與該數(shù)據(jù)信號的電壓電平相當(dāng)。不過，這 樣的操作方式和前述的實施例完全對應(yīng)，彼此并不會有所不同。
除此之外，關(guān)于圖4中的第四波形(D)，其是表示發(fā)生在該第一 三態(tài)緩存器的輸出負載線路中的功率消耗的波形圖。如同從該第四波 形(D)中可以看出，每當(dāng)該第一三態(tài)緩存器的輸出負載線路中發(fā)生 電壓變化時，該負載線路上將會產(chǎn)生不同程度的功率消耗。而這些的 功率消耗的程度將會視該電壓變化的程度與該電壓轉(zhuǎn)換的時間來決 定。在本實施例中，在該輸出負載線路中共發(fā)生兩次的功率消耗情況，其一即為當(dāng)該輸出負載線路的電壓從一邏輯上的低電壓電平提升至一 預(yù)設(shè)電壓的電壓電平時所造成的功率消耗，而另一次則是當(dāng)該輸出負 載線路的電壓從該預(yù)設(shè)電壓的電壓電平擺蕩至該數(shù)據(jù)信號的電壓電平 時。不過，如果在原來的輸出負載電路中沒有透過兩次的電壓電平的 擺蕩而是直接從邏輯上的低電壓電平直接提升至該數(shù)據(jù)信號的高電壓 電平時，在該輸出負載電路上所產(chǎn)生的功率消耗的尖峰值將會陡峭的 增加，這樣的結(jié)果將會導(dǎo)致嚴重的切換噪聲及嚴重的信號傳遞延遲， 嚴重時會使所傳遞的信號產(chǎn)生錯誤的情況。而本發(fā)明透過預(yù)設(shè)電路的 設(shè)置，使該輸出負載電路的功率消耗可以分散成多個較小的功率消耗 值，以緩和不必要的功率消耗所造成的影響。
本發(fā)明雖以上述數(shù)個較佳實施例揭露如上，然其并非用以限定本 發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作 些許的更動與潤飾，因此本發(fā)明的保護范圍當(dāng)視權(quán)利要求書所界定的 范圍為準(zhǔn)。
權(quán)利要求
1、一種具高讀取速度及低切換噪聲的存儲器電路，其特征在于，包含一第一三態(tài)緩存器，其是被輸入具有一第一電壓電平的一數(shù)據(jù)信號，且當(dāng)該第一三態(tài)緩存器開啟時，該數(shù)據(jù)信號經(jīng)由一第一負載線路輸出；一第二三態(tài)緩存器，其與該第一負載線路電性連接，當(dāng)該第二三態(tài)緩存器開啟時，該第二三態(tài)緩存器接收并輸出該數(shù)據(jù)信號；以及一預(yù)設(shè)電路，其包含一N型金氧半晶體管及一P型金氧半晶體管，該預(yù)設(shè)電路是在該第一三態(tài)緩存器開啟之前提供具有一第二電壓電平的一預(yù)設(shè)電壓至該第一負載線路，其中，該預(yù)設(shè)電路接收一控制信號以同時開啟該N型及P型金氧半晶體管，且當(dāng)該第一三態(tài)緩存器開啟時，該第一負載電路的電壓值是從該第二電壓電平振蕩到該第一電壓電平。
2、 根據(jù)權(quán)利要求1所述的存儲器電路，其特征在于，該N型金 氧半晶體管與一供應(yīng)電壓電性連接，而該P型金氧半晶體管與一接地端電性連接。
3、 根據(jù)權(quán)利要求2所述的存儲器電路，其特征在于，該預(yù)設(shè)電 路從該P型與該N型金氧半晶體管之間的一輸出端輸出該預(yù)設(shè)電壓， 且該預(yù)設(shè)電壓的第二電壓電平相當(dāng)于該供應(yīng)電壓的1/2。
4、 根據(jù)權(quán)利要求1所述的存儲器電路，其特征在于，該控制信 號通過一反向器傳送至該N型金氧半晶體管，以使該控制信號同時開 啟該N型與該P型金氧半晶體管。
5、 根據(jù)權(quán)利要求1所述的存儲器電路，其特征在于，該第二三 態(tài)緩存器進一步透過一第二負載線連接至一穩(wěn)態(tài)電源。
6、 一種具高讀取速度及低切換噪聲的存儲器電路，其特征在于， 包含一輸出緩存器裝置，其具有一第一輸入，用以接收具有一第一電壓電平的一數(shù)據(jù)信號；以及一第二輸入，用以接收具有一第二電壓電平的一預(yù)設(shè)電壓；以及一預(yù)設(shè)電路，其包含一對金氧半晶體管，該預(yù)設(shè)電路是在該輸出 緩存器接收該數(shù)據(jù)信號之前提供該預(yù)設(shè)電壓至該第二輸入；其中，該預(yù)設(shè)電路接收一控制信號以同時開啟該對金氧半晶體 管，且當(dāng)該輸出緩存器接收該數(shù)據(jù)信號時，該第二輸入的電壓值從該 第二電壓電平振蕩到該第一電壓電平。
7、 根據(jù)權(quán)利要求6所述的存儲器電路，其特征在于，該預(yù)設(shè)電 路為一串疊的金氧半晶體管電路，且該對金氧半晶體管包含彼此串聯(lián) 連接的一 N型金氧半晶體管及一 P型金氧半晶體管。
8、 根據(jù)權(quán)利要求7所述的存儲器電路，其特征在于，該N型金 氧半晶體管與一供應(yīng)電壓電性連接，而該P型金氧半晶體管與一接地 端電性連接。
9、 根據(jù)權(quán)利要求8所述的存儲器電路，其特征在于，該預(yù)設(shè)電 路從該P型與該N型金氧半晶體管之間的一輸出端輸出該預(yù)設(shè)電壓， 且該預(yù)設(shè)電壓的第二電壓電平相當(dāng)于該供應(yīng)電壓的1/2。
10、 根據(jù)權(quán)利要求7所述的存儲器電路，其特征在于，該控制信 號通過一反向器傳送至該N型金氧半晶體管，以使該控制信號同時開 啟該N型與該P型金氧半晶體管。
11、 根據(jù)權(quán)利要求6所述的存儲器電路，其特征在于，該輸出緩 存器裝置包含第一與第二三態(tài)緩存器，且該第二輸入設(shè)置于該第一與 該第二三態(tài)緩存器之間。
12、 一種存儲器電路，其特征在于，包含一三態(tài)緩存器，當(dāng)該三態(tài)緩存器開啟時，該三態(tài)緩存器接收具有 第一電壓電平的一數(shù)據(jù)信號并透過一輸出負載線路輸出該數(shù)據(jù)信號； 以及一預(yù)設(shè)電路，其由一對金氧半晶體管所構(gòu)成，該預(yù)設(shè)電路是在該 三態(tài)緩存器開啟之前提供具有一第二電壓電平的一預(yù)設(shè)電壓至該輸出 負載線路，其中，該預(yù)設(shè)電路接收一控制信號以同時開啟該對金氧半晶體 管，且當(dāng)該三態(tài)緩存器開啟時，該輸出負載線路的電壓值從該第二電 壓電平振蕩到該第一電壓電平。
13、 根據(jù)權(quán)利要求12所述的存儲器電路，其特征在于，該三態(tài) 緩存器進一步透過連接至一穩(wěn)態(tài)電源的另一三態(tài)緩存器輸出該數(shù)據(jù)信號
14、 一種提高存儲器電路的讀取速度與降低其切換噪聲的方法，其特征在于，包含提供一第一三態(tài)緩存器，其中，當(dāng)該第一三態(tài)緩存器開啟時，具有一第一電壓電平的一數(shù)據(jù)信號經(jīng)由該第一三態(tài)緩存器接收與傳輸； 提供一第二三態(tài)緩存器，其中，當(dāng)該第二三態(tài)緩存器開啟時，該第二三態(tài)緩存器接收并輸出該數(shù)據(jù)信號；以及提供一預(yù)設(shè)電路，用以在該第一三態(tài)緩存器開啟之前提供具有一第二電壓電平的一預(yù)設(shè)電壓至該第一與第二三態(tài)緩存器之間的一連接線路，其中，當(dāng)該第一三態(tài)緩存器開啟時，該連接電路的電壓值從該第 二電壓電平振蕩到該第一電壓電平。
15、 一種提高存儲器電路的讀取速度與降低其切換噪聲的方法，其特征在于，包含提供一輸出緩存器裝置，用以接收并輸出具有一第一電壓電平的 一數(shù)據(jù)信號；以及提供一預(yù)設(shè)電路，用以在該輸出緩存器接收該數(shù)據(jù)信號之前提供 具有一第二電壓電平的一預(yù)設(shè)電壓至該輸出緩存器，以使該輸出緩存 器裝置的一信號傳輸線路具有該第二電壓電平；其中，當(dāng)該輸出緩存器接收該數(shù)據(jù)信號時，該第二輸入的電壓值 從該第二電壓電平振蕩到該第一電壓電平。
16、 一種提高存儲器電路的讀取速度與降低其切換噪聲的方法，其特征在于，包含提供一三態(tài)緩存器，用以接收并傳輸具有第一電壓電平的一數(shù)據(jù)信號；以及提供一預(yù)設(shè)電路，用以在該三態(tài)緩存器開啟之前提供具有一第二 電壓電平的一預(yù)設(shè)電壓至該三態(tài)緩存器的一輸出線路，其中，當(dāng)該三態(tài)緩存器開啟時，該輸出線路的電壓值從該第二電 壓電平振蕩到該第一電壓電平。
全文摘要
本發(fā)明公開了一存儲器電路，其包含一輸出緩存器裝置及一預(yù)設(shè)電路，該輸出緩存器裝置包含一第一輸入，用以接收一數(shù)據(jù)信號；一第二輸入，用以接收一預(yù)設(shè)電壓；以及一輸出，用以輸出該數(shù)據(jù)信號；其中，該預(yù)設(shè)電路由一對金氧半晶體管所構(gòu)成，其是接收一控制信號以同時開啟該對金氧半晶體管，以在該輸出緩存器接收該數(shù)據(jù)信號之前提供該預(yù)設(shè)電壓至該第二輸入。
文檔編號G11C7/16GK101458958SQ20081008629
公開日2009年6月17日 申請日期2008年3月25日 優(yōu)先權(quán)日2007年12月10日
發(fā)明者廖惇雨, 梁甫年, 陳嘉榮, 陳泳旭 申請人:旺宏電子股份有限公司