專利名稱：：頁面擦除的非易失性半導體存儲器的制作方法頁面擦除的非易失性半導體存儲器相關申請0001本申請要求申請日2006年3月29日提交的美國臨時申請60/786897、申請日2006年9月11日提交的美國臨時申請60/843593和2007年3月8日提交的美國發(fā)明申請11/715838的權益。以上申請的所有教導通過引用全部包括在本申請中。
背景技術：
：0002移動電子設備(諸如數(shù)字照相機、便攜式數(shù)字助手、便攜式音頻/視頻播放器和移動終端)持續(xù)要求大容量的存儲器，優(yōu)選的是具有不斷增加的容量和速度能力的非易失性存儲器。例如，現(xiàn)有可用的音頻#>放器可以具有256M字節(jié)到40G字節(jié)的存儲器用于存儲音頻/視頻數(shù)據(jù)。由于數(shù)據(jù)需要在電力缺失時保持，優(yōu)選諸如閃爍存儲器和硬盤驅動器的非易失性存儲器。0003目前，具有高密度的硬盤驅動器可以存儲40到500G字節(jié)的數(shù)據(jù)，但相對而言體積較大。而閃爍存儲器(也稱為固態(tài)驅動器)由于其高的密度、非易失性和相對于硬盤驅動器較小的尺寸而流行。閃爍存儲器技術基于EPROM和EEPROM技術。選擇術語"閃爍，，是由于不同于每一字節(jié)單獨擦除的EEPROM,其可以在同一時間擦除大量的存儲器單元。本領域內(nèi)的普通技術人員可以理解閃爍存儲器可以被配置為或非、與非或者其它閃爍，其中與非閃爍由于其更為緊密的存儲器陣列結構而在每給定區(qū)域具有更高的密度。為了進一步討論，所涉及到的閃爍存儲器應該理解為任意類型的閃爍存儲器。0004與非閃爍存儲器的單元陣列結構包括n個可擦除塊。每一塊被分為m個可編程頁面，用于說明包括n個可擦除塊的示例與非閃爍存儲器的單元陣列結構。在此例中，n=2048。如圖l到圖3中所示，每一塊一皮分為m個可編程頁面，其中，m=64。0005圖3中示出每一頁面包括(j+k)字節(jié)(x8位)。在此例中，j=2048并且k-64。該頁面被進一步分為j字節(jié)數(shù)據(jù)存儲區(qū)域(數(shù)據(jù)域)和分開的k字節(jié)區(qū)域(空閑域)。K字節(jié)區(qū)域通常用于錯誤管理功能。1個頁面=(j+k)字節(jié)；.1塊-m個頁面=(j+k)字節(jié)承m;總的存儲器陣列尺寸=11個塊=(j+k)字節(jié)*111*11。0006在傳統(tǒng)與非閃爍設備中，基于頁面執(zhí)行讀取和編程操作，而基于塊執(zhí)行擦除操作。所有的操作由命令驅動(參見三星的2Gb與非閃爍規(guī)范ds-k9f2gxxu0ffl_revl0,其在此全部引入)。0007基于頁面訪問內(nèi)部存儲器陣列。在通過共用I/O引腳(1/00到1/07)寫緊隨以地址的READ命令到設備之后開始讀操作。如圖4所示，在少于tR(從閃爍陣列到頁面寄存器的數(shù)據(jù)傳輸時間)的時間內(nèi)，讀出所選擇頁面內(nèi)的2112字節(jié)的數(shù)據(jù)并傳輸?shù)巾撁婕拇嫫?。一?112字節(jié)的數(shù)據(jù)從單元陣列中的所選擇頁面被讀出并傳輸?shù)綌?shù)據(jù)寄存器，該數(shù)據(jù)寄存器中的數(shù)據(jù)可以例如以每循環(huán)8位或者16位從該設備順序讀取。0008傳統(tǒng)的存儲器陣列基于頁面編程。對于編程操作，緊隨以地址和HU字節(jié)的輸入數(shù)據(jù)的PROGRAM命令通過共用I/O引腳(1/00到1/07)發(fā)送到該設備。在輸入數(shù)據(jù)載入循環(huán)期間，2112字節(jié)的數(shù)據(jù)被傳輸?shù)綌?shù)據(jù)寄存器，并且最終在少于tPROM(頁面編程時間)的時間內(nèi)被編程到單元陣列的所選擇頁面，如圖5所示。0009基于塊來擦除存儲器陣列。對于塊擦除操作，緊隨以塊地址的BLOCKERASE命令通過共用I/O引腳(1/00到1/07)被發(fā)送到該設備。如圖6中所示，在少于tBERS(塊擦除時間)的時間內(nèi)，擦除128k字節(jié)的數(shù)據(jù)。參考與非閃爍規(guī)范(三星2Gb與非ds—k9f2gxxu0m—rev10)用于詳細說明設備操作。0010如圖7所示，與非單元串通常包括串聯(lián)的一個串選擇器晶體管71、i個存儲器單元72和一個接地選擇晶體管73。根據(jù)處理技術每串的單元數(shù)量(i)可以不同，例如，每串8個單元或者每串16個單元或者每串W個單元。在現(xiàn)有的90nm和70nm技術中，每串32個存儲器單元較為普遍。此后，如圖7所示，'32，用于i。0011存儲器單元柵極對應于字線0-31(W/L0到W/L31)。串選擇晶體管的柵極連接到串選擇線(SSL)，而串選擇晶體管的漏極連接到位線(B/L)。接地選擇晶體管的柵極連接到接地選擇線(GSL),而接地選擇晶體管的源極連接到公共電源線(CSL)。每一字線對應于頁面，并且每一串對應于塊。0012圖8和圖9示出每個與非單元串具有32個單元的塊的物理結構。如圖8中所示，一個塊中存在(j+k)*8個與非串。因此，單位塊共具有(j+k)*8*32個單元。每一字線被限定為單位頁面。圖9中示出n個塊。0013通常，通過福勒諾德海姆(Fowler-Nordheim，F(xiàn)-N)隧穿或者熱電子注入來編程和擦除閃爍存儲器單元。在與非閃爍存儲器中，由F-N隧穿控制擦除和編程二者。以下的擦除和編程操作基于與非閃爍存儲器。0014在擦除操作期間，單元的頂部^L(toppoly)(即，頂柵極)被偏置為Vss(接地)，而單元的襯底被偏置為擦除電壓Vers(例如，大約20v，由于從P-襯底到n+源極/漏極的結正向偏置，源極和漏極被自動偏置為Vers)。根據(jù)此擦除偏置條件，浮極(floatingpoly)(即浮柵極)中俘獲的電子(電荷)如圖IOA所示通過隧道氧化物被發(fā)送到該村底。如圖10B所示，所擦除單元的單元電壓Vth為負值。換句話說，所擦除單元為導通晶體管(由0V^"極偏置電壓Vg正常導通)。0015相反，在編程操作期間，單元的頂部極(即，頂柵極)偏置為編程電壓Vpgm(例如，大約18v),而單元的襯底、源極和漏極被偏置為Vss(接地)。根據(jù)此編程偏置條件，襯底中的電子(電荷)如圖IIA所示通過隧道氧化物#皮注入浮才及(即，浮柵極)。所編程單元的單元電壓Vth如圖IIB所示為正值。換句話說，所編程單元為截止晶體管(由OV柵極偏置電壓Vg正常截止)。0016因此，通過雙向(即，對稱)F-N隧穿機制擦除和編程與非閃爍。0017一種公知的擦除方案如圖12和13所示。圖12中示出擦除操作期間的偏置條件。P阱襯底被偏置到擦除電壓Vers，而所選擇塊中的位線和公共電源線(CSL)通過SSL和GSL晶體管的S/D二極管被鉗位為Vers-0.6v。同時所選擇塊中的所有字線被偏置為0v，而串選擇線(SSL)和接地選擇線(GSL)被偏置為擦除電壓Vers。從而，如上所述，由F-N隧穿擦除所選擇塊中的全部單元。0018由于基于塊的擦除操作，必須防止具有相同P阱襯底的未選擇塊中的存儲器單元的擦除(即擦除禁止)。圖13示出對未選擇塊的擦除禁止方案所選擇塊中的所有字線偏置為0V。未選擇塊中的所有字線凈皮偏置為Vers以由來自坤于底的Vers補償電場。0019表1示出在擦除操作期間由現(xiàn)有技術1用于所選擇塊和未選擇塊的偏置條件。表1.擦除期間的偏置條件一現(xiàn)有技術1<table>tableseeoriginaldocumentpage13</column></row><table>0020使用此擦除禁止方案，需要很長的總擦除時間將未選擇塊中的所有字線充電到擦除電壓Vers。同時，由于充放電未選擇塊中的全部字線，使得功耗非常高。此外，由于存儲器密度增加，使得擦除時間更長并且擦除操作期間的功耗更高。0021為了解決上述方法中的問題，提出了自升壓擦除禁止方案(美國專利5473563)且該方案廣泛用于與非閃爍存儲器。0022對于所選擇塊，如圖14所示，擦除偏置條件基本上和上面所述相同，除了SSL和GSL是浮置的而不是被偏置為Vers。0023為了防止在未選擇塊中的存儲器單元的擦除，圖15中示出擦除操作期間浮置未選擇塊中的所有字線。因此，當將擦除電壓Vers施加到村底時，通過該襯底和未選擇塊中的字線之間的電容耦合，未選擇塊中的所浮置字線被升壓到接近于擦除電壓Vers。(當單元陣列的襯底電壓為Vers時，所浮置字線被升壓到大約Vers的90%;但是由襯底和字線之間的耦合比率確定所浮置字線上的所提升的電壓電平)。未選擇塊中的字線上所提升的電壓降低該襯底和字線之間的電場，由此可以防止未選擇塊中的存儲器單元的檫除。'所選擇塊中的所有字線偏置為0V。-未選擇塊中的所有字線是浮置的。0024表2示出使用此方法的擦除期間的偏置條件。不需要施加擦除電壓Vers到未選擇塊中的字線，由于未選擇塊中的全部字線不需要被偏置到Vers,因此該方法降低了擦除期間的功耗并且減少了擦除時間。表2.擦除期間的偏置條件一現(xiàn)有技術2<table>tableseeoriginaldocumentpage14</column></row><table>0025由于單元的襯底被偏置為擦除電壓Vers并且所選擇塊中的單元的源極/漏極/襯底是電連接，所以必須基于塊發(fā)生擦除操作。換句話說，最小的可擦除陣列尺寸為塊。0026上述的閃爍存儲器存在三個限制。第一，僅在擦除目標存儲器陣列之后可以編程位。第二，每一個單元僅可以擦除有限次，之后其不能再可靠存儲數(shù)據(jù)。換句話說，對于單元存在纟察除和編程循環(huán)次數(shù)的限制(即，耐久性，通常為10000到100000個循環(huán))。第三，最小可一察除陣列尺寸遠大于最小可編程陣列尺寸。由于這些限制，需要復雜的數(shù)據(jù)結構和算法來有效地使用閃爍存儲器(例如參見美國專利5937425、6732221和6594183)。0027在美國專利5995417和美國專利申請2006/0050594中已經(jīng)提出基于頁面的存儲器單元的擦除。
發(fā)明內(nèi)容0028此處提供用于非易失性存儲器(尤其是與非閃爍存儲器應用)中的基于頁面的新的擦除方法的技術細節(jié)。雖然此處使用與非閃爍存儲器來描述基于頁面的擦除方法，但是本領域內(nèi)的普通技術人員可以將其更普遍應用于其它閃爍存儲器設備。0029非易失性存儲器陣列(諸如與非閃爍存儲器)具有襯底上的多個存儲器單元串、越過所述串到存儲器單元頁面的字線和將電壓施加到每一字線的導通晶體管。在擦除頁面的方法中，例如，通過塊解碼器啟用所選擇塊的每一導通晶體管。字線解碼器可以施加選擇電壓到在所選擇塊的多個所選擇字線中的每一個的導通晶體管；并且施加未選擇電壓到在所選擇塊的多個未選擇字線中的每一個的導通晶體管。襯底電壓被施加到所選擇塊的襯底。襯底電壓和每一所選擇的字線的結果電壓之間的電壓差值使得所選擇字線的存儲器單元的頁面被擦除，并且所述襯底電壓和每一未選擇字線的結果電壓之間的電壓差值低于擦除未選擇字線的存儲器單元的頁面的電壓。0030在某些實施例中，公共選擇電壓被施加到每一所選擇字線并且公共未選擇電壓纟皮施加到每一未選擇字線。選擇電壓和未選擇電壓可以被施加到所選擇塊的任一字線。0031將選擇和未選擇電壓施加到所選擇塊的任一字線，由至少一個未選擇字線可以隔離所選擇字線并且由至少一個所選擇字線可以隔離未選擇字線。使用與未選擇線路相鄰的所選擇線路，其中，字線的升壓依賴于導致可以降低該升壓的電容耦合。從而，優(yōu)選從未選擇電壓施加的較高的初始電壓。為了確保不擦除和兩個所選擇存儲器單元相鄰的未選擇存儲器單元，優(yōu)選的，未選擇電壓與所施加的襯底電壓比未選擇電壓與選擇電壓更纟妄近。0032在一個實施例中，每一所選擇字線的結果電壓基本上等于選擇電壓，每一未選擇字線的結果電壓為從未選擇電壓拉向村底電壓的浮置電壓。施加到所選擇塊的每一導通晶體管的公共柵極信號的值為V2，未選擇電壓大于V2并且未選擇字線預充電到V2-Vtn。V2基本上小于所施加的襯底電壓，但其優(yōu)選為所施加的襯底電壓的至少50°/。。因此，所選擇塊中的未選擇電壓大于通常施加到未選擇塊中的導通晶體管的電壓。0033在其它實施例中，每一所選擇字線的結果電壓基本等于選擇電壓，并且每一未選擇字線的結果電壓基本等于未選擇電壓。例如，選擇電壓可以大約為0V,并且所述未選擇電壓可以大約等于所施加的襯底電壓。0034在擦除驗證操作期間，選擇驗證電壓可以被施加到所選擇塊中的多個所擦除頁面的每一字線，并且未選擇^S正電壓可以被施加到所選擇塊中的多個未擦除頁面的每一字線。隨后讀出所選擇塊的串的狀態(tài)。每一串連接到終端電壓，特別是電源電壓。根據(jù)所選擇字線的數(shù)量，可以從多個電壓電平的其中之一選擇終端電壓的電平。0035通過結合，根據(jù)下述本發(fā)明的示例性實施例的更具體描述，本發(fā)明的前述內(nèi)容是清楚的，圖中類似參考標號在不同視圖中表示相同部件。所示附圖并不必要按比例畫出，而是重點用于說明本發(fā)明的實施例。圖1為與非閃爍單元陣列結構；圖2為與非閃爍塊結構；圖3為與非閃爍頁面結構；圖4為與非閃爍中的基于頁面讀取操作；圖5為與非閃爍中的基于頁面編程操作；圖6為與非閃爍中的基于塊的擦除操作；圖7為具有32個單元的與非單元串；圖8為與非閃爍中的塊和頁面的定義；圖9為與非閃爍中的多個塊；圖IOA為福勒諾德海姆(F-N)隧穿的擦除操作；圖IOB為福勒諾德海姆(F-N)隧穿的擦除操作；圖IIA為福勒諾德海姆(F-N)隧穿的編程操作；圖IIB為福勒諾德海姆(F-N)隧穿的編程操作；圖12為現(xiàn)有技術1的擦除期間所選擇塊的偏置條件；圖13為現(xiàn)有技術1的塊擦除和靜態(tài)擦除禁止方案；圖14為現(xiàn)有技術2的擦除期間所選擇塊的偏置條件；圖15為現(xiàn)有技術2的塊擦除和自升壓擦除禁止方案；圖16為塊復制過程用于修改頁面或者頁面的一部分；圖17為擦除期間所選擇塊的偏置條件一頁面擦除方案1;圖18為頁面擦除和擦除禁止一頁面擦除方案1;圖19為頁面擦除偏置條件一頁面擦除方案2A;圖20為頁面擦除和擦除禁止一頁面擦除方案2A;圖21為頁面擦除偏置條件一頁面擦除方案2B;圖22為頁面擦除和擦除禁止一頁面擦除方案2B;圖23為多個頁面^察除一頁面擦除方案1;圖24為多個頁面擦除一頁面擦除方案2A;圖25為多個頁面4察除一頁面擦除方案2B;圖26為塊擦除一頁面擦除方案2A;圖27為塊擦除一頁面擦除方案2B;圖28為無需源極偏置的頁面擦除驗證；圖29為使用源極偏置的頁面擦除驗證；圖30為塊擦除驗證；圖31為頁面擦除流程一單個擦除和擦除驗證循環(huán)；圖32為頁面擦除流程一多個擦除和擦除驗證循環(huán)；圖33為與非閃爍核心的簡化框圖34為用于頁面擦除方案1的塊解碼器示意圖35為用于頁面擦除方案2A和2B的塊解碼器示意圖36為示例的頁面緩存器和列選擇器；圖37為頁面擦除/多個頁面擦除時序圖一頁面擦除方案1;圖38為頁面擦除/多個頁面擦除時序圖一頁面擦除方案2A;圖39為頁面擦除/多個頁面擦除時序圖一頁面擦除方案2B;圖40為塊擦除時序圖一頁面擦除方案2A;圖41為塊擦除時序圖一頁面擦除方案2B;圖42為用于頁面擦除方案1的使用源極偏置的頁面擦除驗證時序圖43為用于頁面擦除方案1的塊擦除驗證時序圖44為用于頁面擦除方案2A和2B的頁面擦除驗證時序圖45為用于頁面擦除方案2A和2B的塊擦除驗證時序圖46為擦除期間所選擇塊的偏置條件一頁面擦除方案3;圖47為擦除期間所選擇塊的偏置條件一頁面擦除方案3;圖48為頁面擦除和擦除禁止一頁面擦除方案3;圖49為多個頁面擦除和擦除禁止一頁面擦除方案3;圖50為頁面擦除方案3期間的寄生電容；圖51為頁面擦除/多個頁面擦除時序圖一頁面擦除方案3。具體實施例方式0036以下描述本發(fā)明的示例性實施例。0037這里引用的所有專利、公開申請和參考文件的教導在此通過引用全部包括在本申請中。0038閃爍存儲器中，尤其與非閃爍設備中，基于頁面執(zhí)行讀取和編程操作，而基于塊執(zhí)行擦除操作。通常頁面尺寸為512字節(jié)、2048字節(jié)或者4096字節(jié)，而塊尺寸為16頁、32頁或者64頁。從而，最小可擦除塊的尺寸至少比頁面尺寸大16倍。此外，在芯片尺寸增大時，可擦除塊的此最小尺寸(即單位擦除塊)也會變得更大。0039編程/讀取和擦除之間的陣列尺寸不匹配產(chǎn)生設備可靠性(即設備壽命)和閃爍文件系統(tǒng)中的系統(tǒng)性能降低的兩個嚴重問題。0040與硬盤(HDD)不同，在由輸入數(shù)據(jù)編程閃爍存儲器設備中的存儲器單元之前，存儲器單元必須被擦除。一旦系統(tǒng)中的CPU或者閃爍控制器發(fā)出編程命令，應該立即執(zhí)行數(shù)據(jù)寫操作。因此，編程前擦除降低了整體系統(tǒng)性能。為了克服此問題，閃爍控制器通常提前準備空的已擦除塊(即，擦除單位回收)。此回收可能發(fā)生在后臺(當CPU空閑)或者在空閑空間的數(shù)量低于預定閾值時根據(jù)需要。O(Ml當閃爍控制器請求數(shù)據(jù)寫或者數(shù)據(jù)修改甚至到頁面的一小部分，包含要修改頁面的塊通常將被重寫到擦除單位回收所聲明的空閑(空)塊的其中之一。在此情況中，初始塊中包含初始數(shù)據(jù)的有效頁面如圖16所示應被復制到所選擇的空閑塊。然后讀取、修改并復制所修改的頁面到新的塊，具有其余頁面中的初始數(shù)據(jù)的頁面中具有所修改數(shù)據(jù)的新塊通過閃爍控制器中的虛擬映射系統(tǒng)被重新映射到有效的塊地址。(虛擬映射系統(tǒng)為閃爍控制器訪問的邏輯地址和閃爍存儲器中的物理地址之間的地址轉換系統(tǒng))。初始塊現(xiàn)在不再使用并且將被擦除單位回收過程聲明為空閑塊。(參見EranGal、SivanToledo的"AlgorithmsandDataStructuresForFlashMemories(閃爍存儲器的算法和數(shù)據(jù)結構)，，ACMComputingSurveys(ACM計算縱覽)2005年6月，巻37第二部分第138-163頁，閃爍存儲器的算法和數(shù)據(jù)結構在此通過引用全部包括在本申請中)。為了最小化由于上述塊復制操作帶來的性能下降，通常與非閃爍設備支持無需閃爍設備和閃爍控制器之間的外部處理的頁面復制功能。然而，編程/讀取和擦除操作之間的陣列尺寸不匹配導致巨大的系統(tǒng)開銷和復雜度。0042由福勒諾德海姆(F-N)隧穿或熱電子注入來編程和擦除閃爍存儲器單元。在編程或者擦除操作期間，通過圍繞浮柵的電介質，電荷被發(fā)送到浮柵或者從浮柵發(fā)送。這種頻繁的電荷發(fā)送導致電子在浮柵和電介質中被俘獲，從而降低了單元的編程和擦除特性。由于伴隨擦除-編程循環(huán)的次數(shù)的增加的此電子俘獲，隨之生成的單元需要逐漸更高的編程電壓和擦除電壓；因此，單元上擦除-編程循環(huán)的次數(shù)受限。通常擦除-編程循環(huán)(即單元耐久特性)的最大次數(shù)為10000到100000之間。0043擦除-編程循環(huán)的受限次數(shù)(耐久性)限制了閃爍設備的壽命。具有盡可能長的壽命是有益的，并且這依賴于訪問閃爍設備的模式。反復和頻繁重寫到單個單元或者一小部分單元將導致很快就開始故障并且設備的使用壽命快速結束。0044此外，在具有多個閃爍設備的閃爍存儲器系統(tǒng)中，如果在閃爍存儲器系統(tǒng)中的設備之間存在顯著不均衡的使用狀況，則會導致一個設備壽命結束而其它設備還留有顯著長的壽命。當一個設備壽命結束，整個存儲器系統(tǒng)可能必須被替換，因此這極大的降低了閃爍存儲器系統(tǒng)的壽命。0045如果重寫可以被均衡地分布在設備的所有單元，每一單元將經(jīng)歷接近于其所能承受的最大的擦除次數(shù)，則故障發(fā)生將會盡可能被延遲，從而最大化了設備的壽命。為了通過均衡使用設備的所有單元來延長設備壽命，已經(jīng)提出多種耗損平衡技術和算法并且在閃爍存儲器系統(tǒng)中被執(zhí)行。0046因為塊的頁面中的未受影響的數(shù)據(jù)應該被重寫(復制)到具有所修改數(shù)據(jù)的新塊，由于前述部分中描述的讀取/編程和擦除之間的陣列尺寸不匹配的塊復制操作導致不必要的重寫。由于僅是要被重寫的頁面需要被擦除，如果最小可擦除陣列的尺寸是頁面(即，基于頁面擦除)而非塊(即，基于塊擦除)，則可以顯著延長設備壽命。此外，基于頁面擦除將會極大降低塊復制操作的次數(shù)。0047盡管對于設備的與非單元串而言單元襯底公用，但是與非閃爍存儲器中的每一與非單元串可以被獨立控制。擦除操作期間塊中的所有字線被偏置到典型與非閃爍設備中的同一電壓條件。這就是與非閃爍存儲器中最小可擦除陣列尺寸為塊的原因。0048為了基于頁面擦除閃爍存儲器單元，對應于與非單元串的頁面的每一字線必須被分別且獨立地控制。頁面擦除方案0049表3和圖17示出根據(jù)頁面擦除方案1(例如，字線27的擦除)的頁面擦除期間的偏置條件。使用頁面擦除方案1，未選擇字線被偏置到用于阻止一個或多個未選擇頁面被擦除的電壓，例如，偏置為Vers,而一個或多個所選擇字線被偏置為用于擦除一個或多個所選擇頁面的另一電壓，例3口0V。0050如圖17所示，在所選擇塊中所選擇塊中的一個或多個所選擇字線被偏置為OV用于擦除，并且-所選擇塊中的一個或多個未選擇字線被偏置為Vers,用于禁止擦除。0051為了禁止未選擇塊中的存儲器單元的擦除，在擦除操作期間浮置未選擇塊中的所有字線，與現(xiàn)有技術2相同，而表3中所示的偏置條件被應用到圖18所示的所選擇塊。從而，當纟察除電壓Vers施加到襯底時通過襯底和未選擇塊中的字線之間的電容性耦合，未選擇塊中的所浮置字線被升壓到接近擦除電壓Vers。(當單元陣列的襯底達到Vers時，字線被升壓到Vers的大約90%,但是，通過襯底和字線之間的耦合比率來確定所浮置字線上的所提升的電壓電平)。未選擇塊中的字線上的所提升的電壓降低襯底和字線之間的電場；從而，防止了未選擇塊中存儲器單元的擦除。未選擇塊中的所有字線是浮置的。表3.頁面擦除期間的偏置條件一頁面擦除方案1<table>tableseeoriginaldocumentpage20</column></row><table>頁面擦除方案2A和2B0052頁面擦除方案2A和2B的偏置條件如下所述.單元柵極(字線)被偏置為負電壓-VI(第一電平電壓)。單元襯底被偏置為第二電平電壓?！鰡卧獤艠O和襯底之間的電場應滿足通過單元的隧道氧化物產(chǎn)生F-N隧穿的需求。-單元的浮極(即，浮柵)中的所俘獲電子(電荷)通過隧道氧化物被發(fā)射到襯底。具有0V的單元柵極電壓的第二電平電壓的最大量不應該導致未選擇相鄰頁面上的單元擦除干擾(例如，偏移閾值電壓或者軟擦除)?！隹梢愿鶕?jù)處理技術和單元特性改變-vi和第二電平電壓。0053圖19示出使用頁面擦除方案2A用于在擦除操作期間所選擇塊中的所選擇頁面(此例中為字線27)的電壓偏置條件。所選擇字線27(頁面)被偏置到負電壓-18V(-VI)，而未選擇字線被偏置到0V。單元陣列的襯底被偏置到0V(V2=0V)。根據(jù)處理技術和單元特性可以再次改變電壓，此后結合圖21、22和表5說明。使用新的擦除條件，由于單元柵極和襯底之間的電場的非有效量級(magnitude),所選擇頁面的所有單元被擦除，而未選擇頁面的所有單元不被擦除。0054表4和圖20示出用于所選擇塊和未選擇塊的偏置條件。在擦除期間，未選擇塊的所有字線是浮置的，由于襯底被偏置為OV并且未選擇塊的所有字線在用于擦除而處于浮置的之前被放電為0V,因此所有字線的電勢保持在0V。表4.擦除期間的偏置條件一頁面擦除方案2A<table>tableseeoriginaldocumentpage21</column></row><table>0055圖21示出使用頁面擦除方案2B用于擦除操作期間所選擇塊中的所選擇頁面(此例中為字線27)的電壓偏置條件。所選擇字線27(頁面)被偏置到負電壓-13V(-Vl)，而未選擇字線被偏置到0V。單元陣列的襯底被偏置到5V。；敗極和單元襯底之間的總的電場與第一例子的相同。襯底電壓應該被確定為不導致對同一與非單元串中的未選擇字線(頁面)上的單元的擦除干擾(即軟擦除)。0056表5和圖22示出用于所選擇塊和未選擇塊的偏置條件。在擦除操作期間，未選擇塊的所有字線是浮置的，當電壓施加到襯底時，通過襯底和未選擇塊中的字線之間的電容性耦合，未選擇塊的所有字線被升壓到接近襯底電壓。(所提升的電壓是襯底電壓的大約90%，但是，通過襯底和字線之間的耦合比率確定所浮置字線上的所提升的電壓電平)。未選擇塊中的字線上的所提升的電壓降低襯底和字線之間的電場，從而，防止了未選擇塊中存儲器單元的擦除。表5.擦除期間的偏置條件一頁面擦除方案2B<table>tableseeoriginaldocumentpage22</column></row><table>多頁面擦除和塊擦除0057使用新的頁面擦除構思，可以擦除所選擇塊中的多個頁面(多個字線)。實際上，通過選擇性控制字線電壓，可以擦除所選擇塊的任意一個或者多個頁面。此外，也可以擦除所選擇塊的全部頁面，也就是基本地塊擦除。0058圖23示出使用頁面擦除方案1的偏置條件同時擦除所選擇塊中的三個頁面(字線l、27、29)。0059圖24示出使用頁面擦除方案2A的偏置條件同時擦除所選擇塊中的三個頁面(字線l、27、29)。0060圖25示出使用頁面擦除方案2B的偏置條件同時擦除所選擇塊中的三個頁面(字線1、27、29)。0061圖26示出使用頁面擦除方案2A的偏置條件同時擦除所選擇塊中的所有頁面，其為塊擦除。0062圖27示出使用頁面擦除方案2B的偏置條件同時擦除所選擇塊中的所有頁面，其為塊擦除。擦除驗證0063在擦除所選擇塊中的單個頁面或者多個頁面或者所有頁面之后，必須執(zhí)行擦除驗證來確保所擦除的單元具有正確的閾值電壓裕度以被讀取。由以下描述的頁面緩存器執(zhí)行此擦除驗證。圖28、圖29、圖30和表6示出頁面擦除驗證和塊擦除驗證期間的電壓偏置條件。對于多頁面驗證，在擦除之后可以順序(依次序)驗證每一所選擇的頁面，但是在優(yōu)選方法中，同時驗證全部頁面。表6中的電壓數(shù)值(即，Vread、Versvf、Vcslevf和Vbersvf)可以才艮據(jù)處理技術和單元特性而4皮改變。0064圖28示出無需源極偏置的單個頁面擦除驗證，圖29示出使用來自CSL的源極偏置的單個頁面擦除驗證。圖30示出塊擦除驗證。表6.擦除驗證期間的偏置條件具有源極偏置的頁面擦除驗證不具有源極偏置的頁面擦除驗證塊擦除驗證位線(B/L)預充電并讀出預充電并讀出預充電并讀出串選擇線(SSL)Vread(45V)Vread(45V)Vread(45V)所選擇字線OV或者VersvfVersvf(-1.5V)OV或者Vbersvf未選擇字線Vread(45V)Vread(45V)N/A接地選擇線(GSL)Vread(45V)Vread(45V)Vread(45V)公共電源線(CSL)Vcslevf(0.4V)OVOV襯底(袋P阱)OVOVOV0065表6的最后一列示出塊擦除驗證，其中所有的字線被選擇。那些條件可以與傳統(tǒng)塊擦除驗證相比較。OV或者對于較小容許驗證的諸如-l.5V的負電壓被施加到每一字線。正如參見圖10B所示，正確地被擦除的存儲器單元將使用施加到字線的OV導通。但是，如果存儲器單元尚未被完全擦除，存儲器單元將導通很少或者一點也不導通。在塊擦除驗證中，任意一個存儲器單元不能全面導通將導致位線上的較高電壓，其可以被讀出為全面擦除故障。0066在使用單個所選擇頁面的擦除驗證情況中，其中，僅該頁面已經(jīng)被擦除，串的其它存儲器單元的每一個可以是處于導通態(tài)或者是截止態(tài)?？紤]到此原因，施加例如4-5V的高電壓到每一未選擇單元的字線。如圖11B所示，甚至當單元已經(jīng)被編程到截止狀態(tài)時，該電壓高于閾值電壓。從而，該單元甚至在被編程到截止狀態(tài)時也將導通，并且所有未選擇存儲器單元將導通。將所選擇字線設置為OV將啟動只對所選擇字線的驗證。0067使用串中所有未選擇單元的高導通性，在驗證操作期間位線上與典型的相比的較低電壓是可預期的。為了抵消未選擇存儲器單元的所增長的導通性，諸如表6中的第二列的-l.5V的負電壓可以被施加到所選擇的字線，或者諸如表6中第一列所示的0.4V的高于0V的電壓可以被施加到公共電源線。所以，對于驗證，所選擇存儲器單元必須更具用于驗證的導通性以抵消未選擇單元的較高導通性。0068通常優(yōu)選產(chǎn)生高于負電壓的正偏置電壓，從而通常優(yōu)選具有正公共源極偏置的頁面擦除驗證。例如，公共電源線的合適電壓可以落入用于單個頁面的0.3V-0.5V的范圍。對于少于整塊的多頁面擦除驗證，較低的電壓是適合的。例如，對于整塊擦除驗證使用0V的公共電源電壓并且對于一個頁面驗證使用0.5V,對于與第一頁同時被驗證的每一附加頁，電源電壓從0.5V下降增量0.5/32可能是合適的。不需要對電源電壓進行這樣的精準控制。但是，0.5V的電源電壓可以例如#1用于0到8個所選褲，字線的同時驗證，0.4V可以被用于9到16個選擇字線的驗證，0.3V用于17-24個字線并且0V用于25-32個字線。頁面擦除流程0069與編程操作不同，通常由于單個^察除和^察除驗證循環(huán)之后單元的閾值電壓被緊緊地固定到目標值，擦除操作并不需要多擦除和擦除驗證循環(huán)。但是也可以使用多擦除和擦除驗證循環(huán)來確保所擦除單元的目標閾j直電壓。0070圖31示出使用單個擦除和擦除驗證循環(huán)的頁面擦除流程，圖32示出使用多擦除和擦除驗證循環(huán)的頁面擦除流程。可以預定并將根據(jù)處理技術和單元特性改變用于多擦除和擦除驗證循環(huán)方法的擦除和擦除驗證循環(huán)的最大數(shù)量。發(fā)出閃爍存儲器設備中的頁面擦除命令之后，自動執(zhí)行此頁面擦除算法(流程)。0071在圖31的步驟311,擦除一個或者多個所選擇頁面，一直到和包括整塊。在步驟312,驗證該一個或者多個頁面已經(jīng)擦除。從步驟313,如果存儲器通過驗證，在步驟314,更新狀態(tài)寄存器為通過，并且如果沒有通過驗證，在步驟315，狀態(tài)寄存器更新為失敗。0072可選的，如圖32所示，在步驟320，ERS—loop值設為1。在步驟313沒有通過的情況中，在步驟321比較ERS-loop值和最大值。如果還沒有達到最大值，在步驟322增加該值并且重復擦除和驗證程序。一旦已經(jīng)達到循環(huán)的最大值，在步驟315寄存器中指示失敗。0073可選的，多頁面擦除之后，可以單獨驗證每一所選擇頁面。對單獨頁面順序驗證，在任意一個頁面失敗之后可以重復多頁面擦除或者僅再次擦除失敗頁面。電路實現(xiàn)例子0074圖33示出與非閃爍核心的簡化框圖。與非單元陣列331包括如同傳統(tǒng)與非閃爍的n個塊332。頁面緩存器電路333在讀取、編程驗證和擦除驗證期間讀出并鎖存單元數(shù)據(jù)。此外，頁面緩存器電路臨時保持輸入數(shù)據(jù)并且根據(jù)編程操作期間的輸入數(shù)據(jù)確定位線的電壓。來自與非單元陣列的所有(j+k卜8個位線連接到頁面緩存器電路。對應于每一與非單元塊的塊解碼器334提供信號SSL(串選擇線)、字線O(WLO)到31(WL31)和GSL(接地選擇線)。由來自行預解碼器335的行預解碼地址信號Xp/Xq/Xr/Xt和來自公共字線解碼器336的串選擇信號SS、接地選擇信號GS和公共串解碼信號SO到S31來驅動塊解碼器。襯底電壓被施加到來自電荷泵337的PP阱。0075在本申請中，由于在多個公開文件和專利中充分地描述了輸入和輸出電路、控制電路、行和列預解碼器電5^、內(nèi)部高電壓發(fā)生器，所以在此沒有描述?？梢詤⒁奒ang-DeogSuh等人所著"A3.3V32MbNANDFlashMemorywithIncrementalStepPulseProgrammingScheme",IEEEJSolid-State,第30巻，第11期第1149-1156頁，1995年4月；Jin-KiKim等人所著"A120-mm64-MbNANDFlashMemoryAchieving180ns/ByteEffectiveProgramSpeed",IEEEJSolid-State,第32巻，第5期第670—680頁，1997年4月；KenTakeuchi等人所著"A56nmCMOS99mm28GbMuUi-levelNANDFlashMemorywithlOMB/sProgramThroughput",ISSCCDIG.Tech.Paper,第144-145頁，2006年2月；和JuneLee等人所著"A90-nmCMOS1.8-V2-GbNANDFlashMemoryforMassStorageApplications",IEEEJSolid-State,第38巻，第11期第1934—1942頁，2003年11月；以上參考文件通過引用全部包括在本申請中。0076如圖9的傳統(tǒng)閃爍設備，與非單元陣列包括n個塊并且每個塊分為32(m)個可擦除且可編程頁面(即，字線)。與非單元陣列中存在(j+k)f8個位線。注意，塊的數(shù)量n、頁面數(shù)量m和數(shù)量(j+k)*8都可以改變。0077圖34示出為用于本發(fā)明的、特別用于頁面擦除方案1的其中一個可能例子的塊解碼器的電路示意圖。注意，對于塊解碼器的電路實現(xiàn)有多種變化。塊解碼器的總數(shù)為n。0078串選擇線SSL、字線WLO到WL31和接地選4奪線GSL由公共信號SS、S0-S31和GS通過由塊解碼器的輸出信號BD-out共同控制的導通晶體管TSS、TSO到TS31和TGS來驅動。0079本地電荷泵341為高電壓開關電路，用于提供編程電壓Vpgm、導通電壓Vpass、讀取電壓Vread7和擦除電壓Vers。其包括增強型麗OS晶體管(ENH)、耗盡麗OS晶體管(DEP)、原生NMOS晶體管(NAT)和2輸入與非門Gl。當塊解碼器鎖存器輸出BDLCH-out為Vdd、HVenb為OV并且OSC被振蕩時，塊解碼器的輸出信號BD_out上升為Vhv(注意到，本地電荷泵為z〉知電游4支術)。0080當?shù)綁K解碼復位晶體管的RST—BD為高(實際上為短脈沖)時，BDLCH—out復位為GV,并且當?shù)綁K解碼使能晶體管的LCHBD輸入為高(實際上短脈沖)和具有到與非門G2的有效行預解碼地址信號Xp、Xq、Xr和Xt時來鎖存BDLCH—out。由反相器II和12鎖存BDLCH_out。0081圖35示出用于頁面擦除方案2A和2B的塊解碼器的電路示意圖。注意，對于塊解碼器的電路實現(xiàn)有多種變化。塊解碼器的總數(shù)為n。0082串選擇線SSL、字線WL0到WL31和接地選擇線GSL由公共信號SS、SO-S31和GS通過由塊解碼器的輸出信號BD-out共同控制的導通晶體管TSS、TSO到TS31和TGS來驅動。導通晶體管TSS、TS0到TS31和TGS的襯底由負的高電壓Vnhv來控制。0083高電壓電平移位器351為高電壓開關電路，用于提供正的高電壓Vhv和負的高電壓Vnhv。電平移位器電路包括交叉耦合的P溝道晶體管Ql和Q2以及n溝道下拉器件Q3和Q4。當?shù)絈3和13的輸入為高，由于通過Ql施加Vhv，則BD—out被拉高，當其為低，BD-out通過Q4被拉低至Vnhv。0084當RST—BD為高(實際上為短脈沖)時，BD-out復位為0V，并且當LCHBD為高(實際上短脈沖)和具有到門G2的有效行預解碼地址信號Xp、Xq、Xr和Xt時，由反相器II和12來鎖存BD—out。0085表7示出用于不同操作模式的Vhv和Vnhv條件的一個例子。其中的所有電壓值可以被改變。表7Vhv和Vnhv條件一頁面擦除方案2A和2B<table>tableseeoriginaldocumentpage27</column></row><table>0086如圖36所示，頁面緩存器和列選擇器電路與傳統(tǒng)與非閃爍相同。在圖36中示出的頁面緩存器和列選擇器電路再次為本發(fā)明的一個可能例子。0087一個頁面緩存器對應于一個位線。但是，當陣列密度增加時，多個位線可以共享頁面援存器(參見JuneLee等人所著"A90-nmCMOS1.8-V2-GbNANDFlashMemoryforMassStorageApplications",IEEEJSolid-StateCircuits,第38巻，第11期第1934-1942頁，2003年11月，該文件通過引用全部包括在本申請中)。0088圖36的頁面緩存器和列選擇器電路用于讀取、編程驗證和擦除驗證搡作。在擦除驗證操作中，由LCHDA復位鎖存器以鎖存節(jié)點B為高。位線BL被預充電到Vcc。如果所有的所選擇存儲器單元被正確擦除，存儲器單元的串將在擦除驗證操作期間導通，從而拉低位線和節(jié)點PBSO。位線隔離晶體管保持截止。使用低于大約.5v的PBSO,鎖存器下面的讀出晶體管將不導通，從而節(jié)點B保持高。節(jié)點B上的高電壓保持通/斷p溝道讀出晶體管為截止。從而，讀出晶體管將不會充電初始接地線PASSb。如果所有的串被正確擦除，線路PASSb保持低并且從該線路讀出"通過"。0089另一方面，如果任意串沒有被全部擦除，節(jié)點PBSO上電壓將保持足夠高，使得當發(fā)出LCHDB時，導通讀出晶體管。結果拉低節(jié)點B。當所選擇塊中的任意頁面緩存器上的節(jié)點B為低時，通/斷讀出晶體管將導通并且將PASSb提高為高電平。讀出該高電平以指示"失敗"。0090操作中.W/L0到W/L31為與非單元串中的32個字線。SSL為串選擇線，GSL為接地選擇線。CSL為公共電源線并且DL/DLb為差動凄t據(jù)線。-在讀取操作期間，CSL被偏置為0V,而在編程期間，CSL被偏置為雨。.YAh和YBi分別是列選擇信號的第一電平和第二電平。.DCB為高時，將位線(BL)放電為0V。PBSO為頁面緩存器的讀出節(jié)點。PREBLb為預充電位線的使能信號。.當PBSO節(jié)點在讀出位線之后具有足夠電壓差異時，LCHDA和LCHDB為數(shù)據(jù)鎖存控制信號。此外，LCHDA和LCHDB控制頁面緩存器(即節(jié)點A和節(jié)點B)中所讀出數(shù)據(jù)的極性。讀取和編程驗證期間的頁面緩存器上的節(jié)點A和B與讀出PBSO時的擦除驗證和用于復制的讀取期間的節(jié)點A和B相反。'通過位線預充電晶體管PBSO節(jié)點高電平(VDD),由LCHDA或者LCHDB復位頁面緩存器中的鎖存。ISOPBb為BL隔離晶體管的控制信號用于將頁面緩存器與位線隔離。.PASSb為用于探測編程完成的共用讀出節(jié)點。當通過內(nèi)部編程算法使用編程和編程驗證成功將輸入數(shù)據(jù)寫到單元時，所有頁面緩存器中的節(jié)點B將為Vdd。因此PASSb將成為0V，并且由讀出力丈大器讀出。類似，如果所選塊中的所有串被成功擦除，在擦除驗證期間所有頁面緩存器中的節(jié)點B將為Vdd。在讀取循環(huán)期間，不使用PASSb并且停用PASSb上的讀出力文大器。0091擦除操作圖37示出使用頁面擦除方案1的頁面擦除或者多頁面擦除的核心時序。如圖37所示，擦除操作主要包括三個子時期，為擦除設置(從tl到t2)、擦除(t2到t3)和擦除恢復(從t3到t4)。0092擦除設置(tl到t2)-由RST-BD脈沖復位塊解碼器并且塊解碼器中的鎖存器的BDLCH—out變?yōu)?V。.一旦行預解碼信號Xp/Xq/Xr/Xt有效，則塊解碼器的鎖存器使能信號LCHBD被加以脈沖。.當行預解碼信號Xp/Xq/Xr/Xt匹配(擦除期間Vhv被設為Vers),鎖存器的BDLCH_out被設為Vdd。.當HVneb為OV并且0SC^L振蕩，本地電荷泵將塊解碼器的輸出信號BD—out提升到(Vers+Vth)?！鑫催x擇塊的BD_out被設為0V。從而，浮置未選擇塊中的所有的字線、SSL、GSL、CSL。0093擦除(t2到t3).在此期間，單元襯底(袋p阱)被偏置為Vers。單個頁面擦除的所選擇字線或者多個頁面擦除的多個所選擇字線被偏置為0V，而SO-S31的公共信號通過導通晶體管TSO到TS31將未選擇字線驅至Vers。.浮置串選擇線SSL、接地選擇線GSL和公共電源CSL。當單元襯底變成Vers時，通過襯底和SSL/GSL之間的電容耦合，將所選擇塊中的SSL和GSL升壓到Vers的接近90°/。。由于從襯底(PP阱)到源極(n+)的結正向偏置，CSL變?yōu)閂ers。-在此期間，擦除(一個或者多個)所選擇頁面上的所有單元。通過0電場(即，字線-Vers并且單元村底-Vers)防止所選一奪塊中的未選^奪字線中的存儲器單元的擦除。未選擇塊解碼器的輸出BD-out截止未選擇塊中的所有導通晶體管TS0到TS31。因此，浮置未選擇塊中的所有字線，并且通過單元襯底和字線之間的電容解耦合將該所有字線升壓到接近90%。0094擦除恢復(t3到t4).在此期間，單元襯底上的所有高電壓、未選擇的所選擇字線、SSL、GSL和CSL^皮放電為初始狀態(tài)(OV)。圖38示出使用頁面擦除方案2A的頁面擦除或者多頁面擦除的核心時序。0095擦除i殳置(tl到t2).由RST-BD脈沖復位塊解碼器并且塊解碼器的BD_out變?yōu)?V?！鲆坏┬蓄A解碼信號Xp/Xq/Xr/Xt有效，則塊解碼器的鎖存器使能信號LCHBD被加以脈沖。當行預解碼信號Xp/Xq/Xr/Xt匹配(擦除期間Vhv被設為Vdd),塊解碼器的BD_out禎:設為Vdd。未選擇塊的BD一out被設為Vnhv。0096擦除(t2到t3).導通晶體管TS、TSO到TS31和TG的襯底被Vnhv偏置為-V1(-18V)用于傳輸負電壓-VI(-18V)。在此期間，單個頁面擦除的所選擇字線或者多個頁面擦除的所選擇字線被驅至-Vl(-18V)，而S0-S31的公共信號通過導通晶體管TSO到TS31將未選擇的字線偏置為0V。串選擇線SSL和接地選擇線GSL被偏置為0V。未選擇塊中的導通晶體管TSO到TS31的柵極在擦除設置期間偏置為Vnhv并且在此期間Vnhv變?yōu)?VI(-18V)。因此，截止導通晶體管TSO到TS31，并且浮置未選擇塊的所有字線。-在此期間，擦除(一個或者多個)所選擇頁面上的所有單元。0097擦除恢復(t3到t4)在此期間，所選擇字線上的負電壓和導通晶體管的襯底返回初始狀態(tài)(ov)。圖39示出使用頁面擦除方案2B的具有-13V的-Vl和5V的V2的頁面擦除或者多頁面擦除的核心時序。0098擦除設置(tl到t2)由RST—BD脈沖復位塊解碼器并且塊解碼器中的BD_out變?yōu)?V。一旦行預解碼信號Xp/Xq/Xr/Xt有效，則塊解碼器的鎖存器使能信號LCHBD被加以脈沖。當行預解碼信號Xp/Xq/Xr/Xt匹配(擦除期間Vhv被設為Vdd)，塊解碼器的BD_out被設為Vdd。■未選擇塊的BD-out被設為Vnhv。擦除(t2到t3)'導通晶體管TS、TSO到TS31和TG的襯底被Vnhv偏置為-VI(-13V)用于傳輸負電壓-Vl(-13V)。單元陣列的襯底被偏置為V2(5V)。在此期間，單個頁面擦除的所選擇字線或者多個頁面擦除的多個所選擇字線被驅至-Vl(-13V)，而S0-S31的公共信號通過導通晶體管TSO到TS31將未選擇的字線偏置為0V。-浮置串選擇線SSL、接地選擇線GSL，并且由于來自單元陣列的襯底的電容耦合，SSL和GSL升壓到V2(5V)的90°/。。由于來自單元陣列的襯底的結正向偏置，公共電源線CSL和位線為V2(5V)。未選擇塊中的導通晶體管TSO到TS31的柵極在擦除設置期間偏置并且Vnhv在此期間變?yōu)?Vl(-13V)。因此，截止導通晶體管TS0到TS31，并且浮置未選擇塊的所有字線。*在此期間，擦除(一個或者多個)所選擇頁面上的所有單元。0099擦除恢復(t3到")在此期間，所選擇字線上的負電壓和導通晶體管的襯底返回初始狀態(tài)(ov)。'單元陣列的襯底、SSL、GSL和CSL上的電壓返回初始狀態(tài)(0V)。使用頁面擦除方案1的塊擦除的核心時序與現(xiàn)有技術的專利5472563的相同，其通過引用全部包括在本申請中。圖40示出了^_用頁面4察除方案2A的具有-18V的-VI和0V的V2的塊擦除的核心時序。0100擦除設置(tl到t2)由RST-BD脈沖復位塊解碼器并且塊解碼器中的BD_out變?yōu)?V。一旦行預解碼信號Xp/Xq/Xr/Xt有效，則塊解碼器的鎖存器使能信號LCHBD被加以脈沖。當行預解碼信號Xp/Xq/Xr/Xt匹配(擦除期間Vhv被設為Vdd),塊解碼器的BD—out禎:i殳為Vdd。未選擇塊的BD_out被設為Vnhv。0101擦除(t2到t3)-導通晶體管TS、TSO到TS31和TG的襯底被Vnhv偏置為-VI(-18V)用于傳輸負電壓-Vl(-18V)?！鲈诖似陂g，由S0-S31的公共信號通過導通晶體管TS0到TS31將所選擇塊中的所有字線驅至-VI(-18V)。串選擇線SSL、接地選擇線GSL被偏置為0V。在擦除設置期間偏置未選擇塊中的導通晶體管TSO到TS31的柵極并且Vnhv在此期間變?yōu)?Vl(-18V)。因此，導通晶體管TS0到TS31截止并且未選擇塊的所有字線被浮置。-在此期間，擦除所選擇塊中的所有單元。0102擦除恢復(t3到t4)在此期間，所選擇塊的所有字線上的負電壓和導通晶體管的襯底返回初始狀態(tài)(ov)。圖41示出使用頁面擦除方案2B的具有-13V的-Vl與5V的V2的塊擦除的核心時序。0103擦除設置(tl到t2).由RST-BD脈沖復位塊解碼器并且塊解碼器中的BD-out變?yōu)?V。一旦行預解碼信號Xp/Xq/Xr/Xt有效，則塊解碼器的鎖存器使能信號LCHBD被加以脈沖。當行預解碼信號Xp/Xq/Xr/Xt匹配(擦除期間Vhv被設為Vdd)，塊解碼器的BD一out被設為Vdd。未選擇塊的BD—out被設為Vnhv。0104擦除(t2到t3).導通晶體管TS、TS0到TS31和TG的襯底被Vwpt偏置為-VI(-13V)用于傳輸負電壓-VI(-13V)。單元陣列的襯底被偏置為V2(5V)。-在此期間，由S0-S31的公共信號通過導通晶體管TS0到TS13將所選擇塊中的所有字線驅至-Vl(-13V)。浮置串選擇線SSL、接地選擇線GSL并且由于來自單元陣列的襯底的電容耦合，SSL和GSL被升壓到V2(5V)的90°/。。-由于來自單元陣列的襯底的結正向偏置，公共電源線CSL為V2(5V)。未選擇塊中的導通晶體管TS0到TS31的柵極在擦除設置期間偏置并且Vnhv在此期間變?yōu)?Vl(-13V)。因此，導通晶體管TS0到TS31截止并且浮置未選擇塊的所有字線。-在此期間，擦除所選擇塊中的所有單元。0105擦除恢復(t3到t4)在此期間，所選擇塊的所有字線上的負電壓和導通晶體管的村底返回初始狀態(tài)(ov)。單元陣列的襯底上的電壓、SSL、GSL和CSL返回初始狀態(tài)(0V)。0106擦除驗證操作擦除驗證操作包括五個子時期，分別為圖42、43、44和45所示的擦除驗證設置(從tl到t2)、BL預充電(t2到t3)、BL讀出(從t3到t4)、數(shù)據(jù)鎖存(從t4到t5)和擦除驗證恢復(從t5到t6)。圖42示出用于頁面擦除方案1的頁面擦除驗證的核心時序。此處描述的電壓源的電壓電平為可能的實施例并且可以被修改。0107頁面擦除驗證設置(tl到t2)在之前擦除操作中，塊解碼器的BD_out被設為Vdd(在擦除驗證期間Vhv^皮設為Vdd)。在之前擦除操作中未選擇塊的BD_out被設為0V。由DCB脈沖將位線放電為地電平。.由LCHDA脈沖和PREBLb脈沖復位頁面緩存器中的鎖存器。在此短脈沖周期期間，由BL預充電晶體管將PBS0節(jié)點設為Vdd。節(jié)點A和B分別被復位為0V和Vdd。在復位鎖存器之后，由SELBL將PBSO節(jié)點放電為0V。0108BL預充電(t2到t3)當HVneb為0V并且OSC被振蕩，本地電荷泵將塊解碼器的BD—out上升到Vread7(~7V)。從而，所選擇塊中的導通晶體管TSS、TSO到TS31和TGS的柵極提升到Vread7(~7V)。由SS、未選擇S和GS將SSL、未選擇字線和GSL充電為Vread(4~5V)。-所選擇S將所選擇字線偏置為OV，而所選擇塊的CSL偏置為Vcslevf(~0.4V)，以驗證具有所選擇頁面的負單元Vth的所擦除單元(即，用于具有負單元Vth的單元的源偏置讀出方案)。當PREBLb變?yōu)?低，時，位線被預充電到預定的預充電電平(~1.3V)。SELBL變?yōu)閂blpre(~2.3V),其確定使用BL選擇晶體管的位線予貞充電電平。0109BL讀出(t3到t4)通過關閉BL選擇晶體管(SELBL=0V)將位線從頁面緩存器斷開，并且BL預充電晶體管截止。'基于單元狀態(tài)，產(chǎn)生所預充電的位線的電平。如果該單元沒有被完全擦除，由于單元仍舊是截止單元并且不能放電所預充電的位線電壓，每一位線保持所預充電電壓電平。相反，如果該單元被完全擦除，則單元為導通單元并且在此期間;改電所預充電的位線。0110數(shù)據(jù)鎖存(t4到t5).在此期間，SELBL偏置為Vbldcpl(~1.3V),允許位線和PBS0之間的電容性解耦合。使用電容性解耦合讀出方案，通過位線和相對于所選擇位線具有相對很小的寄生電容的讀出節(jié)點PBS0之間的電荷共享，快速下降對應于所擦除單元(導通單元)的位線的PBS0節(jié)點上的電壓。一旦通過位線和PBS0節(jié)點之間的電容性解耦合操作該位線產(chǎn)生足夠的電壓電平，通過啟用LCHDB信號執(zhí)行數(shù)據(jù)鎖存操作。由于與非串上的未被完全擦除的單元，PBS0節(jié)點的電壓Vdd導通頁面緩存器中的讀出晶體管。從而，一旦施加LCHDB，節(jié)點A就從Vdd翻轉至0V(節(jié)點B從0V翻轉至Vdd)。.由于與非串上的所擦除單元(導通單元)，PBSO節(jié)點的低電壓(0.3~0.4V)并不影響頁面緩存器數(shù)據(jù)。從而頁面緩存器保持初始狀態(tài)(即，節(jié)點A為Vdd并且節(jié)點B為0V)。-如果與非串上的所選擇單元被成功擦除，則在擦除驗證期間的BL讀出和鎖存操作之后，節(jié)點A和節(jié)點B分別為0V和Vdd。如果與非串上的所選擇單元未完全擦除，則在擦除驗證期間的BL讀出和鎖存操作之后，節(jié)點A和節(jié)點B分別為Vdd和0V。0111頁面擦除驗證恢復(t5和t6)-在此期間，由DCB放電所有位線，而頁面緩存器中的所有鎖存器保持所讀出數(shù)據(jù)。.在此期間，SSL、未選擇字線、GSL和CSL被放電為0V。所選擇字線以及導通晶體管TSS、TSO到TS31和TGS的襯底同樣從擦除驗證電壓Versvf返回到0V。如果所選擇字線(頁面)上的所有單元被成功擦除，則所有頁面緩存器中的鎖存器的節(jié)點A和節(jié)點B分別被設為OV和Vdd。由于每一PMOS晶體管的柵極連接到鎖存器的節(jié)點B，因此PASSb上的所有上拉PMOS晶體管(導通/截止讀出晶體管)關閉。最后，通過用于產(chǎn)生擦除通過/失敗標志的探測電路中的讀出放大器可以來讀出PASSb。雖然沒有描述用于讀出PASSb的讀出放大器，但是其可以通過公知的筒易讀出放大器實現(xiàn)。0112對于多頁面擦除驗證，順序驗證所選擇頁面(即，以頁面為基礎的擦除驗證)。0113圖43示出使用頁面擦除方案1的塊擦除驗證的核心時序。塊擦除驗證的核心信號時序基本上與頁面擦除驗證的時序相同，但也存在一些不同如圖43所示同時驗證所選擇塊的所有單元(即，與非單元串)。-無需電源偏置(即，CS1^0V)或者使用電源偏置(即，CSL=Vcslevf)時，所選擇塊的所有字線被偏置為0V。0114圖44示出用于頁面擦除方案2A和2B的頁面擦除驗證的核心時序。此處描述的電壓源的電壓電平為可能實例并且可以被修改。0115頁面擦除驗證設置(tl到t2)-在之前擦除操作中塊解碼器的BD_out被設為Vdd(在擦除驗證期間Vhv被設為Vdd)。.在之前擦除操作中未選擇塊的BD_out被設為Vnhv。.由DCB脈沖將位線放電為地電平。.由LCHDA脈沖和PREBLb脈沖復位頁面緩存器中的鎖存器。在此短脈沖期間，由BL預充電晶體管將PBS0節(jié)點設為Vdd。節(jié)點A和B分別被復位為0V和Vdd。.在復位鎖存器之后，由SELBL將PBS0節(jié)點放電為0V。0116BL預充電(t2到t3)-在此期間,Vhv變?yōu)閂read7(~7V)，而Vnhv變?yōu)閂ersvf(5V)。從而所選擇塊中的導通晶體管TSS、TSO到TS31和TGS的柵極上升為Vread7(~7V)。同樣，導通晶體管的襯底被Vnhv偏置為Versvf(5V)。由SS、未選擇S和GS將SSL、未選擇字線和GSL充電為Vread(4~5V)。■所選擇S將所選擇字線偏置為擦除驗證電壓Versvf(~-1.5V)。-當PREBLb變?yōu)?低，時，位線被預充電到預定的預充電電平。SELBL變?yōu)閂blpre(~2.1V)，其確定使用BL選擇晶體管的位線預充電電平。0117BL讀出(t3到t4).通過關閉BL選擇晶體管(SELBL=OV)將位線從頁面緩存器斷開，并且BL預充電晶體管截止?；趩卧獱顟B(tài)產(chǎn)生所預充電的位線的電平。如果該單元沒被完全擦除，由于單元仍舊是截止單元并且不能放電該預充電位線電壓，每一位線保持所預充電電壓電平。相反，如果該單元被完全擦除，則單元為導通單元并且在此期間;故電所預充電的位線。0118數(shù)據(jù)鎖存(t4到t5)在此期間，SELBL偏置為Vbldcpl(~1.3V),允許位線和PBSO之間的電容性解耦合。使用電容性解耦合讀出方案，通過位線和相對于所選擇位線具有相對很小的寄生電容的讀出節(jié)點PBSO之間的電荷共享，快速下降對應于所擦除單元(導通單元)的位線的PBS0節(jié)點上的電壓。.一旦通過位線和PBS0節(jié)點之間的電容性解耦合操作該位線產(chǎn)生足夠的電壓電平，通過啟用LCHDB信號執(zhí)行數(shù)據(jù)鎖存操作。由于與非串上的未被完全擦除的單元，PBS0節(jié)點的電壓Vdd導通頁面緩存器中的讀出晶體管。從而，一旦施加LCHDB，節(jié)點A就從Vdd翻轉至0V(節(jié)點B從0V翻轉至Vdd)。.由于與非串上的所擦除單元(導通單元)，PBS0節(jié)點的低電壓(0.3~0.4V)并不影響頁面緩存器數(shù)據(jù)。從而頁面緩存器保持初始狀態(tài)(即，節(jié)點A為Vdd并且節(jié)點B為0V)。如果與非串上的所選擇單元被成功擦除，則在擦除驗證期間的BL讀出和鎖存操作之后，節(jié)點A和節(jié)點B分別為0V和Vdd。-如果與非串上的所選擇單元未被完全擦除，則在擦除驗證期間的BL讀出和鎖存操作之后，節(jié)點A和節(jié)點B分別為Vdd和0V。Oll9頁面擦除驗證恢復(t5和t6)'在此期間，由DCB放電所有位線，而頁面緩存器中的所有鎖存器保持所讀出數(shù)據(jù)。.在此期間，SSL、未選擇字線和GSL被放電為0V。所選擇字線以及導通晶體管TSS、TSO到TS31和TGS的襯底同樣從4察除驗證電壓Versvf返回到0V。如果所選擇字線(頁面)上的所有單元被成功擦除，則所有頁面緩存器中的鎖存器的節(jié)點A和節(jié)點B分別被設為0V和Vdd。由于每一PMOS晶體管的柵極連接到鎖存器的節(jié)點B，因此PASSb上的所有上拉PMOS晶體管(導通/截止讀出晶體管)關閉。最后，通過用于產(chǎn)生擦除通過/失敗標志的探測電路中的讀出放大器可以來讀出PASSb。雖然沒有描述用于讀出PASSb的讀出放大器，但是其可以通過公知的簡易讀出放大器實現(xiàn)。0120對于多頁面擦除驗證，順序驗證所選擇頁面(即，以頁面為基礎的擦除驗證)。0121圖45示出塊擦除驗證的核心時序。塊擦除驗證的核心信號時序基本上與頁面^察除驗證的時序相同，但也存在一些不同■如圖45所示，同時驗證所選擇塊的所有單元(即，與非單元串)。擦除-險證電壓Vbersvf可以是0V或者負電壓以確保所擦除單元上的閾值電壓的正確裕度。-如果擦除驗證電壓Vbersvf為負電壓，導通晶體管TSS、TSO到TS31和TGS的4十底將由Vnhv偏置為Vbersvf，其類似于頁面一寮除—險證的條件。0122頁面擦除方案0123表8和圖46及47示出根據(jù)頁面擦除方案3的頁面擦除期間的偏置條件。使用頁面擦除方案3，未選擇字線被升壓到接近擦除電壓Vers(當單元陣列的襯底為Vers時，為Vers的oc。/。，其中oc為襯底和字線之間的耦合比率)用于防止未選擇頁面被擦除，而所選擇字線被偏置為用于擦除所選擇頁面的另一電壓，例如，0V。0124如圖46和47中所示，在所選擇塊中所選擇塊中的所選擇字線被偏置為ov用于擦除。.所選擇塊中的未選擇字線被預充電并且升壓到Vers的a。/。用于擦除禁止(由襯底和字線之間的耦合比率cc確定所浮置字線上的提升的電壓電平，a~90%)。0125為了防止未選擇塊中的存儲器單元的擦除，在與專利5473563的現(xiàn)有技術相同的擦除操作期間浮置未選擇塊中的所有字線。由于擦除電壓Vers施加到襯底，因此通過襯底和未選擇塊中的字線之間的電容性耦合將未選擇塊中的所浮置字線升壓到接近于擦除電壓Vers。(當單元陣列的襯底為Vers時，字線被升壓到Vers的a%;但是由襯底和字線之間的耦合比率確定所浮置字線上的所提升的電壓電平)。未選擇塊中的字線上的所提升電壓降低了襯底和字線之間的電場，從而防止未選擇塊中的存儲器單元的擦除。未選擇塊中的所有字線是浮置的。表8頁面/多頁面擦除期間的偏置條件一頁面擦除方案3<table>tableseeoriginaldocumentpage37</column></row><table>0126圖48和49說明了用于未選擇塊以及所選擇塊中的所選擇頁面和未選擇頁面的頁面擦除條件。.串選擇線SSL、字線WLO到WL31和接地選擇線GSL由公共信號SS、S0-S31和GS通過由塊預解碼器的輸出信號BD_out共同控制的導通晶體管TSS、TSO到TS31和TGS來驅動?！龉残盘朣S、S0-S31和GS連接到全部塊的導通晶體管TSS、TSO到TS31和TGS的漏極。公共電源線CSL連接通過全部塊。-對應于所選擇頁面的所選擇公共信號S(此例中的S27)被偏置為0V，而未選擇/>共信號S(S0~S26&S28~S31)、SS和GS被偏置為V1。浮置公共電源線CSL。連接到所有導通晶體管TSS、TSO到TS31和TGS的4冊極的n-1個未選擇塊預解碼器的未選擇輸出信號BD_out為0V。因此，未選擇塊中的串選擇線SSL、字線WLO到WL31和^t妾地選擇線GS1^皮初始浮置，并且當單元襯底(袋P阱)升為Vers時，通過單元襯底和字線之間的電容性耦合，被升壓到纟察除電壓Vers的接近90%(oc)。此未選擇塊中的所有字線上的所提升電壓防止單元擦除。.連接到所有導通晶體管TSS、TSO到TS31和TGS的柵極的所選擇塊預解碼器的輸出信號BD—out為V2。因此，由公共信號S27通過導通晶體管TS27驅動，所選擇字線(此例中的W/L27)偏置為0V,這擦除所選擇頁面上的單元。.所選擇塊中的未選擇字線(W/L0W/L26和W/L28W/L31)由公共信號S0-S26和S28-S31通過導通晶體管TS0-TS26和TS28TS31(即，導通晶體管漏極^1，柵極-V2，源極-V2-Vtn并且V1>V2)初始偏置為V2-Vtn(Vtn:導通晶體管TSO~TS31的閣值電壓)。之后，當單元襯底(袋P阱)提升到Vers時，單元襯底和字線之間的電容性耦合升壓未選擇字線。當未選擇字線(即導通晶體管的源極)被升壓，由于導通晶體管上的偏置條件漏極-Vl,柵極V2并且源極-Vers的(a)(所提升后電壓)，導通晶體管(TS0TS26和TS28TS31)被完全截止。從而，在擦除期間保持未選擇塊中的未選擇字線上的所提升的高電壓并且防止單元擦除?！鯲I必須等于或者大于V2以防止通過導通晶體管的所提升電壓的泄漏，并且允許字線浮置。0127在選擇V1和V2中，應該意識到電容性耦合因素a依賴于單獨字線選擇。同時，在未選擇塊中，a在每一字線大約為90%，相鄰于所選擇，oc被減小。耦合依賴于電路特性，但是可以如圖50所示將a減小到50%。給定所減小的耦合，字線的初始電壓應該更高，從而確保字線浮置到防止擦除的電平。0128為了允許浮置，施加到導通晶體管中的漏極的VI必須大于施加到柵沖及的V2。因此VI^V2，Vers^V2〉VccVboosted=(V2-Vtn)+a*(Vers-(V2-Vtn)).如果V2僅等于Vcc,字線WL28(相鄰于所選擇頁面)和字線WL27(從所選擇頁面被移除)的隨后所提升的電壓可能導致如果Vtn=0.8V,Vcc=2.5V,Vers=20V并且V2=Vcc=2.5VWL28(所提升電壓)=(V2-Vtn)+a(Vers-(V2-Vtn))=(2.5V-0.8V)+0.5*(20V-1.7V)=10.85VWL27(所提升電壓)=(V2-Vtn)+a(Vers—(V2-Vtn))=(2.5V-0.8V)+0.9*(20V-1.7V)=18.17V0129可以看出WL27被升壓到接近于Vers并且因此將避免意外的擦除。但是字線WL28僅提升到小于11伏，導致字線和襯底電壓Vers之間的大于9伏的差。結果很可能出現(xiàn)的無意擦除。為了安全地避免擦除，字線應該至少為Vers的70%,或者此例中的14伏。0130通過提升柵極電壓V2和因此漏極電壓VI,盡管a下降，字線上的初始電壓更高并且因此所提升的電壓更高。使用較高電壓10V的V2,此例中如下結果為如果Vtn=0.8V,Vcc=2.5V,Vers=20V并且V2=10VWL28(所提升電壓)=(V2-Vtn)+a(Vers-(V2-Vtn))=(醇0.8V)+0.5*(20V-9.2V)=14.6VWL27(所提升電壓)=(V2-Vtn)+a(Vers-(V2-Vtn))=(10V-0.8V)+0.9*(20V-9.2V)=18.92V0131在此例中，相鄰字線WL28上的所提升電壓足夠高到l4.6V。將改變所減小值oc和字線與襯底之間的可接受的電壓差，從而改變V2的可接受電平。但是，通常，V2應該至少為大約Vers的50%。更通常地，V2以及因此VI應該更接近于襯底電壓而不是施加到所選擇字線的導通晶體管的選擇電壓。0132圖49示出使用頁面擦除方案3的偏置條件同時擦除所選擇塊中的多頁面(字線1、27、29)。0133在先描述的圖34圖示了塊解碼器的電路示意圖，其為用于頁面擦除方案3且V1〉V2的其中一個可能例子。0134當RST—BD為高(實際上為短脈沖)時，將BDLCH_out復位為0V，并且當LCHBD為高(實際上為短脈沖)時，使用有效的行預解碼地址信號Xp、Xq、Xr和Xt，將其鎖存。0135塊預解碼器的最終輸出信號BD_out通常被連接到所有導通晶體管TSS、TSO到TS31和TGS的柵極。串選擇線SSL、字線WL0到WL31和接地選擇線GSL由公共信號SS、S0-S31和GS通過由塊預解碼器的輸出信號BD-out共同控制的導通晶體管來驅動。0136本地電荷泵為高電壓切換裝置，用于提供V2到塊解碼器的輸出信號BD』ut。其包括增強型麗0S晶體管、耗盡畫0S晶體管(DEP)、原生畫0S晶體管(NAT)和2輸入與非門。當塊解碼器鎖存器輸出BDLCH—out為Vdd、HVenb為0V并且OSC被振蕩時，塊解碼器的輸出信號BD_out上升為Vhv(=V2)。0137圖51示出使用頁面擦除方案3的頁面擦除或多頁面擦除的核心時序。0138擦除操作基本上包括三個子時期，如圖51所示的擦除設置(從tl到t2)、擦除(t2到t3)和擦除恢復(從t3到t4)。0139擦除設置(tl到t2)由RST_BD脈沖.復位塊解碼器鎖存器并且塊解碼器中的鎖存器的BDLCH一out變?yōu)?V。一旦行預解碼信號Xp/Xq/Xr/Xt有效，則塊解碼器的鎖存器使能信號LCHBD被加以脈沖。.當行預解碼信號Xp/Xq/Xr/Xt匹配(即被選)，鎖存器的BDLCH—out被設為Vdd。.塊預解碼器的輸出信號BD_out為V2。.對應于所選擇頁面的所選擇公共信號S被設為0V，而未選擇公共信號S、SS和GS裙:i殳為VI。浮置公共電源線CSL。.未選擇塊的BD_OUt被設為0V。從而，浮置未選擇塊中的所有的字線、SSL、GSL、CSL。.所選擇塊的BD_out設為V2,并且所有導通晶體管SST、TSO到TS31、GST導通。從而所選擇字線被偏置為OV,而未選擇字線、SSL、GSL被預充電為V2-Vtn(Vtn:導通晶體管的閾值電壓)。0140擦除(t2到t3)-在此期間，單元村底(袋p阱)上升到擦除電壓Vers。-所選擇塊中的單個頁面擦除的所選擇字線或者多個頁面擦除的所選擇字線被偏置為0V?！龃x擇線SSL、接地選擇線GSL和所選擇塊中的未選擇字線初始被預充電為V2-Vtn,并且當單元襯底變成Vers時，通過襯底和字線和SSL/GSL之間的電容耦合其被升壓到Vers的a%(通過襯底和字線之間的耦合比率(a)確定所浮置字線上所提升的電壓電平)。由于從襯底(PP阱)到源極(n+)的結正向偏置，CSL和所有位線(BL)變?yōu)閂ers。-在此期間，4寮除(一個或者多個)所選擇頁面上的所有單元。通過所提升的字線電壓防止所選擇塊中的未選擇字線中的存儲器單元的擦除。-當單元襯底變?yōu)閂ers,未選擇塊中的所有字線、SSL、GSL、CSL通過襯底和字線和SSL/GSL之間的電容性耦合被升壓到Vers的a%。當未選擇的字線(即導通晶體管的漏極)被升壓(即導通晶體管的源極〉V2-Vtn),由于導通晶體管上的偏置條件漏極^1》V2，柵極^2并且源極^ers的oc(所提升電壓)，導通晶體管(TSO-TS26和TS28~TS31)被完全截止。從而在擦除期間保持未選擇塊中的未選擇字線上的所提升的高電壓并且防止單元擦除。0141擦除恢復(t3到t4)-在此期間，單元襯底上的所有高電壓、未選擇的所選^f字線、SSL、GSL和CSL被放電為初始狀態(tài)(OV)。0142雖然本發(fā)明參考其示例性實施例已經(jīng)被具體顯示和描述，本領域內(nèi)的普通技術人員可以理解，在不脫離由所附的權利要求包括的本發(fā)明范圍的前提下，可以在形式和細節(jié)上做出各種修改。權利要求1、一種非易失性存儲器陣列中的頁面的擦除方法，所述非易失性存儲器陣列具有襯底上的多個存儲器單元串、越過所述串到存儲器單元的頁面的字線和將電壓施加到每一字線的導通晶體管，所述方法包括啟用所選擇塊的每一導通晶體管；在所選擇塊的多個所選擇字線的每一個，施加公共選擇電壓到所述導通晶體管；在所選擇塊的多個未選擇字線的每一個，施加公共未選擇電壓到所述導通晶體管；并且施加襯底電壓到所述所選擇塊的所述襯底，所述襯底電壓和每一所選擇字線的結果電壓之間的電壓差值使得所選擇字線的存儲器單元的頁面被擦除，并且所述襯底電壓和每一未選擇字線的結果電壓之間的電壓差值低于擦除未選擇字線的存儲器單元的頁面的電壓。2、根據(jù)權利要求1所述的方法，其中，選擇電壓和未選擇電壓通過字線解碼器施加到所選擇塊的所述導通晶體管，所述字線解碼器適用于施加選擇電壓到任意導通晶體管以及施加未選擇電壓到任意其它導通晶體管。3、根據(jù)權利要求1所述的方法，其中，所選擇字線包括由至少一個未選擇字線隔離的所選擇字線。4、根據(jù)權利要求1所述的方法，其中，所述未選擇字線包括由至少一個所選擇字線隔離的未選擇字線。5、根據(jù)權利要求1所述的方法，其中，每一所選擇字線的結果電壓基本上等于所述選擇電壓，并且每一未選擇字線的結果電壓基本上等于所述未選擇電壓。6、根據(jù)權利要求1所述的方法，其中，選擇電壓為大約0伏，并且未選擇電壓大約等于所施加的襯底電壓。7、根據(jù)權利要求1所述的方法，其中，每一所選擇字線的結果電壓基本上等于所述選擇電壓，并且每一未選擇字線的結果電壓為從未選擇電壓向所述襯底電壓耦合的浮置電壓。8、根據(jù)權利要求7所述的方法，其中，到所述所選擇塊的每一導通晶體管的公共柵極信號的值為V2,所述未選擇電壓大于V2并且所述未選擇字線預充電到V2-Vtn，并且其中V2基本上小于所施加的襯底電壓。9、根據(jù)權利要求8所述的方法，其中，V2至少為所施加的襯底電壓的50%。10、根據(jù)權利要求8所述的方法，其中，在未選擇塊中，低于所述未選擇電壓的電壓被施加到每一導通晶體管之后，截止到字線的所有導通晶體管，并且浮置所述字線以防止擦除。11、根據(jù)權利要求1所述的方法，其中，所述未選擇電壓與所施加到襯底的電壓比與所述選擇電壓更接近。12、一種非易失性存儲器陣列中的頁面的擦除方法，所述非易失性存儲器陣列具有襯底上的多個存儲器單元串、越過所述串到存儲器單元的頁面的字線和將電壓施加到每一字線的導通晶體管，所述方法包括啟用所選擇塊的每一導通晶體管；在所選擇塊的至少一個所選擇字線的每一個，施加選擇電壓到所述導通晶體管；在所選擇塊的至少一個未選擇字線的每一個，施加未選擇電壓到所述導通晶體管；并且施加襯底電壓到所述所選擇塊的所述襯底，所述未選擇電壓與所述施加的襯底電壓比與所述選擇電壓更接近，所述襯底電壓和每一所選擇字線的結果電壓之間的電壓差值使得所選擇字線的存儲器單元的頁面被擦除，并且所述襯底電壓和每一未選擇字線的結果電壓之間的電壓差值低于擦除未選擇字線的存儲器單元的頁面的電壓。13、根據(jù)權利要求12所述的方法，其中，選擇電壓和未選擇電壓通過字線解碼器施加到所選擇塊的所述導通晶體管，所述字線解碼器適用于施加選擇電壓到任意導通晶體管以及施加未選擇電壓到任意其它導通晶體管。14、根據(jù)權利要求12所述的方法，其中，所選擇字線包括由至少一個未選擇字線隔離的所選擇字線。15、根據(jù)權利要求12所述的方法，其中，所述未選擇字線包括由至少一個所選擇字線隔離的未選擇字線。16、根據(jù)權利要求12所述的方法，其中，每一所選擇字線的結杲電壓基本上等于所述選擇電壓，并且每一未選擇字線的結果電壓基本上等于所述未選擇電壓。17、根據(jù)權利要求12所述的方法，其中，選擇電壓為大約0伏，并且未選擇電壓大約等于所施加的襯底電壓。18、根據(jù)權利要求12所述的方法，其中，每一所選擇字線的結果電壓基本上等于所述選擇電壓，并且每一未選擇字線的結果電壓為從未選擇電壓向所述襯底電壓耦合的浮置電壓。19、根據(jù)權利要求18所述的方法，其中，到所述所選擇塊的每一導通晶體管的公共柵極信號的值為V2，所述未選擇電壓大于V2,并且所述未選擇字線預充電到V2-Vtn,并且其中，V2基本上小于所述所施加的襯底電壓。20、根據(jù)權利要求19所述的方法，其中，V2至少為所述所施加的襯底電壓的50%。21、根據(jù)權利要求19所述的方法，其中，在未選擇塊中，低于所述未選擇電壓的電壓被施加到每一導通晶體管之后，截止到字線的所有導通晶體管，并且浮置所述字線以防止擦除。22、一種非易失性存儲器陣列中的頁面的擦除方法，所述非易失性存儲器陣列具有襯底上的多個存儲器單元串、越過所述串到存儲器單元的頁面的字線和將電壓施加到每一字線的導通晶體管，所述方法包括啟用所選擇塊的每一導通晶體管；通過適用于施加選擇電壓到任意導通晶體管，并且施加未選擇電壓到任意其它導通晶體管的字線解碼器在所選擇塊的多個所選擇字線的每一個，施加所述選擇電壓到所述導通晶體管；和在所選擇塊的多個未選擇字線的每一個，施加所述未選擇電壓到所述導通晶體管；并且施加襯底電壓到所述所選擇塊的所述襯底，所述襯底電壓和每一所選擇字線的結果電壓之間的電壓差值使得所選擇字線的存儲器單元的頁面被擦除，并且所述襯底電壓和每一未選擇字線的結果電壓之間的電壓差值低于擦除未選擇字線的存儲器單元的頁面的電壓。23、根據(jù)權利要求22所述的方法，其中，所選擇字線包括由至少一個未選擇字線隔離的所選擇字線。24、根據(jù)權利要求22所述的方法，其中，所述未選擇字線包括由至少一個所選擇字線隔離的未選擇字線。25、根據(jù)權利要求22所述的方法，其中，每一所選擇字線的結果電壓基本上等于所述選擇電壓，并且每一未選擇字線的結果電壓基本上等于所述未選擇電壓。26、根據(jù)權利要求22所述的方法，其中，所選擇電壓為大約O伏，并且未選擇電壓大約等于所施加的襯底電壓。27、根據(jù)權利要求22所述的方法，其中，每一所選擇字線的結果電壓基本上等于所述選擇電壓，并且每一未選擇字線的結果電壓為從未選擇電壓向所述襯底電壓耦合的浮置電壓。28、根據(jù)權利要求27所述的方法，其中，到所述所選擇塊的每一導通晶體管的公共柵極信號的值為V2，所述未選擇電壓大于V2，并且所述未選^t奪字線預充電到V2-Vtn,并且其中，V2基本上小于所述所施加的襯底電壓。29、根據(jù)權利要求28所述的方法，其中，V2至少為所述所施加的襯底電壓的50%。30、根據(jù)權利要求28所述的方法，其中，在未選擇塊中，低于所述未選擇電壓的電壓被施加到每一導通晶體管之后，截止到字線的所有導通晶體管，并且浮置所述字線以防止擦除。31、根據(jù)權利要求22所述的方法，其中，所述未選擇電壓與所施加到襯底的電壓比與選擇電壓更接近。32、一種非易失性存儲器，包括存儲器陣列，其包括襯底上的多個存儲器單元串和越過所述串到存儲器單元的頁面的字線；到每一字線的導通晶體管；塊解碼器，在擦除操作期間其啟用所選擇塊的每一導通晶體管；襯底電壓源，在擦除操作期間其施加擦除電壓到所述襯底；和字線解碼器，其施加公共選擇電壓到所述所選擇塊中的將擦除的頁面的每一導通晶體管以及施加公共未選擇電壓到所選擇塊中的每一其他頁面的每一字線，所述字線解碼器響應于地址指令以施加所述選擇電壓到所選擇塊的多個字線并且施加未選擇電壓到所述所選擇塊的多個字線。33、根據(jù)權利要求32所述的存儲器，其中，所述字線解碼器適用于施加選擇電壓到任意字線并且施加未選擇電壓到任意字線。34、根據(jù)權利要求32所述的存儲器，其中，每一所選擇字線的結果電壓基本上等于所述選擇電壓，并且每一未選擇字線的結果電壓基本上等于所述未選擇電壓。35、根據(jù)權利要求32所述的存儲器，其中，所述選擇電壓為大約0伏并且未選擇電壓大約等于所述電壓。36、根據(jù)權利要求32所述的存儲器，其中，每一所選擇字線的結果電壓基本上等于所述選擇電壓，并且每一未選擇字線的結果電壓為從未選擇電壓向擦除電壓耦合的浮置電壓。37、根據(jù)權利要求36所述的存儲器，其中，到所述所選擇塊的每一導通晶體管的公共柵極信號的值為V2,所述未選擇電壓大于V2，并且所述未選擇字線預充電到V2-Vtn，并且其中，V2基本上小于所述所施加的沖十底電壓。38、根據(jù)權利要求37所述的存儲器，其中，V2至少為所述擦除電壓的50%。39、根據(jù)權利要求37所述的存儲器，其中，在未選擇塊中，低于所述未選擇電壓的電壓被施加到每一導通晶體管之后，截止到字線的所有導通晶體管，并且浮置所述字線以防止擦除。40、根據(jù)權利要求32所述的存儲器，其中，所述未選擇電壓與所施加到襯底的擦除電壓比與選擇電壓更接近。41、一種非易失性存儲器，包括存儲器陣列，其包括襯底上的多個存儲器單元串和越過所述串到存儲器單元的頁面的字線；到每一字線的導通晶體管；塊解碼器，在擦除操作期間其啟用所選擇塊的每一導通晶體管；襯底電壓源，在擦除操作期間其施加擦除電壓到所述襯底；和字線解碼器，其施加選擇電壓到所述所選擇塊中的將擦除的頁面的每一導通晶體管以及施加未選擇電壓到所選擇塊中的每一其他頁面的每一字線，所述未選擇電壓與擦除電壓比與所述選擇電壓更接近。42、根據(jù)權利要求41所述的存儲器，其中，所述字線解碼器適用于施加所述選擇電壓到任意字線以及施加未選擇電壓到任意字線。43、根據(jù)權利要求41所述的存儲器，其中，每一所選擇字線的結果電壓基本上等于所述選擇電壓，并且每一未選擇字線的結果電壓基本上等于所述未選擇電壓。44、根據(jù)權利要求41所述的存儲器，其中，所述選擇電壓為大約0伏，并且未選擇電壓大約等于所述電壓。45、根據(jù)權利要求41所述的存儲器，其中，每一所選擇字線的結果電壓基本上等于所述選擇電壓，并且每一未選擇字線的結果電壓為從未選擇電壓向所述擦除電壓耦合的浮置電壓。46、根據(jù)權利要求45所述的存儲器，其中，到所述所選擇塊的每一導通晶體管的公共柵極信號的值為V2，所述未選擇電壓大于V2，并且所述未選擇字線預充電到V2-Vtn,并且其中，V2基本上小于所述所施加的襯底電壓。47根據(jù)權利要求46所述的存儲器，其中，V2至少為所述擦除電壓的50%。48、根據(jù)權利要求46所述的存儲器，其中，在未選擇塊中，低于所述未選擇電壓的電壓被施加到每一導通晶體管之后，截止到字線的所有導通晶體管，并且浮置所述字線以防止擦除。49、一種非易失性存儲器，包括存儲器陣列，其包括襯底上的多個存儲器單元串和越過所述串到存儲器單元的頁面的字線；連接到每一字線的導通晶體管；塊解碼器，在擦除操作期間其啟用所選擇塊的每一導通晶體管；襯底電壓源，在擦除操作期間其施加擦除電壓到所述村底；和字線解碼器，其適用于施加選擇電壓到所述所選擇塊中的將擦除的任一頁面的每一導通晶體管以及施加公共未選擇電壓到所選擇塊中的每一其他頁面的任一字線，所述字線解碼器響應于地址指令以施加所述選擇電壓到所選擇塊的多個字線并且施加未選擇電壓到所述所選擇塊的多個字線。50、根據(jù)權利要求49所述的存儲器，其中，每一所選擇字線的結果電壓基本上等于所述選擇電壓，并且每一未選擇字線的結果電壓基本上等于所述未選擇電壓。51、根據(jù)權利要求49所述的存儲器，其中，所述選擇電壓為大約0伏，并且未選擇電壓大約等于所述電壓。52、根據(jù)權利要求49所述的存儲器，其中，每一所選擇字線的結果電壓基本上等于所述選擇電壓，并且每一未選擇字線的結果電壓為從未選擇電壓向所述擦除電壓耦合的浮置電壓。53、根據(jù)權利要求52所述的存儲器，其中，到所述所選擇塊的每一導通晶體管的公共柵極信號的值為V2，所述未選擇電壓大于V2,并且所述未選擇字線預充電到V2-Vtn,并且其中，V2基本上小于所述所施加的斗十底電壓。54、根據(jù)權利要求53所述的存儲器，其中，V2至少為所述擦除電壓的50%。55、根據(jù)權利要求53所述的存儲器，其中，在未選擇塊中，低于所述未選擇電壓的電壓被施加到每一導通晶體管之后，截止到字線的所有導通晶體管，并且浮置所述字線以防止擦除。56、根據(jù)權利要求49所述的存儲器，其中，所述未選擇電壓與施加到襯底的擦除電壓比與所述選擇電壓更接近。57、一種非易失性存儲器陣列中的一個或者多個頁面的擦除驗證方法，所述非易失性存儲器陣列具有襯底上的多個存儲器單元串和越過所述串到存儲器單元的頁面的字線，所述方法包括施加導致每一存儲器單元僅在被擦除時導通的選^^驗證電壓到所選擇塊的多個所選擇字線中的每一個；施加導致每一存儲器單元導通而與狀態(tài)無關的未選擇驗證電壓到所選擇塊的多個未選擇字線中的每一個；并且讀出每一串的狀態(tài)，用于驗證每一所選擇字線的每一存儲器單元的擦除。58、根據(jù)權利要求57所述的方法，其中，每一串連接到終端電壓，基于所選擇字線的數(shù)量，從多個電壓電平的其中一個選擇所述終端電壓的電平。59、一種非易失性存儲器，包括存儲器陣列，其具有襯底上的多個存儲器單元串和越過所述串到存儲器單元的頁面的字線；字線解碼器，其施加選擇驗證電壓到所選擇塊的多個所擦除頁面的每一字線并且施加未選擇驗證電壓到所選擇塊的多個非擦除頁面的每一字線；和傳感器，其讀出所選擇塊的串的狀態(tài)。60、根據(jù)權利要求59所述的非易失性存儲器，其中，每一串連接到終端電壓，基于所選擇字線的數(shù)量從多個電壓電平的其中一個逸擇所迷終端電壓的電平。全文摘要在非易失性存儲器中，可以擦除少于整塊的一個或者多個頁面。通過導通晶體管施加選擇電壓到多個所選擇字線中的每一個并且通過導通晶體管施加未選擇電壓到所選擇塊的多個未選擇字線中的每一個。襯底電壓被施加到所選擇塊的襯底?？梢允┘庸策x擇電壓到每一所選擇字線并且施加公共未選擇電壓到每一未選擇字線。選擇和未選擇電壓可以被施加到選擇塊的任意字線?？梢詰庙撁娌脸炞C操作到具有多個所擦除頁面和多個未擦除頁面的塊。文檔編號G11C7/20GK101461008SQ200780020353公開日2009年6月17日申請日期2007年3月26日優(yōu)先權日2006年3月29日發(fā)明者金鎮(zhèn)祺申請人:莫塞德技術公司