專利名稱：：半導(dǎo)體存儲器的寫入方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及半導(dǎo)體存儲器的寫入方法，尤其涉及一種含有捕獲電荷層的半導(dǎo)體存儲器的寫入方法。
背景技術(shù)：
：現(xiàn)今，半導(dǎo)體存儲器由包括字線和位線的存儲器單元陣列構(gòu)成，通常晶體管是存儲器單元的基本組成單元。晶體管的柵極作為存儲器單元的字線，而晶體管的漏極作為存儲器單元的位線。當要對于選定的存儲器單元進行寫入操作時，只要在相應(yīng)的字線和位線上施加寫入所需的電壓。以一種具有SONOS結(jié)構(gòu)，即氧化硅-氮化硅-氧化珪柵極結(jié)構(gòu)的NROM存儲器單元為例，參照圖l所示，氧化硅層7、氮化硅層6、氧化硅層5和柵極8構(gòu)成了氧化硅-氮化硅-氧化硅柵極結(jié)構(gòu)4。當要對于該NROM存儲器單元進行寫入操作時，只要在該NROM存儲器單元對應(yīng)的字線和位線上施加寫入所需的電壓，棚4及8和漏才及2b就能獲得電壓，在對于存儲器單元進行寫入操作時，NROM存儲器的源極2a通常都被接于較低的電位或接地。因此，在源極2a和漏極2b之間的溝道3中就會產(chǎn)生橫向電場，同時，由于襯底l通常也是接地的，因而柵極8相對于襯底l有一個正電壓差，在溝道3中還有一個由柵極8產(chǎn)生的縱向電場。而源極2a上的電子在漏-源間橫向電場和柵極8產(chǎn)生的縱向電場的作用下就會加速而形成向漏極2b方向運動的熱載流子，當熱載流子經(jīng)過柵極8的下方且接近漏極2b時，熱載流子就會吸引到柵極結(jié)構(gòu)4的氮化硅層6中，從而完成對于存儲器單元的寫入操作。在完成了對于存儲器單元的寫入操作后，通常都會通過讀操作來檢測存儲單元目前的狀態(tài)。繼續(xù)參照圖l所示，一般的作法是在NROM存儲器的源極2a上施加一個小電壓，例如在源極2a上施力口1.5-1.7V的電壓，然后測量源極2a上的電流。如果測得的電流幾乎為零，那么就可以認為在漏極2b和源極2a間的溝道3內(nèi)不存在電流，就說明NROM存儲器處于寫入完成狀態(tài)。而如果測得的電流顯示出漏極2b和源極2a間的溝道3內(nèi)存在電流，那么就需要再次對于該存儲器單元進行寫入操作?，F(xiàn)今業(yè)界用來進行寫入操作的方法有以下幾種參照圖2所示，有的是保持字線上脈沖電壓恒定，而在位線上施加一個較小的脈沖電壓，繼而通過不斷增加施加于位線上的脈沖電壓來對于存儲器進行寫入操作；參照圖3所示，有的是在字線和位線上施加一個較小的脈沖電壓，繼而通過逐漸增加字線和位線上的脈沖電壓來對存儲器進行寫入操作；還有的是保持字線和/或位線的脈沖電壓，通過增加脈沖個數(shù)或脈沖寬度來進行寫入操作。例如，專利號為6873550的美國專利公開了一種對于NROM存儲器進行寫入的方法，包括，在NROM存儲器的柵極上施加一逐漸增加的電壓，在NROM存儲器的漏極上施操作。然而，由于上述的方法都是通過逐漸增加脈沖電壓來進行寫入操作的，因此都會引起較嚴重的"寫入擾亂"的現(xiàn)象。所謂寫入擾亂就是指當對于選定的存儲器單元進行寫入操作時，其相鄰的共用字線或共用位線的存儲器單元因為連接字線的柵極或連接位線的漏極獲得電壓而將源極摻雜區(qū)的電子或襯底上的電子吸引到柵極的氮化硅層中。當被吸引到柵極的氮化硅層中的電子較多時，也就是"寫入擾亂"情況較嚴重時，這些本不應(yīng)該進行寫入操作的存儲器單元也會產(chǎn)生寫入操作，從而造成存儲器的寫入錯誤。因此，如何減小寫入擾亂成為了一個急需解決的問題。并且，現(xiàn)有的進行寫入操作的方法由于最初施加于字線或位線上的電壓都較低，通常需要通過施加多次脈沖電壓才能夠使得存儲器進入寫入完成狀態(tài)，因而寫入操作的時間較長，效率較低。另夕卜，現(xiàn)有的進行寫入操作的方法由于不斷增加位線上的電壓，而使得連接位線的存儲器單元的漏極電壓也越來越大，不僅使得寫入擾亂更加嚴重，而且當電壓大到一定程度時，很容易造成源極和漏極的短接，即穿通效應(yīng)，從而造成存儲單元無法繼續(xù)完成寫入。因此現(xiàn)有技術(shù)存在的缺點一個是寫入擾亂現(xiàn)象嚴重，一個是很容易造成漏極和源極的短接，損壞器件，另一個是寫入時間慢，效率低
發(fā)明內(nèi)容重。和源極的短接，損壞存儲器。為解決上述問題，本發(fā)明提供一種半導(dǎo)體存儲器的寫入方法，提供半導(dǎo)體存儲器，包括半導(dǎo)體襯底，依次位于半導(dǎo)體襯底上的介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)和柵極，以及半導(dǎo)體襯底內(nèi)位于介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)兩側(cè)的源極和漏極，包括在半導(dǎo)體存儲器的柵極施加第一電壓；在半導(dǎo)體存儲器的源極施加第二電壓；在半導(dǎo)體存儲器的漏極施加第三電壓，并逐漸遞減；在半導(dǎo)體存儲器的半導(dǎo)體襯底施加第四電壓?？蛇x的，其中所述第一電壓保持恒定或從設(shè)定的電壓值開始遞減，電壓值為9-10V,第三電壓為第一電壓與半導(dǎo)體存儲器的閾值電壓之差，所述設(shè)定的幅度為0.1V,第二電壓為0-0.5V，第四電壓為OV。并且，所述第一電壓和第三電壓都大于半導(dǎo)體存儲器的閾值電壓。本發(fā)明還提供一種半導(dǎo)體存儲器陣列的寫入方法，提供半導(dǎo)體存儲器陣列，每一個半導(dǎo)體存儲器包括半導(dǎo)體襯底，依次位于半導(dǎo)體襯底上的介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)和柵極，以及半導(dǎo)體襯底內(nèi)位于介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)兩側(cè)的源極和漏極，包括選取半導(dǎo)體存儲器陣列中的半導(dǎo)體存儲器進行寫入；通過一選定的字線在半導(dǎo)體存儲器的柵極施加第一電壓通過一選定的位線在半導(dǎo)體存儲器的源極施加第二電壓；通過另一選定的位線在半導(dǎo)體存儲器的漏極施加第三電壓，并逐漸遞減；對半導(dǎo)體存儲器的半導(dǎo)體襯底施加第四電壓；重復(fù)上述步驟，直至半導(dǎo)體存儲器陣列中所有半導(dǎo)體存儲器完成寫入?？蛇x的，其中所述第一電壓保持恒定或從設(shè)定的電壓值開始遞減，電壓值為9-IOV，第三電壓為第一電壓與存儲器的閾值電壓之差，所述設(shè)定的幅度為0.1V,第二電壓為0-0.5V,第四電壓為0V。并且，所述第一電壓和第三電壓都大于半導(dǎo)體存儲器的閾值電壓。與現(xiàn)有技術(shù)相比，上述方案具有以下優(yōu)點1.上述方案半導(dǎo)體存儲器的寫入方法由于逐漸減小施加于漏極上的電壓，使得相鄰共用字線或共用位線的存儲器單元的漏極-源極間電場也逐漸減小，減小了寫入擾亂。2.上述方案半導(dǎo)體存儲器的寫入方法由于是逐漸減小施加于漏極上的電壓，因而有效避免了由于漏極電壓的增大而造成的漏極和源極的短接，防止了存儲器的損壞。圖l是現(xiàn)有技術(shù)存儲器結(jié)構(gòu)示意圖2是現(xiàn)有技術(shù)存儲器第一種寫入方法施加電壓示意圖；圖3是現(xiàn)有技術(shù)存儲器第二種寫入方法施加電壓示意圖；圖4是本發(fā)明實施例存儲器結(jié)構(gòu)寫入過程示意圖；圖5是本發(fā)明第一實施例存儲器寫入方法施加電壓示意圖；圖6是本發(fā)明第二實施例存儲器寫入過程示意圖；圖7是本發(fā)明第二實施例存儲器寫入方法施加電壓示意圖。具體實施例方式本發(fā)明半導(dǎo)體存儲器的寫入方法通過逐漸減小施加于漏極上的電壓，來對存儲器進行寫入操作。本發(fā)明通過兩個具體的實施例來詳細闡述本發(fā)明半導(dǎo)體存儲器的寫入方法。實施例1,參照圖4所示，本發(fā)明實施例提供一種半導(dǎo)體存儲器的寫入方法，提供一種NROM存儲器，包括半導(dǎo)體襯底IO,依次位于半導(dǎo)體襯底上的介質(zhì)層13-捕獲電荷層14-介質(zhì)層15三層堆疊結(jié)構(gòu)和柵極16,以及半導(dǎo)體襯底10內(nèi)位于介質(zhì)層13-捕獲電荷層14-介質(zhì)層15三層堆疊結(jié)構(gòu)兩側(cè)的源極lla和漏極llb,包括在存儲器的柵極16施加第一電壓；在存儲器的源極lla施加第二電壓；在存儲器的漏極1lb施加第三電壓，并逐漸遞減；在存儲器的半導(dǎo)體襯底IO施加第四電壓。其中，所述半導(dǎo)體襯底10可以包括單晶或者多晶結(jié)構(gòu)的硅或硅鍺(SiGe),還可以是含有摻雜離子例如N型或者P型摻雜的硅或者硅鍺，也可以是絕緣體上硅(SOI)。所述介質(zhì)層13-捕獲電荷層14-介質(zhì)層15的三層堆疊結(jié)構(gòu)較好的是氧化物-氮化物-氧化物層，所述的氧化物層最好的是氧化硅，還可能包括氮化物例如氮氧化硅以及其它可以優(yōu)化器件性能的摻雜劑，所述的氮化層可以是富含硅、氮以及其它可以提高器件性能的摻雜劑例如氧等，還可以是氧化鉿、氧化鋁等，最優(yōu)選的為氮化硅。所述氧化物-氮化物-氧化物層目前最優(yōu)化的為氧化硅-氮化硅-氧化硅。柵極16可以是包含半導(dǎo)體材料的多層結(jié)構(gòu)，例如硅、鍺、金屬或其組合。源極lla和漏極llb位于介質(zhì)層13-捕獲電荷層14-介質(zhì)層15兩側(cè)的半導(dǎo)體襯底10內(nèi)，附圖中源極lla和漏極lib的位置可以互換，其摻雜離子可以是磷離子、砷離子、硼離子或者銦離子中的一種或者幾種。本發(fā)明實施例中，源極lla和漏極llb的摻雜型態(tài)與半導(dǎo)體襯底IO的摻雜型態(tài)不同，即當半導(dǎo)體襯底10為n型摻雜時，源極lla以及漏極llb為P型摻雜，當半導(dǎo)體襯底10為P型摻雜時，源極lla以及漏極llb則為n型摻雜。當半導(dǎo)體存儲器的源極lla和漏極lib之間存在電壓差時，半導(dǎo)體襯底10中源極lla和漏才及l(fā)lb之間的區(qū)域形成溝道區(qū)域12。半導(dǎo)體存儲器的源極接線端17a連接在源極lla上，漏極接連端17b連接在漏極lib上，襯底接線端19連接在半導(dǎo)體襯底10上，柵極接線端18連接在柵極16上。本實施例中，參照圖5所示，在對于NROM存儲器進行寫入時，對NROM的柵極16施加脈沖寬度為600ns的第一脈沖電壓作為柵極電壓Vg,當然該脈沖電壓的脈沖寬度也可以是400ns或800ns或介于400ns和800ns之間的值，而所述第一脈沖電壓的電壓值保持恒定，一般取9V或10V或介于9V和10V之間的值，例如9.5V，當然，第一脈沖電壓也開以從9.5V開始以每個脈沖電壓0.1V的幅度等差遞減，即在第二個脈沖來到時，其電壓值降為9.4V,在第三個脈沖來到時，其電壓值降為9.3V,當然，第一脈沖電壓并不僅僅限于等差遞減，遞減幅度不相等也是可以的，本實施例選取等差遞減只是為了操作更方便；將NROM的襯底10接地，因而襯底電壓Vb為0V;對NROM的源極lla施加恒定電壓作為源極電壓Vs，該恒定電壓可以為0V或0.5V或介于0V和0.5V之間的值，例如0.3V;對NROM的漏極lib施加脈沖寬度為600ns的第三脈沖電壓作為漏極電壓Vd,當然該脈沖電壓的脈沖寬度也可以是400ns或800ns或介于400ns和800ns之間的值，而所述第三脈沖電壓為5.7V，并且以每個脈沖電壓0.1V的幅度遞減，即在第三脈沖電壓的第二個脈沖來到時，其電壓值降為5.6V,在第三脈沖電壓的第三個脈沖來到時，其電壓值降為5.5V。此外，由于在對于NROM存儲器進行寫入的時候，一般要求工作在飽和區(qū)，因此，柵極16和源極lla上的電壓差Vgs大于存儲器的閾值電壓，并且漏極lib和源極11a上的電壓差Vds也大于存儲器的夾斷電壓Vdsat。其中，然，NROM存儲器進行寫入的時候不限于工作在飽和區(qū)，這還是需要根據(jù)實際的寫入要求而定。由于本發(fā)明實施例對NROM的源極11a和半導(dǎo)體襯底10施加了很小的電壓，因此，加大了柵極16和半導(dǎo)體襯底10之間，以及源極11a和漏極lib之間的電壓，不僅加大了電子在源極lla和漏極llb之間的碰撞能量，產(chǎn)生較多的熱電子，而且柵極16和半導(dǎo)體襯底10之間較大的電壓差也能夠產(chǎn)生更多的熱電子，并且，加快了熱電子往捕獲電荷層14的遷移速度，極大的加快了NROM的電子寫入速度。并且，在漏極lib上首先施加了一個較高的初始電壓，根據(jù)反復(fù)試驗，當漏極lib上的電壓和存儲器閾值電壓之和等于柵極16上的電壓時，NROM存儲器能夠較快地進入寫入完成狀態(tài)。這是因為此時載流子產(chǎn)生率最高，注入量也最大，因此NROM存儲器能夠最快進入寫入完成狀態(tài)。而NROM存儲器的閾值電壓一般為2.5-5.0V,再根據(jù)施加于柵極16上的電壓為9-10V,那么在漏極lib上施加的初始電壓在4.0-7.5V之間時都能夠使NROM較快地進入寫入完成狀態(tài)，而其中較佳的值為5.7V。因此，在漏極llb上施加較高的電壓就能夠在1-2個脈沖之后就使得該存儲器進入寫入完成狀態(tài)，而在此之后按0.1V的幅度逐漸遞減就能夠使得相鄰的共用字線或者共用位線的存儲器單元的漏極和源極之間的電場較小，從而避免了更多溝道中的電子被吸引到柵極結(jié)構(gòu)的捕獲電荷層中，減小了寫入擾亂。本發(fā)明實施例還提供一種半導(dǎo)體存儲器陣列的寫入方法，提供NROM陣列，同樣參照圖4所示，每一個NROM存儲器包括半導(dǎo)體襯底10,依次位于半導(dǎo)體襯底10上的介質(zhì)層13-捕獲電荷層14-介質(zhì)層15三層堆疊結(jié)構(gòu)和柵極16,以及半導(dǎo)體襯底10內(nèi)位于介質(zhì)層13-捕獲電荷層14-介質(zhì)層15三層堆疊結(jié)構(gòu)兩側(cè)的源4及l(fā)la和漏4及l(fā)ib,包括選取NROM存儲器陣列中的NROM存儲器進行寫入；通過一選定的字線在NROM存儲器的柵極施加第一電壓；通過一選定的位線在NROM存儲器的源極施加第二電壓；通過另一選定的位線在NROM存儲器的漏極施加第三電壓，并逐漸遞減；對NROM存儲器的半導(dǎo)體襯底施加第四電壓；重復(fù)上述步驟，直至半導(dǎo)體存儲器陣列的所有半導(dǎo)體存儲器完成寫入。其中，所述第一電壓為9-10V或從一設(shè)定電壓值開始遞減，例如從9.5V開始以每個脈沖電壓0.1V的幅度遞減；所述第二電壓為0-0.5V;所述第三電壓為第一電壓與半導(dǎo)體存儲器的閾值電壓之差，并且設(shè)定的幅度為0.1V;所述第四電壓為0V;所述第一電壓和第三電壓為脈沖寬度為400-800ns的連續(xù)脈沖電壓。對于NROM陣列中NROM存儲器進行寫入的方法與之前所述的對于單個NROM存儲器進行寫入的方法完全相同，這里就不再重復(fù)敘述了。實施例2，參照圖6所示，本發(fā)明實施例提供一種半導(dǎo)體存儲器的寫入方法，提供一種NROM存儲器，包括半導(dǎo)體襯底100,依次位于半導(dǎo)體襯底上的介質(zhì)層106-捕獲電荷層107-介質(zhì)層108三層堆疊結(jié)構(gòu)和柵極109,以及半導(dǎo)體襯底100內(nèi)位于介質(zhì)層106-捕獲電荷層107-介質(zhì)層108三層堆疊結(jié)構(gòu)兩側(cè)的源極103和漏極104,包括在存儲器的柵極109施加第一電壓；在存儲器的源極103施加第二電壓；在存儲器的漏極104施加第三電壓，并逐漸遞減；在存儲器的半導(dǎo)體襯底100施加第四電壓。其中，所述半導(dǎo)體襯底100可以包括單晶或者多晶結(jié)構(gòu)的硅或硅鍺(SiGe),還可以是含有摻雜離子例如N型或者P型摻雜的硅或者硅鍺，也可以是絕緣體上硅(SOI)。所述介質(zhì)層106_捕獲電荷層107-介質(zhì)層108的三層堆疊結(jié)構(gòu)較好的是氧化物-氮化物-氧化物層，所述的氧化物層最好的是氧化硅，還可能包括氮化物例如氮氧化硅以及其它可以優(yōu)化器件性能的摻雜劑，所述的氮化層可以是富含硅、氮以及其它可以提高器件性能的摻雜劑例如氧等，還可以是氧化鉿、氧化鋁等，最優(yōu)選的為氮化硅。所述氧化物-氮化物-氧化物層目前最優(yōu)化的為氧化硅-氮化硅_氧化硅。柵極109可以是包含半導(dǎo)體材料的多層結(jié)構(gòu)，例如硅、鍺、金屬或其組合。源極103和漏極104位于介質(zhì)層106-捕獲電荷層107-介質(zhì)層108兩側(cè)的半導(dǎo)體襯底100內(nèi)，附圖中源極103和漏極104的位置可以互換，其摻雜離子可以是磷離子、砷離子、硼離子或者銦離子中的一種或者幾種。本發(fā)明實施例中，源極103和漏極104的摻雜型態(tài)與半導(dǎo)體襯底100的摻雜型態(tài)不同，即當半導(dǎo)體襯底100為n型摻雜時，源極103以及漏極104為P型摻雜，當半導(dǎo)體襯底100為P型摻雜時，源極103以及漏極104則為n型摻雜。當半導(dǎo)體存儲器的源極103和漏極104之間存在電壓差時，半導(dǎo)體襯底100中源極103和漏極104之間的區(qū)域形成溝道區(qū)域102。半導(dǎo)體存儲器的源極接線端110a連接在源極103上，漏極接連端110b連接在漏極104上，襯底接線端112連接在半導(dǎo)體襯底100上，柵極接線端111連接在柵極109上。本實施例中，參照圖7所示，在對于NROM存儲器進行寫入時，對NROM的柵極109施加脈沖寬度為600ns的第一脈沖電壓作為柵極電壓Vg,當然該脈沖電壓的脈沖寬度也可以是400ns或800ns或介于400ns和800ns之間的值，而所述第一脈沖電壓保持恒定，一般取9V或10V或介于9V和IOV之間的值，例如9.5V,當然，第一脈沖電壓也開以乂人9.5V開始以每個脈沖電壓0.1V的幅度遞減，即在第二個脈沖來到時，其電壓值降為9.4V,在第三個脈沖來到時，其電壓值降為9.3V,當然，第一脈沖電壓并不僅僅限于等差遞減，遞減幅度不相等也是可以的，本實施例選取等差遞減只是為了操作更方便；將NROM的襯底100接地，因而襯底電壓Vb為OV;對NROM的源極103施加恒定電壓作為源極電壓Vs,該恒定電壓可以為0V或0.5V或介于0V和0.5V之間的值，例如0.3V;對NROM的漏極104施加脈沖寬度為600ns的第三脈沖電壓作為漏極電壓Vd,當然該脈沖電壓的脈沖寬度也可以是400ns或800ns或介于400ns和800ns之間的值，而所述第三脈沖電壓為5.7V,并且以每個脈沖電壓O.IV的幅度遞減，即在第三脈沖電壓的第二個脈沖來到時，其電壓值降為5.6V,在第三脈沖電壓的第三個脈沖來到時，其電壓值降為5.5V。此外，由于在對于NROM存儲器進行寫入的時候，一般要求工作在飽和區(qū)，因此，柵極109和源極103上的電壓差Vgs大于存儲器的閾值電壓，并且漏極104和源極103上的電壓差Vds也大于存儲器的夾斷電壓Vdsat。其中，夾斷電壓是指當漏極反型層電荷為零時的漏極104和源極103上的電壓差。當然，NROM存儲器進行寫入的時候不限于工作在飽和區(qū)，這還是需要根據(jù)實際的寫入要求而定。并且，結(jié)合圖6和圖7所示，本發(fā)明實施例還在施加于漏極104上的每兩個脈沖電壓之間進行一次軟擦除的操作，具體包括如下步驟，在存儲器的柵極109施加第五電壓；在存儲器的源極103施加第六電壓；在存儲器的漏極104施加第七電壓；在存儲器的半導(dǎo)體襯底100施加第八電壓。其中，在半導(dǎo)體襯底100上施加的第八電壓和在源極103上施加的第六電壓還是和進行脈沖電壓寫入時的相同，分別為OV和0.3V;而在柵極109上施加的第五電壓要低于襯底電壓，這樣才能使得積聚在介質(zhì)層106-捕獲電荷層107-介質(zhì)層108的三層堆疊結(jié)構(gòu)的介質(zhì)層106上的電子脫離介質(zhì)層106的束縛來到襯底100中。這樣將能夠使得存儲器的閾值電壓在兩次脈沖電壓寫入的時候更加穩(wěn)定。本實施中柵極109上的第五電壓的一個較佳的值為-2V。而在漏極104上施加的第七電壓取2V,此處電壓設(shè)置主要防止捕獲電荷層107中的電子被拉回半導(dǎo)體襯底100過多。由于本發(fā)明實施例對NROM的源極103和半導(dǎo)體襯底100施加很小的電壓，因此，加大了柵極109和半導(dǎo)體襯底100之間，以及源極103和漏極104之間的電壓，不僅加大了電子在源極103和漏極104之間的碰撞能量，產(chǎn)生較多的熱電子，而且柵極109和半導(dǎo)體襯底100之間較大的電壓差也能夠產(chǎn)生更多的熱電子，并且，加快了熱電子往捕獲電荷層107的遷移速度，極大的加快了NROM的電子寫入速度。并且，在漏極103上首先施加了一個較高的初始電壓，根據(jù)反復(fù)試驗，當漏極103上的電壓和存儲器閾值電壓之和等于柵極109上的電壓時，NROM能夠較快地進入寫入完成狀態(tài)。而NROM存儲器的閾值電壓一般為2.5-5.0V,再根據(jù)施加于柵極109上的電壓為9-10V,那么在漏極103上施加的初始電壓在4.0-7.5V之間時都能夠使NROM較快地進入寫入完成狀態(tài)，而其中較佳的值為5.7V。因此，在漏極103上施加較高的電壓就能夠在l-2個脈沖之后就使得該存儲器進入寫入完成狀態(tài)，而在此之后按0.1V的幅度逐漸遞減就能夠使得相鄰的共用字線或者共用位線的存儲器單元的漏極和源極之間的電場較小，從而避免了更多溝道中的電子被吸引到柵極結(jié)構(gòu)的捕獲電荷層中，減小了寫入擾亂。更進一步，由于在對于存儲器的兩次脈沖電壓寫入之間進行了一次軟擦除的操作，使得存儲器的閾值電壓在兩次脈沖電壓寫入的時候更加穩(wěn)定，進一步減小了寫入擾亂的影響。本發(fā)明實施例還提供一種半導(dǎo)體存儲器陣列的寫入方法，提供NROM陣列，同樣參照圖6所示，每一個NROM存儲器包括半導(dǎo)體襯底100,依次位于半導(dǎo)體襯底100上的介質(zhì)層106-捕獲電荷層107-介質(zhì)層108三層堆疊結(jié)構(gòu)和柵極109,以及半導(dǎo)體襯底100內(nèi)位于介質(zhì)層106-捕獲電荷層107-介質(zhì)層108三層堆疊結(jié)構(gòu)兩側(cè)的源才及103和漏才及104,包括選取NROM存儲器陣列中的NROM存儲器進行寫入；通過一選定的字線在NROM存儲器的柵極施加第一電壓；通過一選定的位線在NROM存儲器的源極施加第二電壓；通過另一選定的位線在NROM存儲器的漏極施加第三電壓，并以設(shè)定的幅度遞減；對NROM存儲器的半導(dǎo)體襯底施加第四電壓；重復(fù)上述步驟，直至半導(dǎo)體存儲器陣列的所有半導(dǎo)體存儲器完成寫入。如選定的NROM存儲器為圖6中左邊的那個，則將半導(dǎo)體存儲器的源極接線端110a連接在源極103上，漏極接連端110b連接在漏極104上，襯底接線端112連接在半導(dǎo)體襯底100上，柵極接線端111連接在柵極109上。而將漏才及接線端110c浮空，這樣漏極105就浮空。通過選定的字線在NROM存儲器的柵極109上施加第一電壓，其中，所述第一電壓為9-IOV或從一設(shè)定電壓值開始遞減，例如從9.5V開始以每個脈沖電壓0.1V的幅度遞減；所述第二電壓為0-0.5V;所述第三電壓為第一電壓-半導(dǎo)體存儲器的閾值電壓，并且設(shè)定的幅度為0.1V;所述第四電壓為0V;所述第一電壓和第三電壓為脈沖寬度為400-800ns的連續(xù)脈沖電壓。對于NROM陣列中NROM存儲器進行寫入的方法與之前所述的對于單個NROM存儲器進行寫入的方法完全相同，這里就不再重復(fù)敘述了。為了驗證本發(fā)明半導(dǎo)體存儲器的寫入方法的效果，選取了同樣具有介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)的PFROM作為測試存儲器，在包含PFROM存儲器的晶圓上選取33個晶粒(die),并應(yīng)用現(xiàn)有技術(shù)的半導(dǎo)體存儲應(yīng)用現(xiàn)有技術(shù)半導(dǎo)體存儲器寫入方法的測試結(jié)果如表1所示表1現(xiàn)有技術(shù)半導(dǎo)體存儲器寫入方法晶粒良好/失效脈沖數(shù)Y=2良好1X=6Y=2良好1X=8Y=2失效12X=9Y=4失效12X=5Y=4失效12X=3Y=4失效12X=2Y=6失效12X=4Y=6失效12X=6Y=6失效12X=8Y=6失效12X=10Y=6失效12X=10Y=8失效12X=8Y=8良好8X=6Y=8失效1218<table>tableseeoriginaldocumentpage19</column></row><table>應(yīng)用本發(fā)明半導(dǎo)體存儲器的寫入方法的測試結(jié)果如表2所示:表2<table>tableseeoriginaldocumentpage19</column></row><table><table>tableseeoriginaldocumentpage20</column></row><table>如表1和表2所示，X和Y分別代表著晶粒在晶圓上的坐標，而脈沖數(shù)則代表PFROM在被確定為良好或失效的時候，總共被寫入了多少次脈沖電壓。從表l可以看到，在所挑選的33個晶粒中，被確定為良好的晶粒僅有4個，因此應(yīng)用現(xiàn)有技術(shù)半導(dǎo)體存儲器寫入方法進行寫入檢測的良率僅為12%,并且大多數(shù)都已寫入了4個以上的脈沖電壓才使得存儲器進入寫入完成狀態(tài)。而從表2可以看到，在所挑選的33個晶粒中，被確定為良好的晶粒有31個，大多數(shù)只寫入了1個脈沖電壓就使得存儲器進入寫入完成狀態(tài)。所以，相對的晶圓的良率都大大提高了。綜上所述，本發(fā)明半導(dǎo)體存儲器的寫入方法通過以較大的柵極電壓和較大的漏極電壓施加于半導(dǎo)體存儲器上，并逐漸減小施加于漏極上的電壓，使得相鄰共用字線或共用位線的存儲器單元的漏極-源極間電場也逐漸減小，減小了寫入擾亂。并且，本發(fā)明半導(dǎo)體存儲器的寫入方法由于是以較大的柵極電壓和較大的漏極電壓施加于半導(dǎo)體存儲器上，增加了寫入操作的成功率，避免了對于存儲器的多次寫入操作，因此減少了寫入時間，增加了寫入操作效率。再者，本發(fā)明半導(dǎo)體存儲器的寫入方法由于減小了寫入擾亂，所以在對于包含存儲器的晶圓進行寫入檢測的時候，避免了不當?shù)膶懭敕椒ㄒ鸬拇鎯ζ魇У膯栴}，因此提高了產(chǎn)品的良率。權(quán)利要求1.一種半導(dǎo)體存儲器的寫入方法，提供半導(dǎo)體存儲器，包括半導(dǎo)體襯底，依次位于半導(dǎo)體襯底上的介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)和柵極，以及半導(dǎo)體襯底內(nèi)位于介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)兩側(cè)的源極和漏極，其特征在于，包括，在半導(dǎo)體存儲器的柵極施加第一電壓；在半導(dǎo)體存儲器的源極施加第二電壓；在半導(dǎo)體存儲器的漏極施加第三電壓，并逐漸遞減；在半導(dǎo)體存儲器的半導(dǎo)體襯底施加第四電壓。2.如權(quán)利要求1所述的半導(dǎo)體存儲器的寫入方法，其特征在于，所述第一電壓為9-IOV。3.如權(quán)利要求1所述的半導(dǎo)體存儲器的寫入方法，其特征在于，所述第一電壓從9-10V間任一值開始逐漸遞減。4.如權(quán)利要求3所述的半導(dǎo)體存儲器的寫入方法，其特征在于，所述第一電壓從9-10V間任一值開始以0.1V的幅度等差遞減。5.如權(quán)利要求3所述的半導(dǎo)體存儲器的寫入方法，其特征在于，所述第一電壓大于半導(dǎo)體存儲器的閾值電壓。6.如權(quán)利要求1所述的半導(dǎo)體存儲器的寫入方法，其特征在于，所述第二電壓為0-0.5V。7.如權(quán)利要求l所述的半導(dǎo)體存儲器的寫入方法，其特征在于，所述第三電壓為第一電壓與半導(dǎo)體存儲器的閾值電壓之差，并且以O(shè).IV的幅度等差遞減。8.如權(quán)利要求7所述的半導(dǎo)體存儲器的寫入方法，其特征在于，所述第三電壓大于半導(dǎo)體存儲器的閾值電壓。9.如權(quán)利要求1所述的半導(dǎo)體存儲器的寫入方法，其特征在于，所述第四電壓為0V。10.如權(quán)利要求1至5或7至8任一項所述的半導(dǎo)體存儲器的寫入方法，其特征在于，所述電壓為脈沖寬度為400-800ns的連續(xù)脈沖電壓。11.如權(quán)利要求10所述的半導(dǎo)體存儲器的寫入方法，其特征在于，在兩個脈沖電壓之間進行軟擦除操作，所述軟擦除操作進一步包括，在存儲器的柵極施加第五電壓；在存儲器的源極施加第六電壓；在存儲器的漏極施加第七電壓；在存儲器的半導(dǎo)體襯底施加第八電壓。12.如權(quán)利要求11所述的半導(dǎo)體存儲器的寫入方法，其特征在于，所述第五電壓為-2V,所述第七電壓為2V。13.如權(quán)利要求11所述的半導(dǎo)體存儲器的寫入方法，其特征在于，所述第六電壓為0-0.5V。14.如權(quán)利要求11所述的半導(dǎo)體存儲器的寫入方法，其特征在于，所述第八電壓為0V。15.—種半導(dǎo)體存儲器陣列的寫入方法，提供半導(dǎo)體存儲器陣列，每一個半導(dǎo)體存儲器包括半導(dǎo)體襯底，依次位于半導(dǎo)體襯底上的介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)和柵極，以及半導(dǎo)體襯底內(nèi)位于介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)兩側(cè)的源極和漏極，其特征在于，包括，選取半導(dǎo)體存儲器陣列中的半導(dǎo)體存儲器進行寫入；通過一選定的字線在半導(dǎo)體存儲器的柵極施加第一電壓；通過一選定的位線在半導(dǎo)體存儲器的源極施加第二電壓；通過另一選定的位線在半導(dǎo)體存儲器的漏極施加第三電壓，并逐漸遞減；對半導(dǎo)體存儲器的半導(dǎo)體襯底施加第四電壓；重復(fù)上述步驟，直至半導(dǎo)體存儲器陣列中所有半導(dǎo)體存儲器完成寫入。16.如權(quán)利要求15所述的半導(dǎo)體存儲器陣列的寫入方法，其特征在于，所述第一電壓為9-IOV。17.如權(quán)利要求15所述的半導(dǎo)體存儲器陣列的寫入方法，其特征在于，所述第一電壓從9-10V間任一值開始逐漸遞減。18.如權(quán)利要求17所述的半導(dǎo)體存儲器陣列的寫入方法，其特征在于，所述第一電壓從9-10V間任一值開始以0.1V的幅度等差遞減。19.如權(quán)利要求17所述的半導(dǎo)體存儲器陣列的寫入方法，其特征在于，所述第一電壓大于半導(dǎo)體存儲器的閾值電壓。20.如權(quán)利要求15所述的半導(dǎo)體存儲器陣列的寫入方法，其特征在于，所述第二電壓為0-0.5V。21.如權(quán)利要求15所述的半導(dǎo)體存儲器陣列的寫入方法，其特征在于，所述第三電壓為第一電壓-半導(dǎo)體存儲器的闊值電壓之差，并且以O(shè).IV的幅度等差遞減。22.如權(quán)利要求21所述的半導(dǎo)體存儲器陣列的寫入方法，其特征在于，所述第三電壓大于半導(dǎo)體存儲器的閾值電壓。23.如權(quán)利要求15所述的半導(dǎo)體存儲器陣列的寫入方法，其特征在于，所述第四電壓為0V。24.如權(quán)利要求15至19或21至22任一項所述的半導(dǎo)體存儲器陣列的寫入方法，其特征在于，所述電壓為脈沖寬度為400-800ns的連續(xù)脈沖電壓。25.如權(quán)利要求24所述的半導(dǎo)體存儲器陣列的寫入方法，其特征在于，在兩個脈沖電壓之間進行軟擦除操作，所述軟擦除操作進一步包括，在存儲器的柵極施加第五電壓；在存儲器的源極施加第六電壓；在存儲器的漏極施加第七電壓；在存儲器的半導(dǎo)體村底施加第八電壓。26.如權(quán)利要求25所述的半導(dǎo)體存儲器陣列的寫入方法，其特征在于，所述第五電壓為-2V,所述第七電壓為2V。27.如權(quán)利要求25所述的半導(dǎo)體存儲器陣列的寫入方法，其特征在于，所述第六電壓為0-0.5V。28.如權(quán)利要求25所述的半導(dǎo)體存儲器陣列的寫入方法，所述第八電壓為0V。全文摘要本發(fā)明提供一種半導(dǎo)體存儲器的寫入方法，提供半導(dǎo)體存儲器，包括半導(dǎo)體襯底，依次位于半導(dǎo)體襯底上的介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)和柵極，以及半導(dǎo)體襯底內(nèi)位于介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)兩側(cè)的源極和漏極，包括，在存儲器的柵極施加第一電壓；在存儲器的源極施加第二電壓；在存儲器的漏極施加第三電壓，并逐漸遞減；在存儲器的半導(dǎo)體襯底施加第四電壓。本發(fā)明半導(dǎo)體存儲器減小了寫入擾亂，防止了存儲器的損壞，減少了寫入時間，增加了寫入操作效率。文檔編號G11C16/10GK101312072SQ20071004109公開日2008年11月26日申請日期2007年5月23日優(yōu)先權(quán)日2007年5月23日發(fā)明者俞苔云,周第廷,繆威權(quán),華聞,陳宏領(lǐng)申請人:中芯國際集成電路制造(上海)有限公司