專(zhuān)利名稱(chēng)：靜態(tài)隨機(jī)存取存儲(chǔ)器單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜態(tài)隨機(jī)存取存儲(chǔ)器裝置及一種集成電路。
背景技術(shù)：
靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)得到廣泛使用，或者單獨(dú)使用， 例如作為快速高速緩存器，或者嵌入CPU中。典型地，SRAM單元由 通過(guò)存取晶體管(即通路晶體管或門(mén)(pass gate))連接至內(nèi)部電路的 雙穩(wěn)態(tài)觸發(fā)器組成。如果沒(méi)有對(duì)給定的單元尋址，則它的門(mén)關(guān)閉并數(shù) 據(jù)保持在觸發(fā)器中的閉鎖穩(wěn)定狀態(tài)。SRAM單元可以以三種不同的模 式操作，即靜態(tài)模式、寫(xiě)模式和讀模式。
圖la示出了根據(jù)現(xiàn)有技術(shù)的典型的6-晶體管(6T) SRAM單元的 電路圖。這里，SRAM單元包括6個(gè)晶體管T1-T6。第一上拉晶體管T2 耦合在電源線(xiàn)Vdd和節(jié)點(diǎn)B之間。第一下拉晶體管T3耦合在節(jié)點(diǎn)B和地 線(xiàn)Vss之間。第二上拉晶體管T4耦合在電源線(xiàn)Vdd和節(jié)點(diǎn)A之間。第二 下拉晶體管T5耦合在節(jié)點(diǎn)A和地線(xiàn)Vss之間。節(jié)點(diǎn)B通過(guò)第一門(mén)晶體管 T1連接至位線(xiàn)BL。節(jié)點(diǎn)A通過(guò)第二門(mén)晶體管T6連接至位線(xiàn)條(bit line-bar) BLB。典型地，Tl、 T3、 T5和T6是n-溝道MOSFET，其體接 觸(body contact)連接至Vss。 T2和T4是p-溝道MOSFET，其體接觸 連接至Vdd。晶體管T4和T5與作為輸入的節(jié)點(diǎn)B及作為輸出的節(jié)點(diǎn)A組 成第一反相器INV1。晶體管T2和T3與作為輸入的節(jié)點(diǎn)A及作為輸出的 節(jié)點(diǎn)B組成第二反相器INV2。 SRAM單元可以處在兩種靜態(tài)狀態(tài)(i) 節(jié)點(diǎn)A的電勢(shì)接近或等于Vdd ("l")，節(jié)點(diǎn)B的電勢(shì)接近或等于Vss ("0")，以及(ii)節(jié)點(diǎn)A的電勢(shì)接近或等于Vss ("0")，節(jié)點(diǎn)B的電勢(shì)接 近或等于Vdd ("l")。反相器INV1與門(mén)晶體管T6—起組成子電路C1。
在SRAM單元的靜態(tài)模式中，對(duì)它的門(mén)的柵極施加偏壓，從而關(guān) 閉門(mén)。在寫(xiě)模式中， 一定將"1"寫(xiě)在節(jié)點(diǎn)B上并將"0"寫(xiě)在節(jié)點(diǎn)A上，反之亦然。因此，對(duì)位線(xiàn)或位線(xiàn)條施加偏壓，打開(kāi)門(mén)。在讀模式 中，將位線(xiàn)預(yù)充電至"l"。因此，打開(kāi)門(mén)并且兩個(gè)位線(xiàn)中的一個(gè)將被 略微地放電。通過(guò)檢測(cè)放大器評(píng)估位線(xiàn)和位線(xiàn)條之間的電壓差。在靜 態(tài)模式中和在讀模式中，SRAM單元必須保持其狀態(tài)不受噪聲事件的
支配。在讀模式中，由于通過(guò)打開(kāi)門(mén)使反相器電阻性加載(resistivdy loaded),減小了靜態(tài)噪聲容限SNM(在蝶形曲線(xiàn)中的最大正方形)。
圖lb示出了在讀取期間圖la的單元的Cl部分的框圖。第一反相器 INV1耦合在節(jié)點(diǎn)B和節(jié)點(diǎn)A之間。第六個(gè)晶體管T6的柵極和漏極(即， 門(mén))與電源電壓Vdd耦合。門(mén)的體接觸與地GND耦合。
圖2示出了作為反相器INV1在節(jié)點(diǎn)B上的輸入電壓的函數(shù)的反相 器INVl的輸出節(jié)點(diǎn)A上的電壓曲線(xiàn)圖Il。曲線(xiàn)圖I2示出了作為INV2在 節(jié)點(diǎn)A上的輸入電壓的函數(shù)的INV2的輸出節(jié)點(diǎn)B上的電壓。在相等的 反相器的情況下，兩幅圖能夠彼此成鏡像。曲線(xiàn)圖I1和I2組成了所謂 的蝶形曲線(xiàn)。如圖2中示出的，在蝶形曲線(xiàn)的翼中可以繪出的最大正方 形的長(zhǎng)度表示靜態(tài)噪聲容限(SNM)。在所述節(jié)點(diǎn)之一上觸發(fā)的電勢(shì)變 化大于SNM的噪聲事件能夠?qū)е麓鎯?chǔ)狀態(tài)的未預(yù)料的變化。
背對(duì)背式反相器INV 1 、 INV2經(jīng)由門(mén)MOSFET與位線(xiàn)BL和位線(xiàn)條 BLB耦合，從而可以讀取存儲(chǔ)在節(jié)點(diǎn)A和節(jié)點(diǎn)B處的數(shù)據(jù)，或向節(jié)點(diǎn)A 和B寫(xiě)數(shù)據(jù)。為了初始化讀取，位線(xiàn)BL和BLB預(yù)充電至Vdd并打開(kāi)門(mén)。 因此，通過(guò)打開(kāi)的門(mén)使單元的反相器中的一個(gè)電阻性加載。因此，反 相器的特性失真，從而減少靜態(tài)噪聲容限SNM。
在2005年國(guó)際學(xué)術(shù)研討會(huì)上關(guān)于低功耗電子產(chǎn)品設(shè)計(jì)上 (International Symposium on low power electronics design ISLPED)， Zheng Guo的"FinFET陽(yáng)Based SRAM Design"中，SRAM單元由FinFET 晶體管組成。特別地，多柵極FinFET包括前柵和第二柵極。門(mén)FinFET 的第二柵極同它的漏極端子耦合至相同的節(jié)點(diǎn)。因此，這個(gè)電路的靜 態(tài)噪聲容限取決于該電路的讀電流。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種靜態(tài)隨機(jī)存取存儲(chǔ)器裝置，在不使電路的靜態(tài)噪聲容限失真的情況下實(shí)現(xiàn)提高數(shù)據(jù)保持能力。
通過(guò)根據(jù)權(quán)利要求l的靜態(tài)隨機(jī)存取存儲(chǔ)器裝置和根據(jù)權(quán)利要求 7的集成電路實(shí)現(xiàn)了該目的。
因此，提供了一種靜態(tài)隨機(jī)存取存儲(chǔ)器裝置。SRAM存儲(chǔ)器裝置 包括耦合在第一節(jié)點(diǎn)和位線(xiàn)條之間的第一門(mén)FET。第二門(mén)FET耦合在 第二節(jié)點(diǎn)和位線(xiàn)之間。第二節(jié)點(diǎn)與第一門(mén)FET耦合，并且根據(jù)第二節(jié) 點(diǎn)處的電壓開(kāi)啟第一門(mén)FET。第一節(jié)點(diǎn)與第二門(mén)FET耦合。根據(jù)第一 節(jié)點(diǎn)上的電壓開(kāi)啟/關(guān)閉第二門(mén)FET。因此，可以獨(dú)立地開(kāi)啟門(mén)。
根據(jù)本發(fā)明的一個(gè)方面，第一和第二反相器相應(yīng)地耦合在第一和 第二節(jié)點(diǎn)之間。
根據(jù)本發(fā)明的優(yōu)選方面，第一和第二門(mén)FET中每一個(gè)包括前柵和 背柵。第一門(mén)FET的背柵與第二節(jié)點(diǎn)耦合，以及第二門(mén)FET的背柵與 第一節(jié)點(diǎn)耦合。因此，通過(guò)控制第一和第二門(mén)FET的背柵，可以接通 或切斷該門(mén)。
還根據(jù)本發(fā)明的另一方面，第一和第二門(mén)中每一個(gè)包括體端子。 第一門(mén)的體端子與第二節(jié)點(diǎn)耦合，以及第二門(mén)的體端子與第一節(jié)點(diǎn)耦 合。
根據(jù)本發(fā)明的優(yōu)選方面，第一和第二門(mén)中的每一個(gè)被實(shí)現(xiàn)為具有 分離柵極的多柵極場(chǎng)效應(yīng)晶體管。
本發(fā)明也涉及包括靜態(tài)隨機(jī)存取存儲(chǔ)器裝置的集成電路。SRAM 存儲(chǔ)器裝置依次包括耦合在第一節(jié)點(diǎn)和位線(xiàn)條之間的第一門(mén)FET。第 二門(mén)FET耦合在第二節(jié)點(diǎn)和位線(xiàn)之間。第二節(jié)點(diǎn)與第一門(mén)FET耦合， 并且根據(jù)第二節(jié)點(diǎn)處的電壓開(kāi)啟第一門(mén)FET。第一節(jié)點(diǎn)與第二門(mén)FET 耦合。根據(jù)第一節(jié)點(diǎn)上的電壓開(kāi)啟第二門(mén)FET。
本發(fā)明涉及提供一種用于開(kāi)啟/關(guān)閉門(mén)的獨(dú)立開(kāi)關(guān)裝置的構(gòu)想。以 與門(mén)串聯(lián)的方式布置開(kāi)關(guān)裝置，從而當(dāng)SRAM單元的另一反相器的輸 出電壓小于預(yù)定值時(shí)，切斷經(jīng)由門(mén)的電流通路。如果門(mén)至少包括第一 和第二控制柵極，則通過(guò)門(mén)可以實(shí)現(xiàn)這樣的開(kāi)關(guān)裝置。通過(guò)存儲(chǔ)器的 地址解碼器控制第一控制柵極。通過(guò)另一反相器的輸出電壓控制第二 柵極。這樣的開(kāi)關(guān)裝置的一種實(shí)現(xiàn)方式是多柵極場(chǎng)效應(yīng)晶體管。此外，通過(guò)對(duì)稱(chēng)的FinFET可以實(shí)現(xiàn)門(mén)，而沒(méi)有任何附加的面積損失(area penalty )。
本發(fā)明的其它方面在從屬權(quán)利要求中定義。


參照附圖，現(xiàn)在將更加詳細(xì)地說(shuō)明本發(fā)明及其實(shí)施例。 圖la示出了根據(jù)現(xiàn)有技術(shù)的6T SRAM單元的電路圖； 圖lb示出了在讀取期間圖la的單元的Cl部分的框圖 圖2示出了圖la的電路中的輸出節(jié)點(diǎn)A處的電壓圖； 圖3示出了在讀取期間在節(jié)點(diǎn)A處的電壓和門(mén)電流的圖； 圖4示出了圖3的電路中的輸出節(jié)點(diǎn)A的電壓圖； 圖5示出了根據(jù)第一實(shí)施例，在讀取期間SRAM單元的一部分的電 路圖的框圖6示出了根據(jù)第一實(shí)施例，在切換期間在節(jié)點(diǎn)A和B處的電壓圖； 圖7示出了根據(jù)第二實(shí)施例，在讀取期間部分SRAM單元的電路
圖8示出了根據(jù)第三實(shí)施例，部分SRAM單元的電路圖； 圖9示出了在根據(jù)圖8的SRAM單元中使用的FinFET的基本表示 方法；
圖10示出了根據(jù)圖8的FET的開(kāi)關(guān)電壓和背柵電壓的關(guān)系圖； 圖ll示出了根據(jù)第三實(shí)施例，在讀取期間在節(jié)點(diǎn)A和B處的電壓
圖12示出了根據(jù)第四實(shí)施例的存儲(chǔ)器單元的電路圖； 圖13示出了根據(jù)第五實(shí)施例的FinFET的基本表示方法； 圖14示出了根據(jù)第六實(shí)施例的SRAM的可能的實(shí)現(xiàn)方式；以及 圖15示出了圖12的電路圖的備選實(shí)現(xiàn)方式的表示方法。
具體實(shí)施例方式
圖3示出了在讀取期間在節(jié)點(diǎn)A處的電壓和門(mén)電流圖，以及子電路Cl的框圖。門(mén)的柵極與電源電壓Vdd耦合，它的漏極與Vdd耦合，以 及它的體端子與地Vss耦合。如果因此對(duì)門(mén)施加偏壓，則在節(jié)點(diǎn)A處的 電壓增加將導(dǎo)致經(jīng)由MOSFET的電流源的下降。在Vpassgateon或VPGNon 電壓處切斷電流源。這由標(biāo)記ml描繪。
圖4示出了在節(jié)點(diǎn)A處的電壓圖。這里，描述了在讀取期間在插圖 中表示的子電路C1的反相器特性，節(jié)點(diǎn)B為高"1"，節(jié)點(diǎn)A為低"0"。 圖4中的曲線(xiàn)圖I2是曲線(xiàn)圖I1的鏡像。因?yàn)樵谧x取期間門(mén)打開(kāi)，所以它 使從節(jié)點(diǎn)A至位線(xiàn)條的電流下降，并使節(jié)點(diǎn)A上的電勢(shì)上升至Vm,X)。 因此，使反相器特性相對(duì)于圖2失真，其蝶形的翼接觸不到VA^和 VB《的軸。因此，蝶形中的最小正方形在尺寸上減小了，從而靜態(tài)噪 聲容限相應(yīng)減小。
由于通過(guò)打開(kāi)的門(mén)對(duì)反相器加載，對(duì)于靜態(tài)狀態(tài)的情況，減少了 由最大正方形表示的靜態(tài)噪聲容限。
圖5示出了根據(jù)第一實(shí)施例，在讀取期間SRAM單元的一部分的電 路圖的框圖。根據(jù)第一實(shí)施例的電路圖基本上對(duì)應(yīng)于根據(jù)圖lb的電路 圖，其中附加的開(kāi)關(guān)S耦合在第一反相器INV1和門(mén)T6之間。對(duì)門(mén)的柵 極施加偏壓至Vdd，對(duì)漏極施加偏壓至Vdd，以及對(duì)體端子施偏壓至 gnd。在節(jié)點(diǎn)B處的電壓VB用于切換開(kāi)關(guān)S。如果電壓V^Vs或Vswitch， 則接通開(kāi)關(guān)S。因此通過(guò)在反相器和門(mén)之間提供開(kāi)關(guān)，可以提供用于 開(kāi)啟門(mén)的電壓的獨(dú)立設(shè)置(獨(dú)立于在節(jié)點(diǎn)A處的電壓)。因此，根據(jù)圖 4，通過(guò)僅在大于例如Vto2(V^2對(duì)應(yīng)于開(kāi)關(guān)S的閾值)的電壓處觸發(fā)開(kāi)
關(guān)S，就可以保持反相器的無(wú)失真的特性。
在節(jié)點(diǎn)B處可以檢測(cè)切換開(kāi)關(guān)的電壓。如果開(kāi)關(guān)S的電壓Vs等于電 壓V^2，則這樣的情況將對(duì)應(yīng)于根據(jù)圖4的情況。然而，如果切換電壓 >>VBm2，則保持無(wú)失真的反相器特性直到VB (即，在節(jié)點(diǎn)B處的電壓) >VS。
圖6示出了根據(jù)第一實(shí)施例，在讀取期間在節(jié)點(diǎn)A和B處的電壓圖。 這里，描述了兩個(gè)不同的曲線(xiàn)。上面的曲線(xiàn)對(duì)應(yīng)于開(kāi)關(guān)S的切換電壓
等于VBm2的情況。下面的曲線(xiàn)對(duì)應(yīng)于開(kāi)關(guān)S的切換電壓〉》VBm2的情況。
圖7示出了根據(jù)第二實(shí)施例，在讀取期間SRAM單元的部分電路圖。這里，通過(guò)向體接觸BB應(yīng)用偏置電壓(代替Vss)來(lái)控制MOSFET 的電切換特性，其中偏置電壓可以對(duì)應(yīng)于在節(jié)點(diǎn)B處的電壓VB。在圖7 中，描述了大型CMOS的實(shí)現(xiàn)方式，其中在節(jié)點(diǎn)B上的電壓與MOSFET 的體接觸BB耦合。優(yōu)選地，從布局的觀點(diǎn)，所有NMOS晶體管的體都 耦合，從而很難實(shí)現(xiàn)圖7的電路。
圖8示出了根據(jù)第三實(shí)施例，在讀取期間SRAM單元的部分電路 圖。根據(jù)圖8的電路圖基本上對(duì)應(yīng)于圖7的電路圖。然而，圖8示出了具 有分離柵極連接的多柵極(MUGFET)的實(shí)現(xiàn)方式，其中節(jié)點(diǎn)BB附加 到MUGFET的背柵。MUGFET可以是平面雙柵極晶體管或FinFET。
典型地，F(xiàn)inFET晶體管在SOI基底上構(gòu)成多柵極MOSFET晶體管。 該柵極被放置在溝道的2個(gè)、3個(gè)、或4個(gè)側(cè)面，或環(huán)繞溝道，從而形成 多柵極結(jié)構(gòu)。FinFET器件顯然具有比主流大型CMOS技術(shù)更快的切換
時(shí)間和更高的電流密度，并允許為單個(gè)的晶體管提供獨(dú)立的背柵電勢(shì)。 圖9示出了在根據(jù)圖8的SRAM單元中使用的FinFET的基本表示
方法。這里，F(xiàn)ET晶體管包括源極、漏極以及前柵FG和背柵BG及其間
的氧化物。因此，電容CoF(氧化物-前)位于前柵FG，以及電容Q)B(氧
化物-背)位于背柵BG。
圖10示出了根據(jù)圖8的FET的開(kāi)關(guān)電壓和背柵電壓的關(guān)系圖。 用于完全耗盡的SOI和多柵極FinFET的前柵的閾值電壓VTF對(duì)應(yīng)
于
<formula>formula see original document page 9</formula>
其中，VpA對(duì)應(yīng)于前累積電壓、CoB對(duì)應(yīng)于背柵的電容、Q)F對(duì)應(yīng) 于前柵的電容、VBG對(duì)應(yīng)于背柵的電壓、以及VBG.Acc對(duì)應(yīng)于背柵電壓。
當(dāng)背柵電壓VBC)對(duì)應(yīng)于Vdd時(shí)，應(yīng)該選擇閾值電壓VTF對(duì)應(yīng)于切換 電壓或開(kāi)關(guān)電壓Vs。
此外，如果電壓VBG接近Vdd，則背柵不反轉(zhuǎn)，即，F(xiàn)ET應(yīng)該包括
不對(duì)稱(chēng)的前和背柵特性。
圖11示出了在讀取期間圖8中描述的第四實(shí)施例的反相器特性 圖。這里在右下角描繪了SMN的正方形。因此，實(shí)現(xiàn)了無(wú)失真的反相器的特性，直到在節(jié)點(diǎn)B處的V^Vs。
針對(duì)根據(jù)圖8和12的門(mén)的不對(duì)稱(chēng)MUGFET實(shí)現(xiàn)方式，繪制了在節(jié) 點(diǎn)A處的電壓VA圖。符合蝶形曲線(xiàn)的SNM的所得到的正方形對(duì)應(yīng)于根 據(jù)圖2的沒(méi)有讀取訪(fǎng)問(wèn)時(shí)存儲(chǔ)器單元所獲得的正方形。如根據(jù)圖11的標(biāo) 記ml所示的存儲(chǔ)狀態(tài)的電壓對(duì)應(yīng)于圖4的那些電壓，g卩，在讀電流、 驅(qū)動(dòng)力和/或SRAM單元的速度方面兩種情況相互對(duì)應(yīng)。
圖12示出了根據(jù)第四實(shí)施例的存儲(chǔ)器單元的電路圖。如根據(jù)圖la 的電路圖，該單元包括6個(gè)晶體管T1-T6。與根據(jù)圖la的電路圖相比根 據(jù)圖12的電路圖的最顯著的區(qū)別是晶體管T6的體端子或背柵與節(jié)點(diǎn)B 耦合，以及T1的體端子/背柵與節(jié)點(diǎn)A耦合。換言之，將背柵反饋應(yīng)用 在門(mén)上。除不對(duì)稱(chēng)的門(mén)之外，所有其它的FET具有對(duì)稱(chēng)的前和背特性 (上拉PUPT2和T4;下拉PDNT3和T5)。
圖13示出了根據(jù)第五實(shí)施例的FinFET的基本表示方法。利用裝配 在SOI上的獨(dú)立的柵極G實(shí)施FinFET。特別是，將該門(mén)實(shí)現(xiàn)為具有不對(duì) 稱(chēng)的前和背柵特性的FinFET 。
圖14示出了根據(jù)第六實(shí)施例的SRAM單元的可能的實(shí)現(xiàn)方式。這 里，示出了圖12的電路圖的實(shí)現(xiàn)方式。通過(guò)金屬層ML在門(mén)的背柵和反 相器對(duì)其中之一的柵極之間提供了連接。這里示出了門(mén)的背BP和門(mén)的 前FP。用實(shí)線(xiàn)繪制了金屬層ML。此外，也繪制了上拉和下拉Fin—FET FUPF、 FDNF。此外，示出了用于下拉和上拉場(chǎng)效應(yīng)晶體管的公共柵 極CG。該公共柵極同樣可以實(shí)現(xiàn)為SRAM的反相器之一的柵極。
圖15示出了圖12的電路圖的備選實(shí)現(xiàn)方式的表示方法。門(mén)的背柵 與下拉和上拉FET T2、 T3共享作為單個(gè)連續(xù)柵極G1而實(shí)現(xiàn)的公共柵 極。
盡管在上述的實(shí)施例中已經(jīng)描述了6-晶體管SRAM單元，但是本 發(fā)明的基本原理同樣可以應(yīng)用于具有與位線(xiàn)和位線(xiàn)條耦合的2個(gè)門(mén)的 其它類(lèi)型的SRAM。
因此，提供了一種能夠保持具有充分讀電流的高SNM的SRAM單 元。通過(guò)存儲(chǔ)器單元的門(mén)的狀態(tài)相關(guān)體反饋(state dependent body feedback)機(jī)制來(lái)實(shí)現(xiàn)這個(gè)目的。應(yīng)該注意，盡管已經(jīng)從6個(gè)晶體管方面描述了上述存儲(chǔ)器單元， 但是本發(fā)明的基本原理同樣可以應(yīng)用于具有4個(gè)晶體管的存儲(chǔ)器單元。
本發(fā)明涉及一種提供與單元的門(mén)串聯(lián)的開(kāi)關(guān)的構(gòu)想。如果SRAM
單元的反相器的輸出電壓小于預(yù)定的開(kāi)關(guān)值，則開(kāi)關(guān)將經(jīng)由門(mén)切斷電 流路徑。通過(guò)門(mén)可以實(shí)施開(kāi)關(guān)，其中門(mén)具有第一和第二控制柵極。通 過(guò)存儲(chǔ)器單元的地址解碼器可以控制第一控制柵極，并通過(guò)存儲(chǔ)器單
元的第二反相器的輸出電壓可以控制第二柵極。優(yōu)選地，通過(guò)門(mén)的體
形成第二柵極。通過(guò)多柵極FET(MUGFET)可以實(shí)施開(kāi)關(guān)。更優(yōu)選地， 將開(kāi)關(guān)實(shí)現(xiàn)為不對(duì)稱(chēng)的Fin FET。
應(yīng)該注意上述實(shí)施例是對(duì)本發(fā)明的說(shuō)明而不是限制，而在不背離 所附權(quán)利要求的范圍的情況下，該技術(shù)領(lǐng)域的技術(shù)人員將能夠設(shè)計(jì)許 多備選的實(shí)施例。在權(quán)利要求中，放在括號(hào)內(nèi)的任何參考符號(hào)不應(yīng)該 視作對(duì)本權(quán)利要求的限制。該詞"包括"不排除除了列在權(quán)利要求中 的其它元件或步驟。在元件前的詞"一"或"一個(gè)"不排除多個(gè)這類(lèi) 元件的存在。在列舉了幾種裝置的器件權(quán)利要求中，通過(guò)一個(gè)和相同 硬件能夠具體實(shí)現(xiàn)這些裝置中的幾個(gè)。實(shí)際上，在互相不同的獨(dú)立的 權(quán)利要求中引述的某種措施不表示不能使用這些措施的組合來(lái)優(yōu)化。
此外，在權(quán)利要求中的任何參考符號(hào)不應(yīng)該視作對(duì)該權(quán)利要求范 圍的限制。
ii
權(quán)利要求
1、一種靜態(tài)隨機(jī)存取存儲(chǔ)器裝置，包括—耦合在第一節(jié)點(diǎn)(A)和位線(xiàn)條(BLB)之間的第一門(mén)FET(T6)，—耦合在第二節(jié)點(diǎn)(B)和位線(xiàn)(BL)之間的第二門(mén)FET(T1)，其中，第二節(jié)點(diǎn)(B)與第一門(mén)FET(T6)耦合，并且根據(jù)第二節(jié)點(diǎn)(B)處的電壓(VB)切換第一門(mén)FET(T6)，其中，第一節(jié)點(diǎn)(A)與第二門(mén)FET(T1)耦合，其中根據(jù)第一節(jié)點(diǎn)(A)處的電壓(VA)切換第二門(mén)FET(T1)。
2、 根據(jù)權(quán)利要求l的靜態(tài)隨機(jī)存取存儲(chǔ)器裝置，其中，第一和第 二反相器(INVl、 INV2)耦合在第一和第二節(jié)點(diǎn)(A、 B)之間。
3、 根據(jù)權(quán)利要求l的靜態(tài)隨機(jī)存取存儲(chǔ)器裝置，其中，第一和第 二門(mén)FET(T6、 Tl)各自包括前柵(FG)和背柵(BG)，其中第一門(mén)FET(T6) 的背柵(BG)與第二節(jié)點(diǎn)(B)耦合，其中第二通路FET(Tl)的背柵(BG)與第一節(jié)點(diǎn)(A)耦合。
4、 根據(jù)權(quán)利要求l的靜態(tài)隨機(jī)存取存儲(chǔ)器裝置，其中，第一和第 二門(mén)FET(T6、 Tl)各自包括體端子，其中第一門(mén)FET(T6)的體端子與第 二節(jié)點(diǎn)(B)耦合，其中第二門(mén)FET(Tl)的體端子與第一節(jié)點(diǎn)(A)耦 合。
5、 根據(jù)權(quán)利要求l的靜態(tài)隨機(jī)存取存儲(chǔ)器裝置，其中，第一和第 二門(mén)FET(T6、 Tl)被實(shí)現(xiàn)為具有分離柵極的多柵極場(chǎng)效應(yīng)晶體管(MUGFET)。
6、 根據(jù)權(quán)利要求l的靜態(tài)隨機(jī)存取存儲(chǔ)器裝置，其中，第一和第 二門(mén)FET(T1、 T6)被實(shí)現(xiàn)為具有分離柵極的FinFET。
7、 一種包括靜態(tài)隨機(jī)存取存儲(chǔ)器的集成電路，該靜態(tài)隨機(jī)存取 存儲(chǔ)器具有耦合在第一節(jié)點(diǎn)(A)和位線(xiàn)條(BLB)之間的第一門(mén) FET(T6)，一耦合在第二節(jié)點(diǎn)(B)和位線(xiàn)(BL)之間的第二門(mén)FET(Tl); 其中，第二節(jié)點(diǎn)(B)與第一門(mén)FET(T6)耦合，并且根據(jù)第二節(jié)點(diǎn) (B)處的電壓切換第一門(mén)FET(T6)，其中一第一節(jié)點(diǎn)(A)與第二門(mén)FET(T1)耦合，其中根據(jù)第一節(jié)點(diǎn)(A) 處的電壓(VA)切換第二門(mén)FET(T1)。
全文摘要
提供了一種靜態(tài)隨機(jī)存取存儲(chǔ)器裝置。SRAM存儲(chǔ)器裝置包括耦合在第一節(jié)點(diǎn)(A)和位線(xiàn)條(BLB)之間的第一門(mén)FET(T6)。第二門(mén)FET(T1)耦合在第二節(jié)點(diǎn)(B)和位線(xiàn)(BL)之間。第二節(jié)點(diǎn)(B)與第一門(mén)FET(T6)耦合，并且根據(jù)在第二節(jié)點(diǎn)(B)處的電壓(V_B)切換第一門(mén)FET(T6)。第一節(jié)點(diǎn)(A)與第二門(mén)FET(T1)耦合。根據(jù)在第一節(jié)點(diǎn)(A)處的電壓(V_A)切換第二門(mén)FET(T1)。
文檔編號(hào)G11C11/412GK101427321SQ200780014549
公開(kāi)日2009年5月6日 申請(qǐng)日期2007年4月19日 優(yōu)先權(quán)日2006年4月24日
發(fā)明者蘭尼克·K·M·Ng, 拉杜·蘇爾代亞努, 赫爾本·多圖博斯 申請(qǐng)人:Nxp股份有限公司