專利名稱：用于擦除及程序化內(nèi)存器件的方法
技術(shù)領(lǐng)域：
本發(fā)明大致系有關(guān)內(nèi)存器件，且尤系關(guān)于用于擦除及程序化雙位 內(nèi)存器件之方法。
背景技術(shù)：
閃存是一種電子記憶媒介，這種記憶媒介在缺乏操作電力時(shí)可保 留其資料。閃存可在其有效壽命期間(對(duì)一般閃存器件，壽命可達(dá)到一 百萬個(gè)寫入周期)被程序化、擦除及再程序化。閃存在一些消費(fèi)者、商 業(yè)及其它的應(yīng)用中作為可靠、小型及不昂貴的非揮發(fā)性內(nèi)存而逐漸變 得受歡迎。由于電子器件變得越來越小，增加可儲(chǔ)存在諸如閃存單元
(unit)之集成電路記憶胞(memorycell)上每單位面積的資料量變得需要。
一種習(xí)知的閃存技術(shù)是根據(jù)利用電荷陷捕介電胞(charge trapping dielectric cell)之記憶胞，該電荷陷捕介電胞能儲(chǔ)存二個(gè)位的資料。非揮 發(fā)性內(nèi)存設(shè)計(jì)者最近已設(shè)計(jì)在單一氮化硅層內(nèi)利用兩個(gè)電荷儲(chǔ)存區(qū)來 儲(chǔ)存電荷之內(nèi)存電路。這類型的非揮發(fā)性內(nèi)存器件已知為雙位快閃電 性可擦除且可程序化只讀存儲(chǔ)器(EEPROM)，該內(nèi)存可從加州，桑尼維 爾，高級(jí)微器件公司(Advanced Micro Devices, Inc., Sunnyvale, California) 的MIRRORBITTM商標(biāo)產(chǎn)品購(gòu)得。在此種配置下，在氮化硅層之一邊 上使用第一電荷儲(chǔ)存區(qū)可儲(chǔ)存一個(gè)位，而在相同氮化硅層之另一邊上 使用第二電荷儲(chǔ)存區(qū)可儲(chǔ)存第二位。舉例來說，可在該氮化硅層之物 理不同的區(qū)域(也就是接近各內(nèi)存單元之左邊及右邊的區(qū)域)中分別儲(chǔ) 存左位及右位。與習(xí)知的EEPROM記憶胞比較，雙位記憶胞能于相同 大小之內(nèi)存數(shù)組中儲(chǔ)存兩倍之多的信息。
圖1為習(xí)知雙位記憶胞50之剖面圖。該記憶胞50具有雙位(位1、 位2)架構(gòu)，該架構(gòu)允許有習(xí)知EEPROM內(nèi)存器件的兩倍之多的儲(chǔ)存容習(xí)知的記憶胞50包括襯底54、配置在該襯底54上之第一絕緣層 62、配置在該第一絕緣層62上之氮化物電荷儲(chǔ)存層64、配置在該電荷 儲(chǔ)存層64上之第二絕緣層66、以及配置在該第二絕緣層66上之多晶 硅控制柵極68。為了生產(chǎn)可操作的內(nèi)存器件，可在襯底54上配置第一 金屬硅化物接點(diǎn)(圖中未示出)，且可用第二金屬硅化物接點(diǎn)(圖中未示 出)覆蓋該控制柵極66。
在一個(gè)實(shí)施方式中，該襯底54為P型(P-type)半導(dǎo)體襯底54，其 具有形成在襯底54內(nèi)與該記憶胞50自行對(duì)準(zhǔn)之第一埋置結(jié)區(qū)域60及 第二埋置結(jié)區(qū)域61。第一埋置結(jié)區(qū)域60與第二埋置結(jié)區(qū)域61各由N+ 半導(dǎo)體材料形成。該電荷儲(chǔ)存層64可保留電荷。可使用其中氮化物電 荷儲(chǔ)存層64夾置于兩個(gè)二氧化硅絕緣層62、 66間之氧化物-氮化物-氧化物(oxide-nitride-oxide,ONO)配置來施行該第一絕緣層62、電荷儲(chǔ) 存層64、以及該第二絕緣層66。或者，電荷儲(chǔ)存層64可利用埋置多 晶硅島作為電荷陷捕層。
記憶胞50可儲(chǔ)存兩個(gè)資料位由圈表示的左邊位(位l);以及由 圈表示的右邊位(位2)。實(shí)際上，記憶胞50通常是對(duì)稱的，因此第一 埋置結(jié)區(qū)域60與第二埋置結(jié)區(qū)域61系可相互交換的。在這點(diǎn)上，第 一埋置結(jié)區(qū)域60相對(duì)于該右邊位(位2)可作為源極區(qū)，而第二埋置結(jié) 區(qū)域61相對(duì)于該右邊位(位2)可作為汲極區(qū)。相反地，第二埋置結(jié)區(qū) 域61相對(duì)于該左邊位(位l)可作為源極區(qū)，而第一埋置結(jié)區(qū)域60相對(duì) 于該左邊位(位l)可作為汲極區(qū)。臨界電壓(thresholdvoltage)存在于該 控制柵極66與該襯底54間，以避免在該器件作用期間的漏電(leakage)。
雖然圖1圖標(biāo)單一雙位記憶胞50，但是應(yīng)該了解，任何適當(dāng)數(shù)目 之雙位記憶胞50可用來形成內(nèi)存數(shù)組，如以下參考圖2所作的說明。
圖2為根據(jù)習(xí)知的數(shù)組架構(gòu)200而設(shè)置之復(fù)數(shù)個(gè)雙位記憶胞之簡(jiǎn) 化圖(實(shí)際數(shù)組架構(gòu)可包括數(shù)千個(gè)雙位記憶胞50)。數(shù)組架構(gòu)200包括 如上述形成于半導(dǎo)體襯底中之一些埋置位線。圖2圖式三條埋置位線 (組件符號(hào)202、 204、及206)，各位線能在數(shù)組架構(gòu)200中作用為記憶 胞之汲極或源極。數(shù)組架構(gòu)200也包括一些用來控制記憶胞之柵極電 壓之字符線。圖2圖標(biāo)四條字符線(組件符號(hào)208、 210、 212、及214)， 該字符線一般與該位線形成交叉圖案。雖然圖2中未顯示，但是電荷儲(chǔ)存層(例如ONO堆棧)存在于該位線與該字符線之間。圖2中的虛線
表示于數(shù)組架構(gòu)200中的其中兩個(gè)雙位記憶胞第一記憶胞216與第 二記憶胞218。請(qǐng)注意，位線204由第一記憶胞216及第二記憶胞218 共享。數(shù)組架構(gòu)200已知為虛擬接地架構(gòu)，因?yàn)榭蓪⒔拥仉娢皇┘拥?任何選定的位線，且不需要任何具有固定接地電位之位線。數(shù)組架構(gòu) 200之控制邏輯及電路(圖中未顯示)管控在諸如程序化、讀取、擦除、 和軟式程序化之習(xí)知閃存操作期間之記憶胞之選取，施加電壓至字符 線208、 210、 212、 214，以及施加電壓至位線202、 204、 206。使用 位線接點(diǎn)(圖中未顯示)將電壓輸送到該位線202、 204、 206。圖2圖標(biāo) 三條導(dǎo)電金屬線(組件符號(hào)220、 222、及224)及三個(gè)位線接點(diǎn)(組件符 號(hào)226、 228、及230)。對(duì)給定的位線而言，因?yàn)槲痪€的電阻非常高， 所以每16條字符線使用位線接點(diǎn)一次。
當(dāng)充電該電荷儲(chǔ)存層64時(shí)， 一種降低或最小化電力消耗的方法系 通過使用富勒-諾得漢(Fowler-Nordheim)(FN)隧穿機(jī)制以將電子注入 該電荷儲(chǔ)存層64中且因而擦除記憶胞50。
圖3系在富勒-諾得漢(FN)擦除操作期間之習(xí)知雙位記憶胞之剖 面圖，其中，可使用FN隧穿將電子注入該氮化物電荷儲(chǔ)存層64中。 記憶胞50之基本結(jié)構(gòu)是與圖1有關(guān)者而說明如上，且為了簡(jiǎn)潔起見， 將不再予以說明。該埋置結(jié)區(qū)域60、 61可以是浮動(dòng)或接地的。高正柵 極68偏壓(例如18伏特到20伏特)將電子( )從接地襯底54拉進(jìn)該電 荷儲(chǔ)存層64中，使得該電荷儲(chǔ)存層64以電子(0)均勻地被充電。該 FN隧穿操作涉及相當(dāng)小量的電流，因此消耗相當(dāng)?shù)偷碾娏Α?br> 圖4為在能帶到能帶熱空穴(band-to-band hot hole)程序化操作期間 之習(xí)知雙位記憶胞之結(jié)構(gòu)之剖面圖。記憶胞50之基本結(jié)構(gòu)是與圖1有 關(guān)者而說明如上，且為了簡(jiǎn)潔起見，將不再予以說明?？捎么朔N特定 偏壓配置來將熱空穴(帶電性正電荷)注入該氮化物電荷儲(chǔ)存層64之右 邊(位2)中以將儲(chǔ)存在位2之電子中和，從而"程序化"記憶胞50之位2。 通過透過適當(dāng)選定的字符線來施加相當(dāng)高的負(fù)電壓至柵極68、浮動(dòng)對(duì) 應(yīng)于第一埋置結(jié)區(qū)域60(在本例子中作為源極)之位線、以及施加中等 的正偏壓至對(duì)應(yīng)于第二埋置結(jié)區(qū)域61(在本例子中作為汲極)之位線而 程序化該右位(位2)。此注入空穴至該氮化物層64中以于位2處將陷捕于該氮化物層64中之電子中和。雖然圖中未顯示，但可通過交換該 汲極/源極偏壓條件，將空穴注入位l中。通過透過適當(dāng)選定的字符線
來施加相當(dāng)高的負(fù)電壓至柵極68、浮動(dòng)對(duì)應(yīng)于第二埋置結(jié)區(qū)域61(在本 例子中作為源極)之位線、以及施加中等的正偏壓至對(duì)應(yīng)于第一埋置結(jié) 區(qū)域60(在本例子中作為汲極)之位線而程序化該左位(位1)。
圖5為習(xí)知雙位記憶胞50之剖面圖，其顯示由于程序化操作而產(chǎn) 生于該電荷儲(chǔ)存層64之中央之剩余電子( )。在理想的情況中，在程 序化該記憶胞50之位1、 2之其中一者后，該位2、 l之其中另一者將 會(huì)正好包含在圖3之充電操作期間最初建立于該充電儲(chǔ)存層64中之電 子的一半。換言之，在理想的情況中，于程序化位l時(shí)，在位l之一 半電子將被中和，于程序化位2時(shí)，在位2之一半電子將被中和，且 若程序化位1與位2兩者，則整個(gè)電荷儲(chǔ)存層64將被中和。然而，如 圖5所示，能帶到能帶熱空穴(BTBHH)程序化留下剩余電子(0)于該電 荷儲(chǔ)存層64之中央部分，因?yàn)椴荒軐峥昭ㄗ⑷氲侥敲催h(yuǎn)，且因此不 能將剩余電子( )中和。此導(dǎo)致器件操作退化或效能及可靠度問題。舉 例來說，由于晶體管不再均勻(因?yàn)樵谠撾姾蓛?chǔ)存層64之中央的臨界電 壓將會(huì)不同于接近該電荷儲(chǔ)存層64之端部之臨界電壓)，因此在該電荷 儲(chǔ)存層64之中央部分的剩余電子(0)可干擾晶體管操作。
盡管有這些發(fā)展，但提供用于擦除及/或程序化雙位記憶胞之改良 技術(shù)仍會(huì)是需要的。此外，本發(fā)明之其它需要之特性及特征從本發(fā)明 之以下詳細(xì)的說明及附加的申請(qǐng)專利范圍在結(jié)合附加圖式及本發(fā)明之 先前技術(shù)下會(huì)變得明顯。

發(fā)明內(nèi)容
本發(fā)明提供用于程序化及擦除內(nèi)存之技術(shù)。
根據(jù)一個(gè)實(shí)施例，可提供用于擦除內(nèi)存技術(shù)，其中，可將電子注 入至少一 電荷儲(chǔ)存區(qū)中以擦除內(nèi)存?？赏ㄟ^配置在這些電荷儲(chǔ)存區(qū)間 之隔離區(qū)將這些電荷儲(chǔ)存區(qū)物理地及電性地分隔開，使得電子僅被注 入這些電荷儲(chǔ)存區(qū)中之至少一區(qū)中。例如，通過將電子隧穿進(jìn)入這些 電荷儲(chǔ)存區(qū)中之至少一區(qū)中以擦除內(nèi)存之富勒-諾得漢(FN)電子隧穿 技術(shù)，可實(shí)現(xiàn)電子注入。例如，通過將襯底接地且然后施加正偏壓(positive bias voltage)至柵極以將電子從襯底拉入這些電荷儲(chǔ)存區(qū)中之 至少一區(qū)中，可實(shí)現(xiàn)富勒-諾得漢(FN)電子隧穿。
根據(jù)另一實(shí)施例，可提供用于程序化內(nèi)存之技術(shù)，其中，空穴可 被注入這些電荷儲(chǔ)存區(qū)中之至少一區(qū)(最初保留電子)中以程序化內(nèi)存。 可通過配置在這些電荷儲(chǔ)存區(qū)間之隔離區(qū)將這些電荷儲(chǔ)存區(qū)物理地及 電性地分隔開，使得空穴僅被注入這些電荷儲(chǔ)存區(qū)中之至少一區(qū)中。 注入空穴至這些電荷儲(chǔ)存區(qū)中之至少一區(qū)中將保留在這些電荷儲(chǔ)存區(qū) 中之至少一區(qū)中之電子中和。例如，使用包含施加正偏壓至襯底之源 極或汲極區(qū)及施加負(fù)電壓至柵極以將空穴從源極區(qū)或汲極區(qū)拉進(jìn)這些 電荷儲(chǔ)存區(qū)中之至少一區(qū)中之能帶到能帶熱空穴(band-to-band hot hole BTBHH)程序化技術(shù)，可實(shí)現(xiàn)空穴注入。在程序化后，該隔離區(qū)及這些 電荷儲(chǔ)存區(qū)中之至少一區(qū)實(shí)質(zhì)上無電荷，使得在該隔離區(qū)中及這些電 荷儲(chǔ)存區(qū)中之至少一區(qū)中實(shí)質(zhì)上沒有剩余電子存留。


上文中結(jié)合以下圖式說明本發(fā)明，其中相似的組件符號(hào)標(biāo)示相似 的單元，以及其中
圖1系習(xí)知雙位記憶胞之簡(jiǎn)化剖面圖2系根據(jù)習(xí)知的數(shù)組架構(gòu)設(shè)置之復(fù)數(shù)個(gè)雙位記憶胞之簡(jiǎn)化圖； 圖3系在富勒-諾得漢(FN)擦除操作期間之習(xí)知雙位記憶胞之剖 面圖4為在能帶到能帶熱空穴(BTBHH)程序化操作期間之習(xí)知雙位 記憶胞之結(jié)構(gòu)之剖面圖5為習(xí)知雙位記憶胞之剖面圖，其圖標(biāo)在能帶到能帶熱空穴 (band-to-bandhot hole)程序化操作后存留在電荷儲(chǔ)存層之中央的剩余電 子(一)；
圖6系雙位記憶胞之一部份的剖面圖7系該雙位記憶胞之部份之剖面圖，其顯示根據(jù)本發(fā)明之示范 實(shí)施例之富勒-諾得漢(FN)擦除操作；
圖8系該雙位記憶胞之部份的剖面圖，其顯示根據(jù)本發(fā)明之示范 實(shí)施例之能帶到能帶熱空穴(BTBHH)程序化操作；以及圖9系該雙位記憶胞之部份的剖面圖，其顯示根據(jù)本發(fā)明之示范
實(shí)施例之在BTBHH程序化操作后產(chǎn)生的無電子之電荷儲(chǔ)存層。
具體實(shí)施例方式
本發(fā)明之以下詳細(xì)的說明僅系本質(zhì)上作示范，且不是想要限制本 發(fā)明或本發(fā)明之應(yīng)用及使用。此外，沒有意圖使本發(fā)明由提出于先前 技術(shù)或本發(fā)明之以下詳細(xì)說明中之任何理論所束縛。
圖6至圖9說明在雙位記憶胞150中之擦除操作及程序化操作， 其中由隔離區(qū)170將兩個(gè)電荷儲(chǔ)存區(qū)物理地及電性地彼此隔開。
圖6系根據(jù)本發(fā)明之示范實(shí)施例之雙位記憶胞150之一部份的剖 面圖。該雙位記憶胞150包括襯底154，其具有形成在襯底154內(nèi)與 內(nèi)存器件150自行對(duì)準(zhǔn)之第一埋置接面(如源極)區(qū)160及第二埋置結(jié)區(qū) 域(如汲極)161;配置在該襯底154上之第一絕緣層162; —對(duì)電荷儲(chǔ) 存層164A、 164B，各配置在該第一絕緣層162上；配置在該電荷儲(chǔ)存 區(qū)164A、 164B上之第二絕緣層166;配置在該第一絕緣層162及第二 絕緣層166間且同時(shí)配置在電荷儲(chǔ)存區(qū)164A、 164B間之隔離區(qū)170; 以及配置在該第二絕緣層166上之控制柵極168?？稍谝r底154上配置 第一金屬硅化物接點(diǎn)(圖中未顯示)以及用第二金屬硅化物接點(diǎn)(圖中未 顯示〉覆蓋該控制柵極166。
電荷儲(chǔ)存區(qū)164A、 164B由配置在這些電荷儲(chǔ)存區(qū)164A、 164B間 之隔離區(qū)170物理地及電性地隔開，使得電荷(如電子)可僅被注入這些 電荷儲(chǔ)存區(qū)164A、 164B中。在一個(gè)實(shí)施方式中，該控制柵極168可 包括多晶硅，該電荷儲(chǔ)存區(qū)164A、 164B可包括氮化物(例如富含硅之 氮化物(silicon-richnitride))、氧化鋁、多晶硅、低介電常數(shù)介電質(zhì)(lowk dielectric)或其它等效之電荷陷捕材料，以及該隔離區(qū)170可包括例如 氧化物。因此，根據(jù)該實(shí)施方式，該介電質(zhì)堆棧可包括例如氧化物-氮 化物-氧化物(ONO)堆棧、氧化物-富含硅之氮化物-氧化物(oxide-silicon rich nitride-oxide, ORO)堆棧、氧化物-多晶硅畫氧化物(oxide-poly-oxide, OSO)堆棧、氧化物-氮化物-氧化物-氮化物-氧化物(ONONO)堆棧、氧 化物-富含硅之氮化物-氧化物-富含硅之氮化物-氧化物(oxide-silicon rich nitride-oxide-silicon rich nitride-oxide, ORORO灘棧等。根據(jù)一個(gè)實(shí)施例，提供用于擦除雙位記憶胞150之技術(shù)，其中，
電子可被注入這些電荷儲(chǔ)存區(qū)164A、 164B中之至少一區(qū)中以擦除記 憶胞150。
圖7系雙位記憶胞150之一部份的剖面圖，其顯示根據(jù)本發(fā)明之 示范實(shí)施例之富勒-諾得漢(FN)擦除操作。根據(jù)此富勒-諾得漢(FN) 擦除操作，僅將電子( )注入或隧穿至該記憶胞150之這些電荷儲(chǔ)存區(qū) 164A、 164B中之至少一區(qū)中。例如，通過將這些埋置結(jié)區(qū)域60、 61 浮動(dòng)或接地，將襯底154接地，以及然后對(duì)該控制柵極168施加相當(dāng) 高的正偏壓以將電子從該襯底154拉入這些電荷儲(chǔ)存區(qū)164A、 164B 中之至少一區(qū)或兩區(qū)中，而實(shí)現(xiàn)富勒-諾得漢(FN)電子隧穿。這些電 荷儲(chǔ)存區(qū)164A、 164B可由配置在這些電荷儲(chǔ)存區(qū)164A、 164B間之隔 離區(qū)170物理地及電性地隔開，使得電子僅被注入這些電荷儲(chǔ)存區(qū) 164A、 164B中而不被注入該隔離區(qū)170中。該FN隧穿操作涉及相當(dāng) 小量的電流，且因此消耗相當(dāng)?shù)偷碾娏Α?br> 圖8系雙位記憶胞150之一部份的剖面圖，其顯示根據(jù)本發(fā)明之 示范實(shí)施例之能帶到能帶熱空穴(BTBHH)"程序化"操作。這些電荷儲(chǔ) 存區(qū)164A、164B最初各區(qū)能保留電子。在該能帶到能帶熱空穴(BTBHH) 程序化操作期間，空穴可被注入該記憶胞150之兩個(gè)電荷儲(chǔ)存區(qū)164A、 164B中之至少一區(qū)中，以將儲(chǔ)存于這些電荷儲(chǔ)存區(qū)164A、 164B中之 至少一區(qū)而作為位1及/或位2之電子(G))中和。例如，這可通過將該 第一埋置接面(如源極)區(qū)160浮動(dòng)、施加正偏壓(如5伏特)至該第二埋 置結(jié)區(qū)域(如汲極)161、以及施加負(fù)電壓(如-6伏特)至該控制柵極168 以將空穴從區(qū)161拉進(jìn)這些電荷儲(chǔ)存區(qū)164A、 164B其中之一區(qū)中， 而實(shí)現(xiàn)。這些電荷儲(chǔ)存區(qū)164A、 164B由配置在這些電荷儲(chǔ)存區(qū)164A、 164B間之隔離區(qū)170物理地及電性地隔開。如此，可僅將空穴注入這 些電荷儲(chǔ)存區(qū)164A、 164B中。
圖9系雙位記憶胞150之一部份的剖面圖，其顯示根據(jù)本發(fā)明之 示范實(shí)施例之無電子隔離區(qū)170及無電子電荷儲(chǔ)存區(qū)164A、 164B。在 BTBHH程序化操作之后，對(duì)比于圖5，該隔離區(qū)170及這些電荷儲(chǔ)存 區(qū)164A、 164B中之至少一區(qū)在該CCH"程序化"操作后實(shí)質(zhì)上無電荷 (例如，沒有剩余電子(@)依然陷捕于該隔離區(qū)170及這些電荷儲(chǔ)存區(qū)164A、 164B中之至少一區(qū)中)。因此，對(duì)比于圖5，可改善器件操作或 效能，并且提供更均勻及可靠的晶體管結(jié)構(gòu)。在隔離區(qū)170中之臨界 電壓實(shí)質(zhì)上與在這些電荷儲(chǔ)存層區(qū)164A、 164B中之臨界電壓相同。
盡管本發(fā)明在先前詳細(xì)說明中已提出至少一個(gè)示范實(shí)施例，但是 應(yīng)該了解存在有非常多的變化方式。也應(yīng)該了解，該示范實(shí)施例或這 些示范實(shí)施例僅是例子，而不是要以任何方式限制本發(fā)明之范疇、應(yīng) 用性或配置。再者，先前之詳細(xì)說明將提供于此技術(shù)領(lǐng)域具有通常技 藝者便利的指示說明以用于施行本發(fā)明之示范實(shí)施例，應(yīng)可了解，在 不脫離如所附申請(qǐng)專利范圍及其合法的均等所述之本發(fā)明之范疇下， 描述于示范實(shí)施例中之記憶胞的功能及設(shè)置可作各種改變。
權(quán)利要求
1、一種方法，包括提供內(nèi)存(150)，該內(nèi)存(150)包括以隔離區(qū)(170)而與第二電荷儲(chǔ)存區(qū)(164B)隔開的第一電荷儲(chǔ)存區(qū)(164A)；以及將電子注入這些電荷儲(chǔ)存區(qū)(164A、164B)的至少其中之一中以擦除該電荷儲(chǔ)存區(qū)(164A、164B)的至少其中之一。
2、 如權(quán)利要求1所述的方法，其中，將電子注入這些電荷儲(chǔ)存區(qū) (164A、 164B)的至少其中之一中以擦除該內(nèi)存(150)的該電荷儲(chǔ)存區(qū) 的至少其中之一，包括將電子以富勒-諾得漢FN隧穿方式進(jìn)入這些電荷儲(chǔ)存區(qū)(164A、 164B)的至少其中之一中以擦除該電荷儲(chǔ)存區(qū)(164A、 164B)的至少其 中之一。
3、 如權(quán)利要求1所述的方法，其中，該內(nèi)存(150)進(jìn)一步包括襯底(154) 與柵極(168)，且其中，富勒-諾得漢FN隧穿方式包括將該襯底(154)接地；施加正電壓至該柵極(168)以將電子從該襯底(154)拉至這些電荷 儲(chǔ)存區(qū)(164A、 164B)的至少其中之一中。
4、 如權(quán)利要求1所述的方法，其中，這些電荷儲(chǔ)存區(qū)(164A、 164B) 由配置在這些電荷儲(chǔ)存區(qū)(164A、 164B)之間的該隔離區(qū)(170)物理地 及電性地隔開。
5、 如權(quán)利要求l所述的方法，進(jìn)一步包括 程序化這些電荷儲(chǔ)存區(qū)(164A、 164B)的至少其中之一。
6、 如權(quán)利要求5所述的方法，其中，該內(nèi)存進(jìn)一步包括柵極(168)以 及包括埋置結(jié)區(qū)域(161)的襯底(154)，其中，程序化該隔離區(qū)(170)包 括通過施加負(fù)電壓至該柵極(168)及施加正電壓至該埋置結(jié)區(qū)域(161)，將空穴注入這些電荷儲(chǔ)存區(qū)(164A、 164B)的至少其中之一中， 以將在這些電荷儲(chǔ)存區(qū)(164A、 164B)的至少其中之一中的電子中和。
7、 如權(quán)利要求6所述的方法，其中，該隔離區(qū)(170)及這些電荷儲(chǔ)存 區(qū)(164A、 164B)的至少其中之一在程序化后實(shí)質(zhì)上無電荷。
8、 如權(quán)利要求7所述的方法，其中，該隔離區(qū)(170)及這些電荷儲(chǔ)存 區(qū)(164A、 164B)的至少其中之一在程序化后實(shí)質(zhì)上無電荷，使得在程 序化之后實(shí)質(zhì)上沒有剩余電子存留在該隔離區(qū)(170)中。
9、 一種半導(dǎo)體器件，包括 隔離區(qū)(170);第一電荷儲(chǔ)存區(qū)(164A);以及以該隔離區(qū)(170)而與該第一電荷儲(chǔ)存區(qū)(164A)隔開的第二電荷 儲(chǔ)存區(qū)(164B)，其中，這些電荷儲(chǔ)存區(qū)(164A、 164B)的至少其中之一 配置成通過將電子注入這些電荷儲(chǔ)存區(qū)(164A、 164B)的至少其中之一 中而予以擦除。
10、 如權(quán)利要求9所述的半導(dǎo)體器件，進(jìn)一步包括 包括埋置結(jié)區(qū)域(161)的襯底(154);以及 柵極(168);其中，這些電荷儲(chǔ)存區(qū)(164A、 164B)的至少其中之一保留電子， 以及其中，這些電荷儲(chǔ)存區(qū)(164A、 164B)的至少其中之一配置成通過 施加正電壓至該埋置結(jié)區(qū)域(161)及施加負(fù)電壓至該柵極(168)以將空 穴從該埋置結(jié)區(qū)域(161)注入這些電荷儲(chǔ)存區(qū)(164A、 164B)的至少其中 之一中、以中和在這些電荷儲(chǔ)存區(qū)(164A、 164B)的至少其中之一中的 這些電子而予以程序化。
全文摘要
一種雙位內(nèi)存器件，包括以隔離區(qū)(170)而與第二電荷儲(chǔ)存區(qū)(164B)隔開的第一電荷儲(chǔ)存區(qū)(164A)?？商峁┯糜诓脸齼?nèi)存之技術(shù)，其中，可將電子注入這些電荷儲(chǔ)存區(qū)(164A、B)中以擦除這些電荷儲(chǔ)存區(qū)(164A、B)。可提供其它用于程序化內(nèi)存之技術(shù)，其中，可將空穴注入這些電荷儲(chǔ)存區(qū)(164A、B)中之至少一區(qū)中以程序化這些電荷儲(chǔ)存區(qū)(164A、B)。
文檔編號(hào)G11C16/04GK101432820SQ200780014867
公開日2009年5月13日 申請(qǐng)日期2007年4月5日 優(yōu)先權(quán)日2006年4月5日
發(fā)明者M·丁, W·鄭, Z·劉 申請(qǐng)人:斯班遜有限公司