專利名稱：內(nèi)置集成電路尋址的方法及用于執(zhí)行該方法的裝置的制作方法
技術(shù)領(lǐng)域：
0001本發(fā)明涉及用于內(nèi)置集成電路(通常稱為"I2C")尋址 的方法和裝置以及系統(tǒng)；并且更特別地，涉及使用具有取代尋址輸入/ 輸出引腳的內(nèi)部尋址寄存器的支持fC裝置(I2C-capable device)來進 行^C尋址的方法和裝置以及系統(tǒng)。
背景技術(shù)：
0002還被稱作"I2C總線"或"內(nèi)部IC總線"的內(nèi)置集成電 路總線在二十世紀(jì)八十年代初發(fā)展成為用于在普通電路板上通信的簡 單的、相對短距離的、相對低速的、低帶寬總線。I2C總線是用于在至 少一個主設(shè)備和至少一個從設(shè)備之間串行傳輸數(shù)據(jù)的雙向、兩線總線。 這些數(shù)據(jù)包括按慣例通常使用7位的尋址數(shù)據(jù)。在7位地址中包括第8 位以告知接收節(jié)點讀取(發(fā)送)或?qū)懭?接收)。
0003圖1中示意性地示出了具有一個主節(jié)點12和三個從節(jié)點 14、 16和18的典型的I2C系統(tǒng)10。 I2C總線的兩條線11和13分別包 括串行數(shù)據(jù)線(SDA)和串行時鐘線(SCL)。電耦合到電壓源(VDD) 19的上拉電阻15同樣被提供用于信道訪問。例如，將所述兩條線11和 13中的任一條接地均構(gòu)成邏輯低或零(0)，同時允許任一條線浮動構(gòu) 成邏輯高或一 (1)。
0004然而，電耦合到fC總線的主裝置和域從裝置的數(shù)量主要 由可用尋址空間限制。例如，如果每個裝置具有獨有的7位地址識別碼， 則可以有電耦合到1^總線的27個或128個獨有并可辨識的裝置。
0005支持fC裝置和外圍設(shè)備的激增和可用性導(dǎo)致了獨特的支 持I2C裝置的數(shù)量遠超過可用地址的數(shù)量。即便將7位尋址協(xié)議擴展到 擴展后的IO位協(xié)議仍不能解決問題。
0006專用或保留一定數(shù)量的地址也是常見的。這種"保留的 地址"被留出，從而除非用于特定目的否則不能使用。因此，通過目前的PC系統(tǒng)，缺少全7位尋址范圍(或擴展后的IO位尋址范圍)。
0007電耦合到I2C總線的支持I2C裝置或外圍設(shè)備蓄意將其可 川輸入/輸出(I/O)引腳的相當(dāng)大的(如果不是非常大的)部分專用于 裝置尋址，從而進一步加劇充足地址空間的問題。參考圖2，示出了具 有絕對專用于裝置尋址的的五個1/0引腳(標(biāo)記為AD0-AD4)的傳統(tǒng)的 德州儀器電源設(shè)備(PSE) 20的示意圖。
0008因此，期望提供用于內(nèi)部配置支持fC裝置或外圍設(shè)備的 地址識別碼的裝置和方法，所述支持I2C裝置或外圍設(shè)備可以在不使用 尋址引腳的情況下電耦合到I2C總線。

發(fā)明內(nèi)容
0009公開了一種在fC總線上使用的支持內(nèi)置集成電路(支持 I2C)的裝置。本發(fā)明的支持fC裝置包括代替外部輸入/輸出(I/O)引腳 的集成的內(nèi)部可配置的尋址寄存器。
0010還公開了支持fc裝置的級聯(lián)系統(tǒng)。級聯(lián)系統(tǒng)將寫入地址 識別碼簡化為大量的支持I2C裝置的尋址寄存器。在級聯(lián)中的以下每個 支持I2C裝置的程序輸入引腳被電耦合到前面的支持I2C裝置的中斷輸出 引腳。通過這種配置，每個支持I2C裝置的尋址寄存器均可以被訪問并
且使用單個程序輸入弓(腳編碼。
0011還公開了支持fC裝置的并聯(lián)系統(tǒng)(parallel system)。并 聯(lián)系統(tǒng)也提供簡化的地址識別碼給大量的支持I2C裝置的尋址寄存器。 以下每個支持i2c裝置的程序輸入引腳使用多個選擇線或單線串行接口 而電耦合到編程裝置。不需要中斷輸出引腳。通過這種配置，每個支持 I2C裝置的尋址寄存器均可以在不使用串行數(shù)據(jù)線(SDA)或串行時鐘線 (SCL)的情況下被訪問和編碼。
0012還公開了用于將地址識別碼寫入級聯(lián)和并聯(lián)配置中的大 量支持I2C裝置的尋址寄存器的方法。


0013圖1示出了根據(jù)現(xiàn)有技術(shù)的內(nèi)置集成電路裝置和總線的示意0014圖2示出了根據(jù)現(xiàn)有技術(shù)的具有專用于裝置尋址的五個 引膽ll (標(biāo)記為AD0-AD4)的傳統(tǒng)的電源電子裝置的示意0015圖3示出了根據(jù)本發(fā)明的具有內(nèi)部可配置的尋址寄存器 的支持I"C裝置的示意0016圖4示出了根據(jù)本發(fā)明的具有內(nèi)部可配置的尋址寄存器 的支持I2C裝置的級聯(lián)配置的示意0017圖5示出了根據(jù)本發(fā)明的圖4的支持I2C裝置的級聯(lián)配置 的內(nèi)部邏輯的示意0018圖6示出了將地址識別碼寫入級聯(lián)或并聯(lián)配置中的每個 支持I2C裝置的尋址寄存器的方法的流程0019圖7示出了根據(jù)本發(fā)明的用于預(yù)置或修改支持fC裝置的 地址識別碼的時序圖；以及
0020圖8示出了根據(jù)本發(fā)明的具有內(nèi)部可配置的尋址寄存器 的支持I2C裝置的并聯(lián)配置的示意圖。
具體實施例方式
0021本申請要求2006年4月25日提交的US60〃45，550和2007 年2月13日提交的USll/706，079的優(yōu)先權(quán)，這兩個申請作為參考結(jié)合于此。
0022公開了可以在I2C總線上被電耦合并控制的集成電路(IC)、 裝置、外圍設(shè)備和系統(tǒng)(此后全部稱作"支持lt裝置")。更特別地， 公開了使用內(nèi)部尋址寄存器代替輸入/輸出(I/O)引腳進行尋址的支持I2C 裝置。
0023參考圖3，示出了根據(jù)本發(fā)明的具有內(nèi)部可配置的尋址 寄存器35的支持I2C裝置30。雖然所示的支持I2C裝置30被標(biāo)記為PSE 裝置并且尋址寄存器35被顯示為7位尋址寄存器，但本發(fā)明并不構(gòu)造 為限制于此。更特別地，尋址寄存器35可被用于容納用于尋址的任意 數(shù)量的位并且支持I2C裝置30不限于PSE。
0024本發(fā)明的支持I2C裝置30包括用于將支持I2C裝置30分 別電耦合到I2C總線45的串行數(shù)據(jù)線(SDA)線38和串行時鐘線(SCL)線39的SDA引腳33和SCL引腳34。 SDA引腳33禾n SCL引腳34執(zhí)行 與傳統(tǒng)支持I2C裝置的SDA和SCL引腳類似或基本類似的功能。電耦合 SDA線38和SCL線39的上拉電阻37還執(zhí)行與傳統(tǒng)的支持I2C裝置的 上拉電阻類似或基本類似的功能。
0025尋址寄存器35是用于存儲獨有的預(yù)編程的地址識別碼的 傳統(tǒng)的寄存器，該地址識別碼從I2C總線45上的任意其他支持I2C裝置 中辨別每個支持fC裝置30。尋址寄存器35用于提供標(biāo)準(zhǔn)的、易失性的 隨機存取存儲器(RAM)數(shù)據(jù)存儲和/或非易失性的、可擦除的或電可擦 除的可編程只讀存儲器數(shù)據(jù)存儲。這種類型的存儲器包括但不限于 EPROM和E2PROM類型。本領(lǐng)域普通技術(shù)人員可以理解易失性RAM數(shù) 據(jù)存儲要求在支持I2C裝置每次關(guān)閉時對地址識別碼編程和再次編程。 在本公開的其余部分中，將假設(shè)為非易失性數(shù)據(jù)存儲。
0026對于具有非易失性數(shù)據(jù)存儲的支持I2C裝置30，在制造時， 支持I2C裝置30具有獨有的預(yù)置地址識別碼的非易失性尋址寄存器35。 在尋址寄存器35中的預(yù)置地址識別碼可以例如使用軟件或硬件鎖來鎖定 以避免固定地址識別碼在沒有恰當(dāng)授權(quán)的情況下被改變。然而，如在以 下進行的詳細描述，支持I2C裝置30的尋址寄存器35是可改變的。
0027支持I2C裝置30還包括程序(輸入)PROG引腳31，并
且選擇性地，包括中斷(輸出)INT引腳32。 PROG引腳31用于訪問
和/或用于編程支持fC裝置30中的尋址寄存器35。結(jié)果，PROG引腳
31可以用于獨有地識別(使用地址識別碼)和/或修改支持I2C裝置30
的地址識別碼。更特別地，PROG引腳31運行為用于訪問支持^C裝
置30的尋址寄存器35和使能WRITE (寫入)功能的芯片選擇。通過
PROG引腳31訪問尋址寄存器35以便修改支持I2C裝置30的獨有的
地址識別碼可以發(fā)生在制造時和域制造后的任意時刻。
0028參考圖5，每個支持I2C裝置30a包括IC引擎(芯片)55、 鎖定(LOCK)鍵位閱讀器52、執(zhí)行(DONE)位閱讀器54和旁路(BYPASS) 位閱讀器56。 IC芯片55電耦合到SDA 33a和SCL 34a并且被構(gòu)造并排 布為在被主裝置信號通知時執(zhí)行支持I2C裝置30a的功能。0029LOCK鍵位閱讀器52避免了未授權(quán)用戶在沒有適當(dāng)?shù)氖?權(quán)碼的情況下寫入尋址寄存器35a。根據(jù)圖5所示的示例性的邏輯圖， 當(dāng)LOCK鍵位閱讀器52輸出電壓或邏輯低(0)時，尋址寄存器35a 不能被解碼或重新編碼。然而，當(dāng)LOCK鍵位閱讀器52輸出電壓或邏 輯高(1)并且PROG引腳31a處于電壓或邏輯低(0)吋，可以為了 修改包含在其中的地址識別碼的目的而訪問尋址寄存器35a，即尋址寄 存器35a被"解鎖"。
0030DONE位閱讀器54被集成到IC芯片55或由IC芯片55 控制。DONE位閱讀器54的輸出端被電耦合到多路復(fù)用器("MUX") 58的輸入端。如在以下進行的詳細描述，MUX 58用于選定或取消選 定支持I2C裝置30a。
0031BYPASS位閱讀器56也被集成到IC芯片55或由IC芯 片55控制。BYPASS位閱讀器56用于鎖定反饋到邏輯或(OR)門53 中的正常的中斷邏輯輸入。更特別地，如在以下進行的詳細描述， BYPASS位閱讀器56避免了當(dāng)DONE位閱讀器54選定或取消選定支 持I2C裝置30a時輸入到邏輯OR門53中的正常中斷邏輯影響MUX 58 的輸出。
0032如圖4和5所示，例如支持I2C裝置30可以被級聯(lián)以用 于高端口計數(shù)應(yīng)用。級聯(lián)的支持I2C裝置30便于預(yù)置尋址寄存器35a、 35b和35n中的地址識別碼和/或修改多個級聯(lián)的支持I2C裝置30的地址 識別碼。實際上，級聯(lián)的排布還將訪問尋址寄存器以修改包括在其中的 地址識別碼需要的輸入引腳的數(shù)量充分地減少到一個輸入引腳。
0033在這種級聯(lián)的排布40中，第一支持fC裝置30a的PROG 引腳31a可以被電耦合到邏輯低(0)或電耦合到外部開關(guān)36。在級聯(lián)排 布40中的后續(xù)支持I2C裝置30的PROG引腳31b和31n被分別電耦合 到直接在前的支持I2C裝置30a和30b的INT引腳32a和32b。
0034圖6顯示了使用單個PROG引腳31a預(yù)置或修改圖4和 圖5中三個級聯(lián)的支持I2C裝置30a、 30b和30n中的每一個的地址識別 碼的示例性方法。初始化或預(yù)置地址識別碼可以從第一支持I2C裝置30a 繼續(xù)進行到最后一個支持I2C裝置30n，或者可替換地，初始化或預(yù)置地 址識別碼可以被隨機完成。為了清楚，所述方法將預(yù)置或修改識別碼順序說明。圖7顯示了用于預(yù)置或修改單個支持fC裝置30的地址識別碼 的吋序圖。本領(lǐng)域普通技術(shù)人員可以理解所使用的邏輯門和邏輯裝置僅 用于示例性目的。
0035首先，訪問或解鎖碼可以被發(fā)送到IC芯片55，該IC芯 片55與電耦合到I2C總線45的每個支持I2C裝置30a、 30b和30n (步 驟1)關(guān)聯(lián)。訪問或解鎖碼可以使用SDA線39和SCL線38而在I2C總 線45上傳輸，或者可替換地，可以使用PROG引腳31a傳輸。當(dāng)適當(dāng)?shù)?支持I2C裝置30a、 30b和30n被分別指定時，訪問或解鎖碼(圖中的 0110000)將全局解鎖全部尋址寄存器35a、 35b和35n，使得被授權(quán)的用 戶可寫入獨有的尋址寄存器35a、 35b和/或35c。雖然在示例中是全局訪 問或解鎖碼，但是單個訪問或解鎖碼可以被提供到級聯(lián)中的每個支持I2C 裝置30a、 30b和30n。然而，這么做將更加麻煩和耗時。
0036每個支持I2C裝置30a、 30b和30n的LOCK鍵位閱讀器 52被構(gòu)造和排布以讀取訪問或解鎖碼或位。當(dāng)LOCK鍵位閱讀器52識 別訪問或解鎖碼或位時，LOCK鍵位閱讀器52還用于輸出電壓或邏輯高 (1)到例如同樣電耦合到PROG引腳31a的邏輯與(AND)門51。如 果電耦合到PROG引腳31a的開關(guān)36關(guān)閉，則PROG弓l腳31a被驅(qū)動為 低(0)，結(jié)合從LOCK鍵位閱讀器52輸出的電壓或邏輯高(1),使能 了尋址寄存器35a處的寫入功能。
0037在第一尋址寄存器35a處使能寫入功能之后或同時，全部 DONE位被清除并且BYPASS位被置位(步驟2)。
0038例如，DONE位閱讀器54用于讀取包括在訪問或解鎖碼 或位中的DONE位并且用于輸出電壓或邏輯高(1)或低(0)到MUX 58。如果DONE位閱讀器54輸出電壓或邏輯高(1)，則MUX 58選 定支持I2C裝置30a。相反地，如果DONE位閱讀器54輸出電壓或邏 輯低(0)，則MUX取消選定支持I2C裝置30a。
0039BYPASS位閱讀器56用于讀取包括在訪問或解鎖碼中的 BYPASS位并且用于輸出電壓或邏輯高(1)或低(0)到MUX58。當(dāng) BYPASS位閱讀器56輸出電壓或邏輯高(1)時，第一支持I2C裝置 30a被選定并且全部其他支持I2C裝置30b和30n被取消選定。
0040之后，第一支持I2C裝置30a的地址識別碼被寫入到第一
ii尋址寄存器35a并且第一支持I2C裝置30a被促使接受并存儲地址識別 碼(步驟3)。最后，DONE位閱讀器54讀取終止(STOP)位。當(dāng)STOP 位被接收時，DONE位寄存器54使LOCK鍵位閱讀器52輸出電壓或 邏輯低(0)，從而將第一支持I2C裝置30a的尋址寄存器35a返回為 只讀(0)。
0041DONE位閱讀器54還輸出電壓或邏輯低(0)到MUX 58， 從而偏置或關(guān)閉集成電路開關(guān)57的柵極，驅(qū)動或消耗INT引腳32a到 電壓或邏輯低(0)。在這種狀態(tài)下，第一支持fC裝置30a被取消選 定并且下一個支持I"C裝置30b被選定(步驟4)。
0042對第二支持I2C裝置30b和在支持I2C裝置30b之后的全 部支持I2C裝置重復(fù)步驟3和4的處理。(步驟5)因此，在此情況下， 級聯(lián)(或并聯(lián))的支持fC裝置30的串(string)可以使用單個外部選 擇邏輯來編程。
0043在最后一個支持I2C裝置30n的尋址寄存器35n中的地址 識別碼被設(shè)置以及DONE位被設(shè)置后，地址寄存器35a、 35b和35n中 的地址識別碼可以被鎖定(步驟6)?？商鎿Q地，當(dāng)DONE位被每個 支持I2C裝置30a接收時，DONE位閱讀器54可以適于促使LOCK鍵 位閱讀器52輸出電壓或邏輯低(0)以將單個尋址寄存器返回為只讀 (0)模式。
0044作為級聯(lián)排布40的替換，多個支持I2C裝置30還可以并 聯(lián)排布電耦合。例如，圖8顯示了說明了置為并聯(lián)排布80的多個支持 I2C裝置30a至30n的示例。這種排布80促使在支持I2C裝置30a至 30n的尋址寄存器(未示出)中預(yù)置和/或修改地址識別碼。
0045并聯(lián)排布80中的每個支持I2C裝置30a至30n的各自的 PROG引腳31 a至3In中的每個引腳電耦合到編程裝置85的獨有的I/O 引腳84。圖8示出了將PROG引腳31a至31n電耦合到編程裝置85 的獨立的選擇線82，可替換地，單個線串行接口還可以用來代替選擇 線82。有利的是，使用單個線串行接口使得用戶可選擇具體的支持^C 裝置進行尋址并且在不使用I2C總線45的情況下將地址識別碼寫入被 選擇的支持I2C裝置的尋址寄存器。并聯(lián)排布80不需要INT輸出引腳。
0046參考圖7，示出了用于SDA線33a輸入(SDA_I)和SDA線33a輸出(SDA—0)的示例波形。同樣示出了用于PROG弓|腳31a (PROG#l) 、 31b (PROG存2)禾卩31n (PROG存3)的波形。僅用于示 例性目的，PROG#l被驅(qū)動為電壓或邏輯低(O)而PROG#2和PROG#3 被驅(qū)動為電壓或邏輯高(1)。因此，PROG^和PROG存3仍處于只讀
(0) 狀態(tài)而PROG#l適于從READ (0)狀態(tài)轉(zhuǎn)變?yōu)閃RITE (1)狀 態(tài)。
0047除了當(dāng)1C芯片55在例如t=2,t=3，t=4和t=5時刻發(fā)送確認(rèn) 位ACK到^C主時以外，SDA_0 (輸出)波形始終處于電壓或邏輯高
(1) ，即無輸出。如本領(lǐng)域所公知，確認(rèn)位ACK被用于信號通知主 裝置從裝置已接收到之前的傳輸。
0048顯示了相應(yīng)于WRITE模式71在電壓或邏輯高(1)初始 化的SDA—I (輸入)波形。在時刻1=1， It主裝置發(fā)送開始位70，隨 后的是發(fā)送到每個支持I2C裝置的通用或全局調(diào)用地址72，所述支持 I2C裝置電耦合到由I2C主裝置控制的I2C總線。雖然圖7中所示的通 用或全局調(diào)用地址72是8位字節(jié)的，但是本領(lǐng)域普通技術(shù)人員同樣可 以理解，在通用或全局調(diào)用地址72中的位數(shù)可以為8、 10或大于8或 IO的任意整數(shù)。同樣，雖然通用或全局調(diào)用地址72可以被"全局"發(fā)
送到電耦合到fc總線的全部支持fc裝置，但是可替換地，fc主裝
置可以發(fā)送尋址到單個支持I2C裝置或小于置于I2C總線上的全部支持 fC裝置的調(diào)用地址72。
0049例如AO位73的通用或全局調(diào)用地址72中的至少一位是 READ/WRITE位。READ/WRITE位編寫或使能每個支持I2C裝置，或 可替換地，編寫或使能用于WRITE操作的適當(dāng)?shù)闹С諭2C裝置。
0050在t=2，在接收到通用或全局調(diào)用地址72后，至少一個 支持I2C裝置經(jīng)由SDA一O發(fā)送確認(rèn)位ACK 74到I2C主裝置。 一旦I2C 主裝置接收ACK位74，則I2C主裝置發(fā)送解鎖碼或位75。解鎖碼或 位75可以被發(fā)送到全部支持^C裝置，或者可替換地，可以被發(fā)送到 一個支持I2C裝置或少于全部的支持I2C裝置。
0051LOCK鍵閱讀器讀取解鎖碼或位75，輸出電壓或邏輯高 (1)，從而使能尋址寄存器的WRITE (1)功能。
0052在1=3，解鎖碼或位75的接收由支持^C裝置中的至少一個使用另一個ACK位76確認(rèn)。 一旦I2C主裝置接收ACK位76，則 I2C主裝置發(fā)送特定的地址識別碼77。特定的地址識別碼77識別其地 址識別碼被修改的獨有的支持I2C裝置。
0053在t=4，地址識別碼77的接收由獨有的支持I2C裝置使用 另一個ACK位78確認(rèn)。 一旦I2C主裝置接收ACK位78，則I2C主裝 置發(fā)送新的地址識別碼79到獨有的支持I2C裝置，地址識別碼79的接 收由獨有的支持I"C裝置使用ACK位80再次確認(rèn)(在1=5)。
0054新的地址識別碼79隨后被寫入獨有的支持I2C裝置的尋 址寄存器。I2C主裝置之后發(fā)送STOP位81并且尋址處理可以在級聯(lián) 或并聯(lián)排布中的下一個或全部后續(xù)支持I2C裝置中重復(fù)。
0055雖然本發(fā)明描述了使用SDA和SCL線進行寄存器尋址， 但還可以僅使用PROG引腳編程每個支持I2C裝置，也就是說無需使 用SDA禾卩SCL線。
0056雖然本發(fā)明通過上述示例性的實施例加以描述，但本領(lǐng)域 普通技術(shù)人員將理解對所述實施例的修改和變化可以在不背離本發(fā)明 要求的范圍的情況下進行。
權(quán)利要求
1. 一種將地址識別碼寫入尋址寄存器的方法，所述尋址寄存器集成在多個支持內(nèi)置集成電路裝置中的每一個中，每個所述支持內(nèi)置集成電路裝置具有程序輸入引腳，所述方法包括(a)驅(qū)動、開關(guān)、選定或門控將地址識別碼寫入其尋址寄存器的獨有的支持內(nèi)置集成電路裝置的所述程序輸入引腳，從而使能該獨有的支持內(nèi)置集成電路裝置；(b)將所述地址識別碼寫入所述獨有的支持內(nèi)置集成電路裝置的所述尋址寄存器；(c)取消選定所述獨有的支持內(nèi)置集成電路裝置的所述程序引腳；以及針對多個支持內(nèi)置集成電路裝置的每一個后續(xù)的支持內(nèi)置集成電路裝置，重復(fù)步驟(a)至(c)。
2. 根據(jù)權(quán)利要求1所述的方法，該方法還包括將所述多個支持內(nèi)置集成電路裝置中的每一個配置為并聯(lián)排布；以及 使用單線串行接口或多條選擇線將所述多個支持內(nèi)置集成電路裝置中 的每一個的所述程序輸入引腳電耦合到編程裝置， 其中步驟(a)至(c)由所述編程裝置執(zhí)行。
3. 根據(jù)權(quán)利要求2所述的方法，其中將所述地址識別碼寫入所述獨 有的支持內(nèi)置集成電路裝置的尋址寄存器包括經(jīng)由所述單線串行接口或所 述多條選擇線發(fā)送解鎖和寫入碼或位到所述獨有的支持內(nèi)置集成電路裝置。
4. 根據(jù)權(quán)利要求1或2所述的方法，所述多個支持內(nèi)置集成電路裝 置中的每一個還具有中斷輸出引腳，所述方法還包括將所述多個支持內(nèi)置集成電路裝置中的每一個配置為級聯(lián)排布；以及 將所述多個支持內(nèi)置集成電路裝置中的每一個的所述中斷輸出引腳與在所述級聯(lián)排布1 &相鄰的后續(xù)的支持內(nèi)置集成電路裝置的程序輸入弓I腳電 賴i合。
5. 根據(jù)權(quán)利耍求4所述的方法，其中將所述地址識別碼寫入所述獨 有的支持內(nèi)置集成電路裝置的尋址寄存器包括經(jīng)由在所述級聯(lián)排布中的第 支持內(nèi)置集成電路裝置的程序輸入引腳發(fā)送解鎖和寫入碼或位。
6. 根據(jù)權(quán)利要求1或2所述的方法，其中將所述地址識別碼寫入所 述獨有的支持內(nèi)置集成電路裝置的尋址寄存器包括經(jīng)由內(nèi)置集成電路總線 的串行數(shù)據(jù)線和串行時鐘線發(fā)送解鎖和寫入碼或位。
7. 根據(jù)權(quán)利要求1或2所述的方法，其中驅(qū)動、開關(guān)、選定或門控 將地址識別碼寫入其尋址寄存器的獨有的支持內(nèi)置集成電路裝置的所述程 序輸入弓I腳包括發(fā)送解鎖碼或位以使能對所述尋址寄存器的寫入操作。
8. 根據(jù)權(quán)利要求1或2所述的方法，其中取消選定所述獨有的支持 內(nèi)置集成電路裝置的程序引腳包括以下步驟中的至少一個驅(qū)動、開關(guān)、選定或門控所述程序輸入引腳以禁用所述獨有的支持內(nèi) 置集成電路裝置；發(fā)送鎖定碼或位； 發(fā)送執(zhí)行碼或位；或 發(fā)送旁路碼或位。
9. 一種用于將地址識別碼寫入多個支持內(nèi)置集成電路裝置的系統(tǒng)，所 述支持內(nèi)置集成電路裝置具有分別電耦合到內(nèi)置集成電路總線的串行數(shù)據(jù) 線和串行時鐘線的串行數(shù)據(jù)弓(腳和串行時鐘弓I腳以及程序輸入弓I腳，所述 系統(tǒng)包括第一支持內(nèi)置集成電路裝置，該第一支持內(nèi)置集成電路裝置具有操作 性地置于其中的集成的、內(nèi)部可配置的尋址寄存器和程序輸入引腳；以及 至少一個后續(xù)的支持內(nèi)置集成電路裝置，所述至少一個后續(xù)的支持內(nèi)咒柒成電路裝置中的每一個均具有操作性地置于其中的集成的、內(nèi)部可配 究的尋址寄存器和程序輸入引腳。
10. 根據(jù)權(quán)利耍求9所述的系統(tǒng)，其中所述第一支持內(nèi)置集成電路裝 賀的所述程序引腳和至少一個后續(xù)的支持內(nèi)置集成電路裝置中的每一個的 毎個程序弓I腳均電耦合到編程裝置。
11. 根據(jù)權(quán)利要求io所述的系統(tǒng)，其中所述第一支持內(nèi)置集成電路裝置和所述至少一個后續(xù)的支持內(nèi)置集成電路裝置被構(gòu)造和配置為并聯(lián)從而 使所述第一支持內(nèi)置集成電路裝置的所述程序引腳和所述至少一個后續(xù) 的支持內(nèi)置集成電路裝置中的每一個的每個程序引腳均被電耦合到所述編程裝置。
12. 根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述第一支持內(nèi)置集成電路 裝置的所述程序引腳和所述至少一個后續(xù)的支持內(nèi)置集成電路裝置中的每 一個的每個程序引腳均使用單線串行接口或多條選擇線而電耦合到所述編 程裝置。
13. 根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述第一支持內(nèi)置集成電路 裝置和所述至少一個支持內(nèi)置集成電路裝置中的每一個均被構(gòu)造和配置為 級聯(lián)配置從而使所述第一支持內(nèi)置集成電路裝置的所述程序引腳被電耦合到所述編程 裝置；以及所述至少一個后續(xù)的支持內(nèi)置集成電路裝置中的每一個的每個程序引 腳均被電耦合到所述級聯(lián)排布中的之前的支持內(nèi)置集成電路裝置的中斷輸 出引腳。
14. 根據(jù)權(quán)利要求13所述的系統(tǒng)，其中在所述級聯(lián)排布中的每個所述支持內(nèi)置集成電路裝置包括執(zhí)行位閱讀器和旁路位閱讀器，用于選定和収消選定所述多個支持內(nèi)置集成電路裝置中哪一個使其尋址寄存器中的地 址識別碼修改。
15. 根據(jù)權(quán)利耍求13所述的系統(tǒng)，其中在所述級聯(lián)排布中電耦合的 所述多個支持內(nèi)置集成電路裝置中的每一個的尋址寄存器中的所述地址識 別碼通過單個程序輸入弓I腳而可訪問并且可編程。
16. —種支持內(nèi)置集成電路裝置，該裝置具有分別電耦合到內(nèi)置集成 屯路總線的串行數(shù)據(jù)線和串行時鐘線的串行數(shù)據(jù)引腳和串行時鐘引腳， 所述裝置包括具有可修改的地址識別碼的內(nèi)部可配置的尋址寄存器。
全文摘要
公開了一種在內(nèi)置集成電路總線上使用的支持內(nèi)置集成電路裝置(30)。所述支持內(nèi)置集成電路裝置包括替代外部引腳(33)的集成的、內(nèi)部可配置的尋址寄存器(35)。還公開了用于更簡單尋址的支持內(nèi)置集成電路裝置的級聯(lián)系統(tǒng)以及用于將地址識別碼寫入級聯(lián)的、支持內(nèi)置集成電路裝置的尋址寄存器的方法。
文檔編號G11C8/00GK101432674SQ200780014884
公開日2009年5月13日 申請日期2007年4月25日 優(yōu)先權(quán)日2006年4月25日
發(fā)明者B·J·梅爾, J·皮卡德 申請人:德克薩斯儀器股份有限公司