專利名稱：多芯片封裝快閃存儲器器件以及從中讀取狀態(tài)數(shù)據(jù)的方法
多芯片封裝快閃存儲器器件 以及從中讀取狀態(tài)數(shù)據(jù)的方法優(yōu)先權(quán)聲明本專利申請請求于2006年11月21日提交的韓國專利申請No. 2006-115387的優(yōu)先權(quán)，其全文在此引用作為參考。技術(shù)領(lǐng)域在此公開的示例實施例涉及快閃存儲器器件，更具體地，涉及多芯片快 閃存儲器器件以及從中讀取狀態(tài)數(shù)據(jù)的方法。
背景技術(shù)：
近年來，易失性及非易失性存儲器的應(yīng)用領(lǐng)域已經(jīng)迅速擴展到移動裝置， 例如MP3播放器、個人多媒體播放器(PMP)、移動電話、筆記本計算機、 個人數(shù)字助理(PDA)等等。那些移動裝置可能需要具有大的存儲容量的存 儲單元，以提供各種功能(如播放電影)。因此，已經(jīng)有許多涉及這些需求的 研究，其中一些即使在今天也仍在進行。那些成果之一包括可以將多個存儲 器器件構(gòu)造在單個封裝中的多芯片封裝的方案。多芯片封裝通過將同種類的 存儲器芯片堆疊在一個板上，可以顯著地減少給定存儲器容量的封裝大小。 通常，包括在多芯片封裝中的多個存儲器芯片可以共享輸入/輸出總線和控制 引腳。但是存儲器芯片可以獨立地進行它們各自的編程或擦除操作。為了那 些操作，對于存儲器控制器而言，需要其單獨地管理存儲器芯片并使外部系 統(tǒng)或主機能將它們識別為單個器件。最近，快閃存儲器器件可以在其中嵌入用于執(zhí)行編程和擦除操作序列的 存儲器控制器。在這些快閃存儲器器件中，當從外部系統(tǒng)輸入命令和編程數(shù) 據(jù)時，可以自動執(zhí)行系列操作，直到包括對數(shù)據(jù)的寫入和驗證操作的編程操 作完成為止。在編程和擦除操作中，可以從操作的開始到結(jié)束輸出就緒/忙信 號(Rn/B)，以禁止對存儲器進行訪問。但是，在多個快閃存儲器芯片被嵌入 在單個封裝中的多芯片快閃存儲器器件中，所有的存儲器芯片可以不全部同時執(zhí)行編程或擦除操作。因此，響應(yīng)于由存儲器芯片分別識別的命令，存儲 器芯片可以在不同的點提供就緒/忙信號給外部主機。換句話說，存儲器芯片 的就緒/忙信號可以通過以時分模式提供的命令來以時分模式輸出。通常，存儲器芯片輸出就緒/忙信號到輸A/輸出(I/O)引腳，所述I/O引腳可被用作輸入/輸出端子。圖1是時序圖，簡要地示出了在通用多芯片快閃存儲器器件中就緒/忙信號Rn/B的輸出圖形。參考圖l，通用多芯片快閃存儲器器件以如上所述的時 分模式輸出就緒/忙信號Rn/B。用于輸出就緒/忙信號Rn/B的命令在不同的點 被提供給每個存儲器芯片。如果存儲大容量的數(shù)據(jù)，多芯片快閃存儲器器件可以以交叉(interleave) 模式操作，在該模式中，所有存儲器芯片對向其提供的數(shù)據(jù)連續(xù)地進行編程 操作。在這種情況下，為了檢查編程操作的狀態(tài)，主機或存儲器控制器也許 會頻繁地從每個存儲器芯片請求就緒/忙信號Rn/B。在這樣的以時分模式輸出 就緒/忙信號Rn/B的通用多芯片快閃存儲器器件中，那些頻繁的請求可以利 用由每個存儲器芯片唯一識別的命令來提供。即，用于請求就緒/忙信號的命 令可以被分配成一個存儲器芯片識別一個請求就緒/忙信號Rjn/B的命令，而 其它的存儲器芯片不能識別該命令。主機或存儲器控制器可以向存儲器芯片 提供用于請求就緒/忙信號Rn/B的命令，然后可以接收預(yù)定時鐘周期的就緒/ 忙信號Rn/B。如果需要從所有存儲器芯片請求就緒/忙信號Rn/B，可以在存 儲器芯片上獨立地執(zhí)行這些操作。接著，在輸入所述命令給存儲器芯片并確 認從每個存儲器芯片中輸出的就緒/忙信號Rn/B的狀態(tài)后，主機或存儲器控 制器可以終止對存儲器芯片的狀態(tài)檢查操作。如果對存儲器芯片的就緒/忙狀 態(tài)的狀態(tài)檢查操作終止，則主機(或存儲器控制器)可以選擇一存儲器芯片 進行編程，并提供編程數(shù)據(jù)(如，待編程的數(shù)據(jù))給選定的存儲器芯片。根 據(jù)時分模式的就緒/忙信號Rn/B的輸出圖形，就緒/忙信號Rn/B可以被分配 給一數(shù)據(jù)比特，所述數(shù)據(jù)比特通過輸入/輸出引腳1/CKn-l:0中的一個被輸出， 所述引腳由輸出使能(或讀使能)信號nRE的切換(toggling)操作來控制。 例如，在一個時鐘周期中輸出的n比特數(shù)據(jù)中的1/0<1>可以被分配給就緒/ 忙信號Rn/B。因此，為了將所有存儲器芯片的就緒/忙狀態(tài)才是供給主機，也許 需要主機或存儲器控制器在不同的點施加相應(yīng)的命令到每個存儲器芯片，并 在不同的點獲得就緒/忙信號Rn/B。然而，對于對大量數(shù)據(jù)的編程操作(如，在多芯片快閃存儲器器件中的交叉編程操作)而言，主機或存儲器控制器也 許需要頻繁地向多芯片快閃存儲器器件中包括的所有存儲器芯片請求就緒/忙信號Rn/B。那些頻繁的請求以及對就緒/忙信號Rn/B的輸出會消耗相當多 的時間。此外，如果不能在短時間內(nèi)找出存儲器芯片的內(nèi)部操作狀態(tài)，快速 的交叉編程操作也許更難以實現(xiàn)。用于確認多芯片快閃存儲器器件的就緒/忙 信號Rn/B的更長的等待時間會降低存儲器系統(tǒng)的操作速度。在現(xiàn)有技術(shù)中公開了用于在多芯片快閃存儲器器件中控制就緒/忙信號 Rn/B的輸出的技術(shù)。但是現(xiàn)有技術(shù)沒有提出能夠縮短從多個存儲器芯片中的 每一個提供就緒/忙信號Rn/B的等待時間的技術(shù)。減少就緒/忙信號Rn/B的 輸出等待時間可以提高多芯片快閃存儲器器件中交叉操作的效率和數(shù)據(jù)速 度。發(fā)明內(nèi)容示例實施例要為從多芯片存儲器器件中輸出(或讀取)狀態(tài)數(shù)據(jù)提供縮 #豆的時間。至少 一個示例實施例提供一種從包括多個存儲器芯片的多芯片存儲器器 件中讀取狀態(tài)數(shù)據(jù)的方法，所述方法包括提供命令，以向多個存儲器芯片 中的每一 個芯片請求狀態(tài)數(shù)據(jù)的輸出；以及通過多芯片存儲器器件的不同通 道，接受多個存儲器芯片中的每一個芯片的狀態(tài)數(shù)據(jù)。在至少一個示例實施例中，所述多個存儲器芯片可共享多芯片存儲器器 件的通道。在至少一個示例實施例中，所述多個存儲器芯片可通過多個通道并行地 輸出狀態(tài)數(shù)據(jù)。在至少一個示例實施例中，所述狀態(tài)數(shù)據(jù)可以是就緒/忙信號。在至少一個示例實施例中，所述多個存儲器芯片中的每一個芯片可以并 行地輸出狀態(tài)數(shù)據(jù)。在至少 一個示例實施例中，所述多個存儲器芯片通過輸入/輸出引腳來輸 出狀態(tài)數(shù)據(jù)，所述引腳可電連接到所迷通道。在至少一個示例實施例中，當通過多芯片存儲器器件的不同通道接收多 個存儲器芯片的狀態(tài)數(shù)據(jù)時，該狀態(tài)數(shù)據(jù)可以與輸出使能信號同步地輸出。在至少 一個示例實施例中，所述通道可以是多芯片存儲器器件的內(nèi)部數(shù)據(jù)總線。根據(jù)示例實施例， 一種從包括多個存儲器芯片的多芯片存儲器器件中讀取狀態(tài)數(shù)據(jù)的方法也可以包括設(shè)置通過多芯片存儲器器件的不同的通道來 輸出多個存儲器芯片的狀態(tài)數(shù)據(jù)；提供命令以向多個存儲器芯片請求狀態(tài)數(shù) 據(jù)的輸出；以及同時通過不同的通道來接受狀態(tài)數(shù)據(jù)。 一在至少一個示例實施例中，當設(shè)置通過多芯片存儲器器件的不同通道來 輸出多個存儲器芯片的狀態(tài)數(shù)據(jù)時，通過其輸出狀態(tài)數(shù)據(jù)的通道可以通過接 合選項 (bonding options) 來選擇。在至少 一個示例實施例中，當設(shè)置通過多芯片存儲器器件的不同的通道 來輸出多個存儲器芯片的狀態(tài)數(shù)據(jù)時，通過其輸出狀態(tài)數(shù)據(jù)的通道可以通過 熔絲編程來選擇。至少一個示例實施例提供一種多芯片存儲器器件，其可包括總線線路； 存儲器控制器，電連接到所述總線線路；以及多個存儲器芯片，在所述多個 存儲器芯片中所述總線線路分別電連接到輸A/輸出引腳，所述引腳可響應(yīng)于 狀態(tài)請求信號輸出狀態(tài)信號給所述總線線路的不同線路。在至少一個示例實施例中，將所述狀態(tài)請求命令通過總線線路提供給多 個存儲器芯片。在至少一個示例實施例中，每個存儲器芯片可包括控制器，用于響應(yīng) 于狀態(tài)請求命令生成狀態(tài)信號；輸出緩沖器，用于實時存儲狀態(tài)信號；以及 一裝置，其被配置成用于提供引腳分配信息，該引腳分配信息用于指定從其 輸出狀態(tài)信號到輸出緩沖器的輸^/輸出引腳。所述引腳分配信息可使存儲器 芯片輸出狀態(tài)信號給不同的輸A/輸出引腳。在至少 一 個示例實施例中，提供所述引腳分配信息的裝置通過熔絲編程 進行設(shè)置。在至少 一 個示例實施例中，提供所述引腳分配信息的裝置通過每個存儲 器芯片的接合選項來進行設(shè)置。在至少 一 個示例實施例中，在所述多個存儲器芯片中包括的控制器中的 每一個同時響應(yīng)于狀態(tài)請求命令輸出狀態(tài)信號。在至少 一 個示例實施例中，在多個存儲器芯片中包括的控制器通過不同的輸/v/輸出引腳來輸出狀態(tài)信號。在至少一個示例實施例中，將通過不同的輸A/輸出引腳輸出的狀態(tài)信號通過總線線路提供給所述存儲器控制器。在至少 一 個示例實施例中，所述狀態(tài)信號可以是就緒/忙信號。在至少 一個示例實施例中，所述多個存儲器芯片可以是快閃存儲器器件。在所述多芯片快閃存儲器器件中， 一次(one-time)命令提供(provision) 使得可以同時讀取所有存儲器芯片的就緒/忙狀態(tài)。因此，縮短了用于確認就 緒/忙狀態(tài)的時間，提高了多芯片快閃存儲器器件的操作速度。通過參考本說明書和附圖的剩余部分，可以實現(xiàn)對此處的示例實施例的 本質(zhì)和優(yōu)點的進一 步了解。


通過參考附圖詳細地描述示例實施例，示例實施例的上述以及其它特征 和優(yōu)點將變得更顯而易見。所述附圖是用來描述示例實施例的，而不應(yīng)該被 解釋為限制所述權(quán)利要求的預(yù)期范圍。除非明確注明，所述附圖不應(yīng)被認為 是按比例繪制。將參考下面的示圖描述非限制性和非窮舉的示例實施例，除非另外指明，否則各圖中的相同的附圖標記指代相同的部分。在所述圖中圖1是時序圖，簡要地示出了在傳統(tǒng)多芯片快閃存儲器器件中的就緒/忙信號的輸出圖形。圖2是示出根據(jù)至少 一個示例實施例的多芯片快閃存儲器器件的框圖。圖3是示出圖2所示的每個存儲器芯片的內(nèi)部結(jié)構(gòu)的示例框圖。圖4是時序圖，示出了在根據(jù)至少一個示例實施例的多芯片快閃存儲器器件中的就緒/忙信號的輸出圖形。圖5示出了到存儲器芯片的就緒/忙信號的示例分配圖形。圖6是時序圖，示出了根據(jù)至少 一個示例實施例的多芯片快閃存儲器器件的交叉編程操作。圖7是示出根據(jù)至少一個示例實施例的包括多芯片快閃存儲器器件的系統(tǒng)的框圖。具4本實施方式在此公開了具體的示例實施例。然而，在此公開的特定結(jié)構(gòu)和功能細節(jié) 僅僅是代表性的，用于描述示例實施例。然而，示例實施例可以以許多替代形式體現(xiàn)，而不應(yīng)被解釋為僅僅限制于在此所述的實施例。因此，雖然示例實施例能夠具有各種修改和替換形式，但是仍在附圖中 以舉例的方式示出了其實施例，并且將在這里對其進行詳細地描述。然而， 應(yīng)該理解的是，沒有意圖將示例實施例限制為公開的具體形式，相反地，示 例實施例將覆蓋屬于示例實施例范圍內(nèi)的所有修改、等價物和替換物。在整 個對附圖的描述中，類似的編號指代類似的元件。將會理解，盡管可以在這里使用術(shù)語第一、第二等等來描述不同的元素， 但這些元素不應(yīng)該受限于這些術(shù)語。這些術(shù)語僅僅用于區(qū)分一個元素與另一 個元素。例如，第一元素可以被稱作第二元素，并且類似地，第二元素也可 以被稱作第一元素，而不會脫離示例實施例的范圍。正如在這里使用的，術(shù) 語"和/或"包括一個或多個相關(guān)列出項的任意一個及其全部組合。將會理解，當元件被稱為"連接"或"耦合"到另一個元件時，它可以 被直接連接或耦合到另一元件，或者可以存在居間的元件。與此相反，當元 件被稱為是"直接連接"或"直接耦合"到另一個元件時，不會存在居間的 元件。其它用于描述元件之間關(guān)系的詞語應(yīng)該以相似的方式進行解釋(例如， "在…之間"與"直接在…之間"、"相鄰"與"直接相鄰"等等)。在這里使用的術(shù)語僅僅用于描述具體實施例的目的，并且不意圖限制示 例實施例。正如在這里使用的，除非上下文清楚地指示其它含義，否則單數(shù) 形式的"一"、"一個"等意圖也包括復(fù)數(shù)形式。將會進一步理解，當在這里 使用時，術(shù)語"包括"和/或"包含"指示所述特征、整體、步驟、操作、元 件和/或組件的存在，但是不排除存在或添加一個或更多其它特征、整體、步 驟、操作、元件、組件和/或它們的組合。還應(yīng)注意，在一些可替換的實現(xiàn)方式中，提到的功能/動作可以以附圖中 提到的順序以外的順序發(fā)生。例如，取決于所涉及的功能/動作，連續(xù)示出的 兩個圖實際上可以基本同時地執(zhí)行，或者有時可以以相反順序執(zhí)行。下面將 參考附圖更詳細地描述示例實施例。然而，示例實施例可以以不同的形式體 現(xiàn)，而不應(yīng)被解釋為限制于在此所述的實施例。相反地，提供這些實施例是 為了使本公開內(nèi)容全面和完整，并且將示例實施例的范圍充分傳達給本領(lǐng)域 技術(shù)人員。在整個附圖中相似的附圖標記表示相似的單元。圖2是示出根據(jù)至少一個示例實施例的多芯片快閃存儲器器件10的框 圖。參考圖2,多芯片快閃存儲器器件能夠通過僅輸入一次請求就緒/忙信號Rn/B的命令就獲得所有存儲器芯片的就緒/忙信號Rn/B的狀態(tài)。為此，多芯 片快閃存儲器器件10具有由存儲器芯片20、 30和40 (20~40)共享的輸入/ 輸出總線50。所述多芯片快閃存儲器器件10可響應(yīng)于請求就緒/忙信號Rn/B 的單個命令，同時將所有存儲器芯片的就緒/忙信號Rn/B提供給存儲器控制 器60或主機。存儲器芯片20 40可以全部同時從主機或存儲器控制器60接收狀態(tài)請求 命令。通常，可以請求輸出就緒/忙信號Rn/B的狀態(tài)請求命令可以與控制信 號CNTL (如，寫使能信號nWE)同步地同時施加給存儲器芯片的輸入緩沖 器。響應(yīng)于狀態(tài)請求命令，存儲器芯片可以同時將它們的就緒/忙狀態(tài)傳送給 被唯一分配給它們的輸入/輸出引腳1/CKx〉。存儲器芯片也可以將就緒/忙狀 態(tài)發(fā)送到分別分配給每個芯片的其它不同的輸入/輸出引腳。因此，即使在共 享輸7v/輸出總線50的多芯片存儲器器件中，也可以通過檢測來自于被分配 給存儲器芯片的輸入/輸出引腳的電壓電平，來提供來自于所有存儲器芯片的 就緒/忙信號Rn/B中的每一個。可以向每個存儲器芯片提供可用于就緒/忙信 號Rn/B的輸A/輸出引腳I/CKx〉的分配信息。如圖2所示，第一芯片(芯片 1) 20的輸入/輸出引腳(數(shù)目為n)之一可以被分配為其就緒/忙信號Rn/B的 輸出引腳。在這種情況下，可用要求第二芯片(芯片2) 30通過沒有被分配 給第 一 芯片20或其它芯片的輸X/輸出引腳來輸出其就緒/忙信號Rn/B。因此， 可以為存儲器芯片20 40的每一個唯一地分配用于就緒/忙信號Rn/B的輸入/ 輸出引腳。輸入/輸出總線50可以電連接到存儲器芯片的輸A/輸出引腳。因此，可 以借助于輸入/輸出總線50,將請求輸出就緒/忙信號Rn/B的命令同時施加到 所有存儲器芯片。此外，可以響應(yīng)于請求輸出就緒/忙信號Rn/B的命令，將 可以從存儲器芯片同時輸出的就緒/忙信號Rn/B通過輸入/輸出總線50的不同 線路傳送到存儲器控制器60 。存儲器控制器60可以響應(yīng)于從主機提供的寫或擦除命令來選擇存儲器 芯片20~40中的每一個。存儲器控制器60可以使多芯片快閃存儲器器件10處，盡管存儲器控制器60被示為在結(jié)構(gòu)上獨立于多芯片快閃存儲器器件10， 但是其也可以包括在多芯片快閃存儲器器件10中。根據(jù)至少 一 個示例實施例，所述多芯片快閃存儲器器件能夠在交叉編程操作期間于短時間內(nèi)輸出就緒/忙信號Rn/B。所述多芯片快閃存儲器器件可能 會遇到這樣 一種情況，其中所有存儲器芯片在存儲大量數(shù)據(jù)的情況下繼續(xù)它 們的編程操作。為了這些連續(xù)的編程操作，存儲器控制器60會頻繁地將對就 緒/忙信號的狀態(tài)請求命令同時施加給多個存儲器芯片，以便確定多芯片快閃 存儲器器件10的內(nèi)部條件的狀態(tài)。并且，存儲器控制器60能夠通過不同的 輸入/輸出引腳同時從多個存儲器芯片接受就緒/忙信號Rn/B。因此，通過在 短時間內(nèi)確定存儲器芯片的當前操作狀態(tài)，可以快速地將編程數(shù)據(jù)提供給準 備好執(zhí)行寫操作的存儲器芯片。該操作特征使得允許顯著地縮短用于確認就 緒/忙信號Rn/B的狀態(tài)的等待時間。圖3是示出圖2所示的每個存儲器芯片的內(nèi)部結(jié)構(gòu)的框圖。參考圖3, 可以向包括在示例實施例的多芯片快閃存儲器器件中的存儲器芯片20~40中 的每一個提供用于輸出就緒/忙信號Rn/B的輸入/輸出引腳1/CKx〉的分配信 息。關(guān)于輸入/輸出引腳1/CKx〉的分配信息通常通過耦合或熔絲選項進行設(shè) 置，但示例實施例不需要共享上述限制。單元陣列(cell array) 100存儲可從存儲器控制器60傳送來的編程數(shù)據(jù) W_Data。在讀操作期間，單元陣列100可以響應(yīng)于可以由存儲器控制器60 提供的地址從存儲區(qū)域輸出讀出數(shù)據(jù)R—Data。輸出緩沖器110可以通過輸入/輸出引腳I/CKn-l:0〉從存儲器芯片(如， 20)向外部輸出單元陣列100的讀出數(shù)據(jù)R—Data。輸出緩沖器110將在存儲 器芯片中內(nèi)部生成的內(nèi)部就緒/忙信號INT_Rn/B輸出到其特定的輸入/輸出引 腳I/CKx、所述引腳被唯一地分配給存儲器芯片20。在此期間，可以向輸出 緩沖器110提供來自Rn/B引腳選擇部分160的輸A/輸出引腳1/CKx〉的分配 信息。輸出緩沖器110可以實時存儲在存儲器芯片20的編程操作期間或之后 從控制器150提供的內(nèi)部就緒/忙信號INT_RWB。即，在輸出緩沖器110中 沒有讀出數(shù)據(jù)R—Data的情況下，輸出緩沖器110可以存儲內(nèi)部就緒/忙信號 INT—Rn/B的邏輯值(高或低)。在輸出緩沖器110中存儲的內(nèi)部就緒/忙信號 INT—Rn/B的邏輯值可以響應(yīng)于輸出使能信號nRE輸出到外部，以作為就緒/ 忙信號Rn/B。輸入緩沖器120可以暫時地存儲提供給芯片20的輸入數(shù)據(jù)。該輸入數(shù)據(jù) 可以是命令、地址或編程數(shù)據(jù)W—Data?？梢詫⑤斎霐?shù)據(jù)提供給與其相對應(yīng)的 芯片元件。地址寄存器130可以鎖存通過輸入緩沖器120提供的地址，并將該地址提供給解碼器170。命令寄存器140可以從輸入緩沖器120接收命令 并將該命令傳送給控制器150，以便依照該命令執(zhí)行操作?？刂破?50可以響應(yīng)于命令或控制信號(未示出)進行操作，以控制存 儲器芯片的內(nèi)部操作。具體來說，控制器150可以在編程或擦除操作期間生 成內(nèi)部就緒/忙信號INT—Rn/B?？捎煽刂破?50生成的內(nèi)部就緒/忙信號 INT—Rn7B可以通過輸出緩沖器110提供到外部，并且可以指示存儲器芯片 20正在忙于執(zhí)行編程或擦除操作。該就緒/忙信號Rn/B可以在存儲其邏輯值 的寄存器中進行設(shè)置，并且在該寄存器中存儲的邏輯值可以輸出給為存儲器 芯片20準備的就緒/忙引腳。但是，為了在多芯片快閃存儲器器件中實現(xiàn)低 成本和操作便利，可以將來自多個存儲器芯片的多個就緒/忙信號Rn/B輸出 到輸^v/輸出引腳。因此，從控制器150生成的內(nèi)部就緒/忙信號INT—Rn/B可 以經(jīng)由輸出緩沖器110通過多個輸^輸出引腳中的一個引腳輸出到外部。Rn/B引腳選擇部分160可以將輸A/輸出引腳1/CKx〉的分配信息提供給 從其輸出就緒/忙信號Rn/B的輸出緩沖器110。如果1/0<1〉被分配為輸出與 存儲器芯片20相對應(yīng)的就緒/忙信號Rn/B的輸入/輸出引腳，則Rn/B引腳選 擇部分160可以將該分配信息提供給輸出緩沖器110以選擇輸入/輸出引腳 1/0<1>。此處，Rn/B引腳選擇部分160可以通過熔絲編程方案來實現(xiàn)。或者， Rn/B引腳選擇部分160可以通過接合選項來設(shè)置。但是也可以有供替換的方 法以用于設(shè)置Rn/B引腳選擇部分160。例如，Rn/B引腳選擇部分160也可 以實現(xiàn)為在上電時通過從主機或存儲器控制器60提供的配置數(shù)據(jù)進行設(shè)置 的寄存器。解碼器170可操作用于解碼可以被鎖存在地址寄存器130中的地址Add, 并且可以提供單元陣列100的選擇信號。如上所述，存儲器芯片20~40中的每一個能夠響應(yīng)于來自主機或存儲器 控制器60的命令，將內(nèi)部就緒/忙狀態(tài)同時輸出到不同的輸入/輸出引腳。所 述命令可以被所有存儲器芯片20~40識別。因此， 一次命令輸入可以使多芯 片快閃存儲器器件的所有存儲器芯片能夠同時輸出它們的就緒/忙狀態(tài)。響應(yīng) 于從主機或存儲器控制器60輸入的一次命令，根據(jù)至少一個示例實施例的多 芯片快閃存儲器器件可以在短時間內(nèi)輸出編程或擦除操作的當前狀態(tài)。圖4是時序圖，示出了在根據(jù)至少一個示例實施例的多芯片快閃存儲器 器件中的就緒/忙信號Rn/B的輸出圖形。參考圖4 ，響應(yīng)于 一 次輸入命令GOh ，根據(jù)至少 一 個示例實施例的多芯片快閃存儲器器件可以將所有存儲器芯片20 40的就緒/忙信號Rn/B同時輸出到每個為其分配的輸入/輸出引腳。為了檢查每個存儲器芯片的編程或擦除操作的當前狀態(tài)，主機或存儲器 控制器60可以與寫使能信號nWE同步地將可以向存儲器芯片請求就緒/忙信 號Rn/B的狀態(tài)請求命令GOh輸入到多芯片快閃存儲器器件。借助于輸7v/輸 出總線50，可以將狀態(tài)請求命令GOh同時輸入到存儲器芯片20 40。可被包 括在每個存儲器芯片20 40中的控制器150可以識別對就緒/忙信號Rn/B的 請求命令GOh。存儲器芯片20~40各自的控制器150可以向其相應(yīng)的輸出緩 沖器110提供帶有關(guān)于當前操作狀態(tài)的信息的內(nèi)部就緒/忙信號Rn/B ?？梢酝?過Rn/B引腳選擇部分160將提供給輸出緩沖器110的內(nèi)部就緒/忙信號Rn/B 傳輸給多個輸A/輸出引腳中分配給該內(nèi)部就緒/忙信號Rn/B的輸7v/輸出引腳 l/0<x>。同樣，如圖4中所示，可以響應(yīng)于輸出使能信號nRE的切換操作，將可 保持在輸出緩沖器110中的存儲器芯片的就緒/忙信號Rn/B從那里輸出。具 體來說，可以響應(yīng)于輸出使能信號nRE的上升沿，將與存儲器芯片的就緒/ 忙信號Rn/B相對應(yīng)的狀態(tài)數(shù)據(jù)SD—0、 SD—1、……、和SD—k (SD—1~SD—k) 輸出到存儲器芯片中為其分配的輸入/輸出引腳I/CKx〉。在此，輸出使能信號 nRE的切換次數(shù)可以取決于存儲器芯片的控制模式。在本實施例中，首先輸 出給輸A/輸出引腳的8比特就緒/忙信號Rn/B可以與下述配置相對應(yīng)，在所 述配置中，包括在多芯片快閃存儲器器件中的存儲器芯片的數(shù)目為8,并且 輸入/輸出引腳1/0<7:0>的數(shù)目是8。在這種情況下，可以通過輸出使能信號 nRE的一次切換操作輸出到輸入/輸出引腳的8個數(shù)據(jù)比特中的每一個可以與 一個存儲器芯片的就緒/忙信號相對應(yīng)。此外，這些就緒/忙信號Rn/B可以被 提供給主機或存儲器控制器60,并且可以響應(yīng)于輸出使能信號nRE的切換操 作而繼續(xù)在預(yù)定時間被輸出。根據(jù)如圖4中所示的就緒/忙信號Rn/B的輸出圖形，多芯片快閃存儲器 器件能夠基于一次輸入請求命令GOh同時檢查所有存儲器芯片的內(nèi)部操作狀 態(tài)。此外，通過利用可以響應(yīng)于一次狀態(tài)請求命令輸出到不同輸入/輸出引腳 的就緒/忙信號Rn/B ，存儲器控制器60或主機可以在短時間內(nèi)獲得多芯片快 閃存儲器器件的狀態(tài)。在對大量數(shù)據(jù)的編程操作期間，存儲器控制器60或主 機能夠通過同時確定多個存儲器芯片的內(nèi)部操作狀態(tài)，以更快的速度選擇準備好被編程的存儲器芯片。因為存儲器控制器60或主機能夠以更快的速度檢 查存儲器芯片的內(nèi)部狀態(tài)、選擇一 個存儲器芯片并且對所選擇的存儲器芯片進行編程操作，所以用于接收就緒/忙信號Rn/B的等待時間可以被縮短。圖5是示出如圖4所示的多芯片快閃存儲器器件的就緒/忙信號的狀態(tài)數(shù) 據(jù)SDJ) SD—k到輸入/輸出引腳的分配的例子。參考圖5，示出了分配存儲器 芯片20 40(芯片1~芯片8)中的輸A/輸出引腳I/CK7:0的就緒/忙信號Rn/B 到輸X/輸出引腳l/0<x>的分配。芯片1可以通過Rn/B引腳選擇部分160將就緒/忙信號Rn/B輸出到可以 分配給它的輸A/輸出引腳I/O<0>。芯片1可以響應(yīng)于輸出使能信號nRE通 過輸入/輸出引腳1/0<0>輸出就緒/忙信號Rn7B。剩余的輸入/輸出引腳 1/0<7:1>可以保持在高阻抗(High-Z)狀態(tài)。在每個存儲器芯片中，除了用于 就緒/忙信號Rn/B的輸A/輸出引腳以外，剩下的輸入/輸出引腳可以均被置于 高阻抗狀態(tài)。這可以防止存儲器芯片通過分配給另 一 芯片的引腳輸出就緒/忙 信號Rn/B。例如，輸入/輸出引腳1/0<4>可被用作用于芯片5的就緒/忙信號 Rn/B的輸出終端。因此除了芯片5以外的每個存儲器芯片可以將輸A/輸出引 腳1/0<4>維持在高阻抗狀態(tài)，這可以使芯片5的就緒/忙信號Rn/B以正常電 平輸出。可以通過其輸出芯片2到芯片7的就緒/忙信號Rn/B的輸入/輸出引 腳的分配模式可以如圖5所示的以順序排列的形式來進行配置。應(yīng)該注意到， 如圖5所示的特定引腳賦值僅僅是一個例子，其它的排列也是可以的?？傊?， 根據(jù)至少 一 個示例實施例，不同的輸輸出引腳1/CKx〉可以分配給不同的存 儲器芯片，這可以允許在外部將來自于不同的存儲器芯片的各個就緒/忙信號 Rn/B相互區(qū)分開來。根據(jù)至少一個示例實施例，將不同存儲器芯片的就緒/忙信號Rn/B分配 給不同的輸入/輸出引腳1/0<乂〉可以允許多芯片快閃存儲器器件同時確定所 有存儲器芯片的內(nèi)部操作狀態(tài)。圖6是時序圖，示出了根據(jù)至少一個示例實施例的多芯片快閃存儲器器 件的交叉編程操作，以作為輸出就緒/忙信號Rn/B的方法。參考圖6，主機或 存儲器控制器60利用就緒/忙信號Rn/B的該輸出圖形，可以以更快的速度檢 查存儲器芯片的內(nèi)部操作狀態(tài)。而且，主機或存儲器控制器60通過檢測已經(jīng) 被編程的存儲器芯片能夠迅速地將編程數(shù)據(jù)提供給可寫存儲器芯片。由于該 操作，即使在存儲器芯片可以被連續(xù)編程的交叉編程操作期間，主機或存儲器控制器也能夠以更快的速度找到可編程存儲器芯片。因為編程數(shù)據(jù)可被迅 速地提供給完成編程的存儲器芯片，所以可以縮短連續(xù)編程操作之間的時間間隔。因此，根據(jù)至少一個示例實施例，就緒/忙信號Rn/B的輸出方法在提 高對大量的連續(xù)提供的數(shù)據(jù)進行編程的交叉編程操作的速度方面是有用的。圖7是示出根據(jù)至少 一個示例實施例包括多芯片快閃存儲器器件的系統(tǒng) 的框圖。參考圖7,根據(jù)至少一個示例實施例的多芯片快閃存儲器器件210 可被嵌入在例如移動裝置或臺式計算機的系統(tǒng)中。根據(jù)至少 一 個示例實施例 的系統(tǒng)可包括中央處理單元(CPU) 230、隨機訪問存儲器(RAM) 240、輸 入鍵i"25力T^"貴-||^空4卜11^加-以-及快閃存儲器器件210，所有這些可電連接 到總線270?？梢砸耘c如上所述的多芯片快閃存儲器器件實質(zhì)相同的特征來 構(gòu)成快閃存儲器器件210。所述多芯片快閃存儲器器件210可以通過存儲器 控制器220存儲可以通過鍵盤250輸入并且可以由CPU 230處理的數(shù)據(jù)。在 此，多芯片快閃存儲器器件210和存儲器控制器220被示例為相互獨立，然 而所述存儲器控制器220可包括在多芯片快閃存儲器器件210中。如果如圖 7中所示的系統(tǒng)是移動系統(tǒng)，則可以進一步^是供電池(未示出)以提供系統(tǒng) 的驅(qū)動電壓。盡管未示出，如圖7中所示的系統(tǒng)可進一步包括應(yīng)用芯片組或 照相機圖像處理器。根據(jù)多芯片快閃存儲器器件的至少一個示例實施例，因為只要一次命令 輸入就可以使得能夠同時提供所有存儲器芯片的內(nèi)部操作狀態(tài)，因此具有更 快的速度，從而多芯片快閃存儲器器件的操作速度可以被改進。上面公開的主題被認為是示例性的而不是限制性的，所附的權(quán)利要求書 意圖覆蓋落入示例實施例的實際的精神和范圍內(nèi)的所有修改、改進和其它實 施例。因此，在法律允許的最大程度上，示例實施例的范圍由下面的權(quán)利要 求和其等價物的可允許的最寬泛解釋來確定，并且不應(yīng)被前述的詳細說明約 束或限制。因此，盡管已經(jīng)描述了示例實施例，但是顯而易見地，示例實施例可以 在許多方面進行改變。這樣的改變不應(yīng)^皮認為脫離了示例實施例的精神和范 圍，并且對本領(lǐng)域技術(shù)人員顯而易見的，所有這些修改將被認為是包括在下 述權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1、一種從包括多個存儲器芯片的多芯片存儲器器件讀取狀態(tài)數(shù)據(jù)的方法，所述方法包括向所述多個存儲器芯片中的每一個芯片提供請求輸出狀態(tài)數(shù)據(jù)的命令；以及通過所述多芯片存儲器器件的多個通道接受所述多個存儲器芯片中的每一個芯片的狀態(tài)數(shù)據(jù)。
2、 如權(quán)利要求l所述的方法，其中所述多個存儲器芯片共享所述多芯片 存儲器器件的所述通道。
3、 如權(quán)利要求2所述的方法，其中所述多個存儲器芯片通過所述多個通 道并行地輸出所述狀態(tài)數(shù)據(jù)。
4、 如權(quán)利要求l所述的方法，其中所述狀態(tài)數(shù)據(jù)是就緒/忙信號。
5、 如權(quán)利要求l所述的方法，其中所述多個存儲器芯片并行地輸出所述 狀態(tài)數(shù)據(jù)。
6、 如權(quán)利要求l所述的方法，其中所述多個存儲器芯片通過電連接到所 述通道的輸A/輸出引腳來輸出所述狀態(tài)數(shù)據(jù)。
7、 如權(quán)利要求l所述的方法，其中當通過所迷多芯片存儲器器件的所迷 多個通道接受所迷多個存儲器芯片的狀態(tài)數(shù)據(jù)時，響應(yīng)于輸出使能信號輸出 所述狀態(tài)數(shù)據(jù)。
8、 如權(quán)利要求l所述的方法，其中所述通道是所述多芯片存儲器器件的 內(nèi)部數(shù)據(jù)總線。
9、 一種從包括多個存儲器芯片的多芯片存儲器器件讀取狀態(tài)數(shù)據(jù)的方 法，包括設(shè)置所述多個存儲器芯片，以通過所述多芯片存儲器器件的不同通道來 輸出狀態(tài)數(shù)據(jù)；向所迷多個存儲器芯片提供請求輸出狀態(tài)數(shù)據(jù)的命令；以及 通過所述不同通道來并行接受該狀態(tài)數(shù)據(jù)。
10、 如權(quán)利要求9所述的方法，其中通過其輸出所述狀態(tài)數(shù)據(jù)的所述通 道通過下述中的一種來進行選擇接合選項、熔絲編程或這兩者的組合。
11、 一種多芯片存儲器器件，包括 具有多個線路的數(shù)據(jù)總線；存儲器控制器，電連接到所述數(shù)據(jù)總線線路；以及 多個存儲器芯片，每個具有輸A/輸出引腳；其中所述數(shù)據(jù)總線線路中的每一個電連接到所述多個存儲器芯片的輸入 /輸出引腳，并且其中所述輸入/輸出引腳響應(yīng)于狀態(tài)請求信號輸出狀態(tài)信號到所述總線 線路的不同線路。
12、 如權(quán)利要求11所述的多芯片存儲器器件，其中，將所述狀態(tài)請求命 令通過所述數(shù)據(jù)總線線路提供給所述多個存儲器芯片。
13、 如權(quán)利要求11所述的多芯片存儲器器件，其中每個存儲器芯片包括 控制器，用于響應(yīng)于所述狀態(tài)請求命令生成狀態(tài)信號； 輸出緩沖器，用于存儲該狀態(tài)信號；以及一組件，被配置成指定從其輸出該狀態(tài)信號給所述輸出緩沖器的輸入/ 輸出引腳；其中所述組件使所述多個存儲器芯片中的每一個芯片能夠?qū)顟B(tài)信號輸 出到不同的輸A/輸出引腳。
14、 如權(quán)利要求13所述的多芯片存儲器器件，其中所述從其輸出狀態(tài)信 號的輸A/輸出引腳利用下述中的 一種來進行指定少容絲編禾呈、4妄合選項或這兩者的組合。
15、 如權(quán)利要求13所述的多芯片存儲器器件，其中在所述多個存儲器芯 片中包括的控制器每個響應(yīng)于狀態(tài)請求命令并行輸出狀態(tài)信號。
16、 如權(quán)利要求15所述的多芯片存儲器器件，其中在所述多個存儲器芯 片中包括的控制器通過不同的輸入/輸出引腳來輸出狀態(tài)信號。
17、 如權(quán)利要求16所述的多芯片存儲器器件，其中將通過不同的輸A/ 輸出引腳輸出的狀態(tài)信號經(jīng)由數(shù)據(jù)總線線路提供給存儲器控制器。
18、 如權(quán)利要求ll所述的多芯片存儲器器件，其中所述狀態(tài)信號是就緒 /忙信號。
19、 如權(quán)利要求ll所述的多芯片存儲器器件，其中所述多個存儲器芯片 是快閃存儲器器件。
全文摘要
一種用于從包括多個存儲器芯片的多芯片存儲器器件中讀取狀態(tài)數(shù)據(jù)的方法，所述方法包括向多個存儲器芯片提供請求輸出狀態(tài)數(shù)據(jù)的命令；以及通過多芯片存儲器器件的多個通道接受多個存儲器芯片的狀態(tài)數(shù)據(jù)。所述狀態(tài)數(shù)據(jù)的讀取方法有助于縮短用于接受多芯片存儲器器件的狀態(tài)數(shù)據(jù)的等待時間，提高操作速度。
文檔編號G11C7/10GK101226765SQ200710300390
公開日2008年7月23日 申請日期2007年11月21日 優(yōu)先權(quán)日2006年11月21日
發(fā)明者邊大錫 申請人:三星電子株式會社