專利名稱：非易失性存儲(chǔ)器中的編程抑制方案的選擇性應(yīng)用的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及用于對(duì)非易失性存儲(chǔ)器裝置進(jìn)行編程的技術(shù)。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)器裝置已經(jīng)變得較普遍地用于各種電子裝置中。舉例來(lái)說(shuō)，非易失性半 導(dǎo)體存儲(chǔ)器用于蜂窩式電話、數(shù)碼相機(jī)、個(gè)人數(shù)字助理、移動(dòng)計(jì)算裝置、非移動(dòng)計(jì)算裝 置和其它裝置中。電可擦除可編程只讀存儲(chǔ)器(EEPROM)(包括快閃EEPROM)和電 可編程只讀存儲(chǔ)器(EPROM)是最普遍的非易失性半導(dǎo)體存儲(chǔ)器。
快閃存儲(chǔ)器系統(tǒng)的一個(gè)實(shí)例使用與非結(jié)構(gòu)，其包括將多個(gè)晶體管夾在兩個(gè)選擇柵極 之間串聯(lián)排列。串聯(lián)的晶體管和選擇柵極被稱為與非串。圖1是展示一個(gè)與非串的俯視 圖。圖2是其等效電路。圖1和2中所描繪的與非串包括四個(gè)晶體管100、 102、 104和 106,其串聯(lián)并夾在第一選擇柵極120與第二選擇柵極122之間。選擇柵極120通過(guò)位線 端子126將與非串連接到位線。選擇柵極122通過(guò)源極線端子128將與非串連接到源極 線。通過(guò)向選擇柵極120的控制柵極120CG施加恰當(dāng)電壓來(lái)控制選擇柵極120。通過(guò)向 選擇柵極122的控制柵極122CG施加恰當(dāng)電壓來(lái)控制選擇柵極122。晶體管100、 102、 104和106中的每一者包括控制柵極和浮動(dòng)?xùn)艠O。舉例來(lái)說(shuō)，晶體管100具有控制柵極 IOOCG和浮動(dòng)?xùn)艠OIOOFG。晶體管102包括控制柵極102CG和浮動(dòng)?xùn)艠O102FG。晶體管 104包括控制柵極104CG和浮動(dòng)?xùn)艠O104FG。晶體管106包括控制柵極106CG和浮動(dòng)?xùn)?極106FG?？刂茤艠OIOOCG連接到字線WL3，控制柵極102CG連接到字線WL2，控制 柵極104CG連接到字線WL1，且控制柵極106CG連接到字線WLO。
圖3提供上文描述的與非串的橫截面圖。如圖3所描繪，與非串的晶體管(也稱為 單元或存儲(chǔ)器單元)形成在p阱區(qū)140中。每一晶體管包括堆疊柵極結(jié)構(gòu)，其由控制柵 極(IOOCG、 102CG、 104CG和106CG)和浮動(dòng)?xùn)艠O(IOOFG、 102FG、 104FG和106FG) 組成。浮動(dòng)?xùn)艠O形成在氧化物或其它介電復(fù)合膜頂部的P阱表面上?？刂茤艠O位于浮動(dòng) 柵極上方，其中氧化物或其它隔離介電層使所述控制柵極與浮動(dòng)?xùn)艠O分離。注意，圖3 看似描繪晶體管120和122的控制柵極和浮動(dòng)?xùn)艠O。然而，對(duì)于晶體管120和122，控 制柵極和浮動(dòng)?xùn)艠O被電連接在一起。存儲(chǔ)器單元(100、 102、 104、 106)的控制柵極形 成字線。N+摻雜層130、 132、 134、 136和138在相鄰單元之間共享，借此所述單元彼
此串聯(lián)連接以形成與非串。這些N+慘雜層形成單元的每一者的源極和漏極。舉例來(lái)說(shuō)， N+摻雜層130充當(dāng)晶體管122的漏極和晶體管106的源極，N+摻雜層132充當(dāng)晶體管 106的漏極和晶體管104的源極，N+摻雜區(qū)134充當(dāng)晶體管104的漏極和晶體管102的 源極，N+慘雜區(qū)136充當(dāng)晶體管102的漏極和晶體管100的源極，且N+摻雜層138充 當(dāng)晶體管100的漏極和晶體管120的源極。N+摻雜層126連接到與非串的位線，而N+ 摻雜層128連接到多個(gè)與非串的共同源極線。
注意，雖然圖1-3展示與非串中的四個(gè)存儲(chǔ)器單元，但使用四個(gè)晶體管僅提供作為 實(shí)例。與非串可具有四個(gè)以下存儲(chǔ)器單元或四個(gè)以上存儲(chǔ)器單元。舉例來(lái)說(shuō)， 一些與非 串將包括八個(gè)存儲(chǔ)器單元、16個(gè)存儲(chǔ)器單元、32個(gè)存儲(chǔ)器單元等。本文論述不限于與非 串中的任何特定數(shù)目的存儲(chǔ)器單元。
使用與非結(jié)構(gòu)的快閃存儲(chǔ)器系統(tǒng)的典型結(jié)構(gòu)將包括若干與非串。舉例來(lái)說(shuō)，圖4展 示具有更多與非串的存儲(chǔ)器陣列的三個(gè)與非串202、 204和206。圖4的與非串的每一者 包括兩個(gè)選擇晶體管和四個(gè)存儲(chǔ)器單元。舉例來(lái)說(shuō)，與非串202包括選擇晶體管220和 230以及存儲(chǔ)器單元222、 224、 226和228。與非串204包括選擇晶體管240和250以及 存儲(chǔ)器單元242、 244、 246和248。每一串通過(guò)其選擇晶體管(例如，選擇晶體管230 和選擇晶體管250)連接到源極線。選擇線SGS用于控制源極側(cè)選擇柵極。各個(gè)與非串 通過(guò)選擇晶體管220、 240等連接到各自位線，所述選擇晶體管由選擇線SGD控制。在 其它實(shí)施例中，選擇線不一定需要為共同的。字線WL3連接到存儲(chǔ)器單元222和存儲(chǔ)器 單元242的控制柵極。字線WL2連接到存儲(chǔ)器單元224和存儲(chǔ)器單元244的控制柵極。 字線WL1連接到存儲(chǔ)器單元226和存儲(chǔ)器單元246的控制柵極。字線WLO連接到存儲(chǔ) 器單元228和存儲(chǔ)器單元248的控制柵極?？梢钥吹?，每一位線和各自與非串組成存儲(chǔ) 器單元陣列的列。字線(WL3、 WL2、 WL1禾BWL0)組成陣列的行。每一字線連接行中 每一存儲(chǔ)器單元的控制柵極。舉例來(lái)說(shuō)，字線WL2連接到存儲(chǔ)器單元224、 244和252 的控制柵極。
每一存儲(chǔ)器單元可存儲(chǔ)數(shù)據(jù)(模擬或數(shù)字)。當(dāng)存儲(chǔ)一位數(shù)字?jǐn)?shù)據(jù)時(shí)，存儲(chǔ)器單元的 可能閾值電壓范圍被劃分為兩個(gè)范圍，所述兩個(gè)范圍被分派邏輯數(shù)據(jù)"1"和"0"。在與 非型快閃存儲(chǔ)器的一個(gè)實(shí)例中，閾值電壓在存儲(chǔ)器單元被擦除之后為負(fù)，且界定為邏輯 "1"。閾值電壓在編程操作之后為正，且界定為邏輯"O"。當(dāng)閾值電壓為負(fù)且通過(guò)向控制 柵極施加0伏來(lái)嘗試讀取時(shí)，存儲(chǔ)器單元將接通以指示正存儲(chǔ)邏輯1。當(dāng)閥值電壓為正 且通過(guò)向控制柵極施加0伏來(lái)嘗試讀取操作時(shí)，存儲(chǔ)器單元將不會(huì)接通，這指示存儲(chǔ)邏
輯0。存儲(chǔ)器單元還可存儲(chǔ)多個(gè)信息級(jí)別，例如多個(gè)數(shù)字?jǐn)?shù)據(jù)位。在存儲(chǔ)多個(gè)數(shù)據(jù)級(jí)別 的情況下，可能閾值電壓范圍被劃分為數(shù)據(jù)級(jí)別的數(shù)目。舉例來(lái)說(shuō)，如果存儲(chǔ)四個(gè)信息 級(jí)別，那么將存在四個(gè)閾值電壓范圍分派到數(shù)據(jù)值"11"、 "10"、 "01"和"00"。在與非 型存儲(chǔ)器的一個(gè)實(shí)例中，閾值電壓在擦除操作之后為負(fù)且界定為"11"。針對(duì)狀態(tài)"10"、 "01"和"00"使用正閾值電壓。
與非型快閃存儲(chǔ)器及其操作的相關(guān)實(shí)例在以下美國(guó)專利/專利申請(qǐng)案中提供，所有所
述專利/專利申請(qǐng)案均以引用的方式并入本文中第5,570,315號(hào)美國(guó)專利；第5,774,397 號(hào)美國(guó)專利；第6,046,935號(hào)美國(guó)專利；第6,456,528號(hào)美國(guó)專利；以及第09/893,277號(hào) 美國(guó)專利申請(qǐng)案(第US2003/0002348號(hào)公開(kāi)案)。
當(dāng)對(duì)快閃存儲(chǔ)器單元進(jìn)行編程時(shí)，向控制柵極施加編程電壓且將位線接地。來(lái)自p 阱的電子注入到浮動(dòng)?xùn)艠O中。當(dāng)電子在浮動(dòng)?xùn)艠O中累積時(shí)，浮動(dòng)?xùn)艠O變?yōu)閹ж?fù)電荷，且 單元的閾值電壓升高。為了向正被編程的單元的控制柵極施加編程電壓，在恰當(dāng)字線上 施加所述編程電壓。如上文論述，所述字線還連接到利用同一字線的其它與非串的每一 者中的一個(gè)單元。舉例來(lái)說(shuō)，當(dāng)對(duì)圖4的單元224進(jìn)行編程時(shí)，還將向單元244的控制 柵極施加編程電壓，因?yàn)閮蓚€(gè)單元共享同一字線。當(dāng)需要編程字線上的一個(gè)單元而不編 程連接到同一字線的其它單元時(shí)，例如當(dāng)需要編程單元224而不編程單元244時(shí)，會(huì)出 現(xiàn)問(wèn)題。因?yàn)橄蜻B接到字線的所有單元施加編程電壓，所以連接到字線的未選定單元(將 不被編程的單元)(尤其是與選擇進(jìn)行編程的單元鄰近的單元)可能無(wú)意中被編程。舉例 來(lái)說(shuō)，單元244鄰近于單元224。當(dāng)對(duì)單元224進(jìn)行編程時(shí)，擔(dān)心單元244可能會(huì)無(wú)意 地被編程。對(duì)選定字線上的未選定單元的無(wú)意編程被稱為"編程干擾"。
可采用若干種技術(shù)來(lái)防止編程干擾。在一種稱為"自升壓"的方法中，在編程期間 電隔離未選定位線且向未選定字線施加通過(guò)電壓(例如，10伏)。未選定字線耦合到對(duì) 應(yīng)于未選定位線的與非串的溝道和源極/漏極區(qū)，從而促使在未選定位線的溝道和源極/ 漏極區(qū)中外加一電壓(例如，8伏)，從而防止編程干擾。自升壓促使溝道中存在電壓升 壓，這降低了隧道氧化物上的電壓且因此防止編程干擾。
局部自升壓("LSB")和擦除區(qū)域自升壓("EASB")兩者試圖將先前已編程單元的 溝道與正被抑制的單元的溝道隔離，以維持升壓溝道中的高電壓。舉例來(lái)說(shuō)，如果正在 編程圖4的單元224,那么LSB和EASB試圖通過(guò)將單元244的溝道與先前已編程單元 (246和248)隔離來(lái)抑制單元244中的編程。還可采用這些升壓技術(shù)的變型。
盡管使用這些技術(shù)中的一者對(duì)非易失性存儲(chǔ)器進(jìn)行編程，但仍可能發(fā)生編程干擾。
因此，需要一種較好的用于防止編程干擾的機(jī)制。

發(fā)明內(nèi)容
對(duì)非易失性存儲(chǔ)器系統(tǒng)進(jìn)行編程以便降低或避免編程干擾。根據(jù)一個(gè)實(shí)施例，針對(duì) 單個(gè)非易失性存儲(chǔ)器系統(tǒng)采用多種編程抑制方案?；谡痪幊痰淖志€來(lái)選擇編程抑制 方案。已經(jīng)發(fā)現(xiàn)某些編程抑制方案能較好地最小化或消除選擇字線處的編程干擾。在一 個(gè)實(shí)施例中，選擇編程抑制包括選擇編程電壓脈沖斜坡率。已經(jīng)發(fā)現(xiàn)不同的斜坡率能在 應(yīng)用于選擇字線時(shí)較好地最小化編程干擾。在另一實(shí)施例中，在編程操作之前或期間檢 測(cè)存儲(chǔ)器系統(tǒng)的溫度。可基于系統(tǒng)的溫度來(lái)選擇編程抑制方案。
在一個(gè)實(shí)施例中，提供一種對(duì)非易失性存儲(chǔ)裝置進(jìn)行編程的方法，其包含確定多個(gè) 字線中的哪一者將接收用于編程的編程電壓信號(hào)。選定字線耦合到第一非易失性存儲(chǔ)元 件群組的第一非易失性存儲(chǔ)元件和第二非易失性存儲(chǔ)元件群組的第二非易失性存儲(chǔ)元 件。將抑制編程第一非易失性存儲(chǔ)元件，且將編程第二非易失性存儲(chǔ)元件。基于將接收 編程電壓信號(hào)的字線來(lái)選擇編程抑制方案。使用選定的編程抑制方案將第一群組的溝道 升壓到一電壓電位。在對(duì)第一群組的溝道進(jìn)行升壓之后，啟用對(duì)第二非易失性存儲(chǔ)元件 群組的編程。
在另一實(shí)施例中，提供一種對(duì)非易失性存儲(chǔ)裝置進(jìn)行編程的方法，其包含確定所述 非易失性存儲(chǔ)裝置的溫度。所述非易失性存儲(chǔ)裝置包括將被抑制編程的第一非易失性存 儲(chǔ)元件群組和將被啟用以進(jìn)行編程的第二非易失性存儲(chǔ)元件群組?；跍囟葋?lái)選擇編程 抑制方案。使用選定的編程抑制方案對(duì)第一非易失性存儲(chǔ)元件群組的溝道進(jìn)行升壓，且 啟用對(duì)第二非易失性存儲(chǔ)元件群組的編程。
在又一實(shí)施例中，提供一種非易失性存儲(chǔ)器系統(tǒng)，其包含多個(gè)字線、具有將被抑制 編程的第一非易失性存儲(chǔ)元件的第一非易失性存儲(chǔ)元件群組，以及具有將被編程的第二 非易失性存儲(chǔ)元件的第二非易失性存儲(chǔ)元件群組。提供與所述多個(gè)字線和所述第一及第 二非易失性存儲(chǔ)元件群組通信的管理電路。所述管理電路通過(guò)確定所述多個(gè)字線中的哪 個(gè)字線也耦合到第二非易失性存儲(chǔ)元件來(lái)編程第二非易失性存儲(chǔ)元件。所述字線是耦合 到第一非易失性存儲(chǔ)元件的第一字線。所述管理電路基于經(jīng)選擇以進(jìn)行編程的第一字線
來(lái)選擇編程抑制方案。使用選定的編程抑制方案對(duì)第一非易失性存儲(chǔ)元件群組的溝道的 電壓電位進(jìn)行升壓，且啟用對(duì)第二非易失性存儲(chǔ)元件群組的編程。
在另一實(shí)施例中，提供一種對(duì)非易失性存儲(chǔ)裝置進(jìn)行編程的方法，其包含編程耦合 到第一字線的一個(gè)或一個(gè)以上非易失性存儲(chǔ)元件。編程第一字線包括對(duì)具有將被抑制編
程的第一非易失性存儲(chǔ)元件的第一非易失性存儲(chǔ)元件群組的溝道的電壓電位進(jìn)行升壓。 所述第一非易失性存儲(chǔ)元件耦合到第一字線。根據(jù)第一編程抑制方案來(lái)完成升壓，且啟 用對(duì)具有將被編程的第二非易失性存儲(chǔ)元件的第二非易失性存儲(chǔ)元件群組的編程。所述 第二非易失性存儲(chǔ)元件耦合到第一字線。所述方法還包含通過(guò)對(duì)具有將被抑制編程的第 三非易失性存儲(chǔ)元件的第一非易失性存儲(chǔ)元件群組的溝道的電壓電位進(jìn)行升壓來(lái)編程耦 合到第二字線的一個(gè)或一個(gè)以上非易失性存儲(chǔ)元件。所述第三非易失性存儲(chǔ)元件耦合到 第二字線。根據(jù)第二編程抑制方案來(lái)完成升壓，且啟用對(duì)具有將被編程的第四非易失性 存儲(chǔ)元件的第二非易失性存儲(chǔ)元件群組的編程。所述第四非易失性存儲(chǔ)元件耦合到第二 字線。
可通過(guò)閱讀說(shuō)明書(shū)、圖式和權(quán)利要求書(shū)來(lái)獲得本發(fā)明的其它特征、方面和目的。


圖1是與非串的俯視圖。
圖2是圖1中所描繪的與非串的等效電路圖。 圖3是圖1的與非串的橫截面圖。 圖4是描繪三個(gè)與非串的電路圖。
圖5是可實(shí)施本發(fā)明各個(gè)方面的非易失性存儲(chǔ)器系統(tǒng)的一個(gè)實(shí)施例的框圖。 圖6說(shuō)明存儲(chǔ)器陣列的示范性組織。
圖7描繪根據(jù)實(shí)施例可施加到選定字線的示范性編程/檢驗(yàn)電壓信號(hào)。
圖8是根據(jù)一個(gè)實(shí)施例用于執(zhí)行編程操作的示范性流程圖。
圖9描繪編程為兩個(gè)狀態(tài)的存儲(chǔ)器單元群組的示范性閾值分布。
圖IO描繪編程為四個(gè)狀態(tài)的存儲(chǔ)器單元群組的示范性閾值分布。
圖u描繪存儲(chǔ)器單元群組的示范性閾值分布和用于編程多狀態(tài)存儲(chǔ)器單元的示范性過(guò)程。
圖12描繪示范性與非串的橫截面和自升壓編程抑制方案。
圖13描繪示范性與非串的橫截面和擦除區(qū)域自升壓編程抑制方案。
圖14描繪示范性與非串的橫截面和經(jīng)修改的擦除區(qū)域自升壓編程抑制方案。
圖15描繪示范性與非串的橫截面和局部化自升壓編程抑制方案。
圖16是描繪根據(jù)一個(gè)實(shí)施例利用不同編程抑制方案的示范性方法的表。
圖17是描繪根據(jù)一個(gè)實(shí)施例各種編程電壓脈沖的斜率的曲線圖。
圖18是描繪根據(jù)一個(gè)實(shí)施例利用不同編程電壓脈沖斜坡率的示范性方法的表。
圖19是根據(jù)一個(gè)實(shí)施例基于正被編程的字線利用不同編程抑制方案的流程圖。 圖20是根據(jù)一個(gè)實(shí)施例基于存儲(chǔ)器系統(tǒng)的溫度利用不同編程抑制方案的流程圖。
具體實(shí)施例方式
圖5是可用于實(shí)施本發(fā)明的快閃存儲(chǔ)器系統(tǒng)的一個(gè)實(shí)施例的框圖。存儲(chǔ)器單元陣列 302由列控制電路304、行控制電路306、 c源極控制電路310和p阱控制電路308控制。 列控制電路304連接到存儲(chǔ)器單元陣列302的位線以用于讀取存儲(chǔ)在存儲(chǔ)器單元中的數(shù) 據(jù)，用于在編程操作期間確定存儲(chǔ)器單元的狀態(tài)，且用于控制位線的電位電平以促進(jìn)或 抑制編程和擦除。行控制電路306連接到字線以選擇所述字線中的一者，以施加讀取電 壓，以施加與由列控制電路304控制的位線電位電平組合的編程電壓，且施加擦除電壓。 C源極控制電路310控制連接到存儲(chǔ)器單元的共同源極線(圖6中標(biāo)注為"C源極")。p 阱控制電路308控制p阱電壓。
存儲(chǔ)在存儲(chǔ)器單元中的數(shù)據(jù)由列控制電路304讀出，且經(jīng)由數(shù)據(jù)輸入/輸出緩沖器312 輸出到外部I/O線。待存儲(chǔ)在存儲(chǔ)器單元中的編程數(shù)據(jù)經(jīng)由外部I/O線輸入到數(shù)據(jù)輸入/ 輸出緩沖器312中，且傳送到列控制電路304。外部I/O線連接到控制器318。
用于控制快閃存儲(chǔ)器裝置的命令數(shù)據(jù)輸入到控制器318。所述命令數(shù)據(jù)告知快閃存 儲(chǔ)器請(qǐng)求什么操作。輸入命令被傳送到狀態(tài)機(jī)316，所述狀態(tài)機(jī)316控制列控制電路304、 行控制電路306、 c源極控制318、 p阱控制電路308和數(shù)據(jù)輸入/輸出緩沖器312。狀態(tài) 機(jī)316還可輸出快閃存儲(chǔ)器的狀態(tài)數(shù)據(jù)，例如就緒/繁忙(READY/BUSY)或通過(guò)/失敗 (PASS/FAIL )。
控制器318連接到或可連接到主機(jī)系統(tǒng)，例如個(gè)人計(jì)算機(jī)、數(shù)碼相機(jī)或個(gè)人數(shù)字助 理等。其與發(fā)起命令的主機(jī)通信，例如以向存儲(chǔ)器陣列302存儲(chǔ)數(shù)據(jù)或從存儲(chǔ)器陣列302 讀取數(shù)據(jù)，且提供或接收此類數(shù)據(jù)?？刂破?18將此類命令轉(zhuǎn)換為可由命令電路314解 譯并執(zhí)行的命令信號(hào)，所述命令電路314與狀態(tài)機(jī)316通信。控制器318通常含有用于 正向存儲(chǔ)器陣列寫(xiě)入或從存儲(chǔ)器陣列讀取的用戶數(shù)據(jù)的緩沖存儲(chǔ)器。
一種示范性存儲(chǔ)器系統(tǒng)包含一個(gè)集成電路，其包括控制器318以及一個(gè)或一個(gè)以上 集成電路芯片，每一集成電路芯片含有存儲(chǔ)器陣列和相關(guān)聯(lián)的控制、輸入/輸出和狀態(tài)機(jī) 電路。存在將系統(tǒng)的存儲(chǔ)器陣列和控制器電路一起集成在一個(gè)或一個(gè)以上集成電路芯片 上的趨勢(shì)。存儲(chǔ)器系統(tǒng)可嵌入作為主機(jī)系統(tǒng)的一部分，或可包括在以可移除方式插入主 機(jī)系統(tǒng)中的存儲(chǔ)卡(或其它封裝)中。此類卡可包括整個(gè)存儲(chǔ)器系統(tǒng)(例如，包括控制 器)或僅包括存儲(chǔ)器陣列以及相關(guān)聯(lián)的外圍電路(其中控制器或控制功能嵌入在主機(jī)中)。
因此，控制器可嵌入在主機(jī)中或包括在可移除存儲(chǔ)器系統(tǒng)內(nèi)。
參看圖6，描述存儲(chǔ)器單元陣列302的示范性結(jié)構(gòu)。作為一個(gè)實(shí)例，描述被分割成 1,024個(gè)區(qū)塊的與非快閃EEPROM。同時(shí)擦除存儲(chǔ)在每一區(qū)塊中的數(shù)據(jù)。在一個(gè)實(shí)施例 中，區(qū)塊是被同時(shí)擦除的單元的最小單位。在此實(shí)例中，在每一區(qū)塊中，存在8,512個(gè) 列，其被劃分為偶列和奇列。位線也被劃分為偶位線(BLe)和奇位線(BLo)。圖6展 示串聯(lián)連接以形成與非串的四個(gè)存儲(chǔ)器單元。雖然展示在每一與非串中包括四個(gè)單元， 但可使用四個(gè)以上或四個(gè)以下單元(例如，16、 32或另一數(shù)目)。與非串的一個(gè)端子經(jīng) 由第一選擇晶體管SGD連接到相應(yīng)位線，且另一端子經(jīng)由第二選擇晶體管SGS連接到c 源極。
在一個(gè)實(shí)施例的讀取和編程操作期間，同時(shí)選擇4,256個(gè)存儲(chǔ)器單元。所選擇的存 儲(chǔ)器單元具有相同字線(例如，WL2-i)和相同種類的位線(例如，偶位線)。因此，可 同時(shí)讀取或編程532字節(jié)的數(shù)據(jù)。同時(shí)讀取或編程的這532字節(jié)的數(shù)據(jù)形成邏輯頁(yè)。因 此，在此實(shí)例中， 一個(gè)區(qū)塊可存儲(chǔ)至少八個(gè)頁(yè)。當(dāng)每一存儲(chǔ)器單元存儲(chǔ)兩個(gè)數(shù)據(jù)位(例 如，多級(jí)別單元)時(shí)， 一個(gè)區(qū)塊存儲(chǔ)16個(gè)頁(yè)。
根據(jù)實(shí)施例還可使用其它結(jié)構(gòu)。 一個(gè)實(shí)施例利用所有位線結(jié)構(gòu)，借此所述位線不被 劃分為偶列和奇列。在此類實(shí)施例中，在讀取和編程操作期間同時(shí)選擇區(qū)塊中的每一位 線。同時(shí)編程沿著共同字線且連接到任何位線的存儲(chǔ)器單元。
使用奇/偶位線編程的結(jié)構(gòu)的實(shí)例可查閱第6,522,580號(hào)和第6，643，188號(hào)美國(guó)專利； 所述兩個(gè)美國(guó)專利的全文以引用的方式并入本文中。關(guān)于使用所有位線編程的結(jié)構(gòu)的更 多信息可查閱以下美國(guó)專利文獻(xiàn)(全文以引用的方式并入本文中)第US 2004/0057283 號(hào)美國(guó)專利申請(qǐng)公開(kāi)案；第US 2004/0060031號(hào)美國(guó)專利申請(qǐng)公開(kāi)案；第US 2004/0057285 號(hào)美國(guó)專利申請(qǐng)公開(kāi)案；第US 2004/0057287號(hào)美國(guó)專利申請(qǐng)公開(kāi)案；第US 2004/0057318 號(hào)美國(guó)專利申請(qǐng)公開(kāi)案；第US 2003/0161182號(hào)美國(guó)專利申請(qǐng)公開(kāi)案；第US 2004/0047182 號(hào)美國(guó)專利申請(qǐng)公開(kāi)案。另外，2005年4月5日申請(qǐng)的題為"COMPENSATING FOR FLOATING GATE COUPLING DURING READ OPERATIONS"的第11/099,133號(hào)美國(guó)專 利申請(qǐng)案(其全文以引用的方式并入本文中)描述針對(duì)所有位線和奇/偶位線編程結(jié)構(gòu)兩 者的全序列和兩次通過(guò)編程的實(shí)例。
在一個(gè)實(shí)施例中，通過(guò)將p阱升高到擦除電壓(例如，20伏)并將選定區(qū)塊的字線 接地且同時(shí)源極線和位線浮動(dòng)來(lái)擦除存儲(chǔ)器單元。由于電容性耦合的緣故，未選定字線 (例如，在未選定且將不被擦除的區(qū)塊中的那些字線)、位線、選擇線和c源極也升高到
較高正電位(例如，20V)。因此，當(dāng)浮動(dòng)?xùn)艠O的電子發(fā)射到襯底時(shí)，向選定區(qū)塊的存儲(chǔ) 器單元的隧道氧化物層施加強(qiáng)電場(chǎng)，且擦除選定存儲(chǔ)器單元的數(shù)據(jù)。由于將足夠的電子 從浮動(dòng)?xùn)艠O傳送到p阱區(qū)，因而選定單元的閾值電壓變成負(fù)的?？蓪?duì)整個(gè)存儲(chǔ)器陣列、 所述陣列的多個(gè)區(qū)塊或其它單位的單元執(zhí)行擦除。
在讀取和檢驗(yàn)操作中，將選定區(qū)塊的選擇柵極(SGD和SGS)升高到一個(gè)或一個(gè)以 上選擇電壓，且將選定區(qū)塊的未選定字線(例如，WLO、 WL1和WL3)升高到讀取通過(guò) 電壓(例如，4.5伏)，以使晶體管作為通過(guò)柵極而操作。選定區(qū)塊的選定字線(例如， WL2)連接到參考電壓，針對(duì)每一讀取和檢驗(yàn)操作規(guī)定所述參考電壓的電平以便確定所 關(guān)注的存儲(chǔ)器單元的閾值電壓是高于還是低于此電平。舉例來(lái)說(shuō)，在一位存儲(chǔ)器單元的 讀取操作中，將選定字線WL2接地，使得檢測(cè)到閾值電壓是否高于0V。在一位存儲(chǔ)器 單元的檢驗(yàn)操作中，舉例來(lái)說(shuō)，將選定字線WL2連接到0.8V，使得隨著編程的進(jìn)行， 檢驗(yàn)出閾值電壓是否已經(jīng)達(dá)到0.8V。在讀取和檢驗(yàn)期間，源極和p阱處于零伏。將選定 位線(BLe)預(yù)充電到例如0.7V的電平。如果閾值電壓高于讀取或檢驗(yàn)電平，那么所關(guān) 注的位線(BLe)的電位電平維持高電平，這是由于相關(guān)聯(lián)的非導(dǎo)電存儲(chǔ)器單元的緣故。 另一方面，如果閾值電壓低于讀取或檢驗(yàn)電平，那么所關(guān)注的位線(BLe)的電位電平下 降到低電平(例如，低于0.5V),這是由于導(dǎo)電存儲(chǔ)器單元的緣故。存儲(chǔ)器單元的狀態(tài)由 讀出放大器檢測(cè)，所述讀出放大器連接到位線且讀出所得位線電壓。編程還是擦除存儲(chǔ) 器單元之間的差別取決于是否在浮動(dòng)?xùn)艠O中存儲(chǔ)凈負(fù)電荷。舉例來(lái)說(shuō)，如果在浮動(dòng)?xùn)艠O 中存儲(chǔ)負(fù)電荷，那么閾值電壓變高，且晶體管可處于增強(qiáng)操作模式中。
上文描述的擦除、讀取和檢驗(yàn)操作根據(jù)此項(xiàng)技術(shù)中己知的技術(shù)來(lái)執(zhí)行。因此，所屬
領(lǐng)域的技術(shù)人員可改變所解釋的細(xì)節(jié)中的許多細(xì)節(jié)。
在一個(gè)實(shí)例中，當(dāng)編程存儲(chǔ)器單元時(shí)，漏極和p阱接收0伏，而控制柵極接收一系
列具有遞增振幅的編程脈沖。在一個(gè)實(shí)施例中，所述系列中的脈沖的振幅在15伏到25 伏的范圍內(nèi)。在其它實(shí)施例中，所述系列中的脈沖范圍可有所不同，例如具有為12伏的 開(kāi)始電平。在編程存儲(chǔ)器單元期間，在編程脈沖之間的時(shí)期中執(zhí)行檢驗(yàn)操作。也就是說(shuō)， 在每一編程脈沖之間讀取并行編程的單元群組的每一單元的編程電平，以確定其是否已 經(jīng)達(dá)到或超過(guò)其要被編程到的檢驗(yàn)電平。 一種檢驗(yàn)編程的方式是在特定比較點(diǎn)處測(cè)試導(dǎo) 電性。針對(duì)所有隨后編程脈沖通過(guò)將位線電壓從0升高到Vdd (例如，2.5伏)來(lái)(例如) 在與非單元中鎖定經(jīng)檢驗(yàn)為充分編程的單元，以終止對(duì)那些單元的編程過(guò)程。在一些情 況下，脈沖數(shù)目將受到限制(例如，20個(gè)脈沖)，且如果給定存儲(chǔ)器單元未由最后脈沖
充分編程，那么假定錯(cuò)誤。在一些實(shí)施方案中，在編程之前擦除存儲(chǔ)器單元(按區(qū)塊或 其它單位)。
圖7描繪根據(jù)一個(gè)實(shí)施例的編程電壓信號(hào)。此信號(hào)具有一組具有遞增振幅的脈沖。 所述脈沖的振幅隨著每一脈沖增加預(yù)定步長(zhǎng)大小。在包括存儲(chǔ)多個(gè)數(shù)據(jù)位的存儲(chǔ)器單元 的一個(gè)實(shí)施例中，示范性步長(zhǎng)大小為0.2伏。在編程脈沖的每一者之間是檢驗(yàn)脈沖。圖7 的信號(hào)假定四狀態(tài)存儲(chǔ)器單元，因此其包括三個(gè)檢驗(yàn)脈沖。舉例來(lái)說(shuō)，在編程脈沖330 與332之間是三個(gè)依序檢驗(yàn)脈沖。在零伏檢驗(yàn)電壓電平處描繪第一檢驗(yàn)脈沖334。在第 二檢驗(yàn)電壓電平處，第二檢驗(yàn)脈沖336跟隨第一檢驗(yàn)脈沖。在第三檢驗(yàn)電壓電平處，第 三檢驗(yàn)脈沖338跟隨第二檢驗(yàn)脈沖336。能夠以八個(gè)狀態(tài)存儲(chǔ)數(shù)據(jù)的多狀態(tài)存儲(chǔ)器單元 可能需要針對(duì)七個(gè)比較點(diǎn)執(zhí)行檢驗(yàn)操作。因此，按序施加七個(gè)檢驗(yàn)脈沖以在兩個(gè)連續(xù)編 程脈沖之間在七個(gè)檢驗(yàn)電平處執(zhí)行七個(gè)檢驗(yàn)操作?；谒銎邆€(gè)檢驗(yàn)操作，系統(tǒng)可確定 存儲(chǔ)器單元的狀態(tài)。 一種用于減少檢驗(yàn)的時(shí)間負(fù)擔(dān)的方式是使用較有效的檢驗(yàn)過(guò)程，例 如在2002年12月5日申請(qǐng)的題為"Smart Verify for Multi-State Memories "的第10/314,055 號(hào)美國(guó)專利申請(qǐng)案中所揭示，所述申請(qǐng)案全文以引用的方式并入本文中。
圖8是描述一種用于編程非易失性存儲(chǔ)器系統(tǒng)的方法的流程圖。如所屬領(lǐng)域的一般 技術(shù)人員將了解，可依據(jù)特定應(yīng)用或?qū)嵤┓桨竵?lái)修改、添加或移除各種步驟，而仍然保 持在本揭示案的范圍和精神內(nèi)。在各種實(shí)施方案中，在編程之前擦除存儲(chǔ)器單元(按區(qū) 塊或其它單位)。在圖8的步驟350處(且參看圖5),由控制器318發(fā)布數(shù)據(jù)加載命令， 并將其輸入到命令電路314，從而允許將數(shù)據(jù)輸入到數(shù)據(jù)輸入/輸出緩沖器312。所述輸 入數(shù)據(jù)被辨認(rèn)為命令，且經(jīng)由輸入到命令電路314的命令鎖存信號(hào)(未說(shuō)明)由狀態(tài)機(jī) 316鎖存。在步驟352中，將指示頁(yè)地址的地址數(shù)據(jù)從控制器318輸入到行控制器306。 所述輸入數(shù)據(jù)被辨認(rèn)為頁(yè)地址，且經(jīng)由狀態(tài)機(jī)316鎖存，這通過(guò)輸入到命令電路314的 地址鎖存信號(hào)來(lái)實(shí)現(xiàn)。在步驟354處，將532字節(jié)的編程數(shù)據(jù)輸入到數(shù)據(jù)輸入/輸出緩沖 器312。應(yīng)注意，532字節(jié)的編程數(shù)據(jù)特定用于所描述的特定實(shí)施方案，且其它實(shí)施方案 將需要或利用各種其它大小的編程數(shù)據(jù)。所述數(shù)據(jù)可鎖存在選定位線的寄存器中。在一 些實(shí)施例中，所述數(shù)據(jù)還鎖存在選定位線的第二寄存器中以用于檢驗(yàn)操作。在步驟356 處，由控制器318發(fā)布編程命令，且將其輸入到數(shù)據(jù)輸入/輸出緩沖器312。所述命令經(jīng) 由輸入到命令電路314的命令鎖存信號(hào)而由狀態(tài)機(jī)316鎖存。
在步驟358處，將Vpgm (施加到選定字線的編程脈沖電壓電平)初始化為開(kāi)始脈沖 (例如，15伏)，且將由狀態(tài)機(jī)316維持的編程計(jì)數(shù)器PC初始化為0。在步驟360處，將
編程電壓(Vpgm)脈沖施加到選定字線(例如，圖4的WL2)。將包括待編程的存儲(chǔ)器 單元的位線接地以啟用編程，而將其它位線連接到Vdd以在施加編程脈沖期間抑制編程。 下文將提供步驟360的更多細(xì)節(jié)，包括各種升壓和編程抑制系統(tǒng)和技術(shù)。
在步驟362處，檢驗(yàn)選定存儲(chǔ)器單元的狀態(tài)。如果檢測(cè)到選定單元的目標(biāo)閾值電壓 已經(jīng)達(dá)到恰當(dāng)電平(例如，針對(duì)邏輯O的編程電平或多狀態(tài)單元的特定狀態(tài))，那么選定 單元被檢驗(yàn)為被編程到其目標(biāo)狀態(tài)。如果檢測(cè)到閾值電壓尚未達(dá)到恰當(dāng)電平，那么選定 單元不被檢驗(yàn)為被編程到其目標(biāo)狀態(tài)。將排除對(duì)在步驟362處被檢驗(yàn)為被編程到其目標(biāo) 狀態(tài)的那些單元進(jìn)行進(jìn)一步編程。在步驟364處，確定所有待編程的單元是否已經(jīng)被檢 驗(yàn)為已經(jīng)編程到其相應(yīng)狀態(tài)，例如通過(guò)檢査經(jīng)設(shè)計(jì)以檢測(cè)并發(fā)信號(hào)通知此類狀態(tài)的恰當(dāng) 的數(shù)據(jù)存儲(chǔ)寄存器來(lái)確定。如果是，那么編程過(guò)程完成并成功，因?yàn)樗鲞x定存儲(chǔ)器單 元均被編程且檢驗(yàn)為到達(dá)其目標(biāo)狀態(tài)。在步驟366中報(bào)告通過(guò)狀態(tài)。如果在步驟364處， 確定并非所有存儲(chǔ)器單元都已經(jīng)被檢驗(yàn)為如此，那么編程過(guò)程繼續(xù)。在步驟368處，對(duì) 照編程極限值來(lái)檢查編程計(jì)數(shù)器PC。編程極限值的一個(gè)實(shí)例為20。如果編程計(jì)數(shù)器PC 不小于20，那么在步驟369處確定尚未成功編程的存儲(chǔ)器單元的數(shù)目是否等于或小于預(yù) 定數(shù)目。如果未成功編程的存儲(chǔ)器單元的數(shù)目等于或小于預(yù)定數(shù)目，那么在步驟371處 將編程過(guò)程標(biāo)記為通過(guò)且報(bào)告通過(guò)狀態(tài)?？稍谧x取過(guò)程期間使用誤差校正來(lái)校正未被成 功編程的存儲(chǔ)器單元。然而，如果未成功編程的存儲(chǔ)器單元的數(shù)目大于預(yù)定數(shù)目，那么 在步驟370處將編程過(guò)程標(biāo)記為失敗且報(bào)告失敗狀態(tài)。如果編程計(jì)數(shù)器PC小于20，那 么在步驟372處將Vpgm電平增加步長(zhǎng)大小且遞增編程計(jì)數(shù)器PC。在步驟372之后，過(guò) 程循環(huán)回到步驟360，以施加下一Vpgm脈沖。
圖8的流程圖描繪如可應(yīng)用于二進(jìn)制存儲(chǔ)裝置的單次通過(guò)編程方法。在如可應(yīng)用于 多級(jí)別存儲(chǔ)裝置的兩次通過(guò)編程方法中且如下文描述，舉例來(lái)說(shuō)，可在流程圖的單個(gè)迭 代中使用多個(gè)編程或檢驗(yàn)步驟。針對(duì)編程操作的每一次通過(guò)可執(zhí)行步驟360-372。在第一 次通過(guò)中，可施加一個(gè)或一個(gè)以上編程脈沖，且檢驗(yàn)其結(jié)果以確定單元是否處于恰當(dāng)?shù)?中間狀態(tài)。在第二次通過(guò)中，可施加一個(gè)或一個(gè)以上編程脈沖，且檢驗(yàn)其結(jié)果以確定所 述單元是否處于恰當(dāng)?shù)淖罱K狀態(tài)。
在成功編程過(guò)程結(jié)束時(shí)，存儲(chǔ)器單元的閾值電壓應(yīng)當(dāng)處于已編程存儲(chǔ)器單元的一個(gè) 或一個(gè)以上閾值電壓分布內(nèi)或處于已擦除存儲(chǔ)器單元的閾值電壓分布內(nèi)。圖9說(shuō)明當(dāng)每 一存儲(chǔ)器單元存儲(chǔ)一位數(shù)據(jù)時(shí)存儲(chǔ)器單元陣列的閾值電壓分布。圖9展示已擦除存儲(chǔ)器 單元的第一閾值電壓分布380和已編程存儲(chǔ)器單元的第二閾值電壓分布382。在一個(gè)實(shí)
施例中，第一分布中的閾值電壓電平為負(fù)，且第二分布中的閾值電壓電平為正。
圖10說(shuō)明當(dāng)每一存儲(chǔ)器單元以四個(gè)物理狀態(tài)存儲(chǔ)兩位數(shù)據(jù)時(shí)存儲(chǔ)器單元陣列的示 范性閾值電壓分布。分布384表示處于已擦除狀態(tài)(存儲(chǔ)"ll")的單元的閾值電壓分布， 其具有負(fù)閾值電壓電平。分布386表示處于第一已編程狀態(tài)(存儲(chǔ)"10")的單元的閾值 電壓分布。分布388表示處于第二已編程狀態(tài)(存儲(chǔ)"00")的單元的閾值電壓分布。分 布390表示處于第三己編程狀態(tài)(存儲(chǔ)"01")的單元的閾值電壓分布。在此實(shí)例中，存 儲(chǔ)在單個(gè)存儲(chǔ)器單元中的所述兩個(gè)位中的每一者來(lái)自不同的邏輯頁(yè)。也就是說(shuō)，存儲(chǔ)在 每一存儲(chǔ)器單元中的所述兩個(gè)位中的每一位具有不同的邏輯頁(yè)地址。以正方形顯示的位 對(duì)應(yīng)于下部頁(yè)。以圓圈顯示的位對(duì)應(yīng)于上部頁(yè)。在一個(gè)實(shí)施例中，使用葛萊碼序列將邏 輯狀態(tài)分派到存儲(chǔ)器單元的依序物理狀態(tài)，使得如果浮動(dòng)?xùn)艠O的闡值電壓錯(cuò)誤地移位到 其最近相鄰閾值電壓狀態(tài)范圍，那么只有一個(gè)位將受到影響。為了提供改進(jìn)的可靠性， 優(yōu)選地收緊各個(gè)分布(分布變窄)，因?yàn)檩^緊的分布帶來(lái)較寬的讀取裕度(鄰近狀態(tài)閾值 分布之間的距離)。
圖11說(shuō)明編程4狀態(tài)與非存儲(chǔ)器單元的兩次通過(guò)技術(shù)的實(shí)例，所述存儲(chǔ)器單元例如 為具有圖10中所說(shuō)明的閾值電壓分布的陣列的存儲(chǔ)器單元。在第一次編程通過(guò)中，根據(jù) 待編程到下部邏輯頁(yè)中的位來(lái)設(shè)置單元的閎值電壓電平。如果所述位為邏輯"l"，那么 閾值電壓不改變，因?yàn)槠溆捎诩航?jīng)在早期被擦除而處于恰當(dāng)狀態(tài)。然而，如果待編程的 位為邏輯"0"，那么將單元的閾值電平增加到閾值電壓分布386內(nèi)，如箭頭394所示。
這結(jié)束了第一次編程通過(guò)。
在第二次編程通過(guò)中，根據(jù)被編程到上部邏輯頁(yè)中的位結(jié)合由第一次編程通過(guò)建立
的現(xiàn)有邏輯電平，來(lái)設(shè)置單元的閾值電壓電平。如果上部邏輯頁(yè)位將存儲(chǔ)邏輯"1"，那 么不發(fā)生任何編程，因?yàn)樗鰡卧罁?jù)下部頁(yè)位的編程而處于對(duì)應(yīng)于閾值電壓分布384 或386的物理狀態(tài)中的一者中，所述兩個(gè)閾值電壓分布均載有上部頁(yè)位"1"。然而，如 果上部頁(yè)位將為邏輯"0"，那么對(duì)所述單元進(jìn)行第二次編程。如果第一次通過(guò)導(dǎo)致單元 保持在對(duì)應(yīng)于閾值分布384的已擦除狀態(tài)中，那么在第二階段中對(duì)單元進(jìn)行編程，使得 將閾值電壓增加到閾值分布390內(nèi)，如箭頭398所示。如果單元由于第一次編程通過(guò)的 緣故而已經(jīng)被編程到對(duì)應(yīng)于閾值分布386的狀態(tài)中，那么在第二次通過(guò)中進(jìn)一步編程存 儲(chǔ)器單元，使得將閾值電壓增加到閾值電壓分布388內(nèi)，如箭頭396所描繪。第二次通 過(guò)的結(jié)果是將單元編程到指定為存儲(chǔ)邏輯"0"(針對(duì)上部頁(yè))的狀態(tài)中而不改變第一次 編程通過(guò)的邏輯狀態(tài)。
當(dāng)然，如果存儲(chǔ)器以四個(gè)以上物理狀態(tài)進(jìn)行操作，那么將在存儲(chǔ)器單元的界定的電 壓閾值窗內(nèi)存在等于狀態(tài)數(shù)目的數(shù)目的閾值電壓分布。另外，雖然已經(jīng)向所述分布或物 理狀態(tài)中的每一者分派特定位型式，但可如此分派不同的位型式，在所述情況下，之間 發(fā)生編程的狀態(tài)可不同于圖9-11中所描繪的那些狀態(tài)。
通常，被并行編程的單元是沿著字線的交替單元。舉例來(lái)說(shuō)，圖4說(shuō)明沿著一個(gè)字 線WL2的較大數(shù)目單元中的三個(gè)存儲(chǔ)器單元224、 244和252。 一組交替單元(包括單 元224和252)存儲(chǔ)來(lái)自邏輯頁(yè)0和1 ("偶頁(yè)或偶列")的位，而另一組交替單元(包括 單元244)存儲(chǔ)來(lái)自邏輯頁(yè)2和3 ("奇頁(yè)或奇列")的位。
如上文所述，圖8的步驟360的每一迭代包括施加例如脈沖(Vpgm)的編程電壓。 通過(guò)向恰當(dāng)字線施加編程電壓來(lái)向經(jīng)選擇以進(jìn)行編程的存儲(chǔ)器單元的控制柵極施加編程 電壓。如先前論述，共同字線結(jié)構(gòu)造成在編程期間無(wú)意編程未選定存儲(chǔ)器單元或另外引 起編程干擾的可能性。舉例來(lái)說(shuō)，當(dāng)編程圖4的存儲(chǔ)器單元224時(shí)，也向存儲(chǔ)器單元244 施加編程電壓，因?yàn)槠湟策B接到WL2。含有將不被編程但連接到經(jīng)選擇以進(jìn)行編程的字 線的存儲(chǔ)器單元(經(jīng)尋址但未選定的存儲(chǔ)器單元)的與非串的溝道通常升壓到最小電平 以上，以確保編程干擾低于預(yù)定水平。
可使用各種升壓或編程抑制方案來(lái)消除或最小化編程干擾。根據(jù)實(shí)施例，在單個(gè)非 易失性存儲(chǔ)系統(tǒng)內(nèi)使用多個(gè)編程抑制方案，以最小化編程干擾的發(fā)生。己經(jīng)發(fā)現(xiàn)，某些 編程抑制方案在特定字線處比其它方案效果更好。由于這個(gè)原因， 一個(gè)實(shí)施例包括基于 正被編程的字線來(lái)選擇編程抑制方案。使用各種數(shù)目的編程抑制方案且將字線分割成若 干范圍以應(yīng)用特定方案。
一種常見(jiàn)的編程抑制方案被稱為自升壓。圖12描繪與非串400的偏壓，所述與非串 400含有將在編程過(guò)程期間被抑制的存儲(chǔ)器單元。在圖12中，正對(duì)其它與非串上連接到 字線WL31的選定的存儲(chǔ)器單元進(jìn)行編程。因此，正向WL31施加Vpgm，且將抑制對(duì) 與非串400中耦合到WL31的存儲(chǔ)器單元進(jìn)行編程。自升壓的原理依賴于升壓溝道和源 極/漏極區(qū)來(lái)降低或消除編程干擾。向與非串中的每一未選定字線施加電壓Vpass。同時(shí)， 以Vdd驅(qū)動(dòng)與非串400的位線以抑制編程。Vpass電壓(例如，7-10伏)將耦合到與非 串中對(duì)應(yīng)于未選定位線的溝道和源極/漏極區(qū)，且促使在WL31處的存儲(chǔ)器單元的溝道區(qū) 中以及與非串的源極/漏極區(qū)402、 404、 407、 408、 409等中外加升壓電壓。溝道中的升 壓電壓降低了存儲(chǔ)器單元424的隧道氧化物上的電場(chǎng)，且因此減小無(wú)意編程的可能性。
如先前論述，通常以從源極側(cè)到漏極側(cè)(例如，從WL0到WL31)的順序來(lái)編程存 儲(chǔ)器單元區(qū)塊。典型的編程序列可涉及編程第一字線的一個(gè)或一個(gè)以上頁(yè)，且接著向漏 極側(cè)編程相鄰的字線的一個(gè)或一個(gè)以上頁(yè)，以此類推，直到每一字線的存儲(chǔ)器單元已經(jīng) 被編程為止。當(dāng)編程過(guò)程準(zhǔn)備好編程與非串的最后(或接近最后)字線的存儲(chǔ)器單元時(shí)， 如果受抑制的串上的所有或許多先前已編程單元(例如，存儲(chǔ)器單元412、 414、 420和 422以及未圖示的其它存儲(chǔ)器單元)被編程，那么在那些先前已編程單元的浮動(dòng)?xùn)艠O中 存在負(fù)電荷。由于在浮動(dòng)?xùn)艠O上的此負(fù)電荷的緣故，升壓電位可能不會(huì)足夠高，且可能 在最后(或接近最后)字線上存在編程干擾。這可能限制與非串400的溝道中的升壓電 平，且可能造成對(duì)存儲(chǔ)器單元424的編程干擾。
另一種自升壓技術(shù)是擦除區(qū)域自升壓(EASB)，其試圖將先前已編程單元的溝道與 受抑制單元的溝道隔離。圖13描繪使用EASB的示范性與非串的偏壓。將源極測(cè)相鄰字 線(在此實(shí)例中，字線WL30)設(shè)置為低電壓(例如，0V)，而將剩余非選定字線 (WL0-WL29)設(shè)定為Vpass。在一個(gè)實(shí)施例中，Vpass處于7-10伏之間。Vpass的值由 升壓和干擾考慮因數(shù)限制。應(yīng)當(dāng)選擇足夠大的值，使得溝道中的升壓足以防止編程干擾。 然而，應(yīng)當(dāng)選擇足夠低的值，使得不會(huì)無(wú)意編程未選定字線(行外干擾)。
EASB可展現(xiàn)依賴于源極測(cè)相鄰存儲(chǔ)器單元的編程狀態(tài)的問(wèn)題。如果源極測(cè)相鄰單 元被編程，那么在所述單元處存在負(fù)電荷。當(dāng)向控制柵極施加0伏時(shí)，在帶有負(fù)電荷的 柵極下方存在高度反向偏壓的結(jié)(junction),這可能會(huì)造成柵極誘發(fā)的漏極泄漏(GIDL)。 GIDL涉及電子泄漏到升壓溝道中。在所述結(jié)中存在較大偏壓且柵極電壓較低或?yàn)樨?fù)的情 況下發(fā)生GIDL，這正是當(dāng)源極側(cè)相鄰單元被編程且漏極結(jié)被升壓時(shí)的情況。GIDL可造 成升壓電壓過(guò)早滲出，從而導(dǎo)致編程誤差。在由于調(diào)整單元尺寸而需要突然且高度摻雜 的結(jié)的情況下GIDL更為嚴(yán)重。如果泄漏電流足夠高，那么溝道區(qū)中的升壓電位將下降 且可能存在編程干擾。
如果源極側(cè)相鄰存儲(chǔ)器單元被擦除，那么在浮動(dòng)?xùn)艠O上存在正電荷且晶體管的閾值 電壓將可能為負(fù)。即使向字線施加零伏時(shí)，晶體管也可能不會(huì)關(guān)閉(或可能稍后在已經(jīng) 對(duì)下部字線下方的溝道充分升壓時(shí)關(guān)閉)。如果存儲(chǔ)器單元接通，那么與非串不以EASB 模式進(jìn)行操作。實(shí)際上，串以自升壓模式進(jìn)行操作，且自升壓模式具有上文論述的問(wèn)題。
己經(jīng)發(fā)現(xiàn)，當(dāng)編程較高(稍后編程的)字線時(shí)，與擦除區(qū)域自升壓相關(guān)聯(lián)的問(wèn)題更 為顯著。當(dāng)編程較高字線時(shí)，升壓溝道中的GIDL經(jīng)歷增加。然而，盡管較高字線處的 GIDL增加，EASB在較高字線處呈現(xiàn)比傳統(tǒng)自升壓方案更為有效的編程抑制能力。
在經(jīng)修改的擦除區(qū)域自升壓(REASB)中，在升壓期間應(yīng)用源極側(cè)字線電壓到0V 的逐步減小，而并非向緊接的源極相鄰者施加0V。已經(jīng)發(fā)現(xiàn)，REASB在較高字線處較 好地起作用以避免編程干擾。然而，還發(fā)現(xiàn)，REASB在較低字線處不能較好地起作用。 圖14描繪在字線WL2處具有將被抑制編程的存儲(chǔ)器單元的與非串。在WL2處施加 Vpgm。向字線WL1處的緊接的源極側(cè)相鄰者施加Vn-l?？舍槍?duì)Vn-l使用各種值。Vn-l 低于Vpgm或Vpass,但高于0V,使得形成到0V的逐步減小。在一個(gè)實(shí)施例中，Vn-l 等于Vdd?？墒褂靡粋€(gè)以上步降電壓(例如Vn-1)。舉例來(lái)說(shuō)，可向緊接的源極側(cè)相鄰 者414施加Vn-l，且可向下一源極側(cè)相鄰者412施加Vn-2 (低于Vn-l)。在圖14的實(shí) 施例中，向WL0施加0V以隔離WL2周圍的區(qū)。
局部自升壓(LSB)類似于EASB，不同之處只是針對(duì)抑制方案將源極和漏極側(cè)相鄰 者均設(shè)置為0V。圖15描繪使用LSB方案的與非串的偏壓。如所說(shuō)明，正在編程WL2 的存儲(chǔ)器單元。向WL2供應(yīng)Vpgm，同時(shí)向相鄰源極側(cè)線WL1和相鄰漏極側(cè)線WL3供 應(yīng)0V。向兩個(gè)相鄰字線施加0V將進(jìn)一步隔離圍繞存儲(chǔ)器單元416的區(qū)。然而，向漏極 側(cè)字線施加0V同樣可降低溝道的升壓電壓。為了增加升壓電平，可使用類似于REASB 的經(jīng)修改的局部自升壓(RLSB)技術(shù)。向緊接的漏極和源極側(cè)字線(例如，線WL1和 WL3)供應(yīng)中間電壓Vn-l，在一個(gè)實(shí)施例中所述中間電壓Vn-l可以是Vdd。向下一漏 極和源極側(cè)相鄰線提供0V，且向剩余未選定字線提供Vpass。
鑒于認(rèn)識(shí)到這些各種編程抑制方案的優(yōu)點(diǎn)和缺點(diǎn)，建議基于正被編程的特定字線來(lái) 選擇性地選擇編程抑制方案。SB已經(jīng)展示為在較低字線處比在較高字線處更好。另一方 面，EASB和REASB已經(jīng)展示為在較高字線處比在較低字線處更好，其中REASB呈現(xiàn) 進(jìn)一步改進(jìn)(如所描述的)。
圖16借助于非限制性實(shí)例描繪用于基于正被編程的字線來(lái)應(yīng)用選定的編程抑制方 案的各種選項(xiàng)的表。雖然相對(duì)于32存儲(chǔ)器單元與非串來(lái)呈現(xiàn)這些選項(xiàng)，但將了解，實(shí)施 例不受如此限制。在第一方法中，將字線劃分為兩個(gè)區(qū)。在從WLO到WLn-l的第一區(qū) 中，當(dāng)編程選定字線時(shí)向被抑制的存儲(chǔ)器單元的與非串應(yīng)用第一編程抑制方案。在從WLn
到WL31的第二區(qū)中，應(yīng)用第二編程抑制方案。在一個(gè)實(shí)施例中，第一編程抑制方案PIS1 是自升壓方案，且第二編程抑制方案PIS2是擦除區(qū)域自升壓方案或經(jīng)修改的擦除區(qū)域自 升壓方案。通過(guò)在從WLO到WLn-l的字線上利用自升壓，與較高字線處的自升壓有關(guān) 的問(wèn)題最小化。同樣，通過(guò)在字線WLn+1到WL31上利用RE AS B,與較低字線處的RE AS B 有關(guān)的問(wèn)題最小化。在一個(gè)實(shí)施例中，使用PIS1方案(例如，SB)編程的字線的數(shù)目為 4，且使用PIS2方案編程的字線的數(shù)目為28。在其它實(shí)施例中，可使用其它字線范圍。
如圖16中的第二方法呈現(xiàn)，可基于字線而應(yīng)用的不同編程抑制方案的數(shù)目不限于2。 在第二方法中，將字線劃分為三個(gè)區(qū)。在從WLO到WLn-1的第一區(qū)中，應(yīng)用第一編程 抑制編程方案PIS1。在從WLn到WL m-l的第二區(qū)中，應(yīng)用第二編程抑制方案PIS2。 在從WLm到WL31的第三區(qū)中，應(yīng)用第三編程抑制方案PIS3。在一個(gè)實(shí)施例中，PIS1 是自升壓方案，PIS2是擦除區(qū)域或經(jīng)修改的擦除區(qū)域自升壓方案，且PIS3是經(jīng)修改的擦 除區(qū)域自升壓方案。在一個(gè)實(shí)施例中，使用PIS1方案編程的字線的數(shù)目為4，使用PIS2 方案編程的數(shù)目為8，且使用PIS3方案編程的數(shù)目為20。與第一方法一樣，可使用各種 字線范圍。
圖16的第三方法呈現(xiàn)可依據(jù)正被編程的字線來(lái)應(yīng)用任何數(shù)目的編程抑制方案。在第 三方法中，針對(duì)與非串的每一字線利用不同的編程抑制方案。
還發(fā)現(xiàn)，可操縱編程電壓脈沖的增加速率以使對(duì)耦合到正被編程的字線的未選定存 儲(chǔ)器單元的編程干擾最小化。如圖7所說(shuō)明，在編程期間施加到選定字線的編程電壓脈 沖存在某一斜率。已經(jīng)發(fā)現(xiàn)編程干擾與編程電壓脈沖的斜率之間的相互關(guān)系。此外，已 經(jīng)發(fā)現(xiàn)，由于斜率引起的編程干擾效應(yīng)對(duì)于早期編程的較低字線較大。
因此，建議基于正被編程的字線來(lái)選擇編程電壓脈沖斜率或斜坡率。圖17描繪兩個(gè) 編程電壓脈沖信號(hào)。信號(hào)502表示如圖7所描繪的信號(hào)的一個(gè)脈沖。在脈沖502上看到 相對(duì)較急劇或快速的編程電壓脈沖斜坡率。信號(hào)504表示具有較平緩斜率或較慢斜坡率 的另一脈沖。通過(guò)向較低字線施加具有較慢斜坡率的編程電壓脈沖，可減小編程干擾量。 選擇僅對(duì)較低字線利用較慢速率可改進(jìn)性能。較高字線展現(xiàn)可歸因于編程電壓斜坡率的 較小的干擾量?？蛇x擇向許多字線范圍施加較慢斜坡率信號(hào)。另外，可使用許多不同的 斜坡率信號(hào)。
圖18包括用于依據(jù)正被編程的字線來(lái)選擇編程電壓斜坡率的三種不同選項(xiàng)。在第一 方法中，將字線劃分為兩個(gè)范圍，且在編程第一范圍(WLO-WLn-l)內(nèi)的字線時(shí)應(yīng)用第 一編程電壓脈沖斜坡率PPR1，并在編程第二范圍(WLn-WL31)內(nèi)的字線時(shí)應(yīng)用第二編 程電壓脈沖斜坡率PPR2。 PPR1可包括比PPR2慢的斜坡率，使得對(duì)第一范圍內(nèi)的較低字
線上的存儲(chǔ)器單元的編程干擾最小化。
方法2和3展現(xiàn)可使用兩個(gè)以上斜坡率。在方法2中，針對(duì)字線WLO-WLn-l使用第 一斜坡率PPR1，針對(duì)字線WLn-WLm-l使用第二斜坡率，且針對(duì)字線WLm-WL31使用 第三斜坡率。PPR1可比PPR2慢，且PPR2可比PPR3慢。這種方案可使編程干擾最小化， 且同時(shí)維持存儲(chǔ)器系統(tǒng)的性能。在方法3中，可針對(duì)每一字線使用不同的斜坡率。在一
個(gè)實(shí)施例中，斜坡率隨著每一變高的字線而增加。
不同的編程電壓脈沖斜坡率的使用可與各種編程抑制方案的使用組合。舉例來(lái)說(shuō)， 圖16的方法1與圖18的方法1可進(jìn)行組合，使得編程抑制方案實(shí)際上包括應(yīng)用選定的 編程電壓脈沖斜坡率。如果將這些方法組合，那么當(dāng)編程字線WL0-WLn-1時(shí)，較慢斜坡 率PPR1可與PISI (例如，自升壓) 一起使用。當(dāng)編程字線WLn-WL31時(shí)，較快斜坡率 PPR2可與PIS2 (例如，REASB) —起使用?？筛鶕?jù)實(shí)施例來(lái)使用圖16和18中描繪的 方法的許多組合和變化形式。
圖19是根據(jù)一個(gè)實(shí)施例用于編程存儲(chǔ)器單元區(qū)塊的流程圖。在一個(gè)實(shí)施例中，在圖 8的步驟360處執(zhí)行圖19中所描繪的方法。每當(dāng)施加編程電壓脈沖時(shí)，可執(zhí)行圖19的 方法以對(duì)未選定與非串中的溝道電壓電位進(jìn)行升壓來(lái)使編程干擾的發(fā)生最小化。
圖19以步驟550開(kāi)始，其中確定被施加有編程電壓信號(hào)的選定字線處于選定存儲(chǔ)器 區(qū)塊的什么字線范圍內(nèi)。例如參看圖16，步驟550可確定選定字線是從WL0-WLn-l還 是從WLn-WL31的范圍。在其它實(shí)施例中，使用更多范圍(例如，圖16的方法2)，所 以步驟550將包含確定選定字線處于多個(gè)范圍中的哪個(gè)范圍。在一個(gè)實(shí)施例中，每一字 線是其自身的范圍，因此向每一字線應(yīng)用不同的方案。
在確定字線范圍之后，可選擇相應(yīng)的編程抑制方案。在圖16的方法1中，如果字線 處于WL0與WLn-l之間，那么選擇方案PIS1，且如果字線處于WLn與WL31之間，那 么選擇方案PSI2。如果使用更多范圍，那么可使用更多方案且將從增加數(shù)目的方案中進(jìn) 行選擇。在一個(gè)實(shí)施例中，選擇針對(duì)每一個(gè)別字線的選定的方案。選擇編程抑制方案可 包括選擇編程電壓脈沖斜坡率。在一個(gè)實(shí)施例中，除了特定偏壓條件外還為編程抑制方 案選擇斜坡率。
在步驟554處抑制對(duì)含有將被抑制的存儲(chǔ)器單元的串的編程。舉例來(lái)說(shuō)，可將那些 串的位線升高到Vdd以抑制編程。在步驟556處，將具有將在下一脈沖期間編程的存儲(chǔ) 器單元的每一與非串的位線設(shè)置為0V,以啟用編程。在步驟558處應(yīng)用針對(duì)選定的編程 抑制方案(步驟552)的偏壓條件。舉例來(lái)說(shuō)，如果正在使用EASB，那么可向源極側(cè)相 鄰字線施加0V，且可向剩余未選定字線施加Vpass。在一個(gè)實(shí)施例中，在步驟558處設(shè) 定偏壓條件與步驟554和/或步驟556同時(shí)執(zhí)行。在步驟560處，向選定字線施加編程電 壓信號(hào)Vpgm脈沖以編程經(jīng)啟用位線的存儲(chǔ)器單元。在一些實(shí)施例中，步驟560包括施 加具有在步驟552處選定的斜坡率的編程電壓脈沖。
還發(fā)現(xiàn)，溫度在編程抑制方案的功效中起一定作用。己經(jīng)發(fā)現(xiàn)一些方案在較高溫度
下較好地起作用，而發(fā)現(xiàn)其它方案在較低溫度下較好地起作用。在一個(gè)實(shí)施例中，在編 程時(shí)使用非易失性存儲(chǔ)系統(tǒng)的溫度來(lái)選擇恰當(dāng)?shù)木幊桃种品桨?。溫度傳感?17具備非 易失性存儲(chǔ)器系統(tǒng)(圖5)且可在編程操作之前或期間感測(cè)溫度。狀態(tài)機(jī)316可從傳感 器317接收溫度數(shù)據(jù)，且促使向選定的存儲(chǔ)器區(qū)塊應(yīng)用相應(yīng)的編程抑制方案。
圖20是根據(jù)一個(gè)實(shí)施例用于使用溫度來(lái)選擇特定編程抑制方案的流程圖。與圖19 一樣，可在圖8的步驟360處施加編程電壓脈沖期間使用圖20的方法。在步驟570處， 溫度傳感器感測(cè)存儲(chǔ)系統(tǒng)的溫度。在步驟572處，至少部分地基于感測(cè)到的溫度來(lái)選擇 編程抑制方案。舉例來(lái)說(shuō)，己經(jīng)發(fā)現(xiàn)自升壓在高溫下較好地起作用，而擦除區(qū)域自升壓 和經(jīng)修改的擦除區(qū)域自升壓在低溫下較好地起作用。因此，在一個(gè)實(shí)施例中，提供斷點(diǎn) 溫度。如果感測(cè)到的溫度高于斷點(diǎn)，那么在步驟572處選擇自升壓。如果感測(cè)到的溫度 低于斷點(diǎn)，那么應(yīng)用經(jīng)修改的擦除區(qū)域自升壓。可使用其它變化形式，包括(但不限于) 使用兩種以上方案，且因此使用兩個(gè)以上斷點(diǎn)水平。也可使用除SB和REASB以外的其 它方案。
在步驟574處，通過(guò)升高具有將被抑制的存儲(chǔ)器單元的與非串的位線電壓來(lái)抑制編 程那些串。在步驟576處，通過(guò)向那些位線施加0伏來(lái)針對(duì)具有待編程的存儲(chǔ)器單元的 與非串啟用編程。在步驟578處，施加針對(duì)選定的抑制方案的偏壓條件。在一個(gè)實(shí)施例 中，同時(shí)執(zhí)行步驟574和576。在一個(gè)實(shí)施例中，作為步驟578的一部分而執(zhí)行這些步 驟。在施加偏壓條件之后，在步驟580處向選定字線施加編程電壓脈沖。
相對(duì)于與非型快閃存儲(chǔ)器提供以上實(shí)例。然而，本發(fā)明的原理可應(yīng)用于利用升壓的
其它類型的非易失性存儲(chǔ)器，包括當(dāng)前存在的那些存儲(chǔ)器以及預(yù)期使用正在開(kāi)發(fā)的新技 術(shù)的那些存儲(chǔ)器。
已經(jīng)出于說(shuō)明和描述的目的展現(xiàn)了以上對(duì)本發(fā)明的詳細(xì)描述。不希望這是詳盡的或 將本發(fā)明局限于所揭示的精確形式。鑒于以上教示，許多修改和變化是可能的。選擇所 描述的實(shí)施例是為了最佳地解釋本發(fā)明的原理及其實(shí)踐應(yīng)用，從而使所屬領(lǐng)域的其他技 術(shù)人員能夠在各種實(shí)施例中且在作出適于所預(yù)期的特定用途的各種修改的情況下最佳地 利用本發(fā)明。希望本發(fā)明的范圍由所附權(quán)利要求書(shū)界定。
權(quán)利要求
1.一種對(duì)非易失性存儲(chǔ)裝置進(jìn)行編程的方法，其包含確定多個(gè)字線中的哪一者將接收用于編程的編程電壓信號(hào)，將所述字線耦合到第一非易失性存儲(chǔ)元件群組的第一非易失性存儲(chǔ)元件和第二非易失性存儲(chǔ)元件群組的第二非易失性存儲(chǔ)元件，將抑制編程所述第一非易失性存儲(chǔ)元件，且將編程所述第二非易失性存儲(chǔ)元件；基于所述將接收所述編程電壓信號(hào)的字線來(lái)選擇編程抑制方案；使用所述選定的編程抑制方案將所述第一非易失性存儲(chǔ)元件群組的溝道升壓到某一電壓電位；以及啟用對(duì)所述第二非易失性存儲(chǔ)元件群組的編程。
2. 根據(jù)權(quán)利要求l所述的方法，其中所述選擇編程抑制方案的步驟包括基于所述多個(gè)字線的編程次序來(lái)選擇所述編程抑制方案。
3. 根據(jù)權(quán)利要求2所述的方法，其中基于編程次序來(lái)選擇所述編程抑制方案包括確定所述將接收所述編程電壓信號(hào)的字線是在所述多個(gè)字線的第一范圍還是第 二范圍內(nèi)，在所述第二范圍之前編程所述第一范圍；以及如果所述字線在所述第一范圍內(nèi)，那么選擇第一編程抑制方案，且如果所述字線 在所述第二范圍內(nèi)，那么選擇第二編程抑制方案。
4. 根據(jù)權(quán)利要求3所述的方法，其中所述第一編程抑制方案是自升壓編程抑制方案；且所述第二編程抑制方案是擦除區(qū)域自升壓方案。
5. 根據(jù)權(quán)利要求4所述的方法，其中所述字線在所述第一范圍內(nèi)；且所述使用所述自升壓編程抑制方案對(duì)所述溝道的所述電壓電位進(jìn)行升壓的步驟包括向所述將接收所述編程電壓信號(hào)的字線施加所述編程電壓信號(hào)，以及 向所述多個(gè)字線中的每一未選定字線施加通過(guò)電壓。
6. 根據(jù)權(quán)利要求3所述的方法，其中所述字線在所述第二范圍內(nèi)；所述多個(gè)字線包括在源極側(cè)方向上鄰近于所述字線的相鄰字線；且所述使用所述第二編程抑制方案對(duì)所述第一群組的所述溝道的所述電壓電位進(jìn)行升壓的步驟包括向所述將接收所述編程電壓信號(hào)的字線施加所述編程電壓， 向所述源極側(cè)鄰近字線施加零伏，以及 向所述多個(gè)字線中的每一剩余未選定字線施加通過(guò)電壓。
7. 根據(jù)權(quán)利要求3所述的方法，其中所述字線在所述第二范圍內(nèi)；所述多個(gè)字線包括在源極側(cè)方向上鄰近于所述字線的字線和在漏極側(cè)方向上鄰 近于所述字線的字線；且所述使用所述第二編程抑制方案對(duì)所述第一群組的所述溝道的所述電壓電位進(jìn) 行升壓的步驟包括向所述將接收所述編程電壓信號(hào)的字線施加所述編程電壓， 向所述源極側(cè)鄰近字線施加零伏， 向所述漏極側(cè)鄰近字線施加零伏，以及向所述多個(gè)字線中的每一剩余未選定字線施加通過(guò)電壓。
8. 根據(jù)權(quán)利要求3所述的方法，其中所述字線在所述第二范圍內(nèi)；所述多個(gè)字線包括在源極側(cè)方向上鄰近于所述字線的第二字線； 所述多個(gè)字線包括在所述源極側(cè)方向上鄰近于所述第二字線的第三字線；且 所述使用所述第二編程抑制方案對(duì)所述第 一群組的所述溝道的所述電壓電位進(jìn) 行升壓的步驟包括向所述將接收所述編程電壓信號(hào)的字線施加所述編程電壓，向所述第二字線施加第一電壓，所述第一電壓大于零伏，向所述第三字線施加零伏，以及向所述多個(gè)字線中的每一剩余未選定字線施加通過(guò)電壓。
9. 根據(jù)權(quán)利要求1所述的方法，其中所述基于所述將接收所述編程電壓信號(hào)的字線來(lái)選擇編程抑制方案的步驟包括 選擇所述編程電壓信號(hào)的脈沖的斜坡率。
10. 根據(jù)權(quán)利要求9所述的方法，其中所述選擇編程抑制方案的步驟包含如果所述字線在所述多個(gè)字線的第一范圍內(nèi)，那么為所述編程電壓信號(hào)的所述脈 沖選擇第一斜坡率，或者如果所述字線在所述多個(gè)字線的第二范圍內(nèi)，那么選擇第二斜坡率。
11. 根據(jù)權(quán)利要求IO所述的方法，其中在所述第二范圍之前編程所述第一范圍；且 所述第一斜坡率比所述第二斜坡率慢。
12. 根據(jù)權(quán)利要求l所述的方法，其中-所述第一群組和所述第二群組是非易失性存儲(chǔ)元件陣列的一部分； 所述陣列與主機(jī)系統(tǒng)通信；且所述陣列可從所述主機(jī)系統(tǒng)移除。
13. 根據(jù)權(quán)利要求1所述的方法，其中所述第一群組和所述第二群組是非易失性存儲(chǔ)元件陣列的一部分； 所述陣列與主機(jī)系統(tǒng)通信；且 所述陣列嵌入在所述主機(jī)系統(tǒng)中。
14. 根據(jù)權(quán)利要求1所述的方法，其中所述第一非易失性存儲(chǔ)元件群組和所述第二非易失性存儲(chǔ)元件群組是多狀態(tài)非 易失性存儲(chǔ)元件的群組。
15. 根據(jù)權(quán)利要求1所述的方法，其中所述第一非易失性存儲(chǔ)元件群組和所述第二非易失性存儲(chǔ)元件群組是二進(jìn)制非 易失性存儲(chǔ)元件的群組
16. 根據(jù)權(quán)利要求1所述的方法，其中所述第一非易失性存儲(chǔ)元件群組是第一與非串；且 所述第二非易失性存儲(chǔ)元件群組是第二與非串。
17. —種非易失性存儲(chǔ)器系統(tǒng)，其包含多個(gè)字線；具有將被抑制編程的第一非易失性存儲(chǔ)元件的第一非易失性存儲(chǔ)元件群組，所述第一非易失性存儲(chǔ)元件耦合到第一字線；具有將被編程的第二非易失性存儲(chǔ)元件的第二非易失性存儲(chǔ)元件群組，所述第二 非易失性存儲(chǔ)元件耦合到所述第一字線；溫度傳感器；以及管理電路，其與所述多個(gè)字線、所述第一及第二非易失性存儲(chǔ)元件群組和所述溫 度傳感器通信，所述管理電路通過(guò)以下步驟來(lái)編程所述第二非易失性存儲(chǔ)元件從所述溫度傳感器確定所述非易失性存儲(chǔ)器系統(tǒng)的溫度， 基于所述溫度來(lái)選擇編程抑制方案，使用所述選定的編程抑制方案對(duì)所述第一非易失性存儲(chǔ)元件群組的溝道的 電壓電位進(jìn)行升壓，以及啟用對(duì)所述第二非易失性存儲(chǔ)元件群組的編程。
18. 根據(jù)權(quán)利要求17所述的非易失性存儲(chǔ)器系統(tǒng)，其中所述選擇編程抑制方案的步驟 包括確定所述溫度是否高于斷點(diǎn)水平；如果所述溫度高于所述斷點(diǎn)水平，那么選擇第一編程抑制方案；以及 如果所述溫度低于所述斷點(diǎn)水平，那么選擇第二編程抑制方案。
19. 根據(jù)權(quán)利要求18所述的非易失性存儲(chǔ)器系統(tǒng)，其中所述第一編程抑制方案是自升壓編程抑制方案；且 所述第二編程抑制方案是經(jīng)修改的擦除區(qū)域自升壓方案。
20. 根據(jù)權(quán)利要求18所述的非易失性存儲(chǔ)器系統(tǒng)，其中所述使用所述第一編程抑制方 案對(duì)所述溝道區(qū)的所述電壓電位進(jìn)行升壓的步驟包含向所述第一字線施加所述編程電壓信號(hào)，以及 向所述多個(gè)字線中的每一未選定字線施加通過(guò)電壓。
21. 根據(jù)權(quán)利要求18所述的非易失性存儲(chǔ)器系統(tǒng)，其中所述多個(gè)字線包括在源極側(cè)方向上鄰近于所述第一字線的第二字線和在源極側(cè) 方向上鄰近于所述第二字線的第三字線；所述使用所述第二編程抑制方案對(duì)所述溝道區(qū)的所述電壓電位進(jìn)行升壓的步驟包含向所述第一字線施加所述編程電壓， 向所述第二字線施加第一電壓，所述第一電壓大于零伏，向所述第三字線施加零伏，向所述多個(gè)字線中的每一剩余未選定字線施加通過(guò)電壓。
22. 根據(jù)權(quán)利要求17所述的非易失性存儲(chǔ)器系統(tǒng)，其中所述第一群組和所述第二群組是非易失性存儲(chǔ)元件陣列的一部分 所述陣列與主機(jī)系統(tǒng)通信；且所述陣列可從所述主機(jī)系統(tǒng)移除。
23. 根據(jù)權(quán)利要求n所述的非易失性存儲(chǔ)器系統(tǒng)，其中所述第一非易失性存儲(chǔ)元件群組和所述第二非易失性存儲(chǔ)元件群組是多狀態(tài)非 易失性存儲(chǔ)元件的群組。
24. 根據(jù)權(quán)利要求17所述的非易失性存儲(chǔ)器系統(tǒng)，其中所述第一非易失性存儲(chǔ)元件群組是第一與非串；且 所述第二非易失性存儲(chǔ)元件群組是第二與非串。
25. 根據(jù)權(quán)利要求17所述的非易失性存儲(chǔ)器系統(tǒng)，其中所述管理電路包括處理器、控制器和狀態(tài)機(jī)中的至少一者。
全文摘要
對(duì)非易失性存儲(chǔ)器系統(tǒng)進(jìn)行編程以便降低或避免編程干擾。根據(jù)一個(gè)實(shí)施例，針對(duì)單個(gè)非易失性存儲(chǔ)器系統(tǒng)采用多種編程抑制方案?；谡痪幊痰淖志€來(lái)選擇編程抑制方案。已經(jīng)發(fā)現(xiàn)某些編程抑制方案能較好地最小化或消除選擇字線處的編程干擾。在一個(gè)實(shí)施例中，選擇編程抑制方案包括選擇編程電壓脈沖斜坡率。已經(jīng)發(fā)現(xiàn)不同的斜坡率能在應(yīng)用于選擇字線時(shí)較好地最小化編程干擾。在另一實(shí)施例中，在編程操作之前或期間檢測(cè)存儲(chǔ)器系統(tǒng)的溫度?？苫谒鱿到y(tǒng)的溫度來(lái)選擇編程抑制方案。
文檔編號(hào)G11C16/06GK101194323SQ200680016299
公開(kāi)日2008年6月4日 申請(qǐng)日期2006年5月11日 優(yōu)先權(quán)日2005年5月12日
發(fā)明者鈞 萬(wàn), 東谷正昭, 大和田健, 杰弗里·S·岡韋爾, 杰弗里·盧策, 格里特·簡(jiǎn)·赫民克, 健 陳 申請(qǐng)人:桑迪士克股份有限公司