專利名稱：具有編程時(shí)間控制的非易失性存儲(chǔ)器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及非易失性存儲(chǔ)器系統(tǒng)，且明確地說(shuō)涉及一種具有編程時(shí)間控制的非易失性存儲(chǔ)器系統(tǒng)。
背景技術(shù)：
非易失性存儲(chǔ)器的存儲(chǔ)器單元或電荷存儲(chǔ)元件(這兩個(gè)術(shù)語(yǔ)在本文中可互換使用)通常一次性并行編程一部分或整行的單元。將編程電壓脈沖施加到選定行的存儲(chǔ)器單元，直到在編程循環(huán)中行中選定單元的每一者的閾值電壓已被編程為預(yù)定電壓范圍內(nèi)的值為止(其可能是或可能不是所述單元的最終期望狀態(tài))。在每一編程循環(huán)期間，以預(yù)定時(shí)間間隔(例如周期性時(shí)間間隔)施加一時(shí)間序列的編程電壓脈沖，其中與序列中緊接前方的編程脈沖的振幅相比，每一編程脈沖的振幅已增加的固定電壓階躍。
編程電壓脈沖之間的時(shí)間周期中，實(shí)施編程驗(yàn)證操作。也就是說(shuō)，在每一編程脈沖之后讀取正被并行編程的每一電荷存儲(chǔ)元件的編程電平，以確定其是否不小于其將被編程達(dá)到的驗(yàn)證電壓電平。如果確定給定電荷存儲(chǔ)元件的閾值電壓已超過(guò)驗(yàn)證電壓電平，那么在下文稱為鎖定(locking out)的過(guò)程中，通過(guò)將與特定電荷存儲(chǔ)元件連接的位線的電壓從低電壓(通常為0伏)升高到高電平或抑制電平(通常為Vdd)來(lái)停止對(duì)這一電荷存儲(chǔ)元件的編程。正被并行編程的其它電荷存儲(chǔ)元件的編程繼續(xù)進(jìn)行，直到其接著達(dá)到其驗(yàn)證電壓電平為止。在每一編程驗(yàn)證操作之后，如果仍然存在一個(gè)或一個(gè)以上正被并行編程的電荷存儲(chǔ)元件的閾值電壓仍未達(dá)到驗(yàn)證電壓電平，那么編程脈沖的振幅增加預(yù)定步長(zhǎng)并再次施加到正被并行編程的電荷存儲(chǔ)元件，之后再次是編程驗(yàn)證操作。如果在下一編程操作之后，增加的編程脈沖仍未促使正被并行編程的所有充電存儲(chǔ)元件的閾值電壓達(dá)到驗(yàn)證電壓電平，那么在下一時(shí)間間隔期間編程脈沖的振幅又一次增加相同的預(yù)定步長(zhǎng)，且重復(fù)此過(guò)程直到正被并行編程的所有電荷存儲(chǔ)元件的閾值電壓已達(dá)到驗(yàn)證電壓電平為止。這標(biāo)志著特定編程循環(huán)結(jié)束。
在電荷是由Fowler-Nordheim穿隧引入的浮柵電荷存儲(chǔ)元件中，可使用眾所周知的穿隧等式將浮柵上的電荷量計(jì)算為電壓脈沖特性的函數(shù)。圖5A展示閾值電壓(從控制柵極測(cè)量得到)作為施加到控制柵極的電壓脈沖的數(shù)目的函數(shù)。此模擬中使用的各種Fowler-Nordheim參數(shù)選擇為對(duì)于90nm NAND過(guò)程來(lái)說(shuō)是典型的，且假定電壓脈沖以15伏開(kāi)始且每個(gè)脈沖增加0.2伏。兩條曲線展示對(duì)于兩種不同脈沖持續(xù)時(shí)間(10μsec和15μsec)來(lái)說(shuō)，閾值相對(duì)于電壓的斜率幾乎相同。較長(zhǎng)的脈沖持續(xù)時(shí)間產(chǎn)生初始較高的閾值電壓(較長(zhǎng)時(shí)間期間具有較多電荷隧道)，但閾值隨著每一脈沖的變化與電壓的絕對(duì)值成比例。這意味著只要我們針對(duì)每一編程步驟使用固定的脈沖持續(xù)時(shí)間，我們就可預(yù)期在每一脈沖期間閾值將增加的量不會(huì)大于給定量(此情況下為0.2伏)，且如果我們?nèi)缟纤鲆詥卧獮榛A(chǔ)抑制對(duì)單元的編程，那么我們預(yù)期編程到給定邏輯狀態(tài)的所有單元的最終閾值分布處于近似等于電壓脈沖步長(zhǎng)的較窄范圍內(nèi)。
所觀察到的問(wèn)題是，如果在編程序列期間允許脈沖持續(xù)時(shí)間發(fā)生變化，那么所述閾值分布的寬度將不良地較大。圖5B展示以10μsec的恒定編程持續(xù)時(shí)間施加第一4個(gè)脈沖的模擬，其中每一脈沖增加0.2伏，且接著之后是可變的編程脈沖寬度。系列1展示在第5個(gè)脈沖和所有后續(xù)脈沖均為15μsec的情況下閾值電壓的變化。在另外5-10個(gè)脈沖之后，根據(jù)圖5A中所示的結(jié)果，后續(xù)閾值電壓的變化接近先前利用較窄脈沖獲得的閾值電壓的變化。注意，僅一個(gè)較長(zhǎng)脈沖便可增加在所述脈沖之后被鎖定的任何單元的閾值，使得其可超過(guò)當(dāng)脈沖寬度不增加時(shí)所預(yù)期的閾值。系列2展示在每一脈沖之后脈沖持續(xù)時(shí)間在10μsec與15μsec之間振蕩的情況下閾值電壓的預(yù)期變化脈沖5為10μsec且脈沖6為15μsec，脈沖7為10μsec且脈沖8為15μsec等等。在此情況下，已編程狀態(tài)的閾值分布將大于通過(guò)始終施加10μsec或15μsec而獲得的閾值分布，或大于從脈沖寬度有一次變化中獲得的閾值分布。盡管一些脈沖導(dǎo)致小于0.2伏的閾值電壓變化，但這并不一定有幫助，因?yàn)槿绻雒}沖未能鎖定但恰好在驗(yàn)證電平以下，那么將只需要有一個(gè)預(yù)期閾值變化較大的脈沖來(lái)導(dǎo)致加寬的閾值分布。
以上編程操作適用于多電平電荷存儲(chǔ)元件以及雙電平電荷存儲(chǔ)元件或存儲(chǔ)器單元。美國(guó)專利6,522,580中描述了對(duì)以上對(duì)于多電平電荷存儲(chǔ)元件的編程和編程驗(yàn)證操作的說(shuō)明，所述專利的全文以引用的方式并入本文中。
如從以上描述將了解，上述編程過(guò)程需要以編程脈沖之后進(jìn)行編程驗(yàn)證操作的方式重復(fù)地對(duì)單元編程。因此，此過(guò)程可能比較耗時(shí)。因此，需要用于施加每一編程脈沖的編程時(shí)間具有短持續(xù)時(shí)間，使得可在盡可能短的時(shí)間內(nèi)將存儲(chǔ)器單元或電荷存儲(chǔ)元件編程為期望的閾值電壓，以便改進(jìn)性能。
用于對(duì)存儲(chǔ)器單元編程的編程脈沖通常由電荷泵產(chǎn)生，電荷泵中容易經(jīng)由DAC控制來(lái)改變輸出電壓。電荷泵的電壓輸出通常與參考電壓進(jìn)行比較。當(dāng)電荷泵的輸出達(dá)到參考電壓的值時(shí)，產(chǎn)生編程旗標(biāo)信號(hào)FLGPGM以指示泵輸出電壓已達(dá)到期望的編程電壓電平。一旦編程旗標(biāo)FLGPGM為高，就將開(kāi)始測(cè)量選定行中選定單元的編程時(shí)間。當(dāng)此編程時(shí)間開(kāi)始時(shí)，電荷泵的編程電壓輸出(也稱為泵脈沖)并行施加到存儲(chǔ)器單元或電荷存儲(chǔ)元件以便改變其閾值電壓。在編程旗標(biāo)FLGPGM延遲的情況下，例如在如下所述電荷泵較弱的情況下，當(dāng)編程旗標(biāo)FLGPGM尚未到達(dá)時(shí)編程將在旗標(biāo)FLGPGM的預(yù)期時(shí)間之后一預(yù)定時(shí)間開(kāi)始，從而導(dǎo)致脈沖之間可變的編程持續(xù)時(shí)間。
當(dāng)編程電壓電平增加某一步長(zhǎng)電壓時(shí)，參考電壓增加相同步長(zhǎng)且在編程脈沖增加了步長(zhǎng)之后用于與編程脈沖進(jìn)行比較。以此方式，用于產(chǎn)生編程旗標(biāo)FLGPGM的參考電壓將與不斷增加的編程電壓電平保持同步。
許多電荷泵的強(qiáng)度是溫度和輸入電壓電平兩者的函數(shù)。在較冷溫度下，(例如)一些類型的電荷泵趨向于變?nèi)酰沟闷湫枰鄷r(shí)間來(lái)使電荷泵的輸出電壓達(dá)到特定預(yù)期電壓值。與需要低振幅電壓輸出的情況相比，在要求高振幅電壓輸出的情況下，弱電荷泵也可能花費(fèi)較長(zhǎng)時(shí)間來(lái)提供電壓輸出。因此，當(dāng)泵較弱以使得編程旗標(biāo)FLGPGM延遲時(shí)，即使當(dāng)編程電壓脈沖振幅尚未達(dá)到其希望或預(yù)期值時(shí)，也將在周期性時(shí)間開(kāi)始編程。據(jù)觀察，在這些情形下，在編程循環(huán)內(nèi)，實(shí)際編程有時(shí)由于編程旗標(biāo)FLGPGM的到來(lái)而被觸發(fā)，且有時(shí)當(dāng)編程旗標(biāo)FLGPGM延遲時(shí)在周期性時(shí)間被觸發(fā)。因此有效編程時(shí)間(其間編程脈沖處于期望的電壓電平的編程時(shí)間周期部分)將發(fā)生變化。這可促使存儲(chǔ)器單元的閾值電壓分布加寬。
一種解決方案是增加分配給編程的時(shí)間，使得盡管在編程時(shí)間周期開(kāi)始時(shí)電荷泵的電壓輸出尚未達(dá)到期望的電壓電平，但分配給編程的較長(zhǎng)編程時(shí)間周期仍允許弱電荷泵在某一時(shí)間延遲之后達(dá)到期望的電壓電平，使得所產(chǎn)生的有效編程時(shí)間仍將足以將存儲(chǔ)器單元編程為預(yù)期的閾值電壓值。然而，如上文所注釋，為了獲得增加的性能，將需要最小化其中施加編程脈沖的編程時(shí)間。因此，分配較長(zhǎng)編程時(shí)間將使非易失性存儲(chǔ)器系統(tǒng)的性能下降。由于僅在某些有限狀況下需要較長(zhǎng)編程時(shí)間，所以情況尤其如此。因此，需要提供一種其中減輕了上文描述的困難的非易失性存儲(chǔ)器系統(tǒng)。

發(fā)明內(nèi)容
理想地，當(dāng)電荷泵較強(qiáng)時(shí)(例如，當(dāng)電荷泵在室溫下操作時(shí))，需要使所分配的編程時(shí)間周期盡可能短，且僅當(dāng)必須補(bǔ)償較慢的電荷泵時(shí)較長(zhǎng)的編程時(shí)間周期才將為優(yōu)選。同樣，在編程循環(huán)的開(kāi)始部分期間當(dāng)要求電荷泵為編程脈沖供應(yīng)低到中等電壓輸出時(shí)，可使用短編程時(shí)間周期。在編程循環(huán)快要結(jié)束時(shí)，當(dāng)要求高振幅電壓時(shí)，可使用較長(zhǎng)編程時(shí)間周期而不是最初使用的較短時(shí)間周期。
本發(fā)明基于以下認(rèn)識(shí)當(dāng)發(fā)現(xiàn)由電荷泵提供的電壓泵脈沖與參考電壓不匹配時(shí)，將電壓泵脈沖的編程時(shí)間周期調(diào)節(jié)為一值，所述值保持大體上不變直到編程循環(huán)結(jié)束為止。以此方式，在編程循環(huán)的其余部分期間防止編程脈沖的有效編程時(shí)間周期中的波動(dòng)，使得將不發(fā)生或?qū)p小閾值電壓分布的加寬。此特征允許為編程脈沖指定短編程時(shí)間周期以便增強(qiáng)性能，同時(shí)當(dāng)電荷泵正在促使其變慢且/或變?nèi)醯臓顩r下操作時(shí)允許增加編程時(shí)間周期的靈活性。


圖1說(shuō)明計(jì)算機(jī)系統(tǒng)的方框圖，所述計(jì)算機(jī)系統(tǒng)包含主機(jī)計(jì)算機(jī)和連接到主機(jī)計(jì)算機(jī)的快閃EEPROM系統(tǒng)。
圖2是圖1的快閃EEPROM系統(tǒng)的控制器和電壓產(chǎn)生部分的方框圖，其用于說(shuō)明本發(fā)明一個(gè)實(shí)施例。
圖3是圖2中的電路元件中的一些元件的示意電路圖，其用于說(shuō)明本發(fā)明一實(shí)施例。
圖4是說(shuō)明圖3的電路的操作的時(shí)序圖。
圖5A是對(duì)于兩種不同脈沖持續(xù)時(shí)間，將單元閾值電壓作為施加到電荷存儲(chǔ)單元的脈沖數(shù)目的函數(shù)的計(jì)算機(jī)模擬。
圖5B是對(duì)于兩種不同脈沖持續(xù)時(shí)間序列，將單元閾值電壓的變化作為施加到電荷存儲(chǔ)單元的脈沖數(shù)目的函數(shù)的計(jì)算機(jī)模擬。
為了描述的簡(jiǎn)潔性，本申請(qǐng)案中相同組件由相同標(biāo)號(hào)標(biāo)記。
具體實(shí)施例方式
圖1是經(jīng)由系統(tǒng)總線15與主機(jī)計(jì)算機(jī)10通信的快閃存儲(chǔ)器系統(tǒng)20(其可采取插入式卡或模塊的形式)的方框圖?？扉W存儲(chǔ)器系統(tǒng)20包含快閃EEPROM模塊30和控制器40，控制器40進(jìn)而包含存儲(chǔ)器41和處理器43?？刂破?0解譯從主機(jī)計(jì)算機(jī)10接收到的命令并以對(duì)主機(jī)計(jì)算機(jī)10透明的方式將其轉(zhuǎn)譯為針對(duì)快閃EEPROM模塊30的相應(yīng)讀取、寫(xiě)入和其它操作。
圖2說(shuō)明(作為實(shí)例)與電荷泵電壓脈沖的產(chǎn)生相關(guān)的快閃EEPROM系統(tǒng)20的部分的簡(jiǎn)化方框圖。如圖2所示，主機(jī)將電源電壓Vsys施加到控制器40，并經(jīng)由任選電壓調(diào)節(jié)器45將可能不同的電壓電平Vdd施加到模塊30。處理器43將命令和時(shí)序信號(hào)施加到模塊30，且電荷泵32響應(yīng)于來(lái)自處理器43的控制信號(hào)從電壓Vdd中產(chǎn)生編程脈沖Vpp。實(shí)踐中，非易失性存儲(chǔ)器30中的接口和控制模塊56中通常具有充分的邏輯以控制存儲(chǔ)器的詳細(xì)操作，從而將處理器43從此責(zé)任中解除出來(lái)。通?？刂?6由充分的邏輯和專用邏輯狀態(tài)機(jī)組成，所述邏輯使用預(yù)定義的協(xié)議來(lái)解譯來(lái)自處理器43的命令，可能在控制56或陣列54內(nèi)的獨(dú)立ROM中存儲(chǔ)有一些參數(shù)且當(dāng)啟動(dòng)時(shí)這些參數(shù)被讀出。然而，本發(fā)明不取決于控制器的實(shí)體位置，且可使用處理器43或接口和控制56。將編程脈沖Vpp施加到編程時(shí)間控制電路52并施加到存儲(chǔ)器單元陣列54。陣列54包括存儲(chǔ)器單元的行和列。為了描述的簡(jiǎn)潔性，已從圖2中省略用于行和列控制的各種控制電路以及用于存儲(chǔ)器陣列的其它控制。編程時(shí)間控制電路52檢測(cè)編程脈沖Vpp的振幅何時(shí)低于參考電壓。當(dāng)此發(fā)生時(shí)，電路52設(shè)定編程時(shí)間旗標(biāo)并將旗標(biāo)發(fā)送到控制56?？刂?6進(jìn)而增加由電荷泵32產(chǎn)生的后續(xù)脈沖Vpp的編程時(shí)間。電路52如此操作在編程脈沖Vpp的時(shí)間序列中，當(dāng)遇到Vpp下降到相應(yīng)參考電壓(其逐步增加以跟上編程脈沖Vpp的步長(zhǎng)電壓增加)以下的第一實(shí)例時(shí)，在編程循環(huán)的其余部分設(shè)定編程時(shí)間旗標(biāo)，使得增加的編程時(shí)間將被用于在編程循環(huán)的其余部分期間所產(chǎn)生的所有后續(xù)編程脈沖Vpp。
圖3是更詳細(xì)展示圖2的編程時(shí)間控制電路52的示意電路圖。如圖3所示，電荷泵32的輸出Vpp連接到分壓器62，分壓器62包括兩個(gè)連接在節(jié)點(diǎn)65處的電阻器64a、64b。電阻器64b還接地。節(jié)點(diǎn)65連接到比較器66的輸入之一，比較器66的另一輸入從控制56接收電壓aV(其中V是參考電壓)。比較器66將節(jié)點(diǎn)65處的電壓與電壓aV進(jìn)行比較。a的值已經(jīng)過(guò)調(diào)節(jié)以慮及來(lái)自Vpp的跨電阻器64a的電壓下降，以使得比較器66在節(jié)點(diǎn)65處的電壓與aV之間進(jìn)行的比較將指示Vpp在參考電壓V以上還是以下。因此，當(dāng)電荷泵32的電壓輸出Vpp在V以上時(shí)，比較器66將把旗標(biāo)信號(hào)FLGPGM的值設(shè)定為高(即，“1”)。將旗標(biāo)信號(hào)FLGPGM施加到SR觸發(fā)器70的Sn輸入。觸發(fā)器70的輸入Sn為“有效低”，這意味著觸發(fā)器70的Sn輸入響應(yīng)在輸入Sn處由旗標(biāo)信號(hào)FLGPGM反相的信號(hào)。觸發(fā)器70的輸入Rn也為“有效低”。當(dāng)激活CLKp時(shí)Vpp在參考電壓以下時(shí)，將設(shè)定觸發(fā)器70。
圖4是說(shuō)明圖3的電路的操作的時(shí)序圖，其中時(shí)間t0指示編程循環(huán)的開(kāi)始。SR觸發(fā)器70是時(shí)鐘控制的觸發(fā)器，使得當(dāng)來(lái)自控制56的時(shí)鐘脈沖CLKp有效(例如，高)時(shí)其響應(yīng)輸入Sn和Rn處的信號(hào)。如圖4所說(shuō)明，接近編程循環(huán)的開(kāi)始t0時(shí)，控制56促使電荷泵32提供標(biāo)記為1的第一泵脈沖，且將初始默認(rèn)編程時(shí)間周期設(shè)定為較小值pt1(例如，約11或12μs)以優(yōu)化圖2所示的系統(tǒng)20的性能。如圖4所示，編程時(shí)間pt1大體上與標(biāo)記為1的第一泵脈沖的脈沖寬度相同。以上文描述的方式將此泵脈沖的振幅與由控制56供應(yīng)的參考電壓進(jìn)行比較。
最初(即，在時(shí)間t0處)將編程時(shí)間旗標(biāo)設(shè)定為低或“0”。假定第一編程脈沖1的Vpp的振幅高于參考電壓的振幅，在如圖4所示的時(shí)間t1之前確立旗標(biāo)信號(hào)FLGPGM為高。觸發(fā)器70接著在時(shí)間t1處從控制56接收第一時(shí)鐘脈沖CLKp。如圖4所示，在編程循環(huán)的開(kāi)始t0處，從控制56施加到觸發(fā)器70的輸入Rn的操作結(jié)束時(shí)重設(shè)信號(hào)72被確立為高。因此，在時(shí)間t1處當(dāng)將第一時(shí)鐘脈沖(CLKp)施加到觸發(fā)器時(shí)，輸入Sn和Rn均為高。由于觸發(fā)器響應(yīng)旗標(biāo)信號(hào)FLGPGM和操作結(jié)束時(shí)重設(shè)信號(hào)的反相信號(hào)，所以這指示觸發(fā)器70的Q輸出應(yīng)保持在其在編程循環(huán)開(kāi)始時(shí)設(shè)定的初始值，或保持為低或“0”。在時(shí)間t2處當(dāng)將第二時(shí)鐘脈沖(CLKp)施加到觸發(fā)器70時(shí)，重復(fù)相同過(guò)程。在時(shí)間t2之前，編程脈沖Vpp高于參考電壓，使得再次將旗標(biāo)信號(hào)確立為高，且觸發(fā)器的Q輸出再次保持為低。
然而，時(shí)間t3處，電荷泵32的輸出編程脈沖Vpp比之前升高得緩慢，使得直到t3之后的時(shí)間才達(dá)到期望的峰值振幅。這可能是由于許多不同原因造成的，其中之一是較低溫度。另一可能原因是要求電荷泵32在時(shí)間t3處比早先時(shí)間供應(yīng)更高的電壓電平。由于到Sn的輸入為低，所以在時(shí)間t3處觸發(fā)器70將其Q處的輸出重設(shè)為高。這是編程時(shí)間旗標(biāo)信號(hào)，其被施加到控制56，控制56接著立即將編程時(shí)間從pt1增加到pt2，且將如此改變其施加到EEPROM模塊30的控制信號(hào)以反映編程時(shí)間中的這種變化。這將允許泵脈沖有充分時(shí)間升高到預(yù)期的峰值振幅，且仍然允許在此峰值振幅下施加泵脈沖持續(xù)期望的編程時(shí)間pt1，如圖4所指示。理想地，設(shè)定pt2的值以使得其比pt1長(zhǎng)某一量，所述量剛好足以允許泵脈沖的較慢升高時(shí)間，以便即使當(dāng)泵較弱時(shí)也不會(huì)不必要地使性能降級(jí)。在pt1為約11或12μs的上述實(shí)例中，pt2的值可為約14μs。
觸發(fā)器70的Q輸出74或編程時(shí)間旗標(biāo)信號(hào)在編程循環(huán)的其余部分期間保持不變，使得處理器43和/或控制56繼續(xù)控制模塊30，使得在編程循環(huán)的其余部分期間使用此增加的編程時(shí)間pt2來(lái)代替pt1。因此，分配給下一泵脈沖Vpp的編程時(shí)間是pt2而不是pt1(如圖4所示)。即使在時(shí)間t4處由于任何原因編程脈沖的振幅超過(guò)參考電壓，使得旗標(biāo)信號(hào)FLGPGM為高的情況下(如圖4所示在時(shí)間t4處的情況)，分配給泵脈沖Vpp的編程時(shí)間保持為pt2。在時(shí)間t6處編程循環(huán)結(jié)束時(shí)，操作結(jié)束時(shí)重設(shè)信號(hào)降低為“0”。如所屬領(lǐng)域的技術(shù)人員已知，SR觸發(fā)器可經(jīng)設(shè)計(jì)以使得Rn處的重設(shè)輸入比設(shè)定輸入Sn具有更高優(yōu)先權(quán)。因此在時(shí)間t6處時(shí)鐘信號(hào)到來(lái)時(shí)，觸發(fā)器70將其Q輸出重設(shè)為低或“0”。這促使控制56將編程時(shí)間返回為較小的默認(rèn)值pt1，準(zhǔn)備進(jìn)行下一編程循環(huán)。
雖然上文已參照各種實(shí)施例描述本發(fā)明，但將了解，可在不脫離本發(fā)明范圍的情況下作出變化和修改，本發(fā)明范圍將僅由附加權(quán)利要求書(shū)及其等效物界定。本文提到的所有參考以引用的方式并入本文中。
權(quán)利要求
1.一種非易失性存儲(chǔ)器系統(tǒng)，其包括復(fù)數(shù)個(gè)電荷存儲(chǔ)元件；一電荷泵，其連續(xù)提供電壓泵脈沖，其中在一用于對(duì)所述復(fù)數(shù)個(gè)電荷存儲(chǔ)元件編程的編程循環(huán)期間，所述脈沖中的至少一些脈沖的每一者的振幅相對(duì)于一先前脈沖而增加；一比較器，其具有一第一輸入，所述第一輸入接收所述電壓泵脈沖序列；一第二輸入，所述第二輸入接收一其振幅以預(yù)定時(shí)間間隔增加的參考電壓；和一輸出，所述輸出提供一指示所述電壓泵脈沖與所述參考電壓的一比較的輸出信號(hào)；和一電路，其響應(yīng)于所述輸出信號(hào)而產(chǎn)生一編程時(shí)間控制信號(hào)，所述編程時(shí)間控制信號(hào)促使將一分配用于將所述電壓泵脈沖施加到所述電荷存儲(chǔ)元件的編程時(shí)間調(diào)節(jié)為一值，所述值保持大體上不變直到所述編程循環(huán)結(jié)束為止。
2.根據(jù)權(quán)利要求1所述的系統(tǒng)，所述電路包括一存儲(chǔ)所述編程時(shí)間控制信號(hào)的鎖存器。
3.根據(jù)權(quán)利要求2所述的系統(tǒng)，其中所述鎖存器可在所述編程循環(huán)結(jié)束時(shí)重設(shè)。
4.根據(jù)權(quán)利要求2所述的系統(tǒng)，其進(jìn)一步包括一控制器，所述控制器控制由所述電荷泵提供的所述電壓泵脈沖的所述編程時(shí)間，其中所述控制器在所述編程循環(huán)結(jié)束時(shí)重設(shè)所述鎖存器。
5.根據(jù)權(quán)利要求2所述的系統(tǒng)，其中所述鎖存器包括一SR觸發(fā)器。
6.根據(jù)權(quán)利要求1所述的系統(tǒng)，其進(jìn)一步包括一將所述參考電壓供應(yīng)到所述比較器的控制器。
7.根據(jù)權(quán)利要求6所述的系統(tǒng)，其中所述控制器控制由所述電荷泵提供的所述電壓泵脈沖的編程時(shí)間。
8.根據(jù)權(quán)利要求1所述的系統(tǒng)，所述脈沖寬度控制信號(hào)促使將所提供的所述電壓泵脈沖的一脈沖寬度增加到一預(yù)定值，所述預(yù)定值保持大體上不變直到所述編程循環(huán)結(jié)束為止。
9.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述編程時(shí)間被設(shè)定為一第一值，且所述編程時(shí)間控制信號(hào)促使將所述編程時(shí)間增加到一高于所述第一值的第二值。
10.一種用于對(duì)非易失性存儲(chǔ)器系統(tǒng)進(jìn)行編程的方法，所述系統(tǒng)包括復(fù)數(shù)個(gè)電荷存儲(chǔ)元件；所述方法包括連續(xù)提供電壓泵脈沖，其中在一用于對(duì)所述復(fù)數(shù)個(gè)電荷存儲(chǔ)元件編程的編程循環(huán)期間，所述脈沖中的至少一些脈沖的每一者的振幅相對(duì)于一先前脈沖而增加；將所述電壓泵脈沖序列與一其振幅以預(yù)定時(shí)間間隔增加的參考電壓進(jìn)行比較，并提供一輸出信號(hào)，所述輸出信號(hào)指示所述電壓泵脈沖與所述參考電壓的一比較；和響應(yīng)于所述輸出信號(hào)而產(chǎn)生一編程時(shí)間控制信號(hào)，所述編程時(shí)間控制信號(hào)促使將所提供的所述電壓泵脈沖的一編程時(shí)間調(diào)節(jié)為一值，所述值保持大體上不變直到所述編程循環(huán)結(jié)束為止。
11.根據(jù)權(quán)利要求10所述的方法，其進(jìn)一步包括存儲(chǔ)所述編程時(shí)間控制信號(hào)。
12.根據(jù)權(quán)利要求10所述的方法，其進(jìn)一步包括在所述編程循環(huán)結(jié)束時(shí)重設(shè)所述電壓泵脈沖的編程時(shí)間。
13.根據(jù)權(quán)利要求10所述的方法，所述編程時(shí)間控制信號(hào)促使將所提供的所述電壓泵脈沖的所述編程時(shí)間增加到一預(yù)定值，所述預(yù)定值保持大體上不變直到所述編程循環(huán)結(jié)束為止。
14.根據(jù)權(quán)利要求10所述的方法，其進(jìn)一步包括將所述編程時(shí)間設(shè)定為一初始第一值，其中所述編程時(shí)間控制信號(hào)促使將所述編程時(shí)間增加到一高于所述第一值的第二值。
全文摘要
在一種非易失性存儲(chǔ)器系統(tǒng)(20)中，當(dāng)發(fā)現(xiàn)由一電荷泵(32)提供的用于編程存儲(chǔ)器單元的電壓泵脈沖與一參考電壓不匹配時(shí)，將所述電壓泵脈沖的編程時(shí)間周期調(diào)節(jié)為一值，所述值保持大體上不變直到編程循環(huán)結(jié)束為止。以此方式，在所述編程循環(huán)的其余部分期間防止編程脈沖的有效編程時(shí)間周期中的波動(dòng)，使得將不發(fā)生或減小閾值電壓分布的一加寬。此特征允許為所述編程脈沖指定一短編程時(shí)間周期以便增強(qiáng)性能，同時(shí)當(dāng)所述電荷泵正在促使其變慢且/或變?nèi)醯臓顩r下操作時(shí)允許增加的編程時(shí)間周期的靈活性。
文檔編號(hào)G11C16/30GK101031978SQ200580030164
公開(kāi)日2007年9月5日 申請(qǐng)日期2005年7月8日 優(yōu)先權(quán)日2004年7月20日
發(fā)明者法魯克·莫加特, 李彥, 亞歷山大·K·馬克 申請(qǐng)人:桑迪士克股份有限公司