專利名稱：刪除時間縮短的非易失性半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性半導(dǎo)體存儲裝置，更具體地說，涉及執(zhí)行刪除及寫入?yún)^(qū)域可變更的閃速存儲器。
背景技術(shù)：
閃速存儲器是可電氣改寫的非易失性存儲器(EEPROM)中，匯總刪除多個存儲單元的存儲器。近年的大電容的閃速存儲器中，往往采用將存儲陣列分割成多個塊，以該塊單位進行匯總刪除的塊刪除方式。
圖22是傳統(tǒng)的閃速存儲器的塊刪除時的動作的流程圖。
圖23是存儲塊的電路圖。
圖23為了簡單說明，存儲塊采用存儲單元4行4列配置的構(gòu)成。各存儲單元包含可根據(jù)閾值電壓的變化非易失地存儲數(shù)據(jù)的存儲晶體管。存儲晶體管具有浮置柵極，通過向浮置柵極注入電子或從浮置柵極抽出電子來改變閾值電壓。以下該存儲晶體管也簡稱存儲單元。
參照圖22、圖23，塊刪除若開始，則首先在步驟S501中執(zhí)行刪除前的寫入。
圖24是執(zhí)行刪除前寫入后的存儲單元的閾值電壓的分布圖。
刪除前，由于存儲塊內(nèi)的各存儲單元的保持?jǐn)?shù)據(jù)通常為零零散散的1和0，若直接進行刪除動作，則成為過刪除的存儲單元很多。如圖24所示，若執(zhí)行刪除前寫入，則存儲塊內(nèi)的各存儲單元的閾值電壓的分布向電壓高側(cè)移動。
圖22中步驟S501若結(jié)束，則接著在步驟S502、S503中，進行將存儲塊設(shè)定成第1刪除狀態(tài)的操作。具體地，在變更行地址及列地址的同時從各存儲晶體管執(zhí)行讀出，用步驟S502的刪除驗證1判斷存儲單元是否為刪除狀態(tài)。
步驟S502中，每次判斷存儲單元未成為刪除狀態(tài)時，在步驟S503中向存儲塊匯總施加刪除脈沖。
本說明書中為了容易區(qū)別，在步驟S503為實現(xiàn)第1刪除狀態(tài)而施加的刪除脈沖稱為刪除脈沖1，之后在步驟S507為實現(xiàn)第2刪除狀態(tài)而施加的刪除脈沖稱為刪除脈沖2。另外與刪除脈沖1、刪除脈沖2對應(yīng)，確認(rèn)第1刪除狀態(tài)的驗證稱為刪除驗證1，確認(rèn)第2刪除狀態(tài)的驗證稱為刪除驗證2。
如圖23所示，步驟S503的刪除脈沖的施加通過將字線、位線、源極線設(shè)定為規(guī)定的電壓來進行。具體地，字線WL0～WL3全部設(shè)定成負電壓例如-10V，位線BL0～BL3全部為開路狀態(tài)，源極線SL設(shè)定成正電壓例如+10V。通過設(shè)定這樣的電壓，可向存儲塊的全部的存儲單元匯總施加具有降低閾值電壓作用的刪除脈沖。
圖25是刪除脈沖施加時向存儲晶體管施加的電壓的示意圖。
參照圖25，與字線連接的控制柵極施加負電壓例如-10V。P阱區(qū)及源極施加正電壓例如+10V。該源極與源極線SL連接。另一方面，存儲晶體管的漏極為開路狀態(tài)。該漏極與位線連接。另外，內(nèi)部形成P阱區(qū)的N阱區(qū)的電壓也設(shè)定成正電壓，例如+10V。通過施加刪除脈沖，浮置柵極中的電子因隧道現(xiàn)象被抽出，閾值電壓Vth降低。
圖26是刪除脈沖1施加后的閾值電壓的分布圖。
參照圖22、圖26，步驟S502、步驟S503中刪除動作若結(jié)束，則存儲塊內(nèi)的各存儲單元的閾值電壓的分布向比驗證電壓Vth1小的區(qū)域移動。但是，步驟S502的刪除驗證1通過后，閾值電壓分布的下限超出過刪除即閾值電壓成為0V以下的區(qū)域。從而，步驟S504及步驟S505中，執(zhí)行軟匯總寫入驗證，軟匯總寫入脈沖施加的處理。步驟S505中施加的比通常寫入時弱的寫入脈沖稱為軟匯總寫入脈沖。
圖27是軟匯總寫入脈沖施加時的存儲單元的電壓施加狀態(tài)示意圖。
參照圖27，向與字線連接的控制柵極施加正電壓例如+10V。與源極線SL連接的源極和存儲晶體管形成的P阱區(qū)的電壓設(shè)定成負電壓例如-5V。與位線連接的漏極為開路狀態(tài)。另外向P阱區(qū)的下部存在的N阱區(qū)施加電源電壓Vdd。通過施加這樣的電壓，由隧道現(xiàn)象向浮置柵極注入電子，閾值電壓Vth上升。
圖28是軟匯總寫入驗證結(jié)束后的閾值電壓的分布的示意圖。
參照圖22、圖28，步驟S505中軟匯總寫入脈沖匯總施加到存儲塊。從而，存儲單元的閾值電壓分布的下限值變化。向存儲塊的全部的存儲單元匯總施加軟寫入脈沖，使得存儲單元的閾值電壓分布的下限值成為驗證電壓Vth2以上。存儲單元的閾值電壓分布的下限值成為驗證電壓Vth2以上時，步驟S504中軟匯總寫入驗證通過。
步驟S504中軟匯總寫入驗證若通過，則相反，在閾值電壓的分布的上限側(cè)有時存在分布溢出位。為了使該上限溢出位的閾值電壓返回刪除狀態(tài)，再次在步驟S506、步驟S507中對存儲塊施加刪除脈沖2。
步驟S506、步驟S507中，反復(fù)施加刪除脈沖2，直到存儲單元的閾值電壓的分布全部成為規(guī)定的上限設(shè)定電壓Vth3以下。該步驟S507中的刪除脈沖2的施加也與步驟S503同樣，對塊的存儲單元匯總施加脈沖。
圖29是步驟S506中的刪除驗證2結(jié)束后的閾值電壓的分布示意圖。
通過在軟匯總寫入后施加刪除脈沖2，即使對分布溢出位，圖29所示閾值電壓也成為驗證電壓Vth3以下。
最后，步驟S506的刪除驗證2若結(jié)束，則接著在步驟S508、步驟S509中向過刪除的存儲單元以1比特單位執(zhí)行過刪除恢復(fù)寫入。
圖30是步驟S508的過刪除驗證結(jié)束后的存儲單元的閾值電壓的分布的示意圖。
若通過步驟S508中的讀出判明該存儲單元為過刪除，則在步驟S509中對該判明為過刪除的一個存儲單元施加寫入脈沖。反復(fù)執(zhí)行步驟S508、S509，結(jié)果，僅向閾值電壓比驗證電壓Vth4小的存儲單元施加寫入脈沖，施加了寫入脈沖的存儲單元的閾值電壓向閾值電壓變大的一側(cè)移動。
按照圖22所示流程進行處理，通過將存儲塊內(nèi)的各存儲單元的閾值電壓的分布處于閾值電壓下限和閾值電壓上限的設(shè)定電壓值內(nèi)，結(jié)束塊匯總刪除動作。
這樣，即使施加相同寫入脈沖或相同刪除脈沖，由于各存儲單元的特性偏差，存儲單元的閾值電壓的分布變廣。因而，幾次反復(fù)執(zhí)行脈沖強度的改變并同時對塊匯總施加寫入脈沖或刪除脈沖后，最后，對過刪除的存儲單元進行逐比特寫入。最初對存儲單元匯總施加脈沖是為了減少脈沖施加的合計次數(shù)。若從最初開始逐個比特地進行寫入，則脈沖施加的次數(shù)變多，刪除時間變長。
另外，作為非易失性半導(dǎo)體存儲裝置的匯總刪除關(guān)聯(lián)的傳統(tǒng)技術(shù)，特開平3-105795號公報公開了實現(xiàn)包含存儲陣列的匯總刪除的多樣的部分刪除的技術(shù)。
以前，軟匯總寫入后的刪除脈沖2的施加以塊單位匯總進行。具體地，刪除脈沖2的施加在每次刪除驗證失敗時進行。刪除驗證是使行地址及列地址依次加一的同時，每次讀出1或8或16比特的數(shù)據(jù)，執(zhí)行通過/失敗的判定。例如，為由圖23所示的16個存儲單元組成的存儲塊的場合，從存儲單元逐個進行讀出，逐個對存儲單元進行通過/失敗的判定。
因而，與行地址小且列地址小相當(dāng)?shù)膮^(qū)域即使在一次驗證通過后，若其后進行的驗證中與上位地址相當(dāng)?shù)膮^(qū)域的驗證失敗，則再次施加刪除脈沖2。
結(jié)果，向驗證已通過的區(qū)域過剩地施加刪除脈沖，直到刪除對象的塊的全部存儲單元的閾值電壓降低到刪除脈沖電壓以下。這樣，過剩地施加刪除脈沖的存儲單元的閾值電壓變得低于容許分布的下限，過刪除的存儲單元增加。因而，成為過刪除恢復(fù)寫入的對象的存儲單元增加，結(jié)果，有刪除時間變長的問題。
發(fā)明內(nèi)容
本發(fā)明的目的是提供刪除時間縮短的非易失性半導(dǎo)體存儲裝置。
本發(fā)明概括起來是一種非易失性半導(dǎo)體存儲裝置，包括矩陣狀排列并具備控制柵極和浮置柵極的多個存儲晶體管；包含與多個存儲晶體管的行對應(yīng)設(shè)置的多個字線和與多個存儲晶體管的列對應(yīng)設(shè)置的多個位線的存儲塊；選擇存儲塊內(nèi)的刪除脈沖的施加對象的選擇電路；匯總刪除存儲塊保持的信息時，執(zhí)行存儲塊的數(shù)據(jù)刪除的控制的寫入刪除控制部。在匯總刪除的過程中，包括匯總刪除的過程中的刪除狀態(tài)即第1刪除狀態(tài)和第1刪除狀態(tài)之后的刪除狀態(tài)即第2刪除狀態(tài)。第1、第2刪除狀態(tài)，是多個存儲晶體管的閾值電壓的分布分別變得比預(yù)定的第1、第2閾值電壓低的狀態(tài)。寫入刪除控制部，指示選擇電路匯總選擇存儲塊內(nèi)的存儲晶體管，以反復(fù)施加第1刪除脈沖，直到存儲塊成為第1刪除狀態(tài)為止，在存儲塊成為第1刪除狀態(tài)后，指示選擇電路進行選擇，使得對存儲塊內(nèi)的存儲晶體管施加比通常的寫入弱的寫入脈沖，而且，指示選擇電路逐個區(qū)域地進行依次選擇，以將存儲塊分割成多個區(qū)域，逐個區(qū)域地匯總施加第2刪除脈沖，直到存儲塊成為第2刪除狀態(tài)為止。
本發(fā)明另一方面的非易失性半導(dǎo)體存儲裝置，包括矩陣狀排列并具備控制柵極和浮置柵極的多個存儲晶體管；包含與多個存儲晶體管的行對應(yīng)設(shè)置的多個字線和與多個存儲晶體管的列對應(yīng)設(shè)置的多個位線的存儲塊；選擇存儲塊內(nèi)的刪除脈沖的施加對象的選擇電路；匯總刪除存儲塊保持的信息時，執(zhí)行存儲塊的數(shù)據(jù)刪除的控制的寫入刪除控制部。在匯總刪除的過程中，包括匯總刪除的過程中的刪除狀態(tài)即第1刪除狀態(tài)和第1刪除狀態(tài)之后的刪除狀態(tài)即第2刪除狀態(tài)。第1、第2刪除狀態(tài)，是多個存儲晶體管的閾值電壓的分布分別變得比預(yù)定的第1、第2閾值電壓低的狀態(tài)，第1寫入狀態(tài)，是多個存儲晶體管的閾值電壓的分布變得比低于第1閾值電壓的電壓即規(guī)定的閾值電壓高的狀態(tài)，寫入刪除控制部，指示選擇電路匯總選擇存儲塊內(nèi)的存儲晶體管，以反復(fù)施加第1刪除脈沖，直到存儲塊成為第1刪除狀態(tài)為止，在存儲塊成為第1刪除狀態(tài)后，指示選擇電路逐個區(qū)域地進行依次選擇，以將存儲塊分割成多個區(qū)域，逐個區(qū)域地匯總施加比通常的寫入弱的寫入脈沖，直到存儲塊成為第1寫入狀態(tài)為止，而且，指示選擇電路匯總選擇存儲塊內(nèi)的存儲晶體管，以向存儲塊反復(fù)施加第2刪除脈沖，直到存儲塊成為第2刪除狀態(tài)為止。
根據(jù)本發(fā)明，在刪除存儲塊的數(shù)據(jù)時，共同采用對存儲塊匯總施加刪除脈沖直到第1刪除狀態(tài)為止的動作和對存儲塊的部分區(qū)域匯總施加刪除脈沖直到第2刪除狀態(tài)為止的動作。從而，對驗證通過的存儲單元過剩地施加的刪除脈沖數(shù)可比傳統(tǒng)降低，結(jié)果，成為過刪除恢復(fù)寫入的對象的存儲單元數(shù)減少，可縮短塊刪除時間的總計。
通過參考附圖理解的本發(fā)明以下的詳細說明可以明白本發(fā)明的上述及其他目的、特征、方面及優(yōu)點。
圖1是本發(fā)明實施例1的非易失性半導(dǎo)體存儲裝置的構(gòu)成概略框圖。
圖2是圖1中的X解碼器18的構(gòu)成電路圖。
圖3是圖1中的存儲塊BLOCK0的構(gòu)成電路圖。
圖4是說明實施例1的塊刪除動作的流程圖。
圖5是詳細說明圖4中的步驟S6的刪除動作的流程圖。
圖6是實施例2中采用的X解碼器18A的構(gòu)成電路圖。
圖7是說明實施例2的塊刪除的動作的流程圖。
圖8是詳細說明圖7中的步驟S10的流程圖。
圖9是圖8的步驟S114中的刪除脈沖施加狀態(tài)的說明圖。
圖10是圖8的步驟S114中選擇的存儲晶體管的電壓施加狀態(tài)的示意圖。
圖11是說明實施例3的塊刪除動作的流程圖。
圖12是說明圖11中的步驟S20的詳細動作的流程圖。
圖13是圖12的步驟S124中的刪除脈沖施加狀態(tài)的說明圖。
圖14是說明實施例4的塊刪除的動作的流程圖。
圖15是說明圖14中的步驟S30的詳細動作的流程圖。
圖16是實施例5的非易失性半導(dǎo)體存儲裝置的構(gòu)成框圖。
圖17是說明實施例6的塊刪除的動作的流程圖。
圖18是詳細說明圖17中的步驟S40的軟寫入動作的流程圖。
圖19是步驟S154中的軟寫入脈沖施加時的存儲塊的電壓施加狀態(tài)的示意圖。
圖20是說明實施例7的塊刪除的動作的流程圖。
圖21是說明圖20中的步驟S50的詳細動作的流程圖。
圖22是傳統(tǒng)的閃速存儲器的塊刪除時的動作的流程圖。
圖23是表示存儲塊的電路圖。
圖24是刪除前寫入執(zhí)行后的存儲單元的閾值電壓的分布的示意圖。
圖25是刪除脈沖施加時的存儲晶體管所施加的電壓的示意圖。
圖26是刪除脈沖1施加后的閾值電壓的分布圖。
圖27是軟匯總寫入脈沖施加時的存儲單元的電壓施加狀態(tài)的示意圖。
圖28是軟匯總寫入驗證結(jié)束后的閾值電壓的分布圖。
圖29是步驟S506中的刪除驗證2結(jié)束后的閾值電壓的分布圖。
圖30是步驟S508的過刪除驗證結(jié)束后的存儲單元的閾值電壓的分布示意圖。
具體實施例方式
以下，參照圖面詳細說明本發(fā)明的實施例。另外，圖中同一符號表示同一或相當(dāng)部分。
實施例1圖1是本發(fā)明實施例1的非易失性半導(dǎo)體存儲裝置的構(gòu)成概略框圖。
參照圖1，非易失性半導(dǎo)體存儲裝置1包括在內(nèi)部采用ROM并根據(jù)該ROM1保持的程序代碼進行寫入及刪除的控制的寫入&刪除控制部2；從寫入&刪除控制部2接受待機信號CXHRDY及充電泵激活信號PPUMPE、復(fù)位信號RSTE并根據(jù)這些產(chǎn)生輸出電位Vout+、Vout-、VWL并輸出的電壓發(fā)生部3；從外部接受地址信號ADR的地址緩沖器16；從地址緩沖器16接受內(nèi)部地址信號，從電壓發(fā)生部3接受電位的供給，確定字線WL0、WL1、源極線SL及阱區(qū)的各電位的X解碼器18；用于收發(fā)數(shù)據(jù)輸入輸出信號DIO的輸入輸出緩沖器22；從地址緩沖器16接受地址信號并解碼的Y解碼器20；根據(jù)Y解碼器20的輸出，與數(shù)據(jù)輸入輸出信號對應(yīng)地向位線BL施加高電壓的Y系控制電路24。
電壓發(fā)生部3包括從寫入&刪除控制部2接受待機信號CXHRDY及充電泵激活信號PPUMPE、復(fù)位信號RSTE并根據(jù)這些產(chǎn)生輸出電位Vout+的正電壓發(fā)生電路4；接受待機信號CXHRDY、復(fù)位信號RSTE及充電泵激活信號NPUMPE并產(chǎn)生輸出電位Yout-的負電壓發(fā)生電路8；產(chǎn)生字線電位VWL的WL升壓電路12；由寫入&刪除控制部2控制，接受輸出電位Vout+、Vout-及字線電位VWL并分配到各內(nèi)部電路的分配器14。
雖然未圖示，X解碼器18包括用于選擇字線的WL解碼器；選擇與選擇的存儲塊對應(yīng)的阱區(qū)區(qū)域的WELL解碼器；用于選擇源極線的SL解碼器。
雖然未圖示，Y系控制電路24包括讀出時進行列選擇并由讀出放大器執(zhí)行讀出操作的YG&讀出放大器和鎖存電路；根據(jù)鎖存數(shù)據(jù)，確定是否向位線BL施加規(guī)定的電位的頁面緩沖器。
WL升壓電路12是為了實現(xiàn)高速存取，產(chǎn)生向讀出時選擇的字線WL施加的升壓電位的電路。
非易失性半導(dǎo)體存儲裝置1還包含存儲陣列26。存儲陣列26包括在各個分離的阱區(qū)內(nèi)部形成的存儲塊BLOCK0～BLOCKn。
寫入&刪除控制部2對X解碼器18輸出塊刪除時使用的控制信號ERS1、ESR2。另外，寫入&刪除控制部2對X解碼器18及Y解碼器20輸出驗證用的地址信號VADR。驗證動作時，寫入&刪除控制部2從Y系控制電路24接受讀出數(shù)據(jù)RDATA，另外將重寫數(shù)據(jù)或刪除數(shù)據(jù)即數(shù)據(jù)WDATA對Y系控制電路24施加。
圖2是表示圖1中的X解碼器18的構(gòu)成的電路圖。
參照圖2，X解碼器18包括根據(jù)控制信號ERS1、ERS2和地址信號AX0、AX1及該反相信號IAX0、IAX1選擇字線的選擇部30；根據(jù)選擇部30的輸出驅(qū)動字線WL0～WL3的字線驅(qū)動器32。
選擇部30包括接受控制信號ERS1并反相的反相器40；接受控制信號ERS2及信號IAX1的NAND電路42；接受控制信號ERS2及信號AX1的NAND電路44；接受反相器40的輸出和NAND電路42的輸出的AND電路46；接受反相器40的輸出和NAND電路44的輸出的AND電路48。
選擇部30還包括接受信號IAX0、IAX1的AND電路50；接受信號AX0、IAX1的AND電路52；接受信號IAX0、AX1的AND電路54；接受信號AX0、AX1的AND電路56。
選擇部30還包括接受AND電路46的輸出和AND電路50的輸出的AND電路60；接受AND電路46的輸出和AND電路52的輸出的AND電路62；接受AND電路48的輸出和AND電路54的輸出的AND電路64；接受AND電路48的輸出和AND電路56的輸出的AND電路66。
選擇部30還包括接受AND電路46的輸出和AND電路60的輸出的OR電路70；接受AND電路46的輸出和AND電路62的輸出的OR電路72；接受AND電路48的輸出和AND電路64的輸出的OR電路74；接受AND電路48的輸出和AND電路66的輸出的0R電路76。
字線驅(qū)動器32包括根據(jù)OR電路70的輸出驅(qū)動字線WL0的驅(qū)動電路80；根據(jù)OR電路72的輸出驅(qū)動字線WL1的驅(qū)動電路82；根據(jù)OR電路74的輸出驅(qū)動字線WL2的驅(qū)動電路84；根據(jù)OR電路76的輸出驅(qū)動字線WL3的驅(qū)動電路86。從圖1的分配器14向驅(qū)動電路80～86施加電位VP、VN，作為驅(qū)動電位。
以前，X解碼器只能執(zhí)行個別選擇塊的字線之一或匯總?cè)窟x擇塊的字線的動作。但是，如圖2所示X解碼器18，例如施加刪除脈沖時，若電位VP設(shè)定成0V，電位VN設(shè)定成負電位即-10V，則可將字線WL0、WL1設(shè)定成-10V，字線WL2、WL3設(shè)定成0V。
圖3是圖1中的存儲塊BLOCK0的構(gòu)成電路圖。
參照圖3，存儲塊BLOCK0包括在位線BL0和源極線SL之間連接，其柵極與字線WL0，WL1，WL2，WL3分別連接的存儲晶體管M00，M10，M20，M30；在位線BL1和源極線SL之間連接，其柵極與字線WL0，WL1，WL2，WL3分別連接的存儲晶體管M01，M11，M21，M31。
存儲塊BLOCK0還包括在位線BL2和源極線SL之間連接，其柵極與字線WL0，WL1，WL2，WL3分別連接的存儲晶體管M02，M12，M22，M32；在位線BL3和源極線SL之間連接，其柵極與字線WL0，WL1，WL2，WL3分別連接的存儲晶體管M03，M13，M23，M33。
另外，圖3中為了簡單說明，例示了4×4的存儲晶體管成矩陣狀排列的存儲塊，實際上，存儲塊還可以設(shè)置更多的字線及位線，包含更多的存儲晶體管。
圖4是說明實施例1的塊刪除的動作的流程圖。
參照圖4，實施例1的塊刪除動作中，到軟匯總寫入動作為止與傳統(tǒng)相同，而第2次的刪除動作中，如后所述，不同點在于，將字線的選擇數(shù)從通常的塊匯總限定為2分之1的字線來選擇。字線不限于分割成2分之1，例如也可以分割成4分之1或8分之1后再選擇。
以下，依次說明流程圖。
首先輸入塊刪除指令，在步驟S1進行刪除前寫入。
刪除前，由于存儲塊內(nèi)的各存儲單元的保持?jǐn)?shù)據(jù)通常為零零散散的1和0，因此若直接進行刪除動作，則成為過刪除的存儲單元很多。如先前圖24所示，若執(zhí)行刪除前寫入，則存儲塊內(nèi)的各存儲單元的閾值電壓的分布向電壓高側(cè)移動。
步驟S1若結(jié)束，接著在步驟S2、S3中執(zhí)行將存儲塊設(shè)定成第1刪除狀態(tài)的操作。具體地，在變更行地址及列地址的同時從各存儲晶體管進行讀出，由步驟S2的刪除驗證1判斷存儲單元是否為刪除狀態(tài)。
每次步驟S2中判斷存儲單元未成為刪除狀態(tài)時，在步驟S3中向存儲塊匯總施加刪除脈沖。為了便于區(qū)別，步驟S3中施加的刪除脈沖稱為刪除脈沖1，后面在步驟S6中施加的刪除脈沖稱為刪除脈沖2。
如先前圖23所示，步驟S3的刪除脈沖的施加通過將字線、位線、源極線設(shè)定成規(guī)定的電壓進行。具體地，字線WL0～WL3全部設(shè)定成負電壓例如-10V，位線BL0～BL3全部為開路狀態(tài)，源極線SL設(shè)定成正電壓例如+10V。
步驟S3中，圖2所示的X解碼器18中，信號ERS1設(shè)定成H電平，信號ERS2設(shè)定成L電平。這樣，與步驟S2中執(zhí)行的刪除驗證1的地址無關(guān)，字線驅(qū)動器的全部輸入電平成為L電平。此時，字線驅(qū)動器的電源電位VP設(shè)定成0V，電源電位VN設(shè)定成負電位例如-10V。通過這樣選擇字線，向符合的塊內(nèi)的全部的字線WL0～WL3施加負電位，向存儲塊內(nèi)包含的存儲晶體管匯總施加刪除脈沖。
通過這樣設(shè)定電壓，對存儲塊的全部存儲單元匯總施加具有降低閾值電壓作用的刪除脈沖。通過施加刪除脈沖，由隧道現(xiàn)象抽出浮置柵極中的電子，閾值電壓Vth降低。
步驟S2、步驟S3中刪除動作若結(jié)束，則先前圖26所示存儲塊內(nèi)的各存儲單元的閾值電壓的分布向比驗證電壓Vth1小的區(qū)域移動。但是，若將步驟S2的刪除驗證1通過后作為第1刪除狀態(tài)，則該第1刪除狀態(tài)是存儲塊的匯總刪除的過程中的刪除狀態(tài)。具體地，閾值電壓分布的下限超過了過刪除即閾值電壓成為0V以下的區(qū)域。從而，在步驟S4及步驟S5中執(zhí)行軟匯總寫入驗證、軟匯總寫入脈沖施加的處理。步驟S5中施加的比通常的寫入時弱的寫入脈沖稱為軟匯總寫入脈沖。這里，弱的寫入脈沖是指與通常寫入時相比，脈沖電壓的絕對值小的脈沖、脈沖寬度短的脈沖，或，脈沖電壓小且脈沖寬度短的脈沖。
施加軟匯總寫入脈沖時，與字線連接的控制柵極施加正電壓例如+10V。與源極線SL連接的源極和形成存儲晶體管的P阱區(qū)的電壓設(shè)定成負電壓例如-5V。與位線連接的漏極形成開路狀態(tài)。另外，向P阱區(qū)的下部存在的N阱區(qū)施加電源電壓Vdd。通過施加這樣的電壓，由隧道現(xiàn)象向浮置柵極注入電子，閾值電壓Vth上升。
步驟S5中若向存儲塊匯總施加軟匯總寫入脈沖，則先前圖28示的存儲單元的閾值電壓分布的下限值移動。軟寫入脈沖匯總施加到存儲塊的全部存儲單元，使得存儲單元的閾值電壓分布的下限值達到驗證電壓Vth2以上。存儲單元的閾值電壓分布的下限值達到驗證電壓Vth2以上時，步驟S4的軟匯總寫入驗證通過。
步驟S4中軟匯總寫入驗證若通過，則相反地，閾值電壓的分布的上限側(cè)存在分布溢出位。為了使該上限溢出位的閾值電壓返回刪除狀態(tài)，執(zhí)行步驟S6的刪除2的處理。
步驟S6中，執(zhí)行施加刪除脈沖2的動作。刪除脈沖2的施加不匯總選擇存儲塊內(nèi)的字線，而是分割選擇字線。具體地將在后面詳細說明，匯總選擇的字線的數(shù)目限定為存儲塊的字線總數(shù)的2分之1。
另外，通過使刪除脈沖2與刪除脈沖1相比電壓小、脈沖寬度短，可以使過刪除更難以產(chǎn)生。
通過在軟匯總寫入后施加刪除脈沖2，即使是分布溢出位，如先前圖29所示，閾值電壓也可達到驗證電壓Vth3以下。另外，為了盡早結(jié)束刪除動作，最好驗證電壓Vth3與驗證電壓Vth1相比，電壓的絕對值高。該場合，若令步驟S6結(jié)束時的存儲陣列的狀態(tài)作為第2刪除狀態(tài)，則第2刪除狀態(tài)是匯總刪除的過程中在步驟S2通過后的第1刪除狀態(tài)之后的刪除狀態(tài)。
步驟S6中第2次的刪除動作若結(jié)束，則進入步驟S8。
步驟S6的刪除2若結(jié)束，則接著在步驟S8、步驟S9中對過刪除的存儲單元以1比特為單位執(zhí)行過刪除恢復(fù)寫入。
若根據(jù)步驟S8中的讀出判明該存儲單元為過刪除，則在步驟S9中對該判明為過刪除的一個存儲單元施加寫入脈沖。反復(fù)執(zhí)行步驟S8、S9，結(jié)果，如先前圖30所示，僅僅向與驗證電壓Vth4相比閾值電壓小的存儲單元施加寫入脈沖，施加了寫入脈沖的存儲單元的閾值電壓向閾值電壓變大的側(cè)移動。
圖5是詳細說明圖4中的步驟S6的刪除動作的流程圖。
參照圖5，步驟S6的刪除2的動作若開始，則首先在步驟S101中，執(zhí)行指定進行驗證的存儲單元的地址初始化。
接著進入步驟S102，執(zhí)行刪除驗證2。該刪除驗證2中，從與現(xiàn)在設(shè)定的地址對應(yīng)的存儲晶體管執(zhí)行數(shù)據(jù)讀出。若確認(rèn)存儲晶體管的保持?jǐn)?shù)據(jù)被刪除，則刪除驗證通過。
例如執(zhí)行圖3所示的存儲塊BLOCK0的刪除時，步驟S102中的刪除驗證2個別地判斷16個存儲晶體管。地址初始化后，首先執(zhí)行存儲晶體管M00的讀出，若該存儲晶體管M00的刪除為未完成狀態(tài)，則刪除驗證失敗。
步驟S102中刪除驗證2失敗時，進入步驟S103。步驟S103中，執(zhí)行用于施加刪除脈沖2的信號ERS1、ERS2的設(shè)定。
輸入圖2所示X解碼器18的信號ERS1是刪除脈沖1施加時成為H電平的信號，另外，信號ERS2是刪除脈沖2施加時成為H電平的信號。
圖1的寫入&刪除控制部2將信號ERS1設(shè)定成L電平，信號ERS2設(shè)定成H電平。從而，圖2所示的X解碼器18，選擇包含與現(xiàn)在設(shè)定的驗證地址對應(yīng)的存儲晶體管的區(qū)域。
具體地，例如說明選擇存儲晶體管M11的情況。根據(jù)現(xiàn)在的地址設(shè)定，如圖2、圖3所示，地址信號AX0設(shè)定成H電平，地址信號AX1設(shè)定成L電平。其反相信號即信號IAX0、IAX1分別為L電平、H電平。這樣，如記入圖2的情況，AND電路46的輸出信號成為L電平，AND電路48的輸出信號成為H電平。
接著，進入步驟S104，從電壓發(fā)生部3向字線驅(qū)動器32施加刪除電壓。結(jié)果，字線WL0、WL1被驅(qū)動到與L電平相當(dāng)?shù)呢撾妷篤N。電位VN為例如-10V。另一方面，字線WL2、WL3被驅(qū)動到與H電平相當(dāng)?shù)碾娢籚P。刪除時該電位VP為例如0V。
這樣，對存儲晶體管M00～M03、M10～M13施加刪除脈沖2。此時，未對存儲晶體管M20～M23、M30～M33施加刪除脈沖2。
接著在步驟S105中來自電壓發(fā)生部3的刪除電壓被復(fù)位。然后進入步驟S106，刪除時的控制信號被復(fù)位。即信號ERS1、ERS2都設(shè)定成L電平。
步驟S106中信號的復(fù)位若結(jié)束，則再次在步驟S102中執(zhí)行刪除驗證2。步驟S102中驗證若通過，則在步驟S107中判斷現(xiàn)在設(shè)定的地址是否為最終地址。
若不是最終地址，則在步驟S108中使地址加一，然后進入步驟S102，從下一個存儲晶體管讀出數(shù)據(jù)并進行刪除驗證。步驟S107中判斷現(xiàn)在設(shè)定的地址為最終地址時，步驟S6的刪除2的動作結(jié)束。
施加圖5所示的刪除脈沖2時，與圖4的步驟S2、S3執(zhí)行的刪除脈沖1的施加時不同，信號ERS1設(shè)定成L電平，信號ERS2設(shè)定成H電平，因而此時刻所示的地址信號AX1為例如L電平時，字線WL0、WL1施加負電位VN，字線WL2、WL3施加0V。相反，地址信號AX1為H電平時，字線WL0、WL1設(shè)定成0V，字線WL2、WL3施加負電位VN。這樣，僅塊內(nèi)一半的字線施加刪除脈沖2。
這樣，通過令刪除脈沖2的施加區(qū)域為一半，與傳統(tǒng)相比可防止過剩地施加刪除脈沖。例如圖3中，由于刪除驗證2結(jié)束后執(zhí)行其后剩余的15個存儲晶體管的刪除驗證2，因而向存儲晶體管M00施加了過剩的刪除脈沖，直到這些所有的存儲晶體管的刪除驗證2通過為止。
相對地，根據(jù)本發(fā)明實施例1，存儲晶體管M01～M03、M10～M13的驗證通過后不再向存儲晶體管M00施加過剩的刪除脈沖2。從而可降低存儲晶體管M00成為過刪除的可能性。
即，在步驟S6的刪除2的動作結(jié)束的時刻，可減少移動到閾值電壓的容許范圍的下限以下的存儲單元數(shù)。從而，由于可以減少成為步驟S9中逐個比特單位地進行過刪除恢復(fù)寫入對象的存儲晶體管的數(shù)目，因而可縮短刪除時間的總計。
實施例2實施例1中，施加第2次刪除脈沖時，限定字線并選擇施加刪除脈沖。實施例2中，選擇位線來取代字線，限定施加刪除脈沖的區(qū)域。
實施例2的非易失性半導(dǎo)體存儲裝置包含X解碼器18A以取代圖1所示的構(gòu)成中的X解碼器18，寫入&刪除控制部2向X解碼器18A施加信號ERS，執(zhí)行與實施例1不同的控制。
圖6是實施例2采用的X解碼器18A的構(gòu)成電路圖。
參照圖6，X解碼器18A包含選擇部30A，以取代圖2所示的X解碼器18的構(gòu)成中的選擇部30。
選擇部30A包括接受信號ERS并反相的反相器98；接受信號IAX0、IAX1的AND電路100；接受信號AX0、IAX1的AND電路102；接受信號IAX0、AX1的AND電路104；接受信號AX0、AX1的AND電路106。
選擇部30A還包括接受反相器98的輸出和AND電路100的輸出的AND電路110；接受反相器98的輸出和AND電路102的輸出的AND電路112；接受反相器98的輸出和AND電路104的輸出的AND電路114；接受反相器98的輸出和AND電路106的輸出的AND電路116。AND電路110、112、114、116的輸出分別施加到驅(qū)動電路80、82、84、86的輸入。
圖7是說明實施例2的塊刪除的動作的流程圖。
參照圖7，實施例2的刪除動作的流程圖包含步驟S10，以取代圖4說明的流程圖中的步驟S6。步驟S10中，分割選擇位線，執(zhí)行刪除2的動作。
其他步驟與圖4相同，不重復(fù)說明。
圖8是詳細說明圖7中的步驟S10的流程圖。
參照圖8，步驟S10的刪除2的動作若開始，則首先在步驟S111中初始化成為驗證對象的存儲單元的地址。接著，進入步驟S112，執(zhí)行刪除驗證2。刪除驗證2中，對與現(xiàn)在設(shè)定的地址對應(yīng)的存儲晶體管執(zhí)行讀出動作，確認(rèn)該存儲晶體管的保持?jǐn)?shù)據(jù)是否被刪除。
步驟S112的結(jié)果若失敗，則進入步驟S113，執(zhí)行用于施加刪除脈沖的設(shè)定。即，從寫入&刪除控制部2向X解碼器18A發(fā)送的信號ERS設(shè)定成H電平。從而X解碼器18A中，如圖6所示，信號ERS若設(shè)定成H電平，則字線WL0～WL3全部被選擇。
另一方面，位線的選擇根據(jù)從寫入&刪除控制部2向Y系控制電路24發(fā)送的數(shù)據(jù)WDATA進行。步驟S113中執(zhí)行數(shù)據(jù)設(shè)定，使得僅僅向步驟S112中進行了驗證的存儲晶體管所對應(yīng)的位線施加刪除脈沖。這些設(shè)定若結(jié)束，則進入步驟S114，產(chǎn)生刪除電壓，并向被選擇區(qū)域施加刪除脈沖。
圖9是圖8的步驟S114中的刪除脈沖施加狀態(tài)的說明圖。
參照圖8、圖9，步驟S112中執(zhí)行了驗證的存儲晶體管為存儲晶體管M11時，步驟S114中的字線和位線的狀態(tài)為如圖9所示，向字線WL0～WL3全部施加負電壓，位線BL1施加正電壓，位線BL0、BL2、BL3設(shè)定成0V。另外，源極線SL及形成存儲塊BLOCK0的P阱區(qū)的電位設(shè)定成0V。
其結(jié)果，與位線BL1連接的存儲晶體管M01、M11、M21、M31選擇為施加刪除脈沖2的區(qū)域，剩余的存儲晶體管不施加刪除脈沖2。
圖10是圖8的步驟S114中選擇的存儲晶體管的電壓施加狀態(tài)的示意圖。
參照圖10，與字線連接的控制柵極設(shè)定成負電壓例如-10V。與位線BL1連接的存儲晶體管的漏極設(shè)定成正電壓例如5V。與源極線SL連接的存儲晶體管的源極設(shè)定成0V。另外內(nèi)部形成存儲晶體管的P阱區(qū)的電位設(shè)定成0V。位于P阱區(qū)的下部的N阱區(qū)的電位設(shè)定成電源電位Vdd。
再次參照圖8，步驟S114中的脈沖施加若結(jié)束，則進入步驟S115，刪除電壓被復(fù)位。然后進入步驟S116，在步驟S113設(shè)定的設(shè)定條件被復(fù)位。即信號ERS設(shè)定成L電平，對位線的數(shù)據(jù)設(shè)定被復(fù)位。然后通過刪除脈沖的施加，在步驟S112再次確認(rèn)驗證失敗的位是否成為通過。
步驟S112的驗證結(jié)果若為通過，則進入步驟S117。在步驟S117，確認(rèn)現(xiàn)在的地址是否最終地址。若不是最終地址，則進入步驟S118，使地址加一。該地址加一是行地址及列地址按照順序加一，使得存儲塊BLOCK0所包含的存儲晶體管可逐個順序地進行檢查。地址加一后進入步驟S112，驗證已通過驗證的存儲晶體管的下一個存儲晶體管。
步驟S117中通過的存儲晶體管的地址若是最終地址，則步驟S10的刪除2的動作結(jié)束。
如上所述，實施例2中，僅僅向選擇的位線上的存儲單元施加刪除脈沖2，移動閾值電壓Vth。從而，當(dāng)刪除驗證2對全部存儲晶體管通過時，閾值電壓的分布低于下限的存儲單元的數(shù)目與傳統(tǒng)相比可減少。從而由于成為過刪除恢復(fù)寫入的對象的存儲晶體管數(shù)減少，可使刪除高速化。
另外，由于對位線施加在通常的讀出和寫入動作之間具有互換性的正電壓，因而可容易地逐根進行選擇，又由于1個塊中具有256根以上的位線，因此與傳統(tǒng)相比可有顯著的改善。
實施例3實施例1中說明限定選擇字線的數(shù)目來施加刪除脈沖的情況，實施例2中說明限定選擇位線的數(shù)目來施加刪除脈沖的情況。實施例3中組合這些情況，限定位線及字線的選擇數(shù)目來施加刪除脈沖。
圖11是說明實施例3的塊刪除動作的流程圖。
參照圖11，實施例3的塊刪除的動作包含步驟S20，以取代圖4說明的實施例1的塊刪除流程中的步驟S6。步驟S20中，將字線、位線兩者分割成幾組，選擇其中的一部分。
具體地，采用圖2所示X解碼器18的同時，將從寫入&刪除控制部2向Y系控制電路24施加的位線的設(shè)定數(shù)據(jù)與現(xiàn)在驗證的地址對應(yīng)地進行限定。
圖12是說明圖11中的步驟S20的詳細動作的流程圖。
參照圖12，步驟S20的刪除2的動作若開始，則首先在步驟S121中執(zhí)行指定進行驗證的存儲單元的地址初始化。
接著進入步驟S122，執(zhí)行刪除驗證2。該刪除驗證2中，從與現(xiàn)在設(shè)定的地址對應(yīng)的存儲晶體管進行數(shù)據(jù)讀出。若確認(rèn)存儲晶體管的保持?jǐn)?shù)據(jù)被刪除，則刪除驗證通過。
例如，進行存儲塊BLOCK0的刪除時，步驟S122中的刪除驗證，個別判斷16個存儲晶體管。地址的初始化后首先進行存儲晶體管M00的讀出，若該存儲晶體管M00的刪除為未執(zhí)行的狀態(tài)，則刪除驗證失敗。
步驟S122中刪除驗證失敗時，進入步驟S123。步驟S123中，執(zhí)行用于施加刪除脈沖的設(shè)定。
設(shè)定中，從寫入&刪除控制部2向X解碼器18發(fā)送的信號ERS1設(shè)定成H電平，信號ERS2設(shè)定成L電平。從而，字線WL0～WL3中的一半根據(jù)驗證地址被選擇。而且，位線的選擇根據(jù)從寫入&刪除控制部2向Y系控制電路24發(fā)送的數(shù)據(jù)WDATA進行。步驟S123中進行數(shù)據(jù)設(shè)定，使得步驟S122中僅僅向進行了驗證的存儲晶體管對應(yīng)的位線施加刪除脈沖。
這些設(shè)定若結(jié)束，則進入步驟S124，產(chǎn)生刪除電壓，向選擇的區(qū)域施加刪除脈沖。
圖13是圖12的步驟S124中的刪除脈沖施加狀態(tài)的說明圖。
參照圖13，步驟S122中的驗證對于存儲晶體管M11為驗證失敗時，如圖13所示，字線WL0、WL1設(shè)定成負電壓，字線WL2、WL3設(shè)定成0V。另外，位線BL1設(shè)定成正電壓，位線BL0、BL2、BL3設(shè)定成0V。另外源極線SL及P阱區(qū)設(shè)定成0V。結(jié)果，刪除脈沖2施加到存儲晶體管M01、M11兩者。其他晶體管不施加刪除脈沖2。存儲晶體管M01、M11施加如先前圖10說明的電壓。
即，包含與刪除驗證2中成為不良的存儲單元連接的字線的一半字線被選擇并施加負電壓。另外與該存儲單元連接的位線施加正電壓，其他位線固定在0V。另外，配置有更多的存儲單元的存儲陣列中，字線的選擇也可以是字線總數(shù)的4分之1或8分之1的選擇。
步驟S124中的脈沖施加若結(jié)束，則步驟S125中來自電壓發(fā)生部3的刪除電壓被復(fù)位。然后進入步驟S126，刪除時的控制信號被復(fù)位。即信號ERS1、ERS2都設(shè)定成L電平，對位線的數(shù)據(jù)設(shè)定被復(fù)位。通過刪除脈沖的施加，在步驟S122再次確認(rèn)驗證失敗的位是否成為通過。
步驟S122中驗證若通過，則步驟S127中判斷現(xiàn)在設(shè)定的地址是否為最終地址。
若不是最終地址，則在步驟S128中使地址加一，然后進入步驟S122，從下一個存儲晶體管讀出數(shù)據(jù)，進行刪除驗證。在步驟S127中，現(xiàn)在設(shè)定的地址判斷為最終地址時，步驟S20的刪除2的動作結(jié)束。
實施例3中的刪除2中，僅僅被選擇的字線和位線上的存儲單元成為閾值電壓移動的狀態(tài)。從而，與實施例1和實施例2相比，閾值電壓低于閾值電壓的容許范圍的下限的存儲單元的數(shù)目可進一步減少。從而，由于成為過刪除恢復(fù)寫入對象的存儲單元數(shù)目減少，塊刪除時間可縮短。
實施例4實施例4中變更實施例1的圖4所示的控制流程，進一步縮短塊刪除的時間。
圖14是說明實施例4的塊刪除動作的流程圖。
參照圖14，實施例4的塊刪除的流程圖包含S30，以取代圖4所示的實施例1的塊刪除的流程圖中的步驟S6。其他步驟與圖4相同，因而不重復(fù)說明。步驟S30中，施加刪除脈沖2時，根據(jù)施加脈沖數(shù)變更選擇的字線的數(shù)目。
圖15是說明圖14中的步驟S30的詳細動作的流程圖。
參照圖15，步驟S30的刪除動作若開始，則首先在步驟S131中進行地址的初始化。接著在步驟S132中初始化施加刪除脈沖的數(shù)目的計數(shù)。例如該脈沖計數(shù)作為寫入&刪除控制部2中的計數(shù)字EP2進行管理。該場合計數(shù)字EP2設(shè)定成0。
接著進入步驟S133，從與現(xiàn)在設(shè)定的地址對應(yīng)的存儲單元進行讀出，執(zhí)行確認(rèn)該存儲單元是否被刪除的刪除驗證2。
步驟S133中驗證結(jié)果為失敗時，進入步驟S134。步驟S134中，判斷步驟S30中的刪除動作中施加的刪除脈沖的計數(shù)字EP2是否在規(guī)定值以上。該規(guī)定值例如可以考慮為5。
計數(shù)字EP2比5小時進入步驟S136，執(zhí)行信號的設(shè)定。此時信號ERS1設(shè)定成H電平，信號ERS2設(shè)定成L電平。通過該設(shè)定，在下一步驟S137中刪除脈沖的施加成為對存儲塊匯總進行。
另一方面，步驟S134中脈沖計數(shù)字EP2判斷為規(guī)定值以上時，進入步驟S135。步驟S135中，進行信號的設(shè)定，從而，信號ERS1設(shè)定成L電平，信號ERS2設(shè)定成H電平。該場合，如實施例1所說明，施加刪除脈沖的存儲晶體管根據(jù)步驟S133中進行了驗證的存儲晶體管的行地址限定在特定的區(qū)域。
步驟S137中，向步驟S135或步驟S136中設(shè)定的區(qū)域施加刪除脈沖。然后在步驟S138中，刪除電壓被復(fù)位，進入步驟S139，信號被復(fù)位。即信號ERS1和ERS2都設(shè)定成L電平。
接著進入步驟S140，使脈沖計數(shù)字EP2加一。即，使現(xiàn)在的計數(shù)字EP2加1。步驟S140中若脈沖計數(shù)加一，則進入步驟S133，再次從現(xiàn)在設(shè)定的地址對應(yīng)的存儲晶體管進行讀出，執(zhí)行刪除驗證2。
步驟S133中刪除驗證2若通過，則進入步驟S141，判斷驗證通過的存儲晶體管的地址是否最終地址。不是最終地址時，進入步驟S142，使地址加一，然后再次在S133中執(zhí)行刪除驗證。
步驟S141中判斷驗證通過的存儲晶體管的地址是最終地址時，步驟S30的刪除動作結(jié)束。
如上所述，實施例4中，在刪除脈沖數(shù)少的階段，字線成為全選擇狀態(tài)。因而對塊的存儲晶體管匯總施加刪除脈沖。
從刪除脈沖數(shù)成為規(guī)定值n(例如5)以上的時刻開始，將字線分割成幾組來施加刪除脈沖。因而對多個位同時施加刪除脈沖以抑制全體的刪除脈沖施加次數(shù)，并僅向包含未刪除干凈的位的字線繼續(xù)施加刪除脈沖。即，可實現(xiàn)施加刪除脈沖的區(qū)域的優(yōu)化。
從而，可抑制刪除脈沖的施加次數(shù)，通過使閾值電壓低于下限，減少有必要過刪除恢復(fù)的存儲單元數(shù)，進一步縮短塊刪除的時間。
實施例5實施例5中提供這樣的非易失性存儲器，即如實施例2，將位線分割來施加刪除脈沖時，還施加追加刪除脈沖后，不再向驗證通過的位的位線施加脈沖。
圖16是實施例5的非易失性半導(dǎo)體存儲裝置的構(gòu)成示意圖。
參照圖16，箭頭A1～A5表示信號的流向。通過/失敗判定電路120、BL數(shù)據(jù)設(shè)定電路122與圖1的寫入&刪除控制部2相當(dāng)。讀出電路124和數(shù)據(jù)發(fā)送電路126和BL選擇電路128與圖1的Y系控制電路24相當(dāng)。
首先，第2次刪除驗證的讀出在經(jīng)由BL選擇電路128與位線連接的讀出電路124中進行(箭頭A1)。例如，通過8或16根輸入輸出線，芯片對一個地址執(zhí)行與外部8位或16位數(shù)據(jù)的交換。讀出電路124逐根芯片的輸入輸出線地進行配置，可同時讀出同一地址的各輸入輸出線。
接著，將讀出的結(jié)果發(fā)送到通過/失敗判定電路120(箭頭A2)，判定來自讀出的地址的所有輸入輸出線的數(shù)據(jù)是否成為通過。當(dāng)讀出的數(shù)據(jù)中即使有1比特失敗時，BL數(shù)據(jù)設(shè)定電路122中，僅對驗證為不良的輸入輸出線設(shè)定與刪除脈沖對應(yīng)的數(shù)據(jù)(箭頭A3)。該數(shù)據(jù)被數(shù)據(jù)發(fā)送電路126置位(箭頭A4)，在第2次刪除脈沖施加時，從數(shù)據(jù)發(fā)送電路輸出的正電壓經(jīng)由BL選擇電路128傳到位線(箭頭A5)。
這樣，僅僅對包含刪除驗證為不良的位的位線施加刪除脈沖。采用該方式，可以進一步減少用于過刪除恢復(fù)的寫入對象位，縮短塊刪除時間。
實施例6實施例6中，對于軟匯總寫入時的寫入脈沖施加，限定選擇字線的數(shù)目，并限定執(zhí)行脈沖施加的區(qū)域。與實施例1同樣地采用X解碼器18，但是控制流程不同于實施例1。
圖17是說明實施例6的塊刪除動作的流程圖。
參照圖17，實施例6的塊刪除動作在刪除脈沖1的施加和刪除驗證1方面與傳統(tǒng)相同，但是軟匯總寫入動作中，如后所述，其不同于傳統(tǒng)的點在于將字線的選擇數(shù)從通常的塊匯總選擇限定為2分之1的字線后進行選擇。字線不限于分割成2分之1的情況，例如也可選擇分割成4分之1或8分之1。
以下依次說明動作流程圖。
首先若輸入塊刪除指令，則在步驟S1中執(zhí)行刪除前寫入，在步驟S2執(zhí)行刪除驗證1，在步驟S3中執(zhí)行刪除脈沖1的施加。步驟S1～S3與圖4說明的實施例1相同，因而不重復(fù)說明。
步驟S2、步驟S3中刪除動作若結(jié)束，則如先前圖26所示，存儲塊內(nèi)的各存儲單元的閾值電壓的分布向比驗證電壓Vth1小的區(qū)域移動。但是，若令步驟S2的刪除驗證1通過后作為第1刪除狀態(tài)，則該第1刪除狀態(tài)為存儲塊的匯總刪除的過程中的刪除狀態(tài)。具體地，閾值電壓分布的下限超過了過刪除即閾值電壓成為0V以下的區(qū)域。從而，在步驟S40中執(zhí)行軟寫入處理。
圖18是詳細說明圖17中的步驟S40的軟寫入動作的流程圖。
參照圖18，步驟S40的軟寫入動作若開始，則首先在步驟S151中執(zhí)行指定進行驗證的存儲單元的地址初始化。
接著進入步驟S152，執(zhí)行軟寫入驗證。該軟寫入驗證中，從現(xiàn)在設(shè)定的地址對應(yīng)的存儲晶體管執(zhí)行數(shù)據(jù)讀出。若確認(rèn)存儲晶體管的保持?jǐn)?shù)據(jù)被軟寫入，則軟寫入驗證通過。若將軟寫入驗證通過的存儲塊的狀態(tài)作為第1寫入狀態(tài)，則第1寫入狀態(tài)中，存儲單元的閾值成為高于規(guī)定的閾值電壓的狀態(tài)。但是，該規(guī)定的閾值電壓比步驟S2的刪除驗證1通過后的第1刪除狀態(tài)的閾值電壓分布的上限值低。
例如，執(zhí)行存儲塊BLOCK0的刪除時，步驟S152中的軟寫入驗證個別判斷16個存儲晶體管。地址的初始化后，首先執(zhí)行存儲晶體管M00的讀出，該存儲晶體管M00的軟寫入若為未執(zhí)行的狀態(tài)，則軟寫入驗證失敗。
步驟S152中軟寫入驗證失敗時，進入步驟S153。步驟S153中，執(zhí)行用于施加軟寫入脈沖的信號ERS1、ERS2的設(shè)定。
圖1的寫入&刪除控制部2將信號ERS1設(shè)定成L電平，信號ERS2設(shè)定成H電平。從而，圖2所示的X解碼器18選擇包含與現(xiàn)在設(shè)定的驗證地址對應(yīng)的存儲晶體管的區(qū)域。
接著，進入步驟S154，從電壓發(fā)生部3向字線驅(qū)動器32施加軟寫入電壓。
圖19是步驟S154中的軟寫入脈沖施加時的存儲塊的電壓施加狀態(tài)的示意圖。
參照圖19，字線WL0、WL1驅(qū)動到與H電平相當(dāng)?shù)恼妷骸Ｔ撜妷豪鐬?10V。另一方面，字線WL2、WL3驅(qū)動到與L電平相當(dāng)?shù)?V。刪除時該電位VP例如為0V。位線BL0～BL3設(shè)定成開路狀態(tài)。源極線SL及P阱區(qū)設(shè)定成負電壓，例如-5V。
這樣，向存儲晶體管M00～M03、M10～M13施加軟寫入脈沖。此時，對存儲晶體管M20～M23、M30～M33未施加軟寫入脈沖。
另外，雖然軟寫入時選擇了存儲塊的字線的一半數(shù)目的字線，但是只要是包含成為驗證對象的存儲單元的區(qū)域，也可以使X解碼器變形以選擇1/4或1/8數(shù)目的字線。
再次參照圖18，步驟S154若結(jié)束，則步驟S155中來自電壓發(fā)生部3的軟寫入電壓被復(fù)位。然后進入步驟S156，控制信號被復(fù)位。即信號ERS1、ERS2都設(shè)定成L電平。
步驟S156中信號的復(fù)位若結(jié)束，則再次在步驟S152中執(zhí)行軟寫入驗證。步驟S152中驗證若通過，則在步驟S157中判斷現(xiàn)在設(shè)定的地址是否最終地址。
若不是最終地址，則步驟S158中使地址加一，然后進入步驟S152，從下一個存儲晶體管讀出數(shù)據(jù)，執(zhí)行軟寫入驗證。步驟S157中現(xiàn)在設(shè)定的地址判斷是最終地址的場合，步驟S40的軟寫入的動作結(jié)束。
再次參照圖17，步驟S40的軟寫入若結(jié)束，則接著在步驟S41、S42中執(zhí)行將存儲塊設(shè)定成第2刪除狀態(tài)的操作。該第2刪除狀態(tài)是塊匯總刪除的過程中步驟S2通過后的第1刪除狀態(tài)之后的刪除狀態(tài)。設(shè)定操作變更行地址及列地址，同時從各存儲晶體管執(zhí)行讀出，通過步驟S41的刪除驗證2判斷存儲單元是否為刪除狀態(tài)。
步驟S41中每次判斷存儲單元未成為刪除狀態(tài)時，在步驟S42中向存儲塊匯總施加刪除脈沖2。
步驟S42的刪除脈沖2的施加通過將字線、位線、源極線設(shè)定成規(guī)定的電壓來進行。具體地，字線WL0～WL3全部設(shè)定成負電壓，位線BL～BL3全部為開路狀態(tài)，源極線SL設(shè)定成正電壓。
步驟S42中，圖2所示的X解碼器18中，信號ERS1設(shè)定成H電平，信號ERS2設(shè)定成L電平。這樣，與步驟S41中進行的刪除驗證2的地址無關(guān)，字線驅(qū)動器的全部的輸入電平成為L電平。這樣，通過選擇字線，符合的塊內(nèi)的全部的字線WL0～WL3被施加負電位，向存儲塊包含的存儲晶體管匯總施加刪除脈沖。
這樣，通過設(shè)定電壓，向存儲塊的全部的存儲單元匯總施加具有降低閾值電壓作用的刪除脈沖。通過施加刪除脈沖，由隧道現(xiàn)象抽出浮置柵極中的電子，閾值電壓Vth降低。
步驟S41中刪除驗證2若通過，則接著在步驟S8、步驟S9中向過刪除的存儲單元以1比特為單位進行過刪除恢復(fù)寫入。
通過步驟S8的讀出，若判明該存儲單元為過刪除，則在步驟S9中對該判明過刪除的一個存儲單元施加寫入脈沖。反復(fù)執(zhí)行步驟S8、S9，結(jié)果，僅僅向閾值電壓比驗證電壓小的存儲單元施加寫入脈沖，施加了寫入脈沖的存儲單元的閾值電壓向閾值電壓變大的一側(cè)移動，成為非過刪除狀態(tài)。
實施例6中，僅僅對選擇的字線連接的存儲單元執(zhí)行軟寫入。從而，與傳統(tǒng)相比，可減少軟寫入驗證通過時成為超過閾值電壓的容許范圍上限的閾值電壓的存儲單元數(shù)目。因而，可顯著減少其后的刪除脈沖2的施加次數(shù)，由于其與成為過刪除恢復(fù)寫入對象的存儲單元的減少相關(guān)，因而可使刪除高速化。
實施例7
實施例7中，改變實施例6的圖17、圖18所示的控制流程，進一步縮短塊刪除的時間。
圖20是說明實施例7的塊刪除的動作的流程圖。
參照圖20，實施例7的塊刪除的流程圖包含S50，以取代圖17所示實施例6的塊刪除的流程圖中的步驟S40。其他步驟與圖17相同，不重復(fù)其說明。步驟S50中，軟寫入脈沖施加時，根據(jù)施加脈沖數(shù)變更選擇的字線的數(shù)目。
圖21是說明圖20中的步驟S50的詳細動作的流程圖。
參照圖21，步驟S50的軟寫入動作若開始，則首先在步驟S161中進行地址的初始化。接著在步驟S162中初始化施加軟寫入脈沖的數(shù)目的計數(shù)。例如該脈沖計數(shù)在寫入&刪除控制部2中作為計數(shù)字SFP進行管理。該場合計數(shù)字SFP設(shè)定成0。
接著進入步驟S163，從現(xiàn)在設(shè)定的地址對應(yīng)的存儲單元執(zhí)行讀出，執(zhí)行軟寫入驗證，以確認(rèn)該存儲單元是否被軟寫入。
步驟S163中驗證結(jié)果為失敗時，進入步驟S164。步驟S164中，判斷步驟S50中的軟寫入動作中施加的軟寫入脈沖的計數(shù)字SFP是否為規(guī)定值以上。作為該規(guī)定值，例如可考慮5。
計數(shù)字SFP比5小時，進入步驟S166，執(zhí)行信號的設(shè)定。此時信號ERS1設(shè)定成H電平，信號ERS2設(shè)定成L電平。通過該設(shè)定，下一個步驟S167中的軟寫入脈沖的施加成為對存儲塊匯總進行。
另一方面，步驟S164中判斷脈沖計數(shù)字SFP為規(guī)定值以上的場合，進入步驟S165。步驟S165中，執(zhí)行信號的設(shè)定，從而，信號ERS1設(shè)定成L電平，信號ERS2設(shè)定成H電平。該場合，如實施例6所說明，施加了軟寫入脈沖的存儲晶體管根據(jù)步驟S163執(zhí)行了驗證的存儲晶體管的行地址來限定到特定的區(qū)域。
步驟S167中，對步驟S165或步驟S166設(shè)定的區(qū)域施加軟寫入脈沖。然后，步驟S168中軟寫入電壓被復(fù)位，進入步驟S169，信號被復(fù)位。即信號ERS1和ERS2都設(shè)定成L電平。
接著進入步驟S170，脈沖計數(shù)字SFP加一。即，現(xiàn)在的計數(shù)字SFP加1。步驟S170中，脈沖計數(shù)若加一，則進入步驟S163，再次從與現(xiàn)在設(shè)定的地址對應(yīng)的存儲晶體管執(zhí)行讀出，并執(zhí)行軟寫入驗證。
步驟S163中軟寫入驗證若通過，則進入步驟S171，判斷驗證通過的存儲晶體管的地址是否最終地址。若不是最終地址，則進入步驟S172，使地址加一，然后再次在S163中執(zhí)行軟寫入驗證。
步驟S171中驗證通過的存儲晶體管的地址判斷為最終地址的場合，步驟S50的軟寫入動作結(jié)束。
如上所述，實施例7中，在軟寫入脈沖數(shù)少的階段，字線成為全選擇狀態(tài)。因而對塊的存儲晶體管匯總施加軟寫入脈沖。
從軟寫入脈沖數(shù)成為規(guī)定值n(例如5)以上的時刻開始，將字線分割成幾組來施加軟寫入脈沖。因而對多個位同時施加軟寫入脈沖以抑制全體的軟寫入脈沖施加次數(shù)，并僅向包含未軟寫入完成的位的字線繼續(xù)施加軟寫入脈沖。即，可實現(xiàn)施加軟寫入脈沖的區(qū)域的優(yōu)化。
從而，與傳統(tǒng)相比，可減少軟寫入驗證通過時成為超過閾值電壓的容許范圍上限的閾值電壓的存儲單元數(shù)。
因而，可顯著減少其后的刪除脈沖2的施加次數(shù)，由于其與成為過刪除恢復(fù)寫入對象的存儲單元的減少相關(guān)，因而可使刪除高速化。
雖然詳細說明了本發(fā)明，但是這些只是進行例示而不是限定，應(yīng)該理解發(fā)明的精神和范圍僅僅由權(quán)利要求的范圍限定。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲裝置，其特征在于，包括矩陣狀排列并具備控制柵極和浮置柵極的多個存儲晶體管；包含與上述多個存儲晶體管的行對應(yīng)設(shè)置的多個字線和與上述多個存儲晶體管的列對應(yīng)設(shè)置的多個位線的存儲塊；選擇上述存儲塊內(nèi)的刪除脈沖的施加對象的選擇電路；匯總刪除上述存儲塊保持的信息時，執(zhí)行上述存儲塊的數(shù)據(jù)刪除的控制的寫入刪除控制部，在上述匯總刪除的過程中，包括匯總刪除的過程中的刪除狀態(tài)即第1刪除狀態(tài)和上述第1刪除狀態(tài)之后的刪除狀態(tài)即第2刪除狀態(tài)，上述第1、第2刪除狀態(tài)，是上述多個存儲晶體管的閾值電壓的分布分別變得比預(yù)定的第1、第2閾值電壓低的狀態(tài)，上述寫入刪除控制部，指示上述選擇電路匯總選擇上述存儲塊內(nèi)的存儲晶體管，以反復(fù)施加第1刪除脈沖，直到上述存儲塊成為上述第1刪除狀態(tài)為止，在上述存儲塊成為上述第1刪除狀態(tài)后，指示上述選擇電路進行選擇，使得對上述存儲塊內(nèi)的存儲晶體管施加比通常的寫入弱的寫入脈沖，而且，指示上述選擇電路逐個上述區(qū)域地進行依次選擇，以將上述存儲塊分割成多個區(qū)域，逐個區(qū)域地匯總施加第2刪除脈沖，直到上述存儲塊成為上述第2刪除狀態(tài)為止。
2.權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于，上述選擇電路根據(jù)上述寫入刪除控制部的指示，在上述第1刪除脈沖施加時，匯總選擇上述多個字線，在上述第2刪除脈沖施加時，匯總選擇上述多個字線中的部分字線。
3.權(quán)利要求2所述的非易失性半導(dǎo)體存儲裝置，其特征在于，上述寫入刪除控制部在依次變更行地址及列地址的同時從上述存儲塊讀出數(shù)據(jù)，進行確認(rèn)上述存儲塊是否成為上述第2刪除狀態(tài)的驗證動作，在每次上述驗證動作的結(jié)果為不良時，指示上述選擇電路向與上述部分字線連接的存儲晶體管施加上述第2刪除脈沖，另外指示上述選擇電路，使上述部分字線至少包含與上述驗證動作的結(jié)果為不良時指定的行地址對應(yīng)的字線。
4.權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于，上述寫入刪除控制部在上述第1刪除脈沖施加時，對上述多個位線施加用于匯總刪除的數(shù)據(jù)，在上述第2刪除脈沖施加時，向上述多個位線中的部分位線施加用于上述刪除的數(shù)據(jù)。
5.權(quán)利要求4所述的非易失性半導(dǎo)體存儲裝置，其特征在于，上述寫入刪除控制部在依次變更行地址及列地址的同時從上述存儲塊讀出數(shù)據(jù)，進行確認(rèn)上述存儲塊是否成為上述第2刪除狀態(tài)的驗證動作，在每次上述驗證動作的結(jié)果為不良時，指示上述選擇電路向與上述部分位線連接的存儲晶體管施加上述第2刪除脈沖，另外指示上述選擇電路，使上述部分位線至少包含與上述驗證動作的結(jié)果為不良時指定的列地址對應(yīng)的位線。
6.權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于，上述選擇電路根據(jù)上述寫入刪除控制部的指示，在上述第1刪除脈沖施加時，匯總選擇上述多個字線，在上述第2刪除脈沖施加時，當(dāng)上述第2刪除脈沖的施加次數(shù)不足規(guī)定數(shù)時匯總選擇上述多個字線，當(dāng)上述第2刪除脈沖的施加次數(shù)為規(guī)定數(shù)以上時匯總選擇上述多個字線中的部分字線。
7.權(quán)利要求6所述的非易失性半導(dǎo)體存儲裝置，其特征在于，上述寫入刪除控制部在依次變更行地址及列地址的同時從上述存儲塊讀出數(shù)據(jù)，進行確認(rèn)上述存儲塊是否成為上述第2刪除狀態(tài)的驗證動作，在每次上述驗證動作的結(jié)果為不良時，指示上述選擇電路向與由上述選擇電路選擇的字線連接的存儲晶體管施加上述第2刪除脈沖，另外指示上述選擇電路，使上述部分字線至少包含與上述驗證動作的結(jié)果為不良時指定的行地址對應(yīng)的字線。
8.權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于，上述第2閾值電壓比上述第1閾值電壓高。
9.一種非易失性半導(dǎo)體存儲裝置，其特征在于，包括矩陣狀排列并具備控制柵極和浮置柵極的多個存儲晶體管；包含與上述多個存儲晶體管的行對應(yīng)設(shè)置的多個字線和與上述多個存儲晶體管的列對應(yīng)設(shè)置的多個位線的存儲塊；選擇上述存儲塊內(nèi)的刪除脈沖的施加對象的選擇電路；匯總刪除上述存儲塊保持的信息時，執(zhí)行上述存儲塊的數(shù)據(jù)刪除的控制的寫入刪除控制部，在上述匯總刪除的過程中，包括匯總刪除的過程中的刪除狀態(tài)即第1刪除狀態(tài)和上述第1刪除狀態(tài)之后的刪除狀態(tài)即第2刪除狀態(tài)，上述第1、第2刪除狀態(tài)，是上述多個存儲晶體管的閾值電壓的分布分別變得比預(yù)定的第1、第2閾值電壓低的狀態(tài)，第1寫入狀態(tài)，是上述多個存儲晶體管的閾值電壓的分布變得比低于上述第1閾值電壓的電壓即規(guī)定的閾值電壓高的狀態(tài)，上述寫入刪除控制部，指示上述選擇電路匯總選擇上述存儲塊內(nèi)的存儲晶體管，以反復(fù)施加第1刪除脈沖，直到上述存儲塊成為上述第1刪除狀態(tài)為止，在上述存儲塊成為上述第1刪除狀態(tài)后，指示上述選擇電路逐個上述區(qū)域地進行依次選擇，以將上述存儲塊分割成多個區(qū)域，逐個區(qū)域地匯總施加比通常的寫入弱的寫入脈沖，直到上述存儲塊成為上述第1寫入狀態(tài)為止，而且，指示上述選擇電路匯總選擇上述存儲塊內(nèi)的存儲晶體管，以向上述存儲塊反復(fù)施加第2刪除脈沖，直到上述存儲塊成為上述第2刪除狀態(tài)為止。
10.權(quán)利要求9所述的非易失性半導(dǎo)體存儲裝置，其特征在于，上述選擇電路根據(jù)上述寫入刪除控制部的指示，在上述第1刪除脈沖施加時，匯總選擇上述多個字線，在施加比通常的寫入弱的上述寫入脈沖時，匯總選擇上述多個字線中的部分字線。
11.權(quán)利要求10所述的非易失性半導(dǎo)體存儲裝置，其特征在于，上述寫入刪除控制部在依次變更行地址及列地址的同時從上述存儲塊讀出數(shù)據(jù)，進行確認(rèn)上述存儲塊是否成為上述第1寫入狀態(tài)的驗證動作，在每次上述驗證動作的結(jié)果為不良時，指示上述選擇電路向與上述部分字線連接的存儲晶體管施加比通常的寫入弱的上述寫入脈沖，另外指示上述選擇電路，使上述部分字線至少包含與上述驗證動作的結(jié)果為不良時指定的行地址對應(yīng)的字線。
12.權(quán)利要求9所述的非易失性半導(dǎo)體存儲裝置，其特征在于，上述選擇電路根據(jù)上述寫入刪除控制部的指示，在上述第1刪除脈沖施加時，匯總選擇上述多個字線，在施加比通常的寫入弱的上述寫入脈沖時，當(dāng)上述寫入脈沖的施加次數(shù)不足規(guī)定數(shù)時匯總選擇上述多個字線，當(dāng)上述寫入脈沖的施加次數(shù)為規(guī)定數(shù)以上時匯總選擇上述多個字線中的部分字線。
13.權(quán)利要求12所述的非易失性半導(dǎo)體存儲裝置，其特征在于，上述寫入刪除控制部在依次變更行地址及列地址的同時從上述存儲塊讀出數(shù)據(jù)，進行確認(rèn)上述存儲塊是否成為上述第1寫入狀態(tài)的驗證動作，在每次上述驗證動作的結(jié)果為不良時，指示上述選擇電路向與由上述選擇電路選擇的字線連接的存儲晶體管施加比通常的寫入弱的上述寫入脈沖，另外指示上述選擇電路，使上述部分字線至少包含與上述驗證動作的結(jié)果為不良時指定的行地址對應(yīng)的字線。
全文摘要
在刪除非易失性半導(dǎo)體存儲裝置的存儲塊的數(shù)據(jù)時，共同采用對存儲塊匯總施加刪除脈沖的動作(S3)和限定存儲塊的部分區(qū)域匯總施加刪除脈沖的動作(S6)。從而，對驗證通過的存儲單元過剩地施加的刪除脈沖數(shù)可比傳統(tǒng)降低，結(jié)果，成為過刪除恢復(fù)寫入(S9)的對象的存儲單元數(shù)減少，可縮短塊刪除時間的總計。
文檔編號G11C16/02GK1591688SQ200410076910
公開日2005年3月9日 申請日期2004年9月3日 優(yōu)先權(quán)日2003年9月4日
發(fā)明者友枝光弘, 中村稔 申請人:株式會社瑞薩科技, 株式會社瑞薩電子元件設(shè)計