專利名稱：數(shù)據(jù)處理系統(tǒng)和非易失性存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有非易失性存儲(chǔ)器單元的半導(dǎo)體集成電路，每個(gè)非易失性存儲(chǔ)器單元具有通過(guò)電擦除和寫(xiě)入可以反向地改變的閾值電壓，更具體涉及用于抑制非易失性存儲(chǔ)器單元的過(guò)擦除的技術(shù)。
背景技術(shù)：
上述非易失性存儲(chǔ)器單元具有擦除態(tài)和寫(xiě)入態(tài)。擦除態(tài)是例如，其中從存儲(chǔ)單元的選擇端觀察的閾值電壓低的狀態(tài)，寫(xiě)入態(tài)是例如，從存儲(chǔ)單元的選擇端觀察的閾值電壓高的狀態(tài)。非易失性存儲(chǔ)器單元的選擇端連接到字線，根據(jù)連接到選擇字線的每一存儲(chǔ)單元執(zhí)行降低非易失性存儲(chǔ)器的閾值電壓的擦除操作。在具有例如浮柵結(jié)構(gòu)的非易失性存儲(chǔ)器單元的情況下，高電壓施加到字線，以致浮柵中積累的電子朝著源極線或襯底(阱區(qū))的方向釋放。此時(shí)，常常存在當(dāng)具最慢擦除性能的存儲(chǔ)單元的閾值電壓達(dá)到擦除驗(yàn)證電平時(shí)，由于各個(gè)存儲(chǔ)單元不同的擦除性能，具有快擦除性能的存儲(chǔ)單元處于耗盡狀態(tài)(過(guò)擦除狀態(tài))的情況。在連接到被擇字線的每個(gè)存儲(chǔ)單元的閾值電壓達(dá)到擦除驗(yàn)證電平或更低的電平之后，通過(guò)對(duì)具有不高于擦除分布的目標(biāo)下限的閾值電壓的每個(gè)存儲(chǔ)單元執(zhí)行選擇性寫(xiě)入，進(jìn)行使擦除分布的下限均勻的過(guò)程(寫(xiě)回過(guò)程)。通過(guò)執(zhí)行該處理，消除了耗盡狀態(tài)。因此，擦除操作由兩個(gè)過(guò)程構(gòu)成，該兩個(gè)過(guò)程是降低閾值電壓(擦除過(guò)程)的過(guò)程和使閾值電壓分布的下限均勻的過(guò)程(寫(xiě)回-過(guò)程)。
至于用于防止過(guò)擦除的技術(shù)。專利文獻(xiàn)1提供了一種控制順序，在擦除操作之后執(zhí)行用于檢測(cè)連接到所選位線的所有存儲(chǔ)單元中的漏電流的總和不超過(guò)規(guī)定電平的泄漏檢查，當(dāng)泄漏檢查的結(jié)果不是OK時(shí)通過(guò)臨時(shí)地停止擦除操作，對(duì)過(guò)擦除態(tài)中的每個(gè)存儲(chǔ)單元執(zhí)行弱寫(xiě)入，并返回擦除操作。
日本未經(jīng)審查的專利公開(kāi)No.2000-260189。

發(fā)明內(nèi)容
本發(fā)明人已檢查了耗盡狀態(tài)保持的情況。如果在擦除操作中完成了上述寫(xiě)回過(guò)程，在耗盡狀態(tài)中沒(méi)有非易失性存儲(chǔ)器單元留下。但是，如果由于通過(guò)擦除操作等操作電源中途停止而不能完成寫(xiě)回過(guò)程，那么耗盡狀態(tài)保持。耗盡狀態(tài)中的非易失性存儲(chǔ)器處于即使當(dāng)字線未被選擇時(shí)也允許電流流動(dòng)或處于導(dǎo)通狀態(tài)的狀態(tài)。在如此構(gòu)成的存儲(chǔ)單元陣列中，在位線和電路的接地電壓之間并聯(lián)連接多個(gè)非易失性存儲(chǔ)器單元，如果即使共享位線的多個(gè)非易失性存儲(chǔ)器單元的至少一個(gè)處于耗盡狀態(tài)，那么相關(guān)的位線恒定地連接到電路的接地電壓且不能正常地執(zhí)行數(shù)據(jù)的讀取。存在當(dāng)這種非易失性存儲(chǔ)器安裝在支持熱插的IC卡或存儲(chǔ)卡上時(shí)，該問(wèn)題變得明顯的風(fēng)險(xiǎn)。盡管通過(guò)采取防止與IC卡或存儲(chǔ)卡中的熱插相關(guān)的關(guān)機(jī)延遲的額外措施可以消除該風(fēng)險(xiǎn)，但是本發(fā)明人認(rèn)為，考慮到應(yīng)用于除了卡之外的其他用途，為了提高抗耗盡措施的可靠性，優(yōu)選在具有非易失性存儲(chǔ)器單元的半導(dǎo)體集成電路中采取措施。
因此本發(fā)明的目的是提供一種允許擦除非易失性存儲(chǔ)器單元而不通過(guò)擦除操作中途引起耗盡的半導(dǎo)體集成電路。
本發(fā)明的另一目的是提供一種半導(dǎo)體集成電路，其中即使在擦除操作過(guò)程中發(fā)生操作電源關(guān)閉，非易失性存儲(chǔ)器單元也不會(huì)出現(xiàn)耗盡狀態(tài)。
因此本發(fā)明的再一目的是提供一種允許高速擦除非易失性存儲(chǔ)器單元而不通過(guò)擦除操作中途引起耗盡的半導(dǎo)體集成電路。
通過(guò)本說(shuō)明書(shū)和附圖的描述將使本發(fā)明的上述及其他目的和新穎性特點(diǎn)變得明白。
下面簡(jiǎn)要地描述在本申請(qǐng)中公開(kāi)的本發(fā)明的代表性方面的概要。
具體地說(shuō)，該半導(dǎo)體集成電路包括非易失性存儲(chǔ)器單元(MC)，每個(gè)非易失性存儲(chǔ)器單元具有通過(guò)電擦除和寫(xiě)入可以反向地改變的閾值電壓；以及用于控制上述非易失性存儲(chǔ)器單元的閾值電壓改變的控制電路(10)。上述控制電路控制在擦除操作中對(duì)指定為一個(gè)單元的多個(gè)非易失性存儲(chǔ)器單元執(zhí)行同步擦除的擦除過(guò)程；當(dāng)擦除方向的閾值電壓分布的極限超過(guò)擦除方向的過(guò)擦除極限(Vdprt)之前的第一電平(Vpwb)對(duì)指定為上述一個(gè)單元的非易失性存儲(chǔ)器單元的規(guī)定單元執(zhí)行寫(xiě)入的第一寫(xiě)入過(guò)程(S5和S6，S5a和S6)；以及在上述第一寫(xiě)入過(guò)程完成之后，當(dāng)擦除方向的上述閾值電壓分布的極限超過(guò)擦除方向的過(guò)擦除極限(Vdprt)之前的第二電平(Vwb)時(shí)對(duì)指定為上述一個(gè)單元的非易失性存儲(chǔ)器單元的規(guī)定單元執(zhí)行寫(xiě)入的第二寫(xiě)入過(guò)程(S3)。例如，上述擦除降低每個(gè)非易失性存儲(chǔ)器單元的閾值電壓以及上述寫(xiě)入增加非易失性存儲(chǔ)器單元的閾值電壓。
上述裝置通過(guò)對(duì)其連續(xù)地執(zhí)行第一寫(xiě)入過(guò)程，抑制了在擦除過(guò)程中可能超過(guò)擦除極限的每個(gè)非易失性存儲(chǔ)器單元中發(fā)生耗盡?？梢詫?duì)非易失性存儲(chǔ)器單元執(zhí)行擦除而不引起中途耗盡。即使當(dāng)擦除操作過(guò)程中發(fā)生操作電源關(guān)閉，非易失性存儲(chǔ)器單元也不達(dá)到耗盡狀態(tài)。
為了減小或抑制源于第一寫(xiě)入過(guò)程至對(duì)應(yīng)于寫(xiě)回過(guò)程的第二寫(xiě)入過(guò)程的增加的額外時(shí)間的發(fā)生，可以適當(dāng)?shù)夭捎谜{(diào)整上述第一寫(xiě)入過(guò)程中的施加到非易失性存儲(chǔ)器單元的寫(xiě)入電壓高于上述第二寫(xiě)入過(guò)程中施加到非易失性存儲(chǔ)器單元的寫(xiě)入電壓的第一方法。這允許依據(jù)電壓粗寫(xiě)入以及實(shí)現(xiàn)處理時(shí)間的減少。也可以適當(dāng)?shù)夭捎谜{(diào)整上述第一寫(xiě)入過(guò)程中寫(xiě)入電壓施加到非易失性存儲(chǔ)器的過(guò)程中的施加時(shí)間長(zhǎng)于上述第二寫(xiě)入過(guò)程中上述寫(xiě)入電壓施加到非易失性存儲(chǔ)器單元的過(guò)程中的施加時(shí)間的第二方法。這允許依據(jù)時(shí)間粗寫(xiě)入且導(dǎo)致處理時(shí)間減少。為了實(shí)現(xiàn)該裝置，優(yōu)選上述第一電平比上述第二電平更接近上述過(guò)擦除極限。
作為本發(fā)明的具體實(shí)施例，上述擦除過(guò)程是通過(guò)重復(fù)擦除驗(yàn)證(S2)和擦除電壓施加(S1，S7)促使閾值電壓分布的極限在反擦除方向達(dá)到擦除極限的過(guò)程，擦除驗(yàn)證(S2)決定反擦除方向中的閾值電壓分布的極限是否達(dá)到擦除確定電平(Vevfy)，當(dāng)沒(méi)有達(dá)到擦除確定電平時(shí)擦除電壓施加(S1，S7)施加擦除電壓。上述第一寫(xiě)入過(guò)程通過(guò)重復(fù)第一寫(xiě)入驗(yàn)證(S5，S5a)和第一寫(xiě)入電壓施加(S6)使擦除方向中的閾值電壓分布的極限在上述第一電平的范圍內(nèi)，第一寫(xiě)入驗(yàn)證(S5，S5a)決定擦除方向中閾值電壓分布的極限是否超過(guò)上述第一電平，當(dāng)超過(guò)上述第一電平作為第一寫(xiě)入驗(yàn)證的決定結(jié)果時(shí)，第一寫(xiě)入電壓施加(S6)施加該寫(xiě)入電壓。
作為上述擦除過(guò)程和第一寫(xiě)入過(guò)程之間的相互關(guān)系的第一實(shí)施例，上述控制電路重復(fù)包括上述擦除電壓施加(S1)和擦除驗(yàn)證(S2)的循環(huán)，通過(guò)循環(huán)中途執(zhí)行第一寫(xiě)入驗(yàn)證(S5)，且當(dāng)擦除方向中的閾值電壓分布的極限超過(guò)上述第一電平時(shí)插入第一寫(xiě)入電壓施加(S6)。擦除電壓的施加應(yīng)該依據(jù)電壓或時(shí)間逐步執(zhí)行。這是因?yàn)?，如果擦除電壓的施加突然地?zhí)行，那么擦除方向中的閾值電壓分布的極限超過(guò)此時(shí)的過(guò)擦除極限。如果重復(fù)上述擦除電壓施加和擦除驗(yàn)證的循環(huán)數(shù)目增加，那么源于對(duì)循環(huán)的切換操作的額外時(shí)間不利地增加。
作為用于減小上述額外時(shí)間的第二實(shí)施例，上述控制電路重復(fù)包括上述擦除電壓施加(S1)和第一寫(xiě)入驗(yàn)證(S5)的第一循環(huán)(ROP1)，直到擦除方向中的閾值電壓分布的極限超過(guò)上述第一電平，然后重復(fù)包括上述擦除電壓施加(S7)和擦除驗(yàn)證(S2)的第二循環(huán)(ROP2)，通過(guò)上述第二循環(huán)中途執(zhí)行第一驗(yàn)證(S5a)，以及當(dāng)擦除方向中的閾值電壓分布的極限超過(guò)上述第一電平時(shí)插入第一寫(xiě)入電壓施加(S6)。這些消除了擦除方向中的閾值電壓施加的極限超過(guò)此時(shí)的過(guò)擦除極限的風(fēng)險(xiǎn)，即使當(dāng)累積施加狀態(tài)如上述第一循環(huán)中擦除電壓施加的累積施加時(shí)間沒(méi)被超過(guò)時(shí)執(zhí)行第二循環(huán)中的擦除電壓施加。例如，上述第二循環(huán)(ROP2)中的擦除電壓施加(S7)的一個(gè)對(duì)話期的施加時(shí)間可以調(diào)整為比上述第一循環(huán)(ROP1)中的擦除電壓操作(S1)的一個(gè)對(duì)話期的施加時(shí)間長(zhǎng)。另外，上述第二循環(huán)中的擦除電壓施加的一個(gè)對(duì)話期的施加時(shí)間可以調(diào)整為對(duì)應(yīng)于上述第一循環(huán)中的擦除電壓施加的累積施加時(shí)間。在某種意義上，可以減小第二循環(huán)重復(fù)的次數(shù)，以及可以減小源于循環(huán)切換操作的總額外時(shí)間。
作為本發(fā)明的具體實(shí)施例，一種半導(dǎo)體集成電路(1，20)具有存儲(chǔ)器陣列(2)，其中上述多個(gè)非易失性存儲(chǔ)器單元(MC)并聯(lián)連接到位線(BL)和源極線(SL)，以具有分別連接到字線(WL)的各個(gè)選擇端。在讀出操作中所選的字線位于選擇的電平，未選的字線處于未選的電平。該半導(dǎo)體集成電路(20)還具有包括上述非易失性存儲(chǔ)器單元的非易失性存儲(chǔ)器(1)。該半導(dǎo)體集成電路(20)還具有能訪問(wèn)將構(gòu)成為數(shù)據(jù)處理器的上述非易失性存儲(chǔ)器的中央處理器(21)。上述控制電路(10)也可以包括上述中央處理器(21)和具有為此的操作程序的存儲(chǔ)區(qū)如一個(gè)存儲(chǔ)器陣列(2)。
下面簡(jiǎn)要描述在本申請(qǐng)中公開(kāi)的本發(fā)明的代表性方面能實(shí)現(xiàn)的效果。
具體地說(shuō)，相對(duì)于存儲(chǔ)單元執(zhí)行寫(xiě)入處理(如果連續(xù)地施加擦除電壓，存儲(chǔ)單元可能潛在地過(guò)擦除)，以便可以完成非易失性存儲(chǔ)器單元的擦除，而不引起中途耗盡。結(jié)果，即使當(dāng)擦除操作過(guò)程中發(fā)生操作電源關(guān)閉時(shí)，非易失性存儲(chǔ)器單元也不出現(xiàn)耗盡狀態(tài)。
通過(guò)在第一循環(huán)中具有快速擦除性能的非易失存儲(chǔ)器單元達(dá)到過(guò)擦除狀態(tài)之前，及時(shí)地探測(cè)擦除電壓施加狀態(tài)并在后續(xù)擦除/驗(yàn)證循環(huán)(第二循環(huán))中反映擦除電壓施加的探測(cè)狀態(tài)，可以減小第二循環(huán)的數(shù)目并可以減小源于循環(huán)切換的總額外時(shí)間。這些允許非易失性存儲(chǔ)器單元高速擦除而不引起中途耗盡。


圖1示出了根據(jù)本發(fā)明的實(shí)施例的快閃存儲(chǔ)器的框圖；圖2示出了存儲(chǔ)器陣列的一個(gè)例子的電路圖；圖3示出了存儲(chǔ)器陣列的另一個(gè)例子的電路圖；圖4示出了根據(jù)比較例的擦除操作過(guò)程的流程圖；圖5圖示了當(dāng)施加擦除偏壓時(shí)閾值電壓分布的示圖；圖6圖示了當(dāng)擦除驗(yàn)證失敗時(shí)閾值電壓分布的示圖；圖7圖示了當(dāng)擦除驗(yàn)證通過(guò)時(shí)閾值電壓分布的示圖；圖8圖示了當(dāng)執(zhí)行寫(xiě)回操作時(shí)閾值電壓分布的示圖；圖9圖示了當(dāng)執(zhí)行上限檢查時(shí)閾值電壓分布的示圖；圖10示出了根據(jù)本發(fā)明的擦除過(guò)程的一個(gè)例子的流程圖；圖11圖示了當(dāng)執(zhí)行預(yù)寫(xiě)回驗(yàn)證時(shí)閾值電壓分布的示圖；圖12圖示了當(dāng)執(zhí)行預(yù)寫(xiě)回時(shí)閾值電壓分布的示圖；圖13圖示了在存在耗盡的讀操作和不存在耗盡的讀操作之間的差異的示圖；圖14圖示了在根據(jù)圖10的擦除過(guò)程執(zhí)行的擦除操作過(guò)程中，閾值電壓分布中的最快和最慢非易失性存儲(chǔ)器單元的各個(gè)閾值電壓變化趨勢(shì)的示圖；圖15示出了根據(jù)本發(fā)明的擦除過(guò)程的另一個(gè)例子的流程圖；圖16圖示了通過(guò)與圖10的擦除過(guò)程相反的圖15的擦除過(guò)程實(shí)現(xiàn)的減小循環(huán)數(shù)目效果的邏輯例子的示圖；以及圖17是根據(jù)本發(fā)明的一個(gè)例子的微處理器的框圖。
具體實(shí)施例方式
圖1示出了根據(jù)本發(fā)明的一個(gè)例子的快閃存儲(chǔ)器1?？扉W存儲(chǔ)器1形成在由單晶硅等制成的單個(gè)半導(dǎo)體襯底上，且包括存儲(chǔ)器陣列2；副解碼器3；主解碼器4；讀出鎖存器5；數(shù)據(jù)鎖存器6；列開(kāi)關(guān)7；外圍電路8；以及焊盤(pán)9。外圍電路8包括電源電路11；控制電路10；以及接口電路12。
上述存儲(chǔ)器陣列2具有大量的非易失性存儲(chǔ)器單元MC，每個(gè)非易失性存儲(chǔ)器單元具有通過(guò)電擦除和寫(xiě)入可以反向地改變的閾值電壓。在本說(shuō)明書(shū)中，擦除表示降低每個(gè)非易失性存儲(chǔ)器單元MC的閾值電壓以及寫(xiě)入表示增加非易失性存儲(chǔ)器單元的閾值電壓。非易失性存儲(chǔ)器單元MC例如具有疊柵結(jié)構(gòu)，該疊柵結(jié)構(gòu)具有在源區(qū)和漏區(qū)之間的溝道區(qū)上方彼此絕緣的浮柵和控制柵。非易失性存儲(chǔ)器單元MC具有連接到字線WL的控制柵，連接到位線BL的漏極以及連接到源極線SL的源極。根據(jù)來(lái)自每個(gè)均用于解碼地址信號(hào)的主解碼器4和副解碼器3的解碼信號(hào)使用列開(kāi)關(guān)7執(zhí)行字線的選擇和位線的選擇。位線BL具有連接到一個(gè)讀出鎖存器5的一個(gè)端子和連接到一個(gè)數(shù)據(jù)鎖存器6的另一個(gè)端子。通過(guò)使用數(shù)據(jù)鎖存器6和讀出鎖存器5讀出通過(guò)用于讀操作的選擇字線從非易失性存儲(chǔ)器單元讀取的數(shù)據(jù)并在存取單元中傳送如通過(guò)列開(kāi)關(guān)7選擇的字節(jié)或字到接口電路12。擦除操作沒(méi)有特別的限制，但是基于每個(gè)字線執(zhí)行。在寫(xiě)操作中，通過(guò)讀出鎖存器5經(jīng)由列開(kāi)關(guān)7鎖存輸入到接口電路12的寫(xiě)數(shù)據(jù)，以便根據(jù)由讀出鎖存器5鎖存的數(shù)據(jù)的邏輯值控制寫(xiě)入電壓的施加和其除去。
電源電路11通過(guò)使用電荷泵電路、電阻型電位除法電路等產(chǎn)生操作電源如用于對(duì)快閃存儲(chǔ)器1擦除和寫(xiě)入所需的高壓或用于讀取所需的字線升壓?？刂齐娐?0控制對(duì)快閃存儲(chǔ)器1的擦除、寫(xiě)入以及讀取的時(shí)限和響應(yīng)于從外部輸入的選通信號(hào)和命令選擇操作電源。焊盤(pán)9具有連接到外部和輸入/輸出緩沖器的鍵合焊盤(pán)。在圖1的例子中，控制電路10控制之后將描述的擦除過(guò)程等。
圖2示出了存儲(chǔ)器陣列2的例子。在該例子中，位線BL具有分開(kāi)的位線結(jié)構(gòu)，以便本地位線SBL經(jīng)由選擇開(kāi)關(guān)15連接到單個(gè)全局位線GBL。多個(gè)非易失性存儲(chǔ)器單元MC具有連接到本地位線SBL的單個(gè)漏區(qū)。非易失性存儲(chǔ)器單元MC共享一個(gè)本地位線SBL，具有公共地連接到對(duì)應(yīng)的一個(gè)源極線SL的各個(gè)源極。源極線SL經(jīng)由各個(gè)選擇開(kāi)關(guān)16連接到公共源極線CSL。電路的接地電壓VSS施加到公共源極線CSL。每個(gè)字線以行為單位連接到非易失性存儲(chǔ)器單元MC的各個(gè)控制柵。每個(gè)選擇信號(hào)線DSL以行為單位連接到分離開(kāi)關(guān)15的各個(gè)選擇端，而每個(gè)選擇信號(hào)線SSL以行為單位連接到分離開(kāi)關(guān)16的各個(gè)選擇端。根據(jù)解碼下-級(jí)地址的結(jié)果選擇字線WL，同時(shí)根據(jù)解碼上-級(jí)地址的結(jié)果選擇所選的信號(hào)DSL和SSL。結(jié)果，選擇共享全局位線GBL的多個(gè)串的一個(gè)以及所選串的本地位線LBL連接到全局位線GBL。
圖3示出了存儲(chǔ)器陣列2的另一個(gè)例子。在該例子中，多個(gè)非易失性存儲(chǔ)器單元MC具有連接到每個(gè)位線BL的各個(gè)漏極和公共地連接到源極線SL的各個(gè)源極。每個(gè)字線WL以行為單位連接到非易失性存儲(chǔ)器單元的各個(gè)控制柵。
下面描述在擦除、寫(xiě)入和讀取過(guò)程中施加到每個(gè)非易失性存儲(chǔ)器單元MC的電壓之間的關(guān)系。外部電源操作電壓VDD假定為，例如，3.3V。例如對(duì)于讀取，大概滿足Vd(漏電壓)＝1V，Vcg(控制柵電壓)＝3.8V，Vs(電源電壓)＝0V以及Vsub(襯底電壓)＝0V。對(duì)于擦除，大概滿足Vd＝0P(浮置)，Vcg＝-11V，Vs＝0P以及Vsub＝10.5V。根據(jù)擦除-相關(guān)電壓之間的關(guān)系，注入到浮柵中的電子釋放到襯底(阱區(qū))中，以致從控制柵觀察的閾值電壓降低。對(duì)于寫(xiě)入，大概滿足Vd＝6V，Vcg＝10V，Vs＝0V以及Vsub＝0V。根據(jù)寫(xiě)入-相關(guān)電壓之間的關(guān)系，電流從漏區(qū)流到源區(qū)且產(chǎn)生的熱電子被注入浮柵，以致從控制柵觀察的閾值電壓上升。根據(jù)另一種寫(xiě)入方法，大概滿足Vd＝0V，Vcg＝10V，Vs＝0V以及Vsub＝0V。根據(jù)寫(xiě)入相關(guān)電壓之間的關(guān)系，通過(guò)漏-源溝道區(qū)和浮柵之間的FN隧道效應(yīng)電子被注入浮柵中，以致從控制柵觀察的閾值電壓上升。
下面描述擦除操作的過(guò)程。首先描述根據(jù)比較例子的擦除操作的過(guò)程，與本發(fā)明相反，該例子允許通過(guò)擦除操作中途發(fā)生耗盡狀態(tài)且最終糾正耗盡狀態(tài)。
圖4示出了根據(jù)比較例子的擦除操作的過(guò)程。
在擦除偏壓施加步驟S1，施加作為擦除-相關(guān)電壓的如上所示的擦除偏壓，以減小非易失性存儲(chǔ)器單元MC的閾值電壓。此時(shí)，共享作為同步擦除單位的選擇字線的多個(gè)非易失性存儲(chǔ)器單元MC的閾值電壓的分布根據(jù)擦除速度而變化。例如，通過(guò)擦除偏壓施加步驟S1降低閾值電壓的初始分布，如圖5所示。閾值電壓顯示為Vth。
在擦除驗(yàn)證步驟S2，它檢查在擦除偏壓施加步驟S1之后閾值電壓分布的上限是否處于擦除驗(yàn)證電平Vevfy或更低。在圖6的狀態(tài)中，閾值電壓分布的上限處于擦除驗(yàn)證電平Vevfy或更高以致它被判斷為失敗。在圖7的狀態(tài)中，閾值電壓分布的上限處于擦除驗(yàn)證電平Vevfy或更低，以致它被判斷為通過(guò)。重復(fù)S1中的擦除偏壓施加和S2中的擦除驗(yàn)證，直到擦除驗(yàn)證被判斷為通過(guò)。此時(shí)，由于閾值分布根據(jù)擦除性能而變化，存在閾值電壓分布的下限達(dá)到耗盡電平Vdprt或更低電平的情況，如圖7所示。
在寫(xiě)回步驟S3中，對(duì)處于寫(xiě)回電平Vwb或更低電平的非易失存儲(chǔ)器單元MC執(zhí)行選擇性寫(xiě)入，由此使得閾值電壓分布的下限等于或高于擦除之后閾值電壓分布中的寫(xiě)回電平Vwb，如圖8所示。此時(shí)，由于通過(guò)擦除操作中途耗盡的非易失存儲(chǔ)器單元MC被認(rèn)為是寫(xiě)回操作的目標(biāo)，因此如果正常地完成寫(xiě)回操作，那么沒(méi)有耗盡的非易失存儲(chǔ)器單元MC留下。反之，如果在正常地完成寫(xiě)回操作之前通過(guò)關(guān)閉操作電源等停止擦除操作，那么不利地留下耗盡的非易失存儲(chǔ)器單元MC。例如，如圖13所示，即使當(dāng)未選擇字線WL時(shí)，耗盡的非易失存儲(chǔ)器單元MC也達(dá)到通態(tài)，以致當(dāng)寫(xiě)入狀態(tài)中的非易失存儲(chǔ)器單元MC要被選擇時(shí)，讀取有故障的數(shù)據(jù)。
在上限檢查步驟S4中，通過(guò)檢查閾值電壓分布的上限處于上限電平Vubd或更低，寫(xiě)回操作之后，檢查閾值電壓分布中是否存在過(guò)度寫(xiě)回的非易失存儲(chǔ)器單元MC，如圖9所示。如果讀出到閾值電壓分布的上限超過(guò)上限檢查中的上限電平Vubd，那么盡管它沒(méi)有特別的描繪，再次執(zhí)行擦除操作。
接下來(lái)描述根據(jù)本發(fā)明的擦除過(guò)程。
圖10示出了根據(jù)本發(fā)明的擦除過(guò)程的一個(gè)例子。圖10的擦除過(guò)程不同于圖4的擦除過(guò)程，其中在包括擦除偏壓施加步驟S1和擦除驗(yàn)證步驟S2的循環(huán)中插入預(yù)寫(xiě)回驗(yàn)證步驟S5和預(yù)寫(xiě)回步驟S6。
在預(yù)寫(xiě)回驗(yàn)證步驟S5中，如圖11所示，它檢查擦除偏壓施加步驟S1之后的閾值電壓分布的下限是否處于預(yù)寫(xiě)回電平Vpwb或更低。
在預(yù)寫(xiě)回步驟S6中，如圖12所示，對(duì)在預(yù)寫(xiě)回驗(yàn)證步驟S5中失敗的非易失存儲(chǔ)器單元MC執(zhí)行選擇性寫(xiě)入，由此使得分布的下限變?yōu)榈扔诨蚋哂陬A(yù)寫(xiě)回電平Vpwb的電平。
如圖11和12所示，預(yù)寫(xiě)回電平已被設(shè)置在不低于耗盡電平Vdprt和不高于寫(xiě)回電平Vwb的范圍內(nèi)。該設(shè)置允許在預(yù)寫(xiě)回處理中粗寫(xiě)入以及實(shí)現(xiàn)處理時(shí)間的減小。這是因?yàn)?，由于預(yù)寫(xiě)回處理之后分布的寬度大于S3中的寫(xiě)回處理(分布的上限-預(yù)寫(xiě)回電平Vpwb)＞(分布的上限-寫(xiě)回電平Vwb)的寬度，因此在之后的預(yù)寫(xiě)回處理中可以更廣泛地控制分布的變窄以致粗略寫(xiě)入是足夠的。粗略寫(xiě)入或粗寫(xiě)入表明將寫(xiě)入電壓調(diào)到高于S3中的寫(xiě)回處理中的初始寫(xiě)入電壓或延長(zhǎng)寫(xiě)入脈沖時(shí)間。
在分布的下限處于預(yù)寫(xiě)回電平Vpwb或更低的失敗的情況下，執(zhí)行預(yù)寫(xiě)回步驟S6。在其中分布的下限恒定地高于預(yù)寫(xiě)回電平Vpwb的通過(guò)的情況下，執(zhí)行如上所述的擦除驗(yàn)證步驟S2，以檢查分布的上限。由于在步驟S1至S4中的處理與圖4的情況相同，因此將省略其詳細(xì)的描述。
因此，在圖10的擦除操作中，通過(guò)對(duì)擦除偏壓施加之后可能被耗盡的非易失存儲(chǔ)器單元MC執(zhí)行預(yù)寫(xiě)回步驟S6，可以完成擦除而不引起中途耗盡。通過(guò)附加地設(shè)置預(yù)寫(xiě)回電平Vpwb在高于耗盡電平Vdprt和不高于寫(xiě)回電平Vwb的范圍內(nèi)，在S5和S6中的每個(gè)預(yù)寫(xiě)回處理中允許粗寫(xiě)入，即使已增加了S5和S6中的預(yù)寫(xiě)回處理，也可以使處理時(shí)間的增加最小化。
圖14示出了在使用圖10的擦除過(guò)程的擦除操作期間，閾值電壓分布中的最高和最低擦除速度的各個(gè)非易失存儲(chǔ)器單元MC的閾值電壓(Vth)的變化趨勢(shì)。在圖4的擦除過(guò)程中，最快的非易失存儲(chǔ)器單元的閾值電壓隨每個(gè)擦除偏壓的施加繼續(xù)減小，以達(dá)到耗盡電平Vdprt或更低。相反，在圖10擦除過(guò)程中，在每個(gè)擦除偏壓施加時(shí)執(zhí)行預(yù)寫(xiě)回步驟S6，以致最快的非易失存儲(chǔ)器單元的閾值電壓未達(dá)到等于或低于給定的閾值電壓(Vpwb)的值。
圖15示出了根據(jù)本發(fā)明的擦除過(guò)程的另一個(gè)例子。在圖10的上述擦除過(guò)程中，與圖4的擦除過(guò)程相比擦除時(shí)間預(yù)想地增加，因?yàn)樵诎ú脸珘菏┘硬襟ES1和擦除驗(yàn)證步驟S2的循環(huán)中插入預(yù)寫(xiě)回步驟S6。亦即，由于在包括圖10中的擦除偏壓施加S1的循環(huán)中插入了預(yù)寫(xiě)回步驟S6，當(dāng)執(zhí)行預(yù)寫(xiě)回步驟S6時(shí)，應(yīng)該在用于擦除和寫(xiě)入的操作電源之間執(zhí)行切換。這些引起延長(zhǎng)上述循環(huán)中的處理時(shí)間的額外時(shí)間。如果源于電源開(kāi)關(guān)的這種額外時(shí)間增加，那么預(yù)寫(xiě)回步驟S6中的處理時(shí)間變?yōu)?00微秒，而寫(xiě)回步驟S3中的處理時(shí)間是20微秒。圖15中的處理過(guò)程目的是通過(guò)減小這種額外時(shí)間而減小擦除時(shí)間。
在圖15中，在擦除偏壓施加步驟S1之后執(zhí)行預(yù)寫(xiě)回驗(yàn)證步驟S5。如果預(yù)寫(xiě)回驗(yàn)證通過(guò)，重復(fù)擦除偏壓施加步驟S1而不執(zhí)行擦除驗(yàn)證。重復(fù)的循環(huán)形成第一循環(huán)ROP1。在第一循環(huán)ROP1中，連續(xù)地施加擦除偏壓(S1)直到擦除之后存儲(chǔ)器(高擦除速度的非易失存儲(chǔ)器單元)中的分布的下限達(dá)到預(yù)寫(xiě)回驗(yàn)證電平Vpwb或更低(變?yōu)闈撛诘睾谋M的存儲(chǔ)單元)，以致省略了無(wú)用的擦除驗(yàn)證操作。這是因?yàn)樵诘筒脸俣鹊姆且资Т鎯?chǔ)器單元未達(dá)到擦除驗(yàn)證電平Vevfy的情況下，甚至當(dāng)高擦除速度的非易失存儲(chǔ)器單元變?yōu)闈撛诘睾谋M存儲(chǔ)單元時(shí)，執(zhí)行擦除驗(yàn)證處理也基本上是無(wú)足輕重的。在步驟S5中，一旦預(yù)寫(xiě)回驗(yàn)證失敗之后，重復(fù)包括擦除偏壓施加步驟S7和擦除驗(yàn)證S2的第二循環(huán)ROP2，通過(guò)第二循環(huán)ROP2中途執(zhí)行預(yù)寫(xiě)回驗(yàn)證步驟S5a，以及當(dāng)閾值電壓分布的下限超過(guò)后預(yù)寫(xiě)入電平Vpwb時(shí)，執(zhí)行預(yù)寫(xiě)回步驟S6。
在擦除偏壓施加步驟S7中，在對(duì)應(yīng)于第一循環(huán)ROP1中的擦除偏壓施加花費(fèi)的總時(shí)間的周期期間施加擦除偏壓。在某種意義上，可以減小第二循環(huán)ROP2重復(fù)的次數(shù)N，以及可以減小源于循環(huán)中的寫(xiě)入/擦除切換操作的總額外時(shí)間?？傊?，在第一循環(huán)ROP1中執(zhí)行擦除偏壓施加，直到最初失敗的預(yù)寫(xiě)回驗(yàn)證步驟S5的總時(shí)間變?yōu)閷?duì)于高擦除速度的非易失存儲(chǔ)器單元不耗盡時(shí)的擦除操作的擦除性能是最佳的擦除脈沖寬度。通過(guò)調(diào)整擦除脈沖的寬度為對(duì)應(yīng)于在擦除脈沖施加S7時(shí)施加的擦除脈沖的寬度的值，可以減小執(zhí)行第二循環(huán)ROP2的次數(shù)以便以更高的速度執(zhí)行擦除操作。
例如，如果滿足外部電源電壓VDD＝3.3V，那么假定滿足擦除驗(yàn)證電平Vevfy＝2.8V，寫(xiě)回電平Vwb＝1.8V。
圖16圖示了通過(guò)與圖10的擦除過(guò)程相反的圖15的擦除過(guò)程實(shí)現(xiàn)的減小循環(huán)數(shù)目的效果的邏輯例子的示圖。在圖16中，最快的非易失性存儲(chǔ)器和最慢的非易失性存儲(chǔ)器之間閾值X電壓性能的差值(變化)假定固定為，例如1V。最初檢查的列表示使用圖10的擦除過(guò)程的情況以及較高速度的列表示使用圖15的擦除過(guò)程的情況。假定tEPα表示使最高擦除速度的非易失性存儲(chǔ)器單元變?yōu)椴脸隣顟B(tài)需要的擦除偏壓施加的總時(shí)間，tEPβ表示使最低擦除速度的非易失性存儲(chǔ)器單元變?yōu)椴脸隣顟B(tài)需要的擦除偏壓施加的總時(shí)間，以及步驟S1中擦除偏壓施加的一個(gè)對(duì)話期需要的時(shí)間tEPi一律是10微秒(μs)。步驟S7中擦除偏壓施加的一個(gè)對(duì)話期需要的時(shí)間tEPα與圖10的過(guò)程中的tEPi(＝10μs)一樣短。相反，圖15的過(guò)程中的時(shí)間tEPα是第一循環(huán)ROP1中的擦除偏壓施加的總時(shí)間，該時(shí)間等于tEPα，因此相對(duì)較長(zhǎng)。如果完成擦除需要的擦除偏壓施加的循環(huán)數(shù)目被認(rèn)為是接近于使最慢的非易失性存儲(chǔ)器單元變?yōu)椴脸隣顟B(tài)需要的擦除偏壓的循環(huán)的數(shù)目N(＝tEPβ/tEPα)，那么在圖15的擦除過(guò)程它是10(性能A)和10(性能B)，而在圖10的擦除過(guò)程中它是100(性能A)和500(性能B)。盡管在圖10的情況下和在圖15的情況下實(shí)際的擦除偏壓施加的總時(shí)間保持不變，但是由于重復(fù)循環(huán)的次數(shù)小于圖15的情況，因此顯著地減小循環(huán)中切換擦除電壓等花費(fèi)的額外時(shí)間。因此，當(dāng)為性能A和B執(zhí)行擦除時(shí)，對(duì)于圖15的過(guò)程中的不同性能A和B次數(shù)是公共的，由于擦除最低擦除速度的非易失性存儲(chǔ)器單元要求的擦除偏壓施加的總時(shí)間大于在圖10的擦除過(guò)程中的總時(shí)間，該循環(huán)數(shù)目變大。因此，應(yīng)當(dāng)理解在圖15的過(guò)程中比在圖10的過(guò)程中可以以較小的循環(huán)數(shù)目實(shí)現(xiàn)擦除。
圖17圖示了根據(jù)本發(fā)明的一個(gè)例子的微處理器的框圖。微處理器20由以下構(gòu)成中央處理器(CPU)21；用作CPU21的工作區(qū)的隨機(jī)存取存儲(chǔ)器(RAM)22；總線狀態(tài)控制器27；其中存儲(chǔ)CPU21的操作程序、控制數(shù)據(jù)等的快閃存儲(chǔ)器模塊23；快閃存儲(chǔ)器控制器24包括快閃存儲(chǔ)器模塊23的控制邏輯；包括計(jì)時(shí)器、串行接口控制器等的其他外圍電路25；以及外部總線接口電路(EXIF)26?？扉W存儲(chǔ)器模塊23和快閃存儲(chǔ)器控制器24構(gòu)成上述快閃存儲(chǔ)器1?？扉W存儲(chǔ)器控制器24實(shí)現(xiàn)快閃存儲(chǔ)器1的控制電路10。快閃存儲(chǔ)器控制器24接收來(lái)自CPU21的訪問(wèn)命令并控制對(duì)快閃存儲(chǔ)器模塊23的讀取、擦除和寫(xiě)入操作的每一個(gè)。通過(guò)快閃存儲(chǔ)器控制器24控制參考圖10和15如上所示的擦除序列。盡管它沒(méi)有具體描繪，也可以通過(guò)CPU21代替快閃存儲(chǔ)器控制器24直接控制擦除和寫(xiě)入操作序列的每一種。在此情況下，在指定為快閃存儲(chǔ)器模塊23中的規(guī)定存儲(chǔ)器陣列2的保護(hù)區(qū)中可以適當(dāng)?shù)乇３钟糜诓脸蛯?xiě)入操作的控制程序。在其中微處理器20安裝在安裝板上的插件板上狀態(tài)中禁止對(duì)保護(hù)區(qū)擦除和寫(xiě)入。
盡管至此已具體描述了由本發(fā)明人實(shí)現(xiàn)的本發(fā)明的實(shí)施例，但是本發(fā)明不局限于上述實(shí)施例。容易理解在不脫離其本質(zhì)的情況下可以進(jìn)行各種改進(jìn)和變化。
例如，盡管通過(guò)改變第一循環(huán)ROP1中的擦除偏壓施加步驟S1和第二循環(huán)ROP2中的擦除偏壓施加步驟S7之間的擦除脈沖時(shí)間在圖15的擦除過(guò)程中增加了擦除速度且由此減小循環(huán)數(shù)目，但是通過(guò)逐步地增加擦除電壓而不是脈沖時(shí)間也可以獲得同樣的效果。例如，在擦除偏壓施加步驟S1中可以逐漸地增加擦除電壓以及當(dāng)它變得低于擦除偏壓施加步驟S1中的預(yù)寫(xiě)回驗(yàn)證電平時(shí)在擦除偏壓施加步驟S7中可以通過(guò)使用擦除電壓適當(dāng)?shù)貓?zhí)行擦除。這些同樣減小循環(huán)的數(shù)目和實(shí)現(xiàn)更高速擦除。
可以通過(guò)FN隧道寫(xiě)入或者熱電子寫(xiě)入的一種實(shí)現(xiàn)擦除操作過(guò)程中的寫(xiě)回過(guò)程或預(yù)寫(xiě)回過(guò)程的寫(xiě)入方法。也可以并行操作兩種寫(xiě)入方法。
盡管假定預(yù)寫(xiě)回驗(yàn)證電平設(shè)置在不低于耗盡電平和不高于寫(xiě)回電平的范圍內(nèi)，但是例如也可以使用與寫(xiě)回電平相同的電平。由于粗寫(xiě)入不能用于預(yù)寫(xiě)回過(guò)程，因此延長(zhǎng)了處理時(shí)間但是處理本身可被執(zhí)行。
擦除狀態(tài)和寫(xiě)入狀態(tài)的定義也可以彼此轉(zhuǎn)換。亦即，具有較高閾值電壓的狀態(tài)定義為擦除狀態(tài)和具有較低閾值電壓的狀態(tài)定義為寫(xiě)入狀態(tài)。
非易失性存儲(chǔ)器單元的結(jié)構(gòu)不局限于疊柵結(jié)構(gòu)。例如，非易失性存儲(chǔ)器單元也可以具有其中在源區(qū)和漏區(qū)之間以分開(kāi)和串聯(lián)關(guān)系布置選擇晶體管部分的分裂柵結(jié)構(gòu)。非易失性存儲(chǔ)器單元的電荷堆積區(qū)不局限于多晶硅且也可以包括電荷俘獲絕緣膜如氮化硅膜。
擦除單元不局限于字線。擦除單元也可以是共享源極線的單元或共享阱區(qū)的單元。用于非易失性存儲(chǔ)器單元的信息存儲(chǔ)單元不局限于1位且也可以是多位如2位。
權(quán)利要求
1.一種半導(dǎo)體集成電路，包括非易失性存儲(chǔ)器單元，每個(gè)所述非易失性存儲(chǔ)器單元具有通過(guò)電擦除和寫(xiě)入可以反向地改變的閾值電壓；以及用于控制所述非易失性存儲(chǔ)器單元的閾值電壓的改變的控制電路，其中所述控制電路控制在擦除操作中對(duì)指定為一個(gè)單元的多個(gè)非易失性存儲(chǔ)器單元執(zhí)行同步擦除的擦除過(guò)程，當(dāng)擦除方向的閾值電壓分布的極限超過(guò)所述擦除方向的過(guò)擦除極限之前的第一電平時(shí)，對(duì)指定為所述一個(gè)單元的所述非易失性存儲(chǔ)器單元的規(guī)定單元執(zhí)行寫(xiě)入的第一寫(xiě)入過(guò)程，以及在所述第一寫(xiě)入過(guò)程完成之后，當(dāng)所述擦除方向的所述閾值電壓分布的極限超過(guò)所述擦除方向的所述過(guò)擦除極限之前的第二電平時(shí)，對(duì)指定為所述一個(gè)單元的所述非易失性存儲(chǔ)器單元的規(guī)定單元執(zhí)行寫(xiě)入的第二寫(xiě)入過(guò)程。
2.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路，其中，所述擦除降低每個(gè)所述非易失性存儲(chǔ)器單元的所述閾值電壓以及所述寫(xiě)入增加所述非易失性存儲(chǔ)器單元的所述閾值電壓。
3.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路，其中，在所述第一寫(xiě)入過(guò)程中施加到所述非易失性存儲(chǔ)器單元的寫(xiě)入電壓高于在所述第二寫(xiě)入過(guò)程中施加到所述非易失性存儲(chǔ)器單元的寫(xiě)入電壓。
4.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路，其中，在所述第一寫(xiě)入過(guò)程中寫(xiě)入電壓施加到所述非易失性存儲(chǔ)器單元的施加時(shí)間長(zhǎng)于所述第二寫(xiě)入過(guò)程中所述寫(xiě)入電壓施加到所述非易失性存儲(chǔ)器單元的施加時(shí)間。
5.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路，其中，所述第一電平比所述第二電平更接近所述過(guò)擦除極限。
6.根據(jù)權(quán)利要求5的半導(dǎo)體集成電路，其中，所述擦除過(guò)程是通過(guò)重復(fù)擦除驗(yàn)證和擦除電壓施加促使在反擦除方向的所述閾值電壓分布的極限達(dá)到擦除極限的過(guò)程，所述擦除驗(yàn)證決定所述反擦除方向的所述閾值電壓分布的極限是否達(dá)到擦除決定電平，當(dāng)沒(méi)有達(dá)到所述擦除決定電平時(shí)所述擦除電壓施加施加擦除電壓。
7.根據(jù)權(quán)利要求6的半導(dǎo)體集成電路，其中，所述第一寫(xiě)入過(guò)程通過(guò)重復(fù)第一寫(xiě)入驗(yàn)證和第一寫(xiě)入電壓施加使所述擦除方向的所述閾值電壓分布的所述極限在所述第一電平的范圍內(nèi)，所述第一寫(xiě)入驗(yàn)證決定所述擦除方向的所述閾值電壓分布的所述極限是否超過(guò)所述第一電平，當(dāng)超過(guò)所述第一電平作為所述第一寫(xiě)入驗(yàn)證的決定結(jié)果時(shí)，所述第一寫(xiě)入電壓施加施加所述寫(xiě)入電壓。
8.根據(jù)權(quán)利要求7的半導(dǎo)體集成電路，其中，所述控制電路重復(fù)包括所述擦除電壓施加和所述擦除驗(yàn)證的循環(huán)，通過(guò)所述循環(huán)中途執(zhí)行所述第一寫(xiě)入驗(yàn)證，以及當(dāng)所述擦除方向的所述閾值電壓分布的所述極限超過(guò)所述第一電平時(shí)插入所述第一寫(xiě)入電壓施加。
9.根據(jù)權(quán)利要求7的半導(dǎo)體集成電路，其中，所述第二述控制電路重復(fù)包括所述擦除電壓施加和所述第一寫(xiě)入驗(yàn)證的第一循環(huán)，直到所述擦除方向的所述閾值電壓分布的所述極限超過(guò)所述第一電平，然后重復(fù)包括所述擦除電壓施加和所述擦除驗(yàn)證的第二循環(huán)，通過(guò)所述第二循環(huán)中途執(zhí)行所述第一寫(xiě)入驗(yàn)證，以及當(dāng)所述擦除方向的所述閾值電壓分布的所述極限超過(guò)所述第一電平時(shí)插入所述第一寫(xiě)入電壓施加。
10.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路，其中，所述第二循環(huán)中的擦除電壓施加的一個(gè)對(duì)話期的施加時(shí)間長(zhǎng)于所述第一循環(huán)中的擦除電壓施加的一個(gè)對(duì)話期的施加時(shí)間。
11.根據(jù)權(quán)利要求10的半導(dǎo)體集成電路，其中所述第二循環(huán)中的擦除電壓施加的一個(gè)對(duì)話期的施加時(shí)間對(duì)應(yīng)于所述第一循環(huán)中的擦除電壓施加的累積施加時(shí)間。
12.根據(jù)權(quán)利要求11的半導(dǎo)體集成電路，包括存儲(chǔ)器陣列，其中所述多個(gè)非易失性存儲(chǔ)器單元并聯(lián)連接到位線和源極線，以具有分別連接到所述字線的各個(gè)選擇端。其中，在讀操作中所選擇的一個(gè)所述字線位于選擇的電平以及未選擇的一個(gè)所述字線處于非選擇的電平。
13.根據(jù)權(quán)利要求12的半導(dǎo)體集成電路，包括非易失性存儲(chǔ)器，包括所述非易失性存儲(chǔ)器單元。
14.根據(jù)權(quán)利要求13的半導(dǎo)體集成電路，包括能訪問(wèn)將構(gòu)成為數(shù)據(jù)處理器的所述非易失性存儲(chǔ)器的中央處理單元。
15.根據(jù)權(quán)利要求14的半導(dǎo)體集成電路，其中，所述控制電路包括所述中央處理單元和具有為此的操作程序的存儲(chǔ)區(qū)。
全文摘要
本發(fā)明公開(kāi)了一種半導(dǎo)體集成電路，對(duì)于非易失性存儲(chǔ)器單元執(zhí)行擦除而不引起中途耗盡。用于通過(guò)電擦除和寫(xiě)入反向地和可變地控制非易失性存儲(chǔ)器單元的閾值電壓的控制電路，該控制電路控制在擦除操作中對(duì)指定為一個(gè)單元的多個(gè)非易失性存儲(chǔ)器單元執(zhí)行擦除的擦除過(guò)程，對(duì)超過(guò)耗盡電平之前的預(yù)寫(xiě)回電平的非易失性存儲(chǔ)器單元執(zhí)行寫(xiě)入的第一寫(xiě)入過(guò)程，和在第一寫(xiě)入過(guò)程之后對(duì)超過(guò)寫(xiě)回電平的非易失性存儲(chǔ)器單元執(zhí)行寫(xiě)入的第二寫(xiě)入過(guò)程。由于通過(guò)對(duì)于可能超過(guò)擦除過(guò)程中的耗盡電平的非易失性存儲(chǔ)器單元連續(xù)地執(zhí)行第一寫(xiě)入過(guò)程，抑制了耗盡的發(fā)生，因此可以對(duì)非易失性存儲(chǔ)器單元執(zhí)行擦除，而不引起中途耗盡。
文檔編號(hào)G11C16/06GK1591687SQ20041007093
公開(kāi)日2005年3月9日 申請(qǐng)日期2004年7月16日 優(yōu)先權(quán)日2003年8月27日
發(fā)明者松原謙, 高瀨賢順, 藤澤友之 申請(qǐng)人:株式會(huì)社瑞薩科技