專利名稱：具有改良檢測的非易失性存儲器及其方法
技術領域：
本發(fā)明概言之涉及非易失性半導體存儲器，例如電可擦可編程只讀存儲器(EEPROM)和閃速EEPROM，具體而言，本發(fā)明涉及具有改良檢測電路的非易失性半導體存儲器。
背景技術：
最近，具有電荷非易失性存儲能力的固態(tài)存儲器，尤其是作為小形體因數(shù)插件封裝的EEPROM及閃速EEPROM形式的固態(tài)存儲器，成為各種移動及手持裝置、尤其是信息用具和消費電子產(chǎn)品中的首選存儲裝置。與亦為固態(tài)存儲器的RAM(隨機存取存儲器)不同，閃速存儲器具有非易失性，即使在電源關閉之后也能保留其所存儲數(shù)據(jù)。閃速存儲器盡管成本較高，但目前卻越來越多地應用于大容量存儲應用中?；谛D磁性介質(zhì)的傳統(tǒng)大容量存儲裝置，例如硬盤驅動器及軟盤，不適用于移動及手持環(huán)境。原因在于磁盤驅動器通常較為笨重，易于發(fā)生機械故障，且具有高的延時和高功率需求。這些不受歡迎的特性使得基于磁盤的存儲裝置不適用于大多數(shù)移動及便攜式應用。相反，閃速存儲器，無論是嵌入式還是可拆插件形式，均可理想地適用于移動及手持環(huán)境，原因是其具有尺寸小、功率消耗低、速度高及可靠性高的特點。
EEPROM及電可編程只讀存儲器(EPROM)為可進行擦除并將新數(shù)據(jù)寫入或“編程”輸入其存儲單元內(nèi)的非易失性存儲器。二者均利用一位于一場效應晶體管結構中的浮動(未連接的)導電柵極，該浮動導電柵極定位于一半導體襯底的一溝道區(qū)上方、源極區(qū)與漏極區(qū)之間。然后在浮動柵極之上設置有一控制柵極。晶體管的閾電壓特性受控于浮動柵極上所保持的電荷量。也就是說，對于浮動柵極上一給定的電荷電平，必須在控制柵極上施加一對應的電壓(閾值)后，晶體管方會導通來允許其源極區(qū)與漏極區(qū)之間導電。
浮動柵極可保持一電荷范圍，因此可編程至一閾電壓窗口內(nèi)的任一閾電壓電平。閾電壓窗口的尺寸是由器件的最低及最高閾電平來定界，而器件的最低及最高閾電平又對應于可編程到浮動柵極上的電荷范圍。閾值窗口通常取決于存儲器件的特性、工作條件及歷史。原則上，該窗口內(nèi)每一不同的可分辨的閾電壓電平均可用于標識該單元的一確定的存儲狀態(tài)。
用作一存儲單元的晶體管通常通過兩種機理之一編程為一“已編程”狀態(tài)。在“熱電子注入”中，施加至漏極的高電壓會使電子加速穿過襯底溝道區(qū)。同時，施加至控制柵極的高電壓會將熱電子通過一薄的柵極介電層拉至浮動柵極上。在“隧穿注入”中，則是相對于襯底在控制柵極上施加一高電壓。通過這種方式，將電子自所述襯底拉至中間浮動柵極。
存儲器件可通過多種機理進行擦除。對于EPROM，可通過紫外線輻射移除浮動柵極上的電荷，來對存儲器進行整體擦除。對于EEPROM，可通過相對于控制柵極在襯底上施加一高電壓以促使浮動柵極中的電子隧穿一薄氧化層到達襯底的溝道區(qū)(即Fowler-Nordheim隧穿)，來對一存儲單元進行電擦除。通常，EEPROM可逐一字節(jié)地擦除。對于閃速EEPROM，可一次電擦除整個存儲器或每次電擦除一個或多個塊，其中一個塊可由512個或更多存儲字節(jié)組成。
非易失性存儲單元實例存儲裝置通常包含一個或多個可安裝在一個插件上的存儲芯片。每一存儲芯片包含一由例如譯碼器和擦除、寫入和讀取電路等外圍電路支持的存儲單元陣列。更為復雜的存儲裝置還帶有一控制器，該控制器執(zhí)行智能和更高級存儲器作業(yè)及介接。目前有許多種在商業(yè)上很成功的非易失性固態(tài)存儲裝置正為人們所用。這些存儲裝置可采用不同類型的存儲單元，其中每一類型存儲單元均具有一個或多個電荷存儲元件。
圖1A-1E以圖解方式示意性地顯示非易失性存儲單元的不同實例。
圖1A以圖解方式示意性地顯示一非易失性存儲器，其為一具有一用于存儲電荷的浮動柵極的EEPROM單元的形式。電可擦可編程只讀存儲器(EEPROM)具有與EPROM類似的結構，但是其另外還提供一種在施加適當?shù)碾妷簳r無需曝光至紫外線輻射即會以電方式加載或自其浮動柵極移除電荷的機理。該類單元的實例及其制造方法在第5,595,924號美國專利中給出。
圖1B以圖解方式示意性地顯示一兼具有一選擇柵極及一控制或引導柵極二者的閃速EEPROM單元。該存儲單元10具有一位于源極擴散區(qū)14與漏極擴散區(qū)16之間的“分裂溝道”12。一個單元事實上由兩個晶體管T1及T2串聯(lián)構成。T1用作一具有一浮動柵極20及一控制柵極30的存儲晶體管。浮動柵極能夠存儲一可選數(shù)量的電荷?？闪鹘?jīng)溝道的T1部分的電流量取決于控制柵極30上的電壓及駐留在中間浮動柵極20上的電荷量。T2用作一具有一選擇柵極40的選擇晶體管。當選擇柵極40上的電壓使T2導通時，其會允許溝道的T1部分中的電流流過源極與漏極之間。選擇晶體管提供一沿源極-漏極溝道的開關，該開關獨立于控制柵極的電壓。其一優(yōu)點在于，其可用于關斷那些因其浮動柵極處的電荷耗盡(正)而在零控制柵極電壓下仍然導通的單元。另一優(yōu)點在于，其使源極側注入編程更易于實施。
分裂溝道存儲器單元的一個簡單的實施例是選擇柵極和控制柵極連接至同一字線，如圖1B中的虛線所示意性顯示。這通過將一電荷存儲元件(浮動柵極)定位在溝道的一部分上方、并將一控制柵極結構(其為一字線的一部分)定位在另一溝道部分上方及所述電荷存儲元件上方來實現(xiàn)。由此會有效地構成一具有兩個串聯(lián)晶體管的單元，其中一個晶體管(存儲晶體管)使用所述電荷存儲元件上的電荷量與所述字線上的電壓的組合來控制可流經(jīng)其溝道部分的電流量，另一晶體管(選擇晶體管)則僅以字線作為其柵極。該類單元的實例、其在存儲系統(tǒng)中的應用及其制造方法在第5,070,032、5,095,344、5,315,541、5,343,063及5,661,053號美國專利中給出。
圖1B所示分裂溝道單元的一更佳的實施例是選擇柵極與控制柵極相互獨立，而不通過其間的虛線相連。在一種實施方案中，將一單元陣列中一列單元的控制柵極連接至一垂直于字線的控制(或引導)線。其作用在于在對一選定單元進行讀取或編程時無需使字線同時執(zhí)行兩種功能。這兩種功能是(1)用作選擇晶體管的柵極，因此需要一適當?shù)碾妷菏惯x擇晶體管導通或關斷，(2)通過一耦合于字線與電荷存儲元件之間的電場(容性)將電荷存儲元件的電壓驅動至一所期望電平。通常難以使用一單一電壓以最佳方式執(zhí)行這兩種功能。通過分別控制控制柵極和選擇柵極，字線只需執(zhí)行功能(1)，而由附加的控制線執(zhí)行功能(2)。這種能力使人們能夠設計其中編程電壓適合于目標數(shù)據(jù)的更高性能的編程。獨立控制(或引導)柵極在閃速EEPROM陣列中的應用在第5,313,421及6,222,762號美國專利(舉例而言)中進行了闡述。
圖1C以圖解方式示意性地顯示另一具有雙浮動柵極及獨立選擇柵極和控制柵極的閃速EEPROM單元。存儲單元10與圖1B中的存儲單元10類似，只是其事實上具有三個串聯(lián)晶體管。在該類型單元中，在其源極擴散區(qū)與漏極擴散區(qū)之間的其溝道上方包含兩個存儲元件(即T1-左和T1-右)，其間為一選擇晶體管T1。這些存儲晶體管分別具有浮動柵極20和20′、及控制柵極30和30′。選擇晶體管T2是通過一選擇柵極40控制。在任一時刻，僅對該對存儲晶體管中的一個進行讀取或寫入訪問。在訪問存儲單元T1-左時，T2及T1-右二者均導通，以允許溝道的T1-左部分中的電流流過源極與漏極之間。類似地，在訪問存儲單元T1-右時，T2及T1-左導通。擦除是通過以下方式實現(xiàn)使選擇柵極多晶硅的一部分緊貼浮動柵極，并在選擇柵極上施加一顯著的正電壓(例如20V)，以使存儲在浮動柵極內(nèi)的電子可隧穿到所述選擇柵極多晶硅。
圖1D以圖解方式示意性地顯示一組織成一NAND單元的存儲單元串。一NAND單元50由一系列通過各自源極及漏極以菊花鏈方式連接的存儲晶體管M1、M2...Mn(n＝4、8、16或更高)組成。一對選擇晶體管S1、S2通過NAND單元的源極端子54和漏極端子56控制該存儲晶體管鏈與外部的連接。在一存儲器陣列中，當源極選擇晶體管S1導通時，源極端子耦聯(lián)至一源極線。類似地，當漏極選擇晶體管S2導通時，NAND單元的漏極端子耦聯(lián)至存儲器陣列的一條位線。鏈中的每一存儲晶體管均具有一電荷存儲元件，該電荷存儲元件用于存儲一給定量的電荷，以表示一預期的存儲狀態(tài)。每一存儲晶體管的控制柵極均具有一控制柵極用于控制讀取和寫入作業(yè)。選擇晶體管S1、S2中每一選擇晶體管的控制柵極分別通過其源極端子54及漏極端子56控制對NAND單元的訪問。
當對一NAND單元內(nèi)一被尋址的存儲晶體管進行讀取及在編程過程中進行驗證時，將為其控制柵極提供一適當?shù)碾妷?。同時，通過在控制柵極上施加充足的電壓，使NAND單元50內(nèi)其余未被尋址的存儲晶體管完全導通。通過此種方式，有效地建立一自各存儲晶體管的源極至該NAND單元的源極端子54的導電路徑，及類似地自各存儲晶體管的漏極至該單元的漏極端子56的導電路徑。在第5,570,315、5,903,495及6,046,935號美國專利中對具有此種NAND單元結構的存儲裝置進行了闡述。
圖1E以圖解方式示意性顯示一具有一用于存儲電荷的介電層的非易失性存儲器。其中使用一介電層替代了先前所述的導電性浮動柵極元件。此等利用介電存儲元件的存儲裝置已由Eitan等人闡述于“NROM一種新穎的局部化陷獲的2-位式非易失性存儲單元(NROMA Novel Localized Trapping，2-BitNonvolatile Memory Cell)”(IEEE電子器件通訊(IEEE Electron Device Letters)，第21卷，第11號，2000年11月，第543-545頁)中。一ONO介電層延伸跨越源極擴散區(qū)和漏極擴散區(qū)之間的溝道。一個數(shù)據(jù)位的電荷集中在毗鄰漏極擴散區(qū)的介電層中，另一數(shù)據(jù)位的電荷則集中在毗鄰源極擴散區(qū)的介電層中。舉例而言，第5,768,192和6,011,725號美國專利揭示了一種具有一夾于兩層二氧化硅之間的陷獲介電層的非易失性存儲單元。多狀態(tài)數(shù)據(jù)存儲器是通過分別讀取介電層內(nèi)各個在空間上分離的電荷存儲區(qū)域的二進制狀態(tài)來構建。
存儲器陣列一存儲裝置通常由一存儲單元二維陣列構成，其中存儲單元呈行及列布置，且可通過字線和位線尋址。所述陣列可根據(jù)一NOR型或一NAND型架構而形成。
NOR陣列圖2顯示一存儲單元NOR陣列的一實例。具有一NOR型架構的存儲裝置是使用圖1B或圖1C所示類型的單元來構建。每行存儲單元均通過其源極及漏極以菊花鏈方式連接。該設計有時稱為虛接地設計。每一存儲單元10均具有一源極14、一漏極16、一控制柵極30及一選擇柵極40。一行中各單元的選擇柵極連接至字線42。一列中各單元的源極和漏極則分別連接至所選位線34和36。在某些其中存儲單元的控制柵極和選擇柵極分別受到控制的實施例中，一引導線36也連接一列中各單元的控制柵極。
許多閃速EEPROM裝置是由其中所形成的每一存儲單元的控制柵極和選擇柵極均連接在一起的各存儲單元構建而成。在這種情況下，不需要使用引導線，僅由一字線連接沿每一行的各單元的所有控制柵極和選擇柵極。在第5,172,338和5,418,752號美國專利中揭示了這些設計的實例。在這些設計中，字線實質(zhì)上執(zhí)行兩種功能行選擇以及為行中的所有單元提供控制柵極電壓來進行讀取或編程。
NAND陣列圖3以圖解方式示意性地顯示一例如圖1D中所示的存儲單元NAND陣列的實例。沿每一列NAND單元，均有一位線耦聯(lián)至每一NAND單元的漏極端子56。沿每一行NAND單元，均有一源極線可連接其所有源極端子54。同時，一行中各NAND單元的控制柵極還連接至一系列對應的字線。可經(jīng)由相連的字線、以選擇晶體管控制柵極上的適當電壓使選擇晶體管對導通(參見圖1D)來對一整行NAND單元進行尋址。在讀取一NAND單元的鏈中的一存儲晶體管時，該鏈中的其余存儲晶體管通過其相關的字線強導通，因此流經(jīng)該鏈的電流實質(zhì)上取決于存儲在所讀取單元中的電荷電平。在第5,570,315、5,774,397及6,046,935號美國專利中可找到一NAND架構陣列的實例及其作為存儲系統(tǒng)一部分的作業(yè)。
塊擦除對電荷存儲式存儲裝置進行編程只會導致向其電荷存儲元件增加更多的電荷。因此，在進行編程作業(yè)之前，必須將電荷存儲元件中現(xiàn)有的電荷移除(或擦除)。設置有擦除電路(未圖示)來擦除一或多個存儲單元塊。當一同(即以閃速)電擦除整個單元陣列或該陣列中相當多的單元群組時，例如EEPROM等非易失性存儲器即稱為“閃速”EEPROM。一旦得到擦除，所述群組單元即可進行重新編程?？梢煌脸脑撊航M單元可由一個或多個可尋址的擦除單位組成。擦除單位或塊通常存儲一頁或多頁數(shù)據(jù)，頁是編程和讀取的單位，當然在一次作業(yè)中可編程或讀取多于一頁。每一頁通常存儲一個或多個數(shù)據(jù)扇區(qū)，扇區(qū)的尺寸由主機系統(tǒng)界定。其一實例是此一扇區(qū)512個字節(jié)的用戶數(shù)據(jù)(遵循一為磁盤驅動器所設立的標準)，加上一定數(shù)量的關于用戶數(shù)據(jù)及/或存儲用戶數(shù)據(jù)的塊的附加信息字節(jié)。
讀取/寫入電路在通常的雙狀態(tài)EEPROM單元中，至少建立一個電流斷點電平，以將導電窗口劃分為兩個區(qū)域。在通過施加一預定的固定電壓對一單元進行讀取時，其源極/漏極電流會通過與所述斷點電平(或參考電流IREF)相比較而解析成一種存儲狀態(tài)。如果所讀取電流高于斷點電平的電流或IREF，則可確定該單元處于一種邏輯狀態(tài)(例如“0”狀態(tài))。反之，如果所述電流低于斷點電平的電流，則可確定該單元處于另一種邏輯狀態(tài)(例如“1”狀態(tài))。因此，此一雙狀態(tài)單元存儲一位數(shù)字信息。通常設置一可外部編程的參考電流源作為一存儲系統(tǒng)的一部分，來產(chǎn)生斷點電平電流。
為提高存儲器的容量，隨著半導體技術水平的進步，正以越來越高的密度來制造閃速EEPROM裝置。另一種提高存儲容量的方法是使每一存儲單元存儲多于兩種狀態(tài)。
在一多狀態(tài)或多電平EEPROM存儲單元中，是通過多于一個斷點將導電窗口劃分為多于兩個區(qū)域，以使每一單元能夠存儲多于一位數(shù)據(jù)。由此，會使一給定EEPROM陣列所能夠存儲的信息隨著每一單元所能夠存儲的狀態(tài)數(shù)量的增多而增多。在第5,172,338號美國專利中對具有多狀態(tài)或多電平存儲單元的EEPROM或閃速EEPROM進行了闡述。
實際上，通常通過在一單元的控制柵極上施加一參考電壓時，檢測穿過該單元的源電極和漏電極的導電電流來讀取該單元的存儲狀態(tài)。因此，對于一單元的浮動柵極上的每一給定的電荷量，均可根據(jù)一固定的參考控制柵極電壓偵測到一對應的導電電流。類似地，可編程至浮動柵極上的電荷范圍會界定一對應的閾電壓窗口或一對應的導電電流窗口。
或者，并不偵測一所劃分電流窗口中的導電電流，而是可在控制柵極處為一給定的受試存儲狀態(tài)設定閾值電壓，然后偵測導電電流低于還是高于一閾值電流。在一種實施方案中，通過檢查導電電流經(jīng)位線電容放電的速度來相對于閾值電流偵測導電電流。
圖4針對在任一時刻浮動柵極可選擇性存儲的四種不同電荷量Q1-Q4以圖解方式顯示了源極-漏極電流ID與控制柵極電壓VCG之間的關系。這四條ID-VCG實線曲線代表可編程至一存儲單元的浮動柵極上的四種可能的電荷電平，其分別對應于四種可能的存儲狀態(tài)。舉例而言，若干單元的閾電壓窗口可介于0.5V至3.5V之間。通過以皆為0.5V的間隔將閾值窗口劃分為5個區(qū)域，可對6種存儲狀態(tài)進行定界。舉例而言，如果如圖所示使用2μA的參考電流IREF，則以Q1編程的單元可視為處于存儲狀態(tài)“1”，因為其曲線在由VCG＝0.5V和VCG＝1.0V所定界的閾值窗口區(qū)域內(nèi)與IREF相交。類似地，Q4處于存儲狀態(tài)“5”。
由以上描述可以看出，使一存儲單元存儲的狀態(tài)越多，其閾值窗口劃分得越精細。這將需要更高的編程及讀取作業(yè)精度，以便能夠達到所要求的分辨率。
在第4,357,685號美國專利中揭示了一種對雙狀態(tài)EPROM進行編程的方法，其中，一單元在編程至一給定狀態(tài)時，其會經(jīng)受連續(xù)的編程電壓脈沖，其中每次向浮動柵極增加一遞增電荷量。在兩次脈沖之間，均對該單元進行回讀或驗證以確定其源極-漏極電流相對于斷點電平的高低。在電流狀態(tài)經(jīng)驗證達到期望狀態(tài)時，停止編程。所用的編程脈沖串可具有遞增的周期和幅值。
先前技術的編程電路僅施加編程脈沖在閾值窗口中自已擦除或接地狀態(tài)步進至到達目標狀態(tài)。實際上，為實現(xiàn)足夠高的分辨率，所劃分或定界的每一區(qū)域均將至少需要穿越約5個編程分步。該性能對于雙狀態(tài)存儲單元而言是可以接受的。然而，對于多狀態(tài)單元，所需要的分步數(shù)量隨著分區(qū)數(shù)量的增加而增加，因此，必須提高編程精度或分辨率。舉例而言，一16狀態(tài)的單元可能平均需要至少40個編程脈沖方可編程至一目標狀態(tài)。
圖5以圖解方式示意性顯示一具有一典型布置的存儲陣列100的存儲裝置，其可由讀取/寫入電路170通過行譯碼器130及列譯碼器160進行訪問。如結合圖2和圖3所示，存儲陣列100中一存儲單元的一存儲晶體管可通過一組選定的字線及位線進行尋址。行譯碼器130選擇一個或多個字線，列譯碼器160則選擇一個或多個位線，以向所尋址的存儲晶體管的相應柵極施加適當?shù)碾妷?。讀取/寫入電路170提供用于讀取或寫入(編程)所尋址的存儲晶體管的存儲狀態(tài)。讀取/寫入電路170包含若干可通過位線與陣列中的存儲元件相連的讀取/寫入模塊。
影響讀取/寫入性能及精度的因素為提高讀取和編程性能，對一陣列中的多個電荷存儲元件或存儲晶體管進行并行讀取或編程。因此，一同讀取或編程一存儲元件邏輯“頁”。在現(xiàn)有的存儲器架構中，一行通常包含數(shù)個交錯的頁。一頁中的所有存儲元件將被一同讀取或編程。列譯碼器將選擇性地將每一交錯的頁連接至一對應數(shù)量的讀取/寫入模塊。舉例而言，在一實施方案中，將存儲陣列設計為具有一532字節(jié)(512字節(jié)加上20字節(jié)的附加信息)的頁尺寸。如果每列包含一漏極位線且每行有兩個交錯的頁，則共計8512列，其中每一頁均與4256個列相關聯(lián)。此時將可連接4256個檢測模塊來對所有的偶數(shù)位線或奇數(shù)位線進行并行讀取或寫入。通過這種方式，可自該存儲元件頁讀取或向該存儲元件頁編程一由4256位(即532字節(jié))的并行數(shù)據(jù)組成的頁。構成讀取/寫入電路170的讀取/寫入模塊可布置成各種不同的架構。
如前文所述，傳統(tǒng)的存儲裝置通過以一種大規(guī)模并行方式運行來改善讀取/寫入作業(yè)。這種方法改善了性能，但是對讀取和寫入作業(yè)的精度的確有影響。
一個問題是源極線的偏壓誤差。此對于其中將大量存儲單元的源極在一條源極線中一同連接接地的存儲器架構尤為尖銳。對該些具有共用源極的存儲單元的并行讀取會致使一個顯著的電流流經(jīng)所述源極線。由于所述源極線中的有限的電阻，此又導致在實際的地與每個存儲單元源電極之間有一顯著的電位差。在檢測過程中，施加在每個存儲單元的控制柵極上的閾電壓以其源電極為基準，而系統(tǒng)電源以實際地為基準。因此，由于源極線偏壓誤差的存在，檢測可能會變得不精確。
另一個問題與位線-位線耦合或串擾有關。這一問題對于間隔緊密的位線的并行檢測變得更加尖銳。避免位線-位線串擾的一個傳統(tǒng)的解決方案是同時檢測所有的偶數(shù)位線或所有的奇數(shù)位線而將其他位線接地。此種一行由兩個交錯頁組成的架構有助于避免位線串擾并緩解密集配置讀取/寫入電路的頁的問題。一頁譯碼器用于將該組讀取/寫入模塊多路復用至偶數(shù)頁或奇數(shù)頁。通過這種方式，每當一組位線正受到讀取或編程時，可將交錯的組接地，以消除偶數(shù)位線與奇數(shù)位線之間的串擾，但不消除各奇數(shù)線或各偶數(shù)線之間的串擾。
然而，這種交錯頁架構至少有三方面的缺點。首先，其需要額外的多路復用電路。第二，其性能較慢。為完成對通過一字線相連的或位于一行中的各存儲單元的讀取或編程作業(yè)，需要進行兩次讀取或兩次編程作業(yè)。第三，其在解決例如以下等干擾影響方面亦非最佳當在不同時刻對兩個處于浮動柵極電平的相鄰電荷存儲元件進行編程時(例如分別在奇數(shù)頁和偶數(shù)頁中)，這兩個相鄰電荷存儲元件之間的場耦合。
隨著存儲晶體管之間的間距越來越緊密，相鄰元件場耦合問題變得愈加突出。在一存儲晶體管中，一電荷存儲元件夾在一溝道區(qū)與一控制柵極之間。在該溝道區(qū)中流動的電流是由所述控制柵極及電荷存儲元件處的場所產(chǎn)生的合成電場的函數(shù)。隨著密度不斷增大，所形成的各存儲晶體管越來越近。因此，相鄰電荷元件的場明顯地作用于受影響單元的合成場。相鄰場取決于編程入相鄰元件的電荷存儲元件中的電荷。這種干擾場具有動態(tài)性質(zhì)，因為其隨相鄰元件的編程狀態(tài)而改變。因此，受影響的單元在不同的時刻可能會有不同的讀取結果，此取決于相鄰元件的變化的狀態(tài)。
傳統(tǒng)的交錯頁架構加劇了由相鄰浮動柵極耦合所導致的誤差。由于偶數(shù)頁和奇數(shù)頁是彼此獨立地編程和讀取，因而可能會在一組條件下對一頁進行編程、但在完全不同的一組條件下回讀該頁，此取決于于此同時所發(fā)生在干涉頁上的情形。隨著密度的增加，讀取誤差將變得更加嚴重，此要求對多狀態(tài)實施方案進行更為精確的讀取作業(yè)和更為粗略的閾值窗口劃分。此會造成性能損失，且使多狀態(tài)實施方案的潛在容量受到限制。
因此普遍需要高性能和高容量的非易失性存儲器。尤其需要有效地解決了上述問題的具有改良讀取和編程性能的高容量非易失性存儲器。

發(fā)明內(nèi)容
上述對大容量、高性能非易失性存儲裝置的需求通過利用一大頁讀取/寫入電路對一相應的存儲單元頁進行并行讀取和寫入而得到滿足。詳言之，高密度芯片集成中所固有的可在讀取和編程中引入誤差的干擾影響得以消除或最小化。
源極線偏壓是一種由讀取/寫入電路的接地環(huán)路中的非零電阻所導致的誤差。該誤差是在電流流動時由電阻兩端的電壓降所引起的。根據(jù)本發(fā)明的一個方面，利用具有多遍檢測性能及技術的讀取/寫入電路來實現(xiàn)一種降低源極線偏壓的方法。在并行檢測一頁存儲單元時，每一遍均有助于識別并關斷導電電流高于一給定分界電流值的存儲單元。所識別出的存儲單元是通過將其相關聯(lián)位線拉至地電平而關斷。
在一實施方案中，給定的分界電流值高于傳統(tǒng)的單遍檢測的斷點電流值?；蛘?，給定的分界電流值漸近收斂于傳統(tǒng)單遍檢測的相關聯(lián)的斷點電流值。通過這種方式，因消除了更高電流單元所產(chǎn)生的影響而顯著降低了電流的總量，由此使后續(xù)遍中的檢測更少地受到源極線偏壓的影響。
根據(jù)一較佳實施例，電流的狀態(tài)是在第一遍中通過將每一其導電電流與給定的分界電流值進行比較來識別。
根據(jù)另一個較佳實施例，更高的電流狀態(tài)是在第一遍中通過使用一受控電流源對每個位線進行預充電來識別。這通過由一預充電電路用作受控電流源且所提供的電流限定至該分界電流值來實現(xiàn)。通過這種方式，那些導電電流超出分界電流值的存儲單元的電流流盡的速度將快于預充電電路可對其相關聯(lián)位線進行充電的速度。因此，高電流存儲單元會因其位線不能夠充電而被識別出，并將因此被排除而不能參與后續(xù)各遍檢測。
根據(jù)又一較佳實施例，高電流狀態(tài)是通過包括與一給定分界電流值進行比較及進行受控預充電的多遍檢測進行識別。
根據(jù)再一較佳實施例，一經(jīng)檢測其電流高于一預定分界電平的存儲單元的位線不必在偵測之后立即接地，而是對其進行接地標記或允許。只有在對該頁所有存儲單元的偵測或檢測結束之后，才將所有被標記或允許的位線鎖存接地。通過這種方式，將與鎖存接地的位線相關聯(lián)的可能的大電壓擺動限制在檢測作業(yè)之外的一個周期內(nèi)。這將使一鎖存接地的位線對該頁中任何仍在接受檢測和偵測的存儲單元產(chǎn)生的任何干擾影響最小化。
另一種誤差是由位線間的容性耦合引起的。根據(jù)本發(fā)明的另一個方面，一存儲裝置及其一方法可實現(xiàn)多個存儲單元的并行檢測同時使由位線-位線耦合或串擾所引起的誤差最小化。實質(zhì)上，將受到并行檢測的多條位線的位線電壓控制成使在正檢測其導電電流時，每個相鄰位線對之間的電壓差基本上與時間無關。在施加了該條件后，由各位線的電容所引起的所有位移電流全部消失，因為其均依賴于一隨時間而變的電壓差。
在一較佳實施例中，這一點是通過并行檢測電路來實現(xiàn)，這些并行檢測電路亦可保證所連接的位線中任意相鄰位線對的電勢差均與時間無關。
先前技術的檢測包括確定導電電流對位線電容所導致的等效電容器進行放電的速度。這將與在箝位的位線電壓下進行檢測的本發(fā)明特征相抵觸。
根據(jù)本發(fā)明的另一個方面，一檢測電路及方法可通過記錄一存儲單元的導電電流對一與所述位線無關的給定電容器進行放電或充電的速度來確定該存儲單元的導電電流。這將允許使用一種與存儲陣列的架構無關(即與位線電容無關)的最佳檢測電路及方法。更重要的是，其允許在檢測過程中將位線電壓箝位以避免位線串擾。
一形成為一高密度集成電路形式的非易失性存儲器的一種固有誤差是由鄰近電荷存儲元件的場耦合造成的。各個存儲單元不僅受到其自身存儲元件的場的影響，而且還受到鄰近單元的存儲元件的場的影響。根據(jù)本發(fā)明的另一個方面，通過使在編程與讀取之間每個單元的場環(huán)境的變化最小化，來使外來鄰近場所造成的誤差最小化。此通過對其一頁中所有鄰近存儲單元一同進行編程來實現(xiàn)。由于各個存儲單元及其鄰近單元一同進行編程，因而此可確保各個單元在被編程至被讀取期間所經(jīng)受的場環(huán)境變化最小。通過這種方式，通過讀取過程中的一相同誤差來抵消在編程過程中引起的誤差，因而使誤差得以減小且使其數(shù)據(jù)相依性降低。
根據(jù)本發(fā)明的另一個方面，使用一其特性可代表若干并行運行的檢測放大器的參考檢測放大器來跟蹤環(huán)境及系統(tǒng)變化并控制該些若干檢測放大器，以使其不受該些變化的影響。該些若干檢測放大器中的每一個均具有依賴于一共用參數(shù)集合及一控制信號集合的預定特性。該參考電路與該些若干檢測放大器共享一共用環(huán)境，其構建用于根據(jù)所述共用環(huán)境來校準該共用參數(shù)集合并相應地產(chǎn)生該控制信號集合，以便控制所述若干檢測放大器中的每一個檢測放大器，將其預定特性付諸實施。
根據(jù)下文對本發(fā)明較佳實施例的說明，將會了解本發(fā)明的其它特征和優(yōu)點，這些說明應結合附圖閱讀。


圖1A-1E以圖解方式示意性顯示非易失性存儲單元的不同實例。
圖2以圖解方式顯示一存儲單元NOR陣列的一實例。
圖3以圖解方式顯示一例如圖1D中所示的存儲單元NAND陣列的一實例。
圖4針對在任一時刻浮動柵極可存儲的四種不同電荷量Q1-Q4以圖解方式顯示源極-漏極電流與控制柵極電壓之間的關系。
圖5以圖解方式示意性顯示一典型布置的一存儲陣列，其可由讀取/寫入電路通過行譯碼器及列譯碼器進行訪問。
圖6A以圖解方式示意性顯示根據(jù)本發(fā)明的一實施例，一具有用于并行讀取和編程一頁存儲單元的讀取/寫入電路的存儲裝置。
圖6B以圖解方式顯示圖6A所示存儲裝置的一較佳布置。
圖7A以圖解方式顯示由在具有一有限對地電阻的源極線中流動的電流所引起的源極電壓誤差問題。
圖7B以圖解方式顯示源極線電壓降引起的存儲單元閾電壓電平誤差。
圖8以圖解方式顯示一4狀態(tài)存儲器的一頁存儲單元的一實例性群體分布。
圖9為一流程圖，其顯示根據(jù)本發(fā)明一實施例，一種用于降低源極線偏壓的多遍式檢測方法。
圖10為一示意圖，其以圖解方式顯示根據(jù)本發(fā)明一較佳實施例的一多遍式檢測模塊。
圖11為一流程圖，其顯示圖10所示多遍式檢測模塊的運行。
圖12以圖解方式顯示三條相鄰位線及其間的容性耦合效應。
圖13A為一流程圖，其顯示一可進行檢測同時降低位線-位線耦合的方法。
圖13B為一流程圖，其顯示圖13A所示檢測方法的一更為詳細的實施例。
圖14以圖解方式顯示一執(zhí)行本發(fā)明各個方面的較佳檢測模塊。
圖15(A)-圖15(K)為圖14所示檢測模塊的時序圖。
圖16A為一流程圖，其顯示一可降低由鄰近浮動柵極耦合所引起的誤差的編程及讀取方法。
圖16B為一流程圖，其顯示圖16A所示發(fā)明性步驟的一較佳實施例。
圖17以圖解方式顯示一存儲陣列，其類似于圖6A及圖6B所示，只是其架構將每行存儲單元組織為一左頁及一右頁存儲單元。
圖18以圖解方式顯示一檢測模塊的另一較佳實施例。
圖19(A)-圖19(K)為圖18所示檢測模塊的時序圖。
圖20為一流程圖，其顯示圖18所示檢測模塊的運行。
圖21A以圖解方式示意性顯示一為若干檢測放大器提供參考控制信號的參考檢測放大器。
圖21B以圖解方式顯示一參考檢測放大器，其提供兩個實例性參考控制信號，例如BLX及STB。
圖22以圖解方式顯示BLX信號產(chǎn)生器的一較佳實施例。
圖23以圖解方式示意性顯示一較佳STB信號產(chǎn)生器，其用于產(chǎn)生一選通信號以控制所述若干檢測放大器的檢測時間。
具體實施例方式
圖6A以圖解方式示意性顯示一根據(jù)本發(fā)明的一實施例具有用于并行讀取和編程一頁存儲單元的讀取/寫入電路的存儲裝置。所述存儲裝置包含一二維存儲單元陣列300、控制電路310及讀取/寫入電路370。存儲陣列300可由字線通過一個行譯碼器330及由位線通過一個列譯碼器360尋址。讀取/寫入電路370包含多個檢測模塊380，并可實現(xiàn)一頁存儲單元的并行讀取或編程。在一其中將一行存儲單元劃分為多個頁的實施例中，設置一個頁多路復用器350將各讀取/寫入電路370多路復用至各個頁。
控制電路310與讀取/寫入電路370配合，以對存儲陣列300執(zhí)行存儲作業(yè)。控制電路310包含一狀態(tài)機312、一單片地址譯碼器314及一功率控制模塊316。狀態(tài)機312提供存儲器作業(yè)的芯片級控制。單片地址譯碼器314在由主機或一存儲器控制器所用地址與由譯碼器330及370所用硬件地址之間提供一地址接口。功率控制模塊316控制在存儲器作業(yè)期間向字線及位線提供的功率和電壓。
圖6B以圖解方式顯示圖6A所示緊湊存儲裝置的一較佳布置。各外圍電路對存儲陣列300的訪問是以對稱形式在該陣列的各對置側實施，由此將每側的訪問線和電路的密度減半。因此，行譯碼器分裂為行譯碼器330A及330B，列譯碼器分裂為列譯碼器360A及360B。在其中將一行存儲單元劃分為多個頁的實施例中，頁多路復用器350分裂為頁多路復用器350A及350B。類似地，讀取/寫入電路分裂為自陣列300底部連接至位線的讀取/寫入電路370A及自陣列300頂部連接至位線的讀取/寫入電路370B。通過這種方式，實質(zhì)上將讀取/寫入模塊的密度并因而將檢測模塊380的密度降半。
源極線誤差管控在檢測存儲單元時，一個可能的問題是源極線偏壓。當并行檢測大量存儲單元時，其組合電流可致使在一具有有限電阻的接地環(huán)路中出現(xiàn)顯著的電壓降。這將形成源極線偏壓，該源極線偏壓會在一應用閾電壓檢測的讀取作業(yè)中引起誤差。
圖7A以圖解方式顯示由在具有一有限對地電阻的源極線中流動的電流所引起的源極電壓誤差問題。讀取/寫入電路370對一頁存儲單元進行同時作業(yè)。各讀取/寫入電路中的每個檢測模塊380均通過一位線36耦聯(lián)至一對應的單元。舉例而言，一檢測模塊380檢測一存儲單元10的導電電流i1(源極-漏極電流)。導電電流自檢測模塊通過位線36流入存儲單元10的漏極，并自源極14穿出，然后經(jīng)一源極線34流至地。在一集成電路芯片中，一存儲陣列中各單元的源極全部連在一起作為源極線34的多條支路，源極線34連接至存儲芯片的某外部接地焊墊(例如Vss焊墊)。即便當使用金屬帶降低源極線的電阻時，在一存儲單元的源電極與接地焊墊之間仍存在一有限的電阻R。通常，接地環(huán)路電阻R為50ohm左右。
對于受到并行檢測的整頁存儲單元而言，流經(jīng)源極線34的總電流為所有導電電流的和，即iTOT＝i1+i2+...+iP。通常，每個存儲單元均具有一取決于編程入其電荷存儲元件的電荷數(shù)量的導電電流。對于所述存儲單元的一給定控制柵極電壓，少量的電荷將產(chǎn)生一相對較高的導電電流(參見圖4)。當在一存儲單元的源電極與接地焊墊之間存在一有限電阻時，電阻兩端的電壓降通過Vdrop＝iTOTR得出。
舉例而言，如果4,256條位線分別以1μA的電流同時放電，則源極線的電壓降將等于4000條線×1μA/每條線×50ohm∽0.2伏特。在檢測存儲單元的閾電壓時，該源極線偏壓將導致一0.2伏特的檢測誤差。
圖7B以圖解方式顯示由源極線電壓降造成的存儲單元閾電壓電平誤差。提供至存儲單元10的控制柵極30的閾電壓VT是相對于GND。然而，存儲單元所承受的有效電壓VT為其控制柵極30與源極14之間的電壓差。在所提供的VT與有效VT之間存在一約為Vdrop的差值(忽略自源極14至源極線之間的較小的電壓降影響)。在檢測存儲單元的閾電壓時，所述Vdrop或源極線偏壓將會導致一比如0.2伏特的檢測誤差。所述偏壓不易于消除，因為其具有數(shù)據(jù)相依性，即相依于該頁存儲單元的存儲狀態(tài)。
根據(jù)本發(fā)明的一個方面，利用具有多遍檢測性能及技術的讀取/寫入電路來實現(xiàn)一種降低源極線偏壓的方法。每一遍均有助于識別并關斷導電電流高于一給定分界電流值的存儲單元。通常，通過每一遍檢測，給定的分界電流值漸近收斂于傳統(tǒng)單遍檢測的斷點電流值。通過這種方式，由于較高電流單元被關斷，因而后續(xù)遍中的檢測會更少受到源極線偏壓的影響。
圖8以圖解方式顯示一4狀態(tài)存儲器的一頁存儲單元的一實例性群體分布。每個存儲狀態(tài)群集均在一相互清楚地分開的導電電流ISD范圍內(nèi)進行編程。舉例而言，一斷點381為分別代表存儲狀態(tài)“1”和“2”的兩個群集之間的一分界電流值。在一傳統(tǒng)的單遍式檢測中，存儲狀態(tài)“2”的一必要條件為其具有一小于斷點381的導電電流。在圖8中，假若沒有源極線偏壓，關于所提供閾電壓VT的群體分布將由實心曲線給出。然而，由于源極線偏壓的誤差的原因，每個存儲單元的控制柵極處的閾電壓會升高該源極線偏壓。這意味著需要施加一更高的控制柵極電壓以補償所述偏壓。在圖8中，源極線偏壓致使該分布(虛線)向一更高的所提供VT偏移。對于更高存儲狀態(tài)(電流更低)，偏移將會更大。如果斷點381設計用于沒有源極線誤差的情況，則源極線誤差的存在將使狀態(tài)“1”的具有導電電流的尾端的某些部分出現(xiàn)在一非導通區(qū)域中，這意味著高于斷點381。這將致使某些“1”狀態(tài)(導電更強)會被錯誤地界定為“2”狀態(tài)(導電更弱)。
舉例而言，該多遍式檢測可構建為兩遍(j＝1至2)。在第一個遍之后，識別出那些導電電流高于斷點381的存儲單元并通過關斷其導電電流將其清除。一種關斷其導電電流的較佳方式是將其位線上的漏極電壓設定為地電平。仍然參看圖7A，這將有效地清除由斷點381所界定的所有更高電流狀態(tài)，從而得到一低得多的iTOT并由此得到一低得多的Vdrop。在第二遍(j＝2)中，由于導致源極線偏壓的高電流狀態(tài)被清除，因而虛線分布將接近于實線分布。因此以斷點381作為分界電流值進行的檢測將不會把“1”狀態(tài)誤當作“2”狀態(tài)。
與傳統(tǒng)的單遍式方式相比，該雙遍式方式會顯著地降低將某些“1”單元誤識別為“2”或更高單元的可能性。亦涵蓋多于兩遍，然而隨著遍數(shù)的增加所獲得的回報將減弱。此外，每一遍可具有相同的分界電流，或者隨著順序性地進行每一遍，所用分界電流收斂于一在傳統(tǒng)單遍檢測中通常所用的斷點。
圖9為一流程圖，其顯示一種根據(jù)本發(fā)明一實施例用于降低源極線偏壓的多遍式檢測方法。
步驟400對于一頁存儲單元，首先將存儲單元運行集合設定為等于該頁存儲單元。
步驟410開始多遍檢測j＝1至N。
步驟420設定一分界電流值I0(j)，其中在第一遍j＞1之后，I0(j)小于或等于前一遍j-1中的值，即I0(j)＜＝I0(j-1)。
步驟430確定所述運行集合中那些導電電流高于分界電流值I0(j)的存儲單元。
步驟440禁止那些導電電流高于分界電流值I0(j)的存儲單元中電流的進一步流動。
步驟450將存儲單元運行集合設定為等于其導電電流尚未被禁止的其余存儲單元。如果j＜N，則返回步驟410，否則繼續(xù)進行至步驟460。
步驟460讀出該頁存儲單元的狀態(tài)。
步驟470結束。
圖10為一示意圖，其以圖解方式顯示根據(jù)本發(fā)明一較佳實施例的一多遍式檢測模塊。所述多遍式檢測模塊380通過一所耦聯(lián)的位線36來檢測一存儲單元10的導電電流。其具有一可選擇性連接多個組件的檢測節(jié)點481。首先，一隔離晶體管482在通過一信號BLS啟用后將位線36連接至檢測節(jié)點381。一預充電電路484耦聯(lián)至檢測節(jié)點481。所述預充電電路484在啟用后，會使位線電壓達到一適于進行檢測的預定漏極電壓。同時，所述存儲單元的控制柵極設定為一對應于一所考慮的給定存儲狀態(tài)的預定閾電壓VT(i)。此將引起一在存儲單元10內(nèi)流動的源極-漏極導電電流，其可自所耦聯(lián)的位線36檢測出。在所述存儲單元的源極與漏極之間存在一標稱電壓差時，所述導電電流為編程入所述存儲單元內(nèi)的電荷及所施加的VT(i)的一個函數(shù)。
此后，一檢測放大器390連接至所述檢測節(jié)點以檢測存儲單元10中的導電電流。一單元電流鑒別器394用作一電流電平鑒別器或比較器。其確定導電電流是高于還是低于一給定的分界電流值I0(j)。如果其高于I0(j)，則一鎖存器396設定為一預定狀態(tài)。一下拉電路486會因應鎖存器396設定為所述預定狀態(tài)(例如INV變?yōu)镠IGH)而激活。其會將下拉檢測節(jié)點481并由此將所連接的位線36至地電壓。由此，無論控制柵極電壓如何，均將禁止存儲單元10中導電電流的流動，因為在其源極與漏極之間將沒有電壓差。
通常，將由一對應數(shù)量的多遍式檢測模塊380對一頁存儲單元進行作業(yè)。一個頁控制器498向每個檢測模塊提供控制及定時信號。在一實施例中，將頁控制器498構建為圖6A所示控制電路中狀態(tài)機312的一部分。在另一實施例中，所述頁控制器為讀取/寫入電路370的一部分。頁控制器498通過一預定的遍數(shù)(j＝1至N)來輪轉每個多遍式檢測模塊380并亦為每一遍提供一預定的分界電流值I0(j)。如在下文中結合圖13可以看出，分界電流值亦可構建為一檢測時間周期。在最后一遍之后，頁控制器498通過一信號NCO來啟用一轉移門488，以將檢測節(jié)點481的狀態(tài)作為所檢測數(shù)據(jù)讀取至讀出總線499。總計將自全部多遍式模塊380讀出一頁檢測數(shù)據(jù)。
圖11為一流程圖，其顯示圖10所示多遍式檢測模塊的運行。
步驟400對于一頁分別耦聯(lián)有一位線的存儲單元，首先將一存儲單元運行集合設定為等于所述頁存儲單元。
步驟402將所述存儲單元運行集合的各位線充電至一預定的電壓范圍內(nèi)。
步驟410開始多遍檢測j＝1至N。
步驟412從電壓處于預定電壓范圍內(nèi)的存儲器運行集合的各個位線開始進行操作。
步驟420設定一分界電流值I0(j)，其中在第一遍j＞1之后，I0(j)小于或等于前一遍j-1的值，即I0(j)≤I0(j-1)。
步驟430確定所述運行集合中那些導電電流高于分界電流值I0(j)的存儲單元。
步驟440禁止那些導電電流高于分界電流值I0(j)的存儲單元中電流的進一步流動。
步驟452將存儲單元運行集合設定為等于其位線尚未被鎖存及拉至地電平的其余存儲單元。如果j＜N，則返回步驟410，否則繼續(xù)進行至步驟460。
步驟460讀出該頁存儲單元的狀態(tài)。
步驟470結束。
具有位線-位線耦合控制的檢測圖12以圖解方式顯示三條相鄰位線及其間的容性耦合效應。一存儲單元10-0具有兩個相鄰的存儲單元10-1和10-2。類似地，三條相鄰的位線36-0、36-1及36-2分別耦合至所述三個存儲單元。每個位線分別具有其自身電容CBL0、CBL1及CBL2。相鄰的位線對36-0與36-1具有互電容CBL01。相鄰的位線對36-0與36-2具有互電容CBL02。
可以看出，由于各電容的存在，可能會有各種電流支路。詳言之，由每一位線的自身電容所引起的電流將形成iBLC0＝CBL0d/dtVBL0，iBLC1＝CBL1d/dtVBL1，iBLC2＝CBL2d/dtVBL2。
類似地，由相鄰位線對36-0和36-1所引起的交叉電流為iBLC01＝CBL01d/dt(VBL0-VBL1)，及，iBLC02＝CBL02d/dt(VBL0-VBL2)。
存儲單元10-0的導電電流為iCELL∽iBL0+[iBLC00+iBLC01+iBLC02]。
以上給出的單元電流為一近似值，因為其僅包括來自相鄰位線的成分。通常，對于位線BL0，將還存在由左側的非相鄰位線所造成的電容CBL03及由右側的非相鄰位線所造成的電容CBL04。類似地，在非相鄰位線BL1與BL2之間將存在一互電容CBL12。該些電容將引起一依賴于每個電容器兩端的變化的電壓的位移電流。據(jù)估計，來自非相鄰位線的作用達到來自相鄰位線的作用的10％。
同時，由于檢測模塊380耦聯(lián)至位線(參見圖10)，因而其所檢測到的電流為iBL0，由于來自不同位線電容的電流成分，iBL0與iCELL不相同。
一種先前技術的解決方案是在檢測一存儲單元的同時將相鄰單元的位線接地。存儲單元中的電流是通過記錄經(jīng)所耦聯(lián)位線的電容放電的速率來檢測。因此，導電電流可根據(jù)位線電壓的變化速率得出。參看圖12，這意味著在正檢測位線BL0 36-0上的導電電流的同時，將相鄰位線BL1 36-1上的電壓VBL1及相鄰位線BL2 36-2上的電壓VBL2設定為零。通過關斷相鄰位線中的電流，會消除相鄰位線間的串擾。然而，由于此種先前技術檢測會導致一隨時間而變的VBL0＝VBL0(t)，根據(jù)上文給出的方程式，BL0的對地自身電容變?yōu)镃BL00+CBL01+CBL02。此種先前技術檢測也未消除由非相鄰位線所造成的位移電流，例如與CBL03、CBL04及CBL12相關聯(lián)的位移電流。盡管該些電流的值更小，但是還是頗為可觀。
根據(jù)本發(fā)明的另一個方面，一存儲裝置及其一方法會實現(xiàn)對多個存儲單元的并行檢測，同時使因位線-位線耦合所引起的誤差最小化。實質(zhì)上，耦聯(lián)至多個存儲單元的多條位線的位線電壓的控制方式使在正檢測其導電電流時，每個相鄰位線對之間的電壓差基本上與時間無關。在施加了該條件后，由各位線電容所引起的電流全部消失，因為其均依賴于隨時間而變的電壓差。因此，根據(jù)上述方程式，由于[iBLC00-iBLC01+iBLC02]＝0，因而自位線檢測到的電流與單元的電流完全一致，例如iBL0與iCELL。
圖13A為一流程圖，其顯示一可進行檢測同時降低位線-位線耦合的方法。
步驟500將一位線耦聯(lián)至一頁存儲單元中的每個單元，以檢測其導電電流。
步驟510將每一位線充電至一處于一預定電壓范圍內(nèi)的位線電壓。
步驟520控制每一位線的位線電壓，以使每個相鄰位線對之間的電壓差基本上與時間無關。
步驟530在控制所述位線的同時，檢測通過每一位線的導電電流。
步驟540結束。
根據(jù)本發(fā)明的另一方面，盡管存在恒定電壓條件，一檢測電路及方法仍允許通過記錄一給定電容器的電壓變化速率來確定存儲單元的導電電流。
圖13B為一流程圖，其顯示圖13A所示檢測步驟530的一更為詳細的實施例。
步驟532在控制位線的同時，通過使用流經(jīng)每一位線的導電電流改變一給定電容器兩端的電壓來檢測該導電電流。
步驟534根據(jù)給定電容器兩端電壓的變化速率來確定導電電流。
圖14以圖解方式顯示一執(zhí)行本發(fā)明各個方面的較佳檢測模塊。檢測模塊480包含一位線隔離晶體管482、一位線下拉電路486、一位線電壓箝位器610、一讀出總線轉移門488及一檢測放大器600。
在位線隔離晶體管482通過一信號BLS啟用后，所述檢測模塊480可連接至一存儲單元10的位線36。檢測模塊480通過檢測放大器600檢測存儲單元10的導電電流，并將所讀取結果作為一數(shù)字電壓電平SEN2鎖存于一檢測節(jié)點481處，然后將其輸出至一讀出總線499。
檢測放大器600實質(zhì)上包含一第二電壓箝位器620、一預充電電路640、一鑒別器或比較電路650及一鎖存器660。所述鑒別器電路650包含一專用電容器652。
檢測模塊480類似于圖10中所示的多遍式檢測模塊380。然而，在圖14中，將預充電電路640構建為具有一將在下文描述的弱上拉特性。此用作另一種方式來識別那些具有較高電流的單元以將其關斷，由此降低源極線偏壓誤差。
檢測模塊480還具有其它用于降低位線-位線耦合的特性。此通過在檢測過程中保持位線電壓與時間無關來實現(xiàn)。這通過位線電壓箝位器610來實現(xiàn)。如下文所述，第二電壓箝位器620保證位線電壓箝位器610在所有的檢測條件下均正常起作用。同時，檢測不是通過先前技術中記錄因導電電流所致的位線電容放電速率的方法來完成，而是通過記錄由檢測放大器600所提供的專用電容器652的放電速率來完成。
檢測模塊480的一個特性是在檢測過程中將一恒定電壓源并入至位線以避免位線-位線耦合。這較佳由位線電壓箝位器610來實現(xiàn)。位線電壓箝位器610通過一與位線36串聯(lián)的晶體管612起到一如同二極管箝位器的作用。其柵極被偏壓至一恒定電壓BLC，該電壓等于所期望位線電壓VBL加上其閾電壓VT。通過這種方式，其將位線與檢測節(jié)點481隔離開并為位線設定一恒定的電壓電平，例如所期望值VBL＝0.5至0.7伏特。通常，將位線電壓電平設定為一如下電平其低至足以避免長的預充電時間，而又高至足以避免大地噪聲及其它因素。
檢測放大器600檢測流過檢測節(jié)點481的導電電流并確定導電電流是高于還是低于一預定的值。檢測放大器將一數(shù)字形式的檢測結果作為檢測節(jié)點481處的信號SEN2輸出至讀出總線499。
數(shù)字控制信號INV-其實質(zhì)上為信號SEN2的反相狀態(tài)-也被輸出用于控制下拉電路486。在所檢測到的導電電流高于預定值時，INV將為HIGH(高)，同時SEN2將為LOW(低)。該結果通過下拉電路486得到加強。下拉電路486包含一受控于控制信號INV的n-晶體管487。
檢測模塊480的運行和定時將參考圖14及時序圖15(A)-15(K)進行描述。圖15(A)-15(K)劃分為階段(1)-(9)。
階段(0)設置檢測模塊480通過一啟用信號BLS(圖15(A)(0))連接至位線36。電壓箝位器通過BLC啟用(圖15(B)(0))。預充電電路640通過一控制信號FLT(圖15(C)(0))被啟用作為一有限電流源。
階段(1)受控預充電檢測放大器600由一復位信號RST(圖15(D)(1))通過晶體管658將信號INV拉至地電平而得到初始化。因此在復位后，INV設定為LOW。同時，一p-晶體管663將一問候信號LAT拉至Vdd或HIGH(圖15(F)(1))。
隔離門630由一n-晶體管632構成，其受控于信號INV。因此在復位之后，隔離門啟用以將檢測節(jié)點481連接至檢測放大器的內(nèi)部檢測節(jié)點631，且信號SEN2將與內(nèi)部檢測節(jié)點631處的信號SEN相同。
預充電電路640通過內(nèi)部檢測節(jié)點631及檢測節(jié)點481對位線36預充電一預定的時間周期。這將使位線達到一適于檢測其中的導電狀態(tài)的最佳電壓。
預充電電路640包含一受控于控制信號FLT(“FLOAT”)的上拉p-晶體管642。位線36將被朝由位線電壓箝位器610所設定的所期望位線電壓上拉。上拉速率取決于位線36中的導電電流。導電電流越小，上拉越快。
圖15(H1)-15(H4)分別以圖解方式顯示導電電流為700nA、400nA、220nA及40nA的存儲單元的位線電壓。
如果關斷那些導電電流高于一預定值的存儲單元且消除其對源極線偏壓的影響，則由源極線偏壓所引起的檢測誤差將會最小化，在前文中已結合圖7-11對此進行了闡述。
根據(jù)本發(fā)明的另一個方面，預充電電路640構建用于提供兩種功能。一個功能是將位線預充電至一最佳檢測電壓。另一個功能是幫助識別那些導電電流高于一預定值的存儲單元以供進行D.C.(直流)檢測，以消除其對位線偏壓的影響。
D.C.檢測是通過提供一預充電電路實現(xiàn)，該預充電電路用作一電流源向位線提供一預定電流。用于控制p-晶體管642的信號FLT可“編程”一流經(jīng)預充電電路640的預定電流。舉例而言，F(xiàn)LT信號可由一電流鏡產(chǎn)生，其中將參考電流設定為500nA。當p-晶體管642構成電流鏡中的鏡像支路時，其中也將發(fā)射500nA。
圖15(I1)-15(I4)以圖解方式顯示4個分別連接至導電電流為700nA、400nA、220nA及40nA的存儲單元的實例性位線上的電壓。舉例而言，當預充電電路640為一具有一限值500nA的電流源時，一導電電流超出500nA的存儲單元的位線上電荷的泄漏速度將快于累積速度。因此，對于導電電流為700nA的位線，其電壓或內(nèi)部檢測節(jié)點631處的信號SEN將保持接近0V(圖15(I1)(1))。反之，如果存儲單元的導電電流低于500nA，則預充電電路640將開始對位線進行充電，因而其電壓將開始朝所箝位的位線電壓(例如由電壓箝位器610設定為0.5v)上升。(圖15(I2)(1)-15(I4)(1))。相應地，內(nèi)部檢測節(jié)點631將保持接近于0v或上拉至Vdd(圖15(G))。通常，導電電流越小，位線電壓即越快地充電至所箝位的位線電壓。因此，通過在受控預充電階段之后檢查位線上的電壓，即可能識別出相連的存儲單元的導電電流是高于還是低于一預定電平。
階段(2)D.C.鎖存&自后續(xù)檢測中移除高電流單元在受控預充電階段之后，開始一初始D.C.高電流檢測階段，其中由鑒別器電路650檢測信號SEN。所述檢測會識別那些導電電流高于預定電平的存儲單元。鑒別器電路650包含兩個串聯(lián)的p-晶體管654及656，這兩個串聯(lián)的p-晶體管654及656用作一用于寄存信號INV的節(jié)點657的上拉晶體管。p-晶體管654通過一讀取選通信號STB變?yōu)長OW來啟用，而p-晶體管656通過內(nèi)部檢測節(jié)點631處的信號SEN變?yōu)長OW來啟用。如前文所述，高電流單元將使信號SEN接近于0V或至少不能使其位線預充電到高至足以關斷p-晶體管656。舉例而言，如果將弱上拉限定于一500nA的電流，則將不能上拉一導電電流為700nA(圖15(G1)(2))的單元。當STB選通LOW來鎖存時，節(jié)點657處的INV會上拉至Vdd。這將把鎖存電路660設置為INV為HIGH、且LAT為LOW(圖15(H1)(2))。
在INV為HIGH且LAT為LOW時，隔離門630被禁止，且檢測節(jié)點481與內(nèi)部檢測節(jié)點631被阻斷。同時下拉電路486將位線36(圖15(I1)(2))拉至地電平。這將有效地關斷位線中的任何導電電流，從而消除其對源極線偏壓的影響。
因此，在檢測模塊480的一較佳實施方案中，采用一有限電流源預充電電路。此會提供一種附加或替代方式(D.C.檢測)來識別載送有高電流的位線并將其關斷，以使后續(xù)檢測中的源極線偏壓誤差最小化。
在另一實施例中，預充電電路并非專門配置用于幫助識別高電流位線，而是優(yōu)化用于在存儲器系統(tǒng)可得到的最大電流容差內(nèi)盡可能快地對位線進行上拉并預充電。
階段(3)恢復/預充電在檢測例如位線36等此前尚未下拉的位線中的導電電流之前，由信號FLT激活預充電電路以將內(nèi)部檢測節(jié)點631預充電至Vdd(圖15(C)(3)及圖15(I2)(3)-15(I4)(3))。
階段(4)第一次A.C.檢測就檢測節(jié)點浮動且其電壓在電流檢測(A.C.或交流檢測)過程中變化而言，此后的作業(yè)類似于結合圖10-11所述的多遍式檢測。圖14中的改進在于，在位線電壓保持恒定的條件下進行檢測，以避免位線-位線耦合。
在一較佳實施例中，通過確定浮動的內(nèi)部檢測節(jié)點631處的電壓降來執(zhí)行一A.C.(交流)檢測。這通過鑒別器或比較電路650使用耦聯(lián)至內(nèi)部檢測節(jié)點63 1的電容器GSA652并考慮導電電流對其進行放電的速度來實現(xiàn)。在一集成電路環(huán)境中，電容器652通常使用一晶體管來構建。其具有一可選定用于進行最佳電流確定的預定電容，例如30fF。分界電流值可通過適當調(diào)節(jié)放電周期進行設定，其通常處于100-1000nA的范圍內(nèi)。
鑒別器電路650檢測內(nèi)部檢測節(jié)點631中的信號SEN。在每次檢測之前，內(nèi)部檢測節(jié)點631處的信號SEN均由預充電電路640上拉至Vdd。這將把電容器652兩端的電壓初始設定為零。
在檢測放大器600作好檢測準備時，預充電電路640通過FLT變?yōu)镠IGH而被禁止(圖15(C)(4))。第一檢測周期T1通過選通信號STB的斷定來設定。在該檢測期間，一由一導通的存儲單元引起的導電電流將對電容器進行放電。隨著電容器652通過位線36中導電電流的泄放作用而放電，SEN將自Vdd降低。圖15(G2)-15(G4)分別以圖解方式顯示與其他三個分別連接至導電電流為400nA、220nA及40nA的存儲單元的實例性位線相對應的SEN信號。對于那些導電電流更高的存儲單元，SEN會降低得更快。
階段(5)第一次A.C.鎖存及自后續(xù)檢測中移除更高電流單元在第一個預定檢測周期結束時，SEN將已降低至某一電壓，該電壓取決于位線36中的導電電流(圖15(G2)(4)-15(G4)(4))。舉例而言，將該第一階段期間的分界電流設定為300nA。電容器GSA652、檢測周期T1及p-晶體管656的閾電壓使對應于一高于分界電流(例如300nA)的導電電流的信號SEN降到低至足以導通鑒別器電路650中的晶體管656。當鎖存信號STB選通LOW時，輸出信號INV將被拉至HIGH，且將由鎖存器660鎖存(圖15(E)(5)及圖15(H2))。反之，對應于一低于分界電流的導電電流的信號SEN將產(chǎn)生一不能導通晶體管656的信號SEN。在這種情況下，鎖存器660將保持不變，在此種情形中LAT保持為HIGH(圖15(H3)及15(H4))。由此可以看出，鑒別器電路650可有效地確定位線36中的導電電流相對于一由該檢測周期所設定的參考電流的值。
檢測放大器600還包含第二電壓箝位器620，其用于使晶體管612的漏極電壓保持足夠高，以使位線電壓箝位器610正常運行。如前文所述，位線電壓箝位器610將位線電壓箝位至一預定值VBL，例如0.5V。這將需要將晶體管612的柵極電壓BLC設定為VBL+VT(其中VT為晶體管612的閾電壓)、并使連接至檢測節(jié)點481的漏極高于源極，即信號SEN2＞VBL。詳言之，在既知電壓箝位器610和620的構造的條件下，SEN2應不高于(LAT-VT)或(BLX-VT)中的較低值，并且SEN應不低于該值。在檢測過程中，隔離門630處于一穿通模式。然而，在檢測期間，內(nèi)部檢測節(jié)點631處的信號SEN的電壓自Vdd降低。第二電壓箝位器620會防止SEN降低至(LAT-VT)或(BLX-VT)中的較低值。這通過一受控于信號BLX的n-晶體管612實現(xiàn)，其中BLX≥VBL+2VT(圖15(F))。因此，通過電壓箝位器610及620的作用，位線電壓VBL在檢測期間保持恒定，例如保持為0.5V。
使用一專用電容器652替代在先前技術中使用位線電容來測量電流會具有多方面的優(yōu)點。首先，其會使位線上為一恒壓源，由此避免了位線-位線串擾。其次，專用電容器652使得能夠選擇一對檢測而言最佳的電容。舉例而言，與一約為2pF的位線電容相比，其可具有一約為30fF的電容。較小的電容可提高檢測速度，因為其放電較快。最后，與使用位線電容的先前技術方法相比，根據(jù)一專用電容進行的檢測使檢測電路獨立于存儲器架構。
在另一個實施例中，通過與一參考電流進行比較來確定電流，該參考電流可由一參考存儲單元的導電電流提供。這可通過將比較電流作為一電流鏡的一部分來實現(xiàn)。
所述電流確定LAT的輸出由鎖存電路660鎖存。該鎖存電路由晶體管661、662、663及664連同晶體管666和668構成一置位/復位鎖存器。p-晶體管666受控于信號RST(RESET(復位))，而n-晶體管668受控于信號STB(STROBE(選通)或SET*)。
通常，將有一頁存儲單元受到一對應數(shù)量的多遍式檢測模塊480的操作。對于那些導電電流高于第一分界電流電平的存儲單元，其LAT信號將鎖存為LOW。這又將激活位線下拉電路486將對應的位線下拉至地電平，由此關斷其電流。
階段(6)恢復/預充電在下一次檢測例如位線36等此前尚未下拉的位線中的導電電流之前，由信號FLT激活預充電電路以將內(nèi)部檢測節(jié)點631預充電至Vdd(圖15(C)(6)及圖15(I3)(6)-15(I4)(6))。
階段(7)第二次檢測在檢測放大器600準備好進行檢測時，預充電電路642通過FLT變?yōu)镠IGH而被禁止(圖15(C)(7))。第二檢測周期T2通過選通信號STB的斷定來設定。在該檢測期間，一導電電流(如存在)將對電容器進行放電。隨著電容器652通過位線36中導電電流的泄放作用而放電，SEN將自Vdd降低。
根據(jù)前述實例，導電電流高于300nA的存儲單元已在先前的階段中識別出并關斷。圖15(G3)(7)及15(G4)(7)分別以圖解方式顯示對應于2個分別連接至導電電流為220nA及40nA的存儲單元的實例性位線的SEN信號。
階段(8)第二次讀出鎖存在第二預定檢測周期T2結束時，SEN將已降低至某一電壓，該電壓取決于位線36中的導電電流(圖15(G3)(7)-15(G4)(7))。舉例而言，在該第二階段期間將分界電流設定為100nA。在這種情況下，導電電流為220nA的存儲單元的LAT將鎖存為LOW(圖15(H3)(7))，其位線隨后將被拉至地電平(圖15(I3)(7))。相反，導電電流為40nA的存儲單元將對預設為LAT HIGH的鎖存器狀態(tài)沒有影響。
階段(9)讀出至總線最后，在讀出階段中，轉移門488處的控制信號NCO允許將所鎖存的信號SEN2讀出至讀出總線499(圖15(J)及15(K))。
一頁控制器(比如亦在圖10中顯示的頁控制器398)為每個檢測模塊提供控制及定時信號。
如由圖15(I1)-15(I4)可以看出，在每個檢測周期期間，位線電壓保持恒定。因此，根據(jù)前文所論述，容性位線-位線耦合得以消除。
圖14中所示的檢測模塊480為一其中執(zhí)行三遍檢測的較佳實施例。前兩遍用于識別并關斷較高電流存儲單元。在已消除作用于源極線偏壓的較高電流成分之后，最后一遍能夠更為準確地檢測導電電流范圍較低的單元。
在其他實施例中，利用D.C.及A.C.遍的不同組合進行檢測作業(yè)。某些實施例甚至僅使用兩遍或更多遍A.C.檢測。對于不同遍而言，每次所使用的分界電流值可相同，或朝在最終遍中所用的分界電流漸近收斂。
對由鄰近浮動柵極耦合引入的誤差的管控如前文所述，高密度集成電路、非易失性存儲裝置所固有的另一種誤差是由鄰近浮動柵極的耦合所引起。各存儲單元的緊密接近造成來自相鄰單元的電荷元件的場干擾。根據(jù)本發(fā)明的另一個方面，由此等干擾所導致的誤差可通過最大程度減小在編程與讀取之間每個單元的場環(huán)境的變化而得以最小化。這通過同時編程一頁中所有相鄰的存儲單元來實現(xiàn)。由于各個存儲單元及其鄰近單元同時進行編程，因而此可確保各個單元在其被編程至被讀取期間所經(jīng)歷的場環(huán)境變化最小。
這與在先前技術中分別編程偶數(shù)頁和奇數(shù)頁的情形相反。在彼種情況下，在一偶數(shù)頁的存儲單元已編程之后，由一奇數(shù)頁中的其相鄰存儲單元所產(chǎn)生的場在該奇數(shù)頁使用一組不同的數(shù)據(jù)進行編程時可能已發(fā)生了顯著的變化。
如前文所述，一“頁”中同時進行編程或讀取的存儲單元的數(shù)量可能因由主機系統(tǒng)所發(fā)送或請求的數(shù)據(jù)長度而異。因此，有多種方式用于編程耦聯(lián)至一單一字線的存儲單元，例如(1)分別編程偶數(shù)位線及奇數(shù)位線，其可包含上頁編程及下頁編程，(2)編程所有的位線(“所有位線編程”)，或(3)分別編程一左頁或一右頁中的所有位線，其可包含一右頁編程及一左頁編程。
在現(xiàn)有的非易失性存儲裝置中，將一行由相同字線連接的存儲單元構造為兩個交錯的頁。其中一頁由偶數(shù)列的存儲單元組成，另一頁由奇數(shù)列的存儲單元組成。偶數(shù)頁和奇數(shù)頁是分別進行檢測和編程。如前文所述，此因需要控制位線-位線耦合而成為必需。因此，較佳在對另外一組位線進行讀取/寫入作業(yè)時將交錯的位線接地。
然而，如前文所述，所述交錯頁架構至少有三方面的缺點。首先，其需要額外的多路復用電路。第二，其性能較慢。為完成對通過一字線相連或位于一行中的各存儲單元的讀取或編程作業(yè)，需要進行兩次讀取或兩次編程作業(yè)。第三，其在降低例如來自相鄰電荷存儲元件的耦合等其他干擾影響方面亦非最佳。
編程所有位線如結合圖12-15所述，本發(fā)明使人們可控制位線-位線耦合。因此，在檢測或編程驗證期間不需要將交錯的位線接地，由此降低了對具有非鄰接存儲單元的偶數(shù)頁或奇數(shù)頁進行作業(yè)的要求并提高了驗證作業(yè)速度。
根據(jù)本發(fā)明的另一個方面，在位線-位線耦合得到控制的同時，并行地對一鄰接頁存儲單元進行編程。這將使來自相鄰浮動柵極的外部場影響最小化。
圖6A、圖10及圖14中所示檢測模塊較佳地構建于一構造用于執(zhí)行所有位線檢測的存儲器架構中。換句話說，位于一行中的各鄰接存儲單元可分別連接至一檢測模塊，以執(zhí)行并行檢測。此一存儲器架構在同在申請中且共同受讓的第10/254,483號美國專利申請案中也得到了揭示，該專利申請案由Raul-AdrianCemea于2002年9月24日提出申請，其名稱為“高度緊湊的非易失性存儲器及其方法(Highly Compact Non-Volatile Memory And Method Thereof)”。該專利申請案的全部揭示內(nèi)容以引用方式并入本文中。
圖16A為一流程圖，其顯示一種可降低因鄰近浮動柵極耦合所引起的誤差的編程及讀取方法。
步驟700以一可使各個單元在上一次編程驗證與一后續(xù)讀取期間所經(jīng)歷的有效電場的差別最小化的方式，并行編程及驗證一頁存儲單元。
步驟710結束。
圖16B為一流程圖，其顯示圖16A所示發(fā)明性步驟的一較佳實施例。
步驟730形成一頁鄰接的存儲單元。
步驟740并行編程及驗證該頁存儲單元。
步驟750然后，讀取該頁存儲單元。
步驟760結束。
編程左頁及右頁圖17以圖解方式顯示一存儲陣列，該存儲陣列類似于圖6A及圖6B所示，只是其架構將每一行存儲單元組織為一左頁存儲單元301及一右頁存儲單元302。每頁均由多個鄰接的存儲單元組成。舉例而言，每頁可具有4,256個單元。在較佳實施例中，分別對左頁及右頁進行編程。為使這兩個獨立頁之間的交互作用最小化，在對一頁進行編程時，將另一頁的所有位線接地。同時，由于每一頁均鄰接，因此會降低在編程期間的相鄰浮動柵極耦合。
將所選位線受控鎖存至地電平在前文中已就圖7-11及圖15對多遍式檢測進行了闡述。詳言之，在對一頁存儲單元進行并行檢測時，將那些經(jīng)檢測其電流狀態(tài)高于一預定閾值的單元的位線鎖存至地電平，以消除在對該頁存儲單元進行下一遍檢測遍中其對源極線偏壓誤差的作用。
根據(jù)又一較佳實施例，一經(jīng)檢測其電流高于一預定分界電平的存儲單元的位線不必在偵測之后立即接地，而是對其進行接地標記或允許。只有在已完成對該頁中所有存儲單元的偵測或檢測之后，才將所有所標記或允許的位線鎖存至地電平。通過這種方式，將與鎖存至地電平的位線相關聯(lián)的可能的大電壓擺動限制在一位于該檢測作業(yè)之外的周期內(nèi)。這將使鎖存至地電平的位線對該頁中任何仍在受到檢測和偵測的存儲單元所產(chǎn)生的任何干擾影響最小化。
圖18以圖解方式顯示一檢測模塊的另一較佳實施例。檢測模塊480′與圖14中所示的檢測模塊480相似，只是增加了另一個與下拉電路486串聯(lián)接地的接地控制開關550。該種布置有效地使位線36僅在下拉電路486及接地控制開關550二者均啟用時方才下拉至地電平。接地控制開關550顯示為一n-晶體管，其受控于其柵極處的信號GRS。當存儲單元10經(jīng)偵測具有一高于一預定閾值的導電電流時，檢測放大器將產(chǎn)生一鎖存為HIGH的INV信號。這將啟用下拉電路486。在該頁的所有單元均已完成當前遍的檢測作業(yè)之后，頁控制器498將置高一HIGH GRS信號。通過這種方式，將該頁中所有其下拉電路已被啟用的位線在那一瞬間下拉至地電平。
圖19(A)-19(K)為圖18中所示檢測模塊的時序圖。詳言之，圖19(H1)顯示定時信號GRS?？梢钥闯觯瑱z測及鎖存發(fā)生在周期(2)、(5)和(8)處，且信號GRS是遠在每一該些周期之后及之外置高，以使相應位線的接地將不會干擾所述檢測及鎖存作業(yè)。
圖20為一流程圖，其顯示圖18所示檢測模塊的作業(yè)。
步驟700對于一頁存儲單元，首先將存儲單元運行集合設定為等于該頁存儲單元。
步驟710開始多遍檢測j＝1至N。
步驟720設定一分界電流值I0(j)，其中在第一遍j＞1之后，I0(j)小于或等于前一遍j-1的值，即I0(j)≤I0(j-1)。
步驟730確定所述運行集合中那些導電電流高于分界電流值I0(j)的存儲單元。
步驟740在所述運行集合不再具有一高于分界電流值I0(j)的導電電流之后，禁止在那些導電電流高于分界電流值I0(j)的存儲單元中電流的進一步流動。
步驟750將存儲單元運行集合設定為等于那些導電電流尚未被禁止的其余存儲單元。如果j＜N，則返回步驟710，否則繼續(xù)進行至步驟760。
步驟760讀出該頁存儲單元的狀態(tài)。
步驟770結束。
用于為多個檢測放大器提供參考控制信號的參考檢測放大器為提高性能，對一頁存儲器存儲單元進行并行讀取/寫入作業(yè)。舉例而言，一頁可由4096個存儲器存儲單元組成，因此將要求一相等數(shù)量的檢測放大器并行運行。
由于每個檢測放大器均需要精確地檢測一存儲器存儲單元的導電電流，因而較佳地使其檢測特性不受電源、運行溫度及制造工藝的變化的影響。
根據(jù)本發(fā)明的又一個方面，使用一具有可代表若干檢測放大器的特性的參考檢測放大器來跟蹤環(huán)境及系統(tǒng)變化并控制所述若干檢測放大器，以使其不受該些變化的影響。
圖21A以圖解方式示意性地顯示一用于為若干檢測放大器提供參考控制信號的參考檢測放大器。若干檢測放大器600-1、...600-p并行運行。一參考檢測放大器600-R構建用于產(chǎn)生并提供控制信號670，控制信號670可為用于控制所述若干檢測放大器的控制信號的一部分。參考檢測放大器600-R盡管未必與所述檢測放大器群體中的一典型成員相同，然而其具有可代表該群體中一典型成員的特性。
圖21B以圖解方式顯示一提供兩個實例性參考控制信號(例如BLX及STB)的參考檢測放大器。在一實施例中，參考檢測放大器600-R包含一用于輸出BLX信號的BLX信號產(chǎn)生器680。類似地，參考檢測放大器600-R包含一用于輸出STB信號的STB信號產(chǎn)生器690。該些信號已結合圖18中所示的檢測放大器600進行了闡述。詳言之，BLX信號用于幫助將位線箝位于一給定的電壓。類似地，STB信號用于時間檢測，其由一STB信號產(chǎn)生器提供?？梢钥闯觯撔┬盘柸Q于檢測放大器中的電源電壓Vdd及n-晶體管的閾電壓VTN或p-晶體管的閾電壓VTP。該些參數(shù)又對制造工藝及運行溫度頗為敏感。通過使所有檢測放大器均使用由參考檢測放大器600-R提供的相同的經(jīng)校準控制信號，會使該些系統(tǒng)變化最小化。
對于一例如圖18中所示的典型檢測放大器的運行要求，首先著重說明其對Vdd及其晶體管的各閾電壓的依賴性。圖18顯示一較佳檢測放大器600。如前文所述，檢測放大器600實質(zhì)上根據(jù)一存儲器存儲單元10對一給定電容器652進行充電或放電的速率來測量該存儲器存儲單元10的導電電流。這通過在節(jié)點631處檢測信號SEN來實現(xiàn)。所述信號SEN控制p-晶體管656的柵極。在進行檢測之前，由預充電電路640將SEN預充電至Vdd(HIGH)。這將把電容器652兩端的電壓初始設定為零。在檢測期間，存儲器存儲單元10的導電電流將對電容器進行放電。SEN將因此以一取決于該導電電流的速率自Vdd降低。在一對應于參考電流的預定檢測周期之后，SEN將降低至某一可導通或不導通所述測量用p-晶體管656的值。如果其降低至足以導通p-晶體管656，則將意味著導電電流高于所述參考電流。反之，如果在檢測周期結束時晶體管656未導通，則導電電流低于所述參考電流。
由此可見，測量用p-晶體管656的鑒別電平關鍵取決于其閾電壓VTP的值。由圖18可以看出，可使測量用p-晶體管656導通的臨界電壓出現(xiàn)在SEN∽＜Vdd-VTP(其中VTP為p-晶體管656的閾電壓)時。
關于BLX信號的運行要求，將注意力轉移到檢測放大器600中一電壓箝位器620形式的上拉電路位于。在最初的預充電周期期間，由預充電電路640執(zhí)行有效的上拉。在后續(xù)周期期間(參見圖19)，預充電電路640關斷以允許進行檢測。然后，在該整個檢測周期中，電壓箝位器620被啟用以使節(jié)點481上的電壓(即SEN2)保持高于一給定的最小值，以使位線電壓箝位器610可正常運行。然而，該上拉不得過高，否則將致使一SEN信號因被箝位得過高而再也不能降低至足以導通測量用p-晶體管656。這可通過設定施加至電壓箝位器620中n-晶體管612柵極的BLX的信號強度來控制。
由圖18可以看出，使測量用p-晶體管656導通的臨界電壓條件出現(xiàn)在節(jié)點631處的SEN∽＜Vdd-VTP時。因此，電壓箝位器620必須將節(jié)點631箝位以使其低于Vdd-VTP。這通過設定電壓箝位器以使BLX∽＜Vdd-VTP+VTN(其中VTN為n-晶體管612的閾電壓)來實現(xiàn)。
圖22以圖解方式顯示BLX產(chǎn)生器的一較佳實施例。BLX產(chǎn)生器680實質(zhì)上提供一滿足BLX必須低于Vdd-VTP+VTN此一條件的BLX信號。一重要考慮因素是使用與其正力圖控制的若干檢測放大器具有相同特性并可代表所述若干檢測放大器的參考電路元件。詳言之，該些參考電路元件將為例如電源電壓Vdd、組件晶體管的閾電壓VTP及VTN等所述若干檢測放大器所共用的各個系統(tǒng)參數(shù)提供參考值。
在圖22中，為方便起見，將與圖18所示檢測放大器中的電路元件對應的電路元件使用相同的編號加一撇號“′”來標識。因此，參考檢測放大器600-R中的n-晶體管612′對應于檢測放大器600的電壓箝位器620中的n-晶體管612。p-晶體管656′對應于測量用p-晶體管656，且p-晶體管654′對應于檢測放大器600中的p-晶體管654。類似地，BLX信號產(chǎn)生器680中用于載送信號SEN′的檢測節(jié)點631′對應于圖18所示檢測放大器600中的檢測節(jié)點631。
兩個邏輯門682及654′有助于導通或關斷信號BLX。當控制信號BLXD為HIGH時，其會導通邏輯門682并將BLX信號拉至地電平。同時，其會關斷p-邏輯門654′，此又會關斷Vdd電源。當控制信號BLXD為LOW時，電路680被啟用。
BLX信號產(chǎn)生器680需要滿足的條件是節(jié)點631′處的SEN′∽＜Vdd-VTP且BLX∽SEN′+VTN。n-晶體管612′及p-晶體管656′二者均構造為二極管，以使其二極管壓降分別提供所需要的電壓VTN及VTP。在一較佳實施例中，由n-晶體管612′構成的二極管的源極連接至駐存有信號SEN′的參考節(jié)點631′，且其漏極連接至輸出BLX。通過這種方式，使條件BLX∽SEW+VTN得以滿足。類似地，由p-晶體管656′構成的二極管的漏極耦聯(lián)至參考節(jié)點631′，其源極耦聯(lián)至Vdd。通過這種方式，使條件SEN′∽＜Vdd-VTP也如期得以滿足。
該些條件是基于流經(jīng)該兩個二極管的源極及漏極的閾電流。一電流源686提供一偏流。該偏流設定為一高于通常在一典型檢測放大器中流動的電流值。所述更高值是為了滿足SEN′∽＜Vdd-VTP要求中的不等性。該值越高，容許所述若干檢測放大器中晶體管的閾電壓變化的裕度越大。因此，由參考檢測放大器600-R根據(jù)參照電源電壓Vdd及其它環(huán)境條件進行校準的閾電壓VTN或VTP產(chǎn)生一控制信號BLX。
參考檢測放大器較佳地與由其提供參考信號的所述若干檢測放大器位于同一芯片上并且靠近所述若干檢測放大器。通過該種方式，使制造工藝或運行溫度的任何變化將因其共模作業(yè)而得以最小化。
圖23以圖解方式示意性顯示一較佳STB信號產(chǎn)生器，其用于產(chǎn)生一選通信號來控制該群體中各檢測放大器的檢測時間。在一較佳實施例中，STB產(chǎn)生器690的各組件與典型檢測放大器600(參見圖18)的組件相似。其包含一預充電電路640″、一鑒別器電路650″及一鎖存器660″。其中一參考電流源692自檢測節(jié)點631″吸收一參考電流，而非由存儲器存儲單元10提供導電電流。該參考電流對應于檢測期間檢測放大器參照進行比較的斷點電流。
看一下圖18所示的檢測放大器600，在檢測期間，給定的電容器652通過流經(jīng)檢測節(jié)點631的導電電流放電。該導電電流由存儲器存儲單元10提供。檢測節(jié)點631中的信號SEN由此將以一取決于該導電電流的速率自Vdd降低。在一定時間后，SEN將最終降低至Vdd-VTP，此時其將觸發(fā)測量用p-晶體管656導通。因此，該觸發(fā)時間對應于所述導電電流的值。換句話說，在觸發(fā)時間與導電電流之間存在一種一一對應。在這種情況下，一更高的導電電流將引起一短的觸發(fā)時間，反之亦然。因此，通過設定一給定的電流(“跳閘點”電流)并觀察信號SEN降低至足以觸發(fā)該導通所用的時間，是一種在所檢測導電電流值與觸發(fā)時間之間建立關聯(lián)的方法。反之，已知一對應于一給定電流的固定檢測時間，如果在該固定檢測時間結束時還未到達觸發(fā)時間，則所檢測的導電電流肯定低于該給定電流，反之亦然。
在圖23中，所有的物件均與典型的檢測放大器600相同，STB產(chǎn)生器在參考檢測放大器600-R中的作用是校準一對應于一給定跳閘點電流值的觸發(fā)時間。其以一選通信號STB的形式輸出結果，選通信號STB描述由例如FLT等另一信號變?yōu)镠IGH而啟動的所述檢測周期的一結束時間，如在圖18及圖19中所示。在這種情況下，檢測周期的啟動是通過用于啟動電容器652″放電的信號FLT來定時。通常，檢測周期越短，對應的跳閘點電流越高。選通信號由選通信號產(chǎn)生器694產(chǎn)生。每當檢測節(jié)點671″處的信號SEN″已放電至Vdd-VTP時，p-晶體管656″均將導通并由此將鎖存器660″設定為INV處于HIGH、LAT處于LOW。使用LAT翻轉至LOW來以一選通信號形式對檢測周期的結束進行定時。在一實施例中，選通信號產(chǎn)生器構建為一由LAT觸發(fā)的單穩(wěn)態(tài)多諧振蕩器。
同樣，如同參考檢測放大器600-R所產(chǎn)生的其它控制信號，通過該些控制信號與檢測放大器600的整個群體的共模作業(yè)，可將制造工藝及運行溫度的任何變化降至最小。
盡管已就特定實施例對本發(fā)明的各個方面進行了說明，但是應了解，本發(fā)明有權在隨附權利要求書的整個范圍內(nèi)受到保護。
權利要求
1.一種用于在一非易失性存儲裝置中進行檢測的方法，所述非易失性存儲裝置具有復數(shù)個擬并行檢測的存儲單元，每個存儲單元均具有一源極電極，且所述復數(shù)個存儲單元自身的源極電極連接成一組合源極線，所述檢測方法包括(a)提供一用于在兩種存儲狀態(tài)之間進行鑒別的預定分界電流值；(b)并行檢測所述復數(shù)個存儲單元；(c)識別那些具有高于所述預定分界電流值的導電電流的存儲單元；(d)當在所述復數(shù)個受到并行檢測的存儲單元中識別出所有所述那些較高電流存儲單元后，禁止所述那些較高電流存儲單元的所述導電電流；(e)重復(b)至(d)一預定次數(shù)；及(f)在一最終遍中并行檢測所述復數(shù)個存儲單元。
2.根據(jù)權利要求1所述的方法，其中所述預定次數(shù)等于零。
3.根據(jù)權利要求1所述的方法，其中所述預定次數(shù)等于或大于一。
4.根據(jù)權利要求1所述的方法，其中通過復數(shù)個相關聯(lián)的位線來檢測所述復數(shù)個存儲單元的所述導電電流；及所述識別所述那些高電流存儲單元的步驟包括使用一具有一預定電流限值的恒流源對所述復數(shù)個相關聯(lián)的位線進行預充電；通過其相關聯(lián)位線的預充電速率識別出所述那些具有高于所述預定分界電流值的導電電流的存儲單元。
5.根據(jù)權利要求1所述的方法，其中由相關聯(lián)的復數(shù)個檢測放大器并行地執(zhí)行所述檢測；及所述識別所述那些高電流存儲單元的步驟包括通過使用其相關聯(lián)的檢測放大器將其導電電流相對所述預定分界電流值進行比較，來識別出所述那些存儲單元。
6.根據(jù)權利要求1所述的方法，其中通過復數(shù)個相關聯(lián)的位線來檢測所述復數(shù)個存儲單元的所述導電電流；及所述禁止所述導電電流包括將所述那些存儲單元的所述相關聯(lián)位線拉至地電平。
7.根據(jù)權利要求1所述的方法，其中所述復數(shù)個存儲單元為非易失性存儲器。
8.根據(jù)權利要求1所述的方法，其中所述復數(shù)個存儲單元為閃速EEPROM。
9.根據(jù)權利要求1-8中任一項所述的方法，其中每個存儲單元存儲一位數(shù)據(jù)。
10.根據(jù)權利要求1-8中任一項所述的方法，其中每個存儲單元存儲多于一位數(shù)據(jù)。
11.一種用于一非易失性存儲裝置中的讀取系統(tǒng)，所述非易失性存儲裝置具有復數(shù)個擬并行檢測的存儲單元，每個存儲單元均具有一源極電極，且所述復數(shù)個存儲單元自身的源極電極連接成一組合源極線，所述讀取系統(tǒng)包含一控制器；及復數(shù)個用于并行檢測所述復數(shù)個存儲單元的檢測電路，每個檢測電路進一步包含一鑒別器，其耦聯(lián)用于接收一相關聯(lián)存儲單元的一導電電流，所述鑒別器鑒別所述導電電流是否高于或低于一預定的分界電流值；一鎖存器，其設定成用于響應于所述鑒別器識別出一導電電流高于所述預定分界電流值而寄存所述相關聯(lián)存儲單元；一禁止器，其用于關斷所述相關聯(lián)存儲單元的所述導電電流；一禁止器啟用器，其可對所述復數(shù)個檢測電路的鑒別器已完成其識別且所述鎖存器已設定作出響應；且其中在讀出所述所確定存儲狀態(tài)之前，所述控制器控制所述復數(shù)個檢測電路運行一預定的次數(shù)。
12.根據(jù)權利要求11所述的讀取電路，其中所述預定次數(shù)等于二。
13.根據(jù)權利要求11所述的讀取電路，其中所述預定次數(shù)大于二。
14.根據(jù)權利要求11所述的讀取電路，其進一步包括一預充電電路，其為一具有一預定電流限值的恒流源；且其中所述復數(shù)個存儲單元的所述導電電流通過復數(shù)個相關聯(lián)的位線來檢測；所述預充電電路對所述復數(shù)個相關聯(lián)位線進行預充電；及所述復數(shù)個檢測電路通過存儲單元的相關聯(lián)位線的預充電速率來識別所述那些具有高于所述預定分界電流值的導電電流的存儲單元。
15.根據(jù)權利要求11所述的讀取電路，其中所述復數(shù)個檢測電路通過將所述那些具有導電電流的存儲單元的導電電流相對所述預定分界電流值進行比較，來識別所述那些具有導電電流的存儲單元。
16.根據(jù)權利要求11所述的讀取電路，其中所述復數(shù)個存儲單元的所述導電電流通過復數(shù)個相關聯(lián)的位線進行檢測；及所述禁止器通過將所述那些存儲單元的所述相關聯(lián)位線拉至地電平來關斷所述導電電流。
17.根據(jù)權利要求11所述的讀取電路，其中所述復數(shù)個存儲單元為非易失性存儲器。
18.根據(jù)權利要求11所述的讀取電路，其中所述復數(shù)個存儲單元為閃速EEPROM。
19.根據(jù)權利要求11-18中任一項所述的讀取電路，其中每個存儲單元存儲一位數(shù)據(jù)。
20.根據(jù)權利要求11-18中任一項所述的讀取電路，其中每個存儲單元存儲多于一位數(shù)據(jù)。
21.一種用于一非易失性存儲裝置中的讀取系統(tǒng)，所述非易失性存儲裝置具有復數(shù)個擬并行檢測的存儲單元，每個存儲單元均具有一源極電極，且所述復數(shù)個存儲單元自身的源極電極連接成一組合源極線，所述讀取系統(tǒng)包括一控制構件；及復數(shù)個用于并行檢測所述復數(shù)個存儲單元的導電電流的檢測電路，每個檢測電路進一步包括鑒別構件，其用于鑒別所述導電電流是否高于或低于一預定分界電流值；寄存構件，其用于響應于每當識別出所述相關聯(lián)存儲單元的導電電流高于所述預定分界電流值時而寄存所述相關聯(lián)存儲單元；禁止器構件，其用于禁止所述相關聯(lián)存儲單元的所述導電電流；啟用構件，其用于響應于所述復數(shù)個檢測電路的鑒別器完成其識別且所述鎖存器得到設定而啟用所述禁止器構件；且其中及禁止構件，其用于禁止具有所述較高導電電流的所述相關聯(lián)存儲單元；且其中在一最終遍中讀出所述所檢測存儲狀態(tài)之前，所述控制構件操作所述復數(shù)個檢測電路一預定的次數(shù)。
22.根據(jù)權利要求21所述的讀取電路，其中所述預定次數(shù)等于二。
23.根據(jù)權利要求21所述的讀取電路，其中所述預定次數(shù)大于二。
24.根據(jù)權利要求21所述的讀取電路，其進一步包含一預充電電路，其為一具有一預定電流限值的恒流源；且其中所述復數(shù)個存儲單元的所述導電電流是通過復數(shù)個相關聯(lián)的位線來檢測；所述預充電電路對所述復數(shù)個相關聯(lián)的位線進行預充電；及所述復數(shù)個檢測電路通過存儲單元的相關聯(lián)位線的預充電速率來識別所述那些具有高于所述預定分界電流值的導電電流的存儲單元。
25.根據(jù)權利要求21所述的讀取電路，其中所述復數(shù)個檢測電路通過將所述那些具有導電電流的存儲單元的導電電流相對所述預定分界電流值進行比較，來識別所述那些具有導電電流的存儲單元。
26.根據(jù)權利要求21所述的讀取電路，其中所述復數(shù)個存儲單元的所述導電電流是通過復數(shù)個相關聯(lián)的位線來檢測；及所述禁止器構件通過將所述那些存儲單元的所述相關聯(lián)位線拉至地電平來關斷所述導電電流。
27.根據(jù)權利要求21所述的讀取電路，其中所述復數(shù)個存儲單元為非易失性存儲器。
28.根據(jù)權利要求21所述的讀取電路，其中所述復數(shù)個存儲單元為閃速EEPROM。
29.根據(jù)權利要求21-28中任一項所述的讀取電路，其中每個存儲單元存儲一位數(shù)據(jù)。
30.根據(jù)權利要求21-28中任一項所述的讀取電路，其中每個存儲單元存儲多于一位數(shù)據(jù)。
31.一種非易失性存儲器，其包含一存儲器存儲單元陣列；復數(shù)個檢測放大器，其用于并行檢測一組存儲器存儲單元；所述復數(shù)個檢測放大器中的每一檢測放大器均具有取決于一共用參數(shù)集合及一控制信號集合的預定特性；及一參考電路，其與所述復數(shù)個檢測放大器共享一共用環(huán)境，所述參考電路用于根據(jù)所述共用環(huán)境來校準所述共用參數(shù)集合并相應地產(chǎn)生所述控制信號集合，以控制所述復數(shù)個檢測放大器，將其預定特性付諸實施。
全文摘要
源極線偏壓是一種由讀取/寫入電路的接地環(huán)路中的非零電阻引入的誤差。在檢測過程中，一存儲單元的控制柵極電壓會被一所述電阻兩端的電壓降錯誤地偏置。該誤差會在流經(jīng)接地環(huán)路的電流減小時得以最小化。一種用于降低源極線偏壓的方法是通過具有多遍式檢測特性和技術的讀取/寫入電路來實現(xiàn)。在并行檢測一頁存儲單元時，每一遍均有助于識別并關斷那些導電電流高于一給定分界電流值的存儲單元。詳言之，在已完成當前遍中的所有檢測后關斷所識別出的存儲單元。通過這種方式，使關斷作業(yè)不會干擾檢測作業(yè)。由于通過消除較高電流單元的貢獻而使總電流量得以顯著降低，因此后續(xù)各遍檢測將更小地受到源極線偏壓的影響。在另一個檢測改良方面中，使用一參考檢測放大器來控制多個檢測放大器，以降低其對電源及環(huán)境變化的依賴性。
文檔編號G11C7/06GK101084556SQ03824864
公開日2007年12月5日 申請日期2003年9月23日 優(yōu)先權日2002年9月24日
發(fā)明者若爾-安德里安·瑟尼, 李彥 申請人:桑迪士克股份有限公司