專利名稱：并行寫入多位數(shù)據(jù)的薄膜磁體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜磁體存儲(chǔ)裝置，具體地說(shuō)涉及配有具有磁性隧道結(jié)(MTJMagnetic Tunnel Junction)的存儲(chǔ)單元的隨機(jī)存取存儲(chǔ)器。
現(xiàn)有技術(shù)作為一種可在低電耗下進(jìn)行非易失性數(shù)據(jù)存儲(chǔ)的存儲(chǔ)裝置，MRAM(Magnetic Random Access Memory)裝置正在引起人們的關(guān)注。MRAM裝置是一種采用在半導(dǎo)體集成電路中形成的數(shù)個(gè)薄膜磁體，把用于進(jìn)行非易失性數(shù)據(jù)存儲(chǔ)的各薄膜磁體作為存儲(chǔ)單元，可實(shí)施隨機(jī)存取的存儲(chǔ)裝置。
尤其是近年來(lái)隨著將采用磁性隧道結(jié)的薄膜磁體用作存儲(chǔ)單元，MRAM裝置的性能得到了顯著的提高，這方面已有文獻(xiàn)發(fā)表。對(duì)于配有具有磁性隧道結(jié)的存儲(chǔ)單元的MRAM裝置，在ISSCC Digest ofTechnical Papers，TA7.2，F(xiàn)eb.2000.發(fā)表的“A 10ns Read andWrite Non-Volatile Memory Array Using a Magnetic TunnelJunction and FET Switch in each Cell”一文及在ISSCC Digest ofTechnical Papers，TA7.3，F(xiàn)eb.2000.發(fā)表的“Nonvolatile RAMbased on Magnetic Tunnel Junction Elements”等技術(shù)文獻(xiàn)中已有介紹。
圖16是表示具有磁性隧道結(jié)的存儲(chǔ)單元(以下也簡(jiǎn)稱為“MTJ存儲(chǔ)單元”)構(gòu)成的概略圖。
參見(jiàn)圖16，MTJ存儲(chǔ)單元配有其電阻隨磁寫入存儲(chǔ)數(shù)據(jù)的數(shù)據(jù)電平改變的隧道磁阻件TMR和存取晶體管ATR。存取晶體管ATR在位線BL與源線SRL之間與隧道磁阻件TMR串列連接。有代表性的存取晶體管ATR采用在半導(dǎo)體基片上形成的場(chǎng)效應(yīng)晶體管。
對(duì)MTJ存儲(chǔ)單元設(shè)有用于在寫入數(shù)據(jù)時(shí)分別使不同方向的數(shù)據(jù)寫入電流流動(dòng)的位線BL及寫數(shù)位線WDL、用于發(fā)布讀出數(shù)據(jù)指令的字線WL、用于在讀出數(shù)據(jù)時(shí)使隧道磁阻件TMR的電壓降到接地電壓GND的源線SRL。在讀出數(shù)據(jù)時(shí)，隨著存取晶體管ATR的接通，隧道磁阻件TMR被電耦合在源線SRL(接地電壓GND)與位線BL之間。
圖17是說(shuō)明針對(duì)MTJ存儲(chǔ)單元的數(shù)據(jù)寫入工作的概念圖。
參見(jiàn)圖17，隧道磁阻件TMR配有具有被固定的一定磁化方向的強(qiáng)磁體層(以下簡(jiǎn)稱為“固定磁化層”)FL、按照與來(lái)自外部的外加磁場(chǎng)對(duì)應(yīng)的方向被磁化的強(qiáng)磁體層(以下簡(jiǎn)稱為“自由磁化層”)VL。在固定磁化層FL與自由磁化層VL之間設(shè)置由絕緣膜形成的隧道屏障(隧道膜)TB。自由磁化層VL根據(jù)被寫入的存儲(chǔ)數(shù)據(jù)電平，在與固定磁化層FL相同方向上或與固定磁化層FL相反的方向上被磁化。通過(guò)這些固定磁化層FL、隧道屏障TB及自由磁化層VL形成磁性隧道結(jié)。
隧道磁阻件TMR的電阻根據(jù)固定磁化層FL與自由磁化層VL各自的磁化方向的相對(duì)關(guān)系變化。具體地說(shuō)，隧道磁阻件TMR的電阻在與固定磁化層FL的磁化方向及自由磁化層VL的磁化方向平行的場(chǎng)合下達(dá)到最小值Rmin，在二者的磁化方向相反(逆平行)的場(chǎng)合下達(dá)到最大值Rmax。
在寫入數(shù)據(jù)時(shí)，字線WL被非活化，存取晶體管ATR斷路。在該狀態(tài)下，用于對(duì)自由磁化層VL磁化的數(shù)據(jù)寫入電流分別在位線BL及寫數(shù)位線WDL內(nèi)按照與寫入數(shù)據(jù)的電平對(duì)應(yīng)的方向流動(dòng)。
圖18是說(shuō)明數(shù)據(jù)寫入時(shí)數(shù)據(jù)寫入電流與隧道磁阻件的磁化方向之間關(guān)系的概念圖。
參見(jiàn)圖18，橫軸H(EA)表示在隧道磁阻件TMR內(nèi)的自由磁化層VL中易磁化軸(EAEasy Axis)方向上施加的磁場(chǎng)。另一方面，縱軸H(HA)表示作用在自由磁化層VL中難磁化軸(HAHard Axis)方向上的磁場(chǎng)。磁場(chǎng)H(EA)與H(HA)與由分別流經(jīng)位線BL與寫數(shù)位線WDL的電流所生成的2個(gè)磁場(chǎng)中的每一方分別對(duì)應(yīng)。
在MTJ存儲(chǔ)單元內(nèi)，固定磁化層FL的固定磁化方向與自由磁化層VL的易磁化軸方向一致，自由磁化層VL根據(jù)存儲(chǔ)數(shù)據(jù)的電平(“1”及“0”)，在沿易磁化軸方向的與固定磁化層FL平行或逆平行(相反)的方向上被磁化。MTJ存儲(chǔ)單元可與自由磁化層VL的2個(gè)磁化方向相對(duì)應(yīng)，存儲(chǔ)1位數(shù)據(jù)(“1”及“0”)。
自由磁化層VL的磁化方向只有在外加磁場(chǎng)H(EA)與H(HA)之和處于圖中所示的星型特性線外側(cè)區(qū)域的場(chǎng)合下才可被重新改寫。即在所施加的數(shù)據(jù)寫入磁場(chǎng)的強(qiáng)度相當(dāng)于星型特性線內(nèi)側(cè)區(qū)域的場(chǎng)合下，自由磁化層VL的磁化方向不變。
如星形特性線所示，通過(guò)在自由磁化層VL上施加難于磁化軸方向磁場(chǎng)，可以降低為改變沿易磁化軸的磁化方向所必需的磁化門限值。
在按圖18示例所示設(shè)計(jì)數(shù)據(jù)寫入時(shí)的工作點(diǎn)的場(chǎng)合下，在作為數(shù)據(jù)寫入對(duì)象的MTJ存儲(chǔ)單元內(nèi)，易磁化軸方向上的數(shù)據(jù)寫入磁場(chǎng)按HWR強(qiáng)度設(shè)計(jì)。即按照能獲得該數(shù)據(jù)寫入磁場(chǎng)HWR的方式設(shè)計(jì)流經(jīng)位線BL或?qū)憯?shù)位線WDL的數(shù)據(jù)寫入電流值。數(shù)據(jù)寫入磁場(chǎng)HWR一般以切換磁化方向所必需的轉(zhuǎn)換磁場(chǎng)HSW與裕度ΔH之和表示。即以HWR＝HSW+ΔH。表示。
為改寫MTJ存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)，即隧道磁阻件TMR的磁化方向，有必要在寫數(shù)位線WDL和位線BL二者內(nèi)流通規(guī)定電平以上的數(shù)據(jù)寫入電流。這樣，隧道磁阻件TMR中的自由磁化層VL按照沿易磁化軸(EA)的數(shù)據(jù)寫入磁場(chǎng)的方向在與固定磁化層FL平行或相反(逆平行)的方向上被磁化。已被寫入隧道磁阻件TMR內(nèi)的磁化方向即MTJ存儲(chǔ)單元內(nèi)的存儲(chǔ)數(shù)據(jù)在重新實(shí)施數(shù)據(jù)寫入之前被以非易失形式保存。
圖19是說(shuō)明從MTJ存儲(chǔ)單元內(nèi)讀出數(shù)據(jù)的概念圖。
參照?qǐng)D19，在讀出數(shù)據(jù)時(shí)，存取晶體管ATR在詞線WL活化后接通。這樣，隧道磁阻件TMR在被降低到接地電壓GND的狀態(tài)下與位線BL電耦合。
在該狀態(tài)下，如果使位線BL的電壓升高到規(guī)定電壓上，根據(jù)隧道磁阻件TMR的電阻，即MTJ存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)的電平，存儲(chǔ)單元電流Icell將在包括位線BL與隧道磁阻件TMR的電流線路內(nèi)流通。比如，通過(guò)將該存儲(chǔ)單元電流Icell與規(guī)定的基準(zhǔn)電流作比較，可以從MTJ存儲(chǔ)單元內(nèi)讀出存儲(chǔ)數(shù)據(jù)。
由于該隧道磁阻件TMR的電阻根據(jù)可由外加數(shù)據(jù)寫入磁場(chǎng)改寫的磁化方向改變，因而通過(guò)使隧道磁阻件TMR的電阻Rmax及Rmin與存儲(chǔ)數(shù)據(jù)電平(“1”及“0”)分別對(duì)應(yīng)，可以實(shí)施非易失性數(shù)據(jù)存儲(chǔ)。
圖20是在半導(dǎo)體基片上制作的MTJ存儲(chǔ)單元的構(gòu)造圖。
參照?qǐng)D20，在半導(dǎo)體主基片SUB上形成的存取晶體管ATR包括作為n型區(qū)的源/漏區(qū)510和520及門結(jié)530。源/漏區(qū)510通過(guò)在接觸孔541中形成的金屬膜與源線SRL電耦合。
寫數(shù)位線WDL在被設(shè)置在源線SRL的上層內(nèi)的金屬配線層內(nèi)形成。隧道磁阻件TMR被配置在寫數(shù)位線WDL的上層。隧道磁阻件TMR通過(guò)在搭接片SL及接觸孔540內(nèi)形成的金屬膜與存取晶體管ATR的源/漏區(qū)520電耦合。搭接片SL用于使隧道磁阻件TMR與存取晶體管ATR電耦合，由導(dǎo)電性物質(zhì)形成。
位線BL與隧道磁阻件TMR電耦合，被設(shè)置在隧道磁阻件TMR的上層。如上所述，在數(shù)據(jù)寫入時(shí)，有必要在位線BL與寫數(shù)位線WDL雙方內(nèi)流通數(shù)據(jù)寫入電流。另一方面，在讀出數(shù)據(jù)時(shí)，通過(guò)在比如高電壓狀態(tài)下使詞線WL被活化，存取晶體管ATR接通。這樣，通過(guò)存取晶體管ATR被降低到接地電壓GND的隧道磁阻件與位線BL電耦合。
這樣，在MRAM裝置中，在數(shù)據(jù)寫入時(shí)，有必要向與作為數(shù)據(jù)寫入對(duì)象的選擇存儲(chǔ)單元對(duì)應(yīng)的寫數(shù)位線WDL及位線BL雙方提供數(shù)據(jù)寫入電流。由于有必要在選擇存儲(chǔ)單元的隧道磁阻件TMR內(nèi)產(chǎn)生規(guī)定強(qiáng)度以上的數(shù)據(jù)寫入磁場(chǎng)，因而該數(shù)據(jù)寫入電流一般有必要達(dá)到數(shù)毫安。
另一方面，在半導(dǎo)體存儲(chǔ)裝置的適用領(lǐng)域中需要數(shù)據(jù)處理的大容量化及高速化，要求在一次數(shù)據(jù)讀出工作及數(shù)據(jù)寫入工作中可并行輸入輸出多位數(shù)據(jù)，即所謂的多位構(gòu)成。
這樣，如果采用上述MRAM裝置作為這種多位構(gòu)成半導(dǎo)體存儲(chǔ)裝置，則會(huì)產(chǎn)生在數(shù)據(jù)寫入時(shí)消耗電流顯著增大的問(wèn)題點(diǎn)。
此外對(duì)于選擇存儲(chǔ)單元，有必要沿隧道磁阻件TMR的易磁化軸(EA)產(chǎn)生其方向與寫入數(shù)據(jù)電平對(duì)應(yīng)的磁場(chǎng)。即有必要與位線BL及寫數(shù)位線WDL中的一方對(duì)應(yīng)，配置用于根據(jù)寫入數(shù)據(jù)電平控制數(shù)據(jù)寫入電流方向的寫驅(qū)動(dòng)器。由于有必要對(duì)各行或各列存儲(chǔ)單元對(duì)應(yīng)配置這種寫驅(qū)動(dòng)器，因而如果該構(gòu)成較復(fù)雜，則難以實(shí)現(xiàn)MRAM裝置的小面積化。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種低耗電多位構(gòu)成的MRAM裝置構(gòu)成。
總之，本發(fā)明是一種并行寫入K位(K2以上的整數(shù))寫入數(shù)據(jù)的薄膜磁體存儲(chǔ)裝置，其包括多個(gè)存儲(chǔ)單元、多條寫數(shù)位線、多條位線、至少K條的電流回流配線、寫驅(qū)動(dòng)器。多個(gè)存儲(chǔ)單元按矩陣狀配置，各自具有與磁性寫入的存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的電阻。多條寫數(shù)位線分別與存儲(chǔ)單元行對(duì)應(yīng)設(shè)置，在數(shù)據(jù)寫入時(shí)在多條寫數(shù)位線選擇行內(nèi)流通具有一定方向的規(guī)定寫入電流。多條位線分別與存儲(chǔ)單元列對(duì)應(yīng)設(shè)置，與寫入數(shù)據(jù)電平對(duì)應(yīng)的方向上的數(shù)據(jù)寫入電流流通。各電流回流配線在必要時(shí)使在與被選為K位寫入數(shù)據(jù)的寫入對(duì)象的K個(gè)選擇列分別對(duì)應(yīng)的K條選擇位線中的一條內(nèi)流通的數(shù)據(jù)寫入電流返回。寫驅(qū)動(dòng)器使數(shù)據(jù)寫入電流按照與K位分別對(duì)應(yīng)的方向分別在K條選擇位線中流通。寫驅(qū)動(dòng)器在數(shù)據(jù)寫入時(shí)，使K條選擇位線及電流回流配線中的L條(L0以上K以下的整數(shù))在第1及第2電壓之間串聯(lián)連接。
理想的是，在K條選擇位線中的第i條(i1以上(K-1)以下的整數(shù))選擇位線中，當(dāng)與第i條及第(i+1)條選擇位線分別對(duì)應(yīng)的寫入數(shù)據(jù)的位為相同電平時(shí)，流經(jīng)第i條選擇位線的數(shù)據(jù)寫入電流在通過(guò)與第i條選擇位線對(duì)應(yīng)的電流回流配線返回后，被傳送給第(i+1)條選擇位線。
在這種薄膜磁體存儲(chǔ)裝置中，在相鄰的選擇位線之間有同一方向的位線寫入電流流通的場(chǎng)合下，通過(guò)對(duì)應(yīng)的電流回流配線使位線寫入電流返回之后，傳送給下一選擇位線。因此，在將多條選擇位線串聯(lián)連接，即共用一條電流線路的狀態(tài)下，可以使與多位寫入數(shù)據(jù)的各個(gè)位分別對(duì)應(yīng)的方向上的位線寫入電流分別流經(jīng)選擇位線。其結(jié)果是，不會(huì)增大消耗電流，可以并行寫入多位數(shù)據(jù)。
理想的是，電流回流配線被設(shè)置在與多條位線不同的配線層。各存儲(chǔ)單元包括具有與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的電阻的磁阻件、在所對(duì)應(yīng)的位線與一條電流回流配線之間與磁阻件串聯(lián)電耦合、并在讀出數(shù)據(jù)時(shí)被有選擇地接通的存取元件。在數(shù)據(jù)讀出時(shí)，各電流回流配線與規(guī)定的電壓耦合。
這樣，在配置電流回流配線時(shí)可以共享用于在數(shù)據(jù)讀出時(shí)供應(yīng)接地電壓的信號(hào)線，無(wú)需設(shè)置新配線。
本發(fā)明的另一形式是一種薄膜磁體存儲(chǔ)裝置，其配有各自具有與磁性寫入的存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)變化的電阻的多個(gè)存儲(chǔ)單元以矩陣狀配置的存儲(chǔ)器陣列、與多個(gè)存儲(chǔ)單元行分別對(duì)應(yīng)設(shè)置的用于在寫入數(shù)據(jù)時(shí)使選擇行中一定方向的規(guī)定電流流通的多條寫數(shù)位線、與多個(gè)存儲(chǔ)單元列分別對(duì)應(yīng)設(shè)置的用于在寫入數(shù)據(jù)時(shí)使與選擇列中寫入數(shù)據(jù)的電平對(duì)應(yīng)方向上的數(shù)據(jù)寫入電流流通的多條位線、與多條位線的一端及另一端分別對(duì)應(yīng)，被沿存儲(chǔ)單元行方向配置，由多條位線共享的第1及第2寫入電流控制配線、用于在數(shù)據(jù)寫入時(shí)使第1及第2寫入電流控制配線的一方與第1電壓相接的第1連接控制部、用于在數(shù)據(jù)寫入時(shí)使第1及第2寫入電流控制配線的另一方與第2電壓相接的第2連接控制部、與多個(gè)存儲(chǔ)單元列分別對(duì)應(yīng)設(shè)置，在選擇列中被活化的多條列選擇線、與各存儲(chǔ)單元列對(duì)應(yīng)設(shè)置，響應(yīng)在多條列選擇線中對(duì)應(yīng)的一條的活化，連接第1及第2寫入電流控制配線之間對(duì)應(yīng)的位線的寫驅(qū)動(dòng)器。
理想的是，寫驅(qū)動(dòng)器包括被設(shè)置在對(duì)應(yīng)的位線一端及第1寫入電流控制配線之間、響應(yīng)對(duì)應(yīng)的列選擇線的活化而接通的第1位線驅(qū)動(dòng)開關(guān)、被設(shè)置在對(duì)應(yīng)的位線另一端及第2寫入電流控制配線之間、響應(yīng)對(duì)應(yīng)的列選擇線的活化而接通的第2位線驅(qū)動(dòng)開關(guān)。
或者理想的是，薄膜磁體存儲(chǔ)裝置并行寫入K位(K2以上的整數(shù))寫入數(shù)據(jù)，存儲(chǔ)器陣列沿存儲(chǔ)單元列的方向分割成與寫入數(shù)據(jù)的各個(gè)位對(duì)應(yīng)的從第1至第K(K2以上的整數(shù))的K個(gè)子塊。第1及第2寫入電流控制配線分別對(duì)應(yīng)K個(gè)子塊被分割。第1連接控制部使與第1子塊對(duì)應(yīng)的第1及第2寫入電流控制配線的一方與第1電壓之間連接，第2連接控制部使與第K子塊對(duì)應(yīng)的第1及第2寫入電流控制配線的一方與第2電壓之間連接。薄膜磁體存儲(chǔ)裝置還配有被配置在各2個(gè)相鄰子塊之間的用于控制與2個(gè)子塊分別對(duì)應(yīng)的各為2條的第1及第2寫入電流控制配線之間的連接的電流方向調(diào)整電路。被配置在第i(i1以上(K-1)以下的整數(shù))及第(i+1)個(gè)子塊之間的電流方向調(diào)整電路按照寫入數(shù)據(jù)的第i個(gè)及第(i+1)個(gè)位的比較結(jié)果，對(duì)流經(jīng)第i個(gè)子塊的數(shù)據(jù)寫入電流向第(i+1)個(gè)子塊的傳送方向進(jìn)行控制。
這種薄膜磁體存儲(chǔ)裝置采用在K個(gè)子塊內(nèi)分別選出的K條位線被串聯(lián)連接的電流線路，可以在不增大消耗電流的同時(shí)并行寫入多位數(shù)據(jù)。從而可以取得MRAM裝置的小面積化及低耗電的效果。
本發(fā)明的另一方式是一種薄膜磁體存儲(chǔ)裝置，配有存儲(chǔ)器陣列、多條寫數(shù)位線、多條位線、多條列選擇線、多個(gè)寫驅(qū)動(dòng)器。存儲(chǔ)器陣列包括以矩陣狀配置的各自具有與磁性寫入的存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)變化的電阻的多個(gè)存儲(chǔ)單元。存儲(chǔ)器陣列被沿存儲(chǔ)單元行的方向分割成多個(gè)存儲(chǔ)塊。多個(gè)寫數(shù)位線與多個(gè)存儲(chǔ)單元行分別對(duì)應(yīng)設(shè)置，在寫入數(shù)據(jù)時(shí)使在選擇行內(nèi)一定方向上的規(guī)定寫入電流流通。多條位線與多個(gè)存儲(chǔ)單元列分別對(duì)應(yīng)設(shè)置，在各存儲(chǔ)單元列內(nèi)分別與多個(gè)存儲(chǔ)塊對(duì)應(yīng)分割配置。多條列選擇線與多個(gè)存儲(chǔ)單元列分別對(duì)應(yīng)設(shè)置，各自被多個(gè)存儲(chǔ)塊共享，傳送列選擇結(jié)果。多個(gè)寫驅(qū)動(dòng)器分別與多條位線對(duì)應(yīng)設(shè)置，為在多條位線中對(duì)應(yīng)的一條內(nèi)使與寫入數(shù)據(jù)電平對(duì)應(yīng)的方向上的數(shù)據(jù)寫入電流流通，響應(yīng)多條列選擇線中對(duì)應(yīng)的一條的活化而工作。
在這種薄膜磁體存儲(chǔ)裝置中，通過(guò)沿列方向把存儲(chǔ)器陣列分割成多個(gè)存儲(chǔ)塊的構(gòu)成，可以不增加信號(hào)配線數(shù)而把列選擇結(jié)果傳送給各存儲(chǔ)塊。從而可以有效地增大存儲(chǔ)器陣列的容量。


圖1是表示本發(fā)明實(shí)施方式下MRAM裝置的總體構(gòu)成的概略方框圖。
圖2是表示圖1所示的存儲(chǔ)器陣列的構(gòu)成方框圖。
圖3A及圖3B是說(shuō)明實(shí)施方式1下位線寫入電流的供應(yīng)的概念圖。
圖4是表示實(shí)施方式1下寫驅(qū)動(dòng)器的構(gòu)成的電路圖。
圖5是表示控制寫驅(qū)動(dòng)器的位線電流控制電路的構(gòu)成的電路圖。
圖6表示在各選擇位線中流通同方向的位線寫入電流的場(chǎng)合下的寫驅(qū)動(dòng)器的控制。
圖7是表示實(shí)施方式2下存儲(chǔ)器陣列的構(gòu)成的方框圖。
圖8是詳細(xì)表示圖7所示的寫驅(qū)動(dòng)器帶及連接控制部的構(gòu)成的電路圖。
圖9是說(shuō)明實(shí)施方式2下位線寫入電流的供應(yīng)的第1電路圖。
圖10是說(shuō)明實(shí)施方式2下位線寫入電流的供應(yīng)的第2電路圖。
圖11是表示實(shí)施方式2下寫入電流控制電路構(gòu)成的電路圖。
圖12是表示由CMOS反相器構(gòu)成的寫驅(qū)動(dòng)器的構(gòu)成的電路圖。
圖13是表示實(shí)施方式3下存儲(chǔ)器陣列的構(gòu)成的方框圖。
圖14是用于說(shuō)明實(shí)施方式3下寫入電流控制電路的構(gòu)成的電路圖。
圖15是說(shuō)明實(shí)施方式3下的構(gòu)成中位線寫入電流的供應(yīng)示例的電路圖。
圖16是表示MTJ存儲(chǔ)單元的構(gòu)成的概略圖。
圖17是說(shuō)明針對(duì)MTJ存儲(chǔ)單元的數(shù)據(jù)寫入工作的概念圖。
圖18是說(shuō)明數(shù)據(jù)寫入時(shí)數(shù)據(jù)寫入電流與隧道磁阻件的磁化方向之間關(guān)系的概念圖。
圖19是說(shuō)明從MTJ存儲(chǔ)單元讀出數(shù)據(jù)的概念圖。
圖20是在半導(dǎo)體基片上制作的MTJ存儲(chǔ)單元的構(gòu)造圖。
實(shí)施方式以下參照?qǐng)D面對(duì)本發(fā)明實(shí)施方式作以詳細(xì)說(shuō)明。此外圖中相同的符號(hào)表示相同或類似的部分。
實(shí)施方式1參見(jiàn)圖1，在本發(fā)明實(shí)施方式下，MRAM裝置1對(duì)來(lái)自外部的控制信號(hào)CMD及地址信號(hào)ADD響應(yīng)，進(jìn)行隨機(jī)存取，實(shí)施寫入數(shù)據(jù)DIN的輸入及讀出數(shù)據(jù)DOUT的輸出。
MRAM裝置1包括對(duì)控制信號(hào)CMD響應(yīng)，對(duì)MRAM裝置1的總體工作實(shí)施控制的控制電路5、配有按矩陣配置的MTJ存儲(chǔ)單元MC的存儲(chǔ)器陣列10。
在存儲(chǔ)器陣列10中，字線WL及寫數(shù)位線WDL分別與MTJ存儲(chǔ)單元行對(duì)應(yīng)配置，位線BL及源線SRL分別與MTJ存儲(chǔ)單元列對(duì)應(yīng)配置。圖1有代表性地示出了1個(gè)MTJ存儲(chǔ)單元MC、與此對(duì)應(yīng)的詞線WL、寫數(shù)位線WDL、位線BL及源線SRL的配置。
MRAM裝置1還配有用于對(duì)通過(guò)地址信號(hào)表示的行地址RA解碼，并在存儲(chǔ)器陣列10中實(shí)施行選擇的行解碼器20、用于對(duì)通過(guò)地址信號(hào)ADD表示的列地址CA解碼，并在存儲(chǔ)器陣列10中實(shí)施列選擇的列解碼器25、讀出/寫入控制電路30。
讀出/寫入控制電路30是用于在數(shù)據(jù)寫入時(shí)使與寫入數(shù)據(jù)DIN對(duì)應(yīng)的數(shù)據(jù)寫入電流流經(jīng)位線BL的電路、用于在數(shù)據(jù)讀出時(shí)使數(shù)據(jù)讀出電流流經(jīng)位線BL的電路、用于在數(shù)據(jù)讀出時(shí)生成讀出數(shù)據(jù)DOUT的電路等的總稱。
寫數(shù)位線WDL在夾持存儲(chǔ)器陣列10的行解碼器20的對(duì)側(cè)區(qū)域內(nèi)與接地電壓GND耦合。
參照?qǐng)D2，在實(shí)施方式1下的構(gòu)成中，存儲(chǔ)器陣列10被沿行方向分割成多個(gè)存儲(chǔ)塊MB。
行解碼器20配有多個(gè)與存儲(chǔ)塊MB分別對(duì)應(yīng)設(shè)置的數(shù)位線驅(qū)動(dòng)器21。各數(shù)位線驅(qū)動(dòng)器21根據(jù)通過(guò)圖中未示出的解碼電路對(duì)行地址RA的解碼結(jié)果，對(duì)在對(duì)應(yīng)的存儲(chǔ)塊內(nèi)的寫數(shù)位線WDL的活化進(jìn)行控制。具體地說(shuō)，各數(shù)位線驅(qū)動(dòng)器21使選擇行的寫數(shù)位線WDL與電源電壓Vcc耦合。
這樣，被活化的寫數(shù)位線WDL的兩端分別與電源電壓Vcc及接地電壓GND連接。這樣，可使行方向上的數(shù)據(jù)寫入電流Ip流經(jīng)被活化的寫數(shù)位線WDL。不管寫入數(shù)據(jù)的電平如何，行方向上的數(shù)據(jù)寫入電流Ip都具有一定的方向。
另一方面，各數(shù)位線驅(qū)動(dòng)器21將非選擇的寫數(shù)位線WDL固定到接地電壓GND上。這樣，在非選擇的寫數(shù)位線WDL中將沒(méi)有行方向的數(shù)據(jù)寫入電流Ip流通。
分別與存儲(chǔ)單元列對(duì)應(yīng)設(shè)置的位線BL被按各存儲(chǔ)塊MB分割，獨(dú)立配置。在各存儲(chǔ)塊MB中，對(duì)流經(jīng)位線BL的數(shù)據(jù)寫入電流的供應(yīng)由被配置在寫驅(qū)動(dòng)器帶11內(nèi)的寫驅(qū)動(dòng)器控制。寫驅(qū)動(dòng)器帶11被分別設(shè)置在相鄰存儲(chǔ)塊之間的區(qū)域內(nèi)以及位于兩端的存儲(chǔ)塊的外側(cè)區(qū)域內(nèi)。
在實(shí)施方式1下的構(gòu)成中，選擇上述存儲(chǔ)塊中的一個(gè)存儲(chǔ)塊MB，在被選出的存儲(chǔ)塊(以下也稱為“選擇存儲(chǔ)塊”)中，在使一條寫數(shù)位線WDL活化的同時(shí)，并行選擇K條(K2以上的整數(shù))位線BL。此外，以下對(duì)通過(guò)對(duì)K條被選出的位線(以下也稱為“選擇位線”)串聯(lián)連接，可以不增大流經(jīng)位線的數(shù)據(jù)寫入電流(以下也稱為“位線寫入電流”)，并行寫入K位數(shù)據(jù)的陣列構(gòu)成作以說(shuō)明。
圖3A及圖3B表示在K＝3，即同時(shí)選擇3條位線，并行寫入3位數(shù)據(jù)的場(chǎng)合下的位線寫入電流的供應(yīng)方式。
在實(shí)施方式1下的構(gòu)成中，配置了(被設(shè)置在與各存儲(chǔ)單元列對(duì)應(yīng)的金屬配線層M1內(nèi)的位線BL以及)通過(guò)不同的金屬配線層M2設(shè)置的多條電流回流配線RL。通過(guò)把位線BL與電流回流配線RL配置到不同的金屬配線層內(nèi)，可以避免特定的金屬配線層內(nèi)的配線線距過(guò)密。電流回流配線RL有必要與K條選擇位線分別對(duì)應(yīng)，至少配置K條。電流回流配線RL也可以按各存儲(chǔ)單元列配置。
圖3A及圖3B表示與所選擇的3個(gè)(K＝3)存儲(chǔ)單元列分別對(duì)應(yīng)的選擇位線BL1～BL3以及對(duì)應(yīng)的電流回流配線RL1～RL3。如上所述，分別流經(jīng)選擇位線BL1～BL3的位線寫入電流有必要具有與寫入數(shù)據(jù)(3位)的各位分別對(duì)應(yīng)的方向。
圖3A表示在相鄰的選擇位線間寫入具有不同電平的數(shù)據(jù)場(chǎng)合下的位線寫入電流的供應(yīng)方式。比如，在圖3A的示例中，對(duì)選擇位線BL1及BL3寫入“0”數(shù)據(jù)，對(duì)選擇位線BL2寫入“1”數(shù)據(jù)。即在選擇位線BL1及BL3中流通用于寫入“0”數(shù)據(jù)的位線寫入電流-Iw，在選擇位線BL2中流通用于寫入“1”數(shù)據(jù)的位線寫入電流+Iw。
在上述場(chǎng)合下，通過(guò)在相鄰的選擇位線間依次連接相同一端位線或另一端位線，可以在一條電流線路內(nèi)流通用于寫入所需數(shù)據(jù)的位線寫入電流。比如，如圖3(a)所示，使選擇位線BL1及BL2的相同一端(前側(cè))電耦合，再使選擇位線BL2及BL3的另一端(后側(cè))電耦合。
這樣，利用相當(dāng)于傳統(tǒng)MRAM裝置中1位的位線寫入電流可以在串聯(lián)連接的選擇位線BL1～BL3中寫入多位(3位)數(shù)據(jù)。
圖3B表示在相鄰的選擇位線間寫入相同電平數(shù)據(jù)場(chǎng)合下的位線寫入電流的供應(yīng)方式。比如在圖3B的示例中，對(duì)各選擇位線BL1～BL3寫入“0”數(shù)據(jù)。即在各選擇位線BL1～BL3中流通用于寫入“0”數(shù)據(jù)的位線寫入電流-Iw。在該場(chǎng)合下，為在相鄰的選擇位線間流通同一方向的電流，即使把選擇位線同端連接起來(lái)，也不能使所需方向的電流流通。
為此，在有必要向相鄰的選擇位線提供同一方向的位線寫入電流的場(chǎng)合下，在通過(guò)與該選擇位線對(duì)應(yīng)的電流回流配線RL使位線寫入電流返回后，使該電流回流配線與相鄰的選擇位線之間電耦合，提供位線寫入電流。
比如，與有必要向下一條選擇位線BL2提供相同方向的位線寫入電流的選擇位線BL1對(duì)應(yīng)的電流回流配線RL1使流經(jīng)選擇位線BL1的位線寫入電流返回。通過(guò)電流回流配線RL1返回的位線寫入電流被提供給下一條選擇位線BL2。具體地說(shuō)，選擇位線BL1及電流回流配線RL1的同端(前端)被電耦合，電流回流配線RL1與選擇位線BL2的另一同端(后端)被電耦合。
同樣，為向下一條選擇位線BL3提供相同方向的位線寫入電流，與選擇位線BL2對(duì)應(yīng)的電流回流配線RL2使流經(jīng)選擇位線BL2的位線寫入電流返回。此外通過(guò)電流回流配線RL2返回的位線寫入電流被提供給選擇位線BL3。即選擇位線BL2及電流回流配線RL2的同端(前端)被電耦合，電流回流配線RL2與選擇位線BL3的另一同端(后端)被電耦合。
這樣，在通過(guò)各選擇位線寫入相同電平數(shù)據(jù)的場(chǎng)合下，利用相當(dāng)于傳統(tǒng)MRAM裝置中1位的位線寫入電流也可以在被串聯(lián)連接的選擇位線BL1～BL3中寫入多位(3位)數(shù)據(jù)。
參照?qǐng)D4，寫驅(qū)動(dòng)器11a及11b與同時(shí)作為數(shù)據(jù)寫入對(duì)象的3條(K＝3)選擇位線BL1～BL3的兩端分別對(duì)應(yīng)配置。同樣的寫驅(qū)動(dòng)器11a及11b按照由作為K位數(shù)據(jù)并行寫入對(duì)象的K條選擇位線構(gòu)成的各線組被配置。換言之，圖4所示的3條(K＝3)選擇位線BL1～BL3構(gòu)成同一線組GR。
被配置在選擇位線BL1～BL3一端的寫驅(qū)動(dòng)器11a包括被設(shè)置在寫入第1位的選擇位線BL1的一端與電源電壓Vcc之間的晶體管開關(guān)40、分別被設(shè)置在對(duì)應(yīng)的選擇位線BL及電流回流配線RL之間的晶體管開關(guān)41a，42a，43a、分別被設(shè)置在電流回流配線RL1，RL2與下一條選擇位線BL2，BL3之間的晶體管開關(guān)41b，42b、被分別設(shè)置在相鄰的選擇位線間的晶體管開關(guān)41c，42c、被電耦合在寫入第3(最后)位的選擇位線BL3與接地電壓GND之間的晶體管開關(guān)45。
晶體管開關(guān)41a被電耦合在選擇位線BL1與電流回流配線RL1的同端之間。晶體管開關(guān)42a被電耦合在選擇位線BL2與電流回流配線RL2的同端之間。晶體管開關(guān)43a被電耦合在選擇位線BL3與電流回流配線RL3的同端之間。
晶體管開關(guān)41b被電耦合在電流回流配線RL1與選擇位線BL2的同端之間。晶體管開關(guān)42b被電耦合在電流回流配線RL2與選擇位線BL3的同端之間。晶體管開關(guān)41c被電耦合在選擇位線BL1與BL2的同端之間。晶體管開關(guān)42c被電耦合在選擇位線BL2與BL3的同端之間。
寫驅(qū)動(dòng)器11b被配置在選擇位線BL1～BL3的另一端，包括晶體管開關(guān)50，51a～51c，52a～52c，53a，55。晶體管開關(guān)50，51a～51c，52a～52c，53a，55在選擇位線BL1～BL3及電流回流配線RL1～RL3的另一端分別按照與寫驅(qū)動(dòng)器11a內(nèi)的晶體管開關(guān)40，41a～41c，42a～42c，43a，45相同的方式被配置。
參照?qǐng)D5，位線電流控制電路31與被并行寫入3位(K＝3)的寫入數(shù)據(jù)相對(duì)應(yīng)，生成用于控制構(gòu)成被配置在選擇位線一端的寫驅(qū)動(dòng)器11a的晶體管開關(guān)組的通、斷的寫入控制信號(hào)WT0，WT1a～WT1c，WT2a～WT2c，WT3a。以下把K位寫入數(shù)據(jù)DIN的各位也稱為寫入數(shù)據(jù)DIN(I)(I1～K的整數(shù))。
位線電流控制電路31包括用于使第1位的寫入數(shù)據(jù)DIN(1)反轉(zhuǎn)的反轉(zhuǎn)器IVa1、用于使下一位的寫入數(shù)據(jù)DIN(2)反轉(zhuǎn)的反轉(zhuǎn)器IVa2。此外在下文中，寫入數(shù)據(jù)DIN(1)～DIN(3)的反轉(zhuǎn)電平分別以/DIN(1)～/DIN(3)表示。
位線電流控制電路31還包括把寫入數(shù)據(jù)/DIN(1)及/DIN(2)的AND邏輯運(yùn)算結(jié)果作為寫入控制信號(hào)WT1a輸出的邏輯電路61a、把寫入數(shù)據(jù)/DIN(1)及/DIN(2)的AND邏輯運(yùn)算結(jié)果作為寫入控制信號(hào)WT1b輸出的邏輯電路61b、把寫入數(shù)據(jù)/DIN(1)及/DIN(2)的AND邏輯運(yùn)算結(jié)果作為寫入控制信號(hào)WT1c輸出的邏輯電路61c、用于輸出寫入控制信號(hào)WT1b及WT1c的OR(或門)邏輯運(yùn)算結(jié)果的邏輯電路61d。
位線電流控制電路31還包括用于使邏輯電路61d的輸出反轉(zhuǎn)的反轉(zhuǎn)器IVb1、用于使寫入數(shù)據(jù)DIN(3)反轉(zhuǎn)的反轉(zhuǎn)器IVb2、把反轉(zhuǎn)器IVb1及IVb2各自輸出的AND邏輯運(yùn)算結(jié)果作為寫入控制信號(hào)WT2a輸出的邏輯電路62a、把邏輯電路61d的輸出與寫入數(shù)據(jù)DIN(3)之間的AND邏輯運(yùn)算結(jié)果作為寫入控制信號(hào)WT2b輸出的邏輯電路62b、把反轉(zhuǎn)器IVb1的輸出及寫入數(shù)據(jù)DIN(3)之間的AND邏輯運(yùn)算結(jié)果作為寫入控制信號(hào)WT2c輸出的邏輯電路62c、輸出寫入控制信號(hào)WT2b及WT2c之間的OR(或門)邏輯運(yùn)算結(jié)果的邏輯電路62d。
位線電流控制電路31還包括用于使邏輯電路62d的輸出反轉(zhuǎn)的反轉(zhuǎn)器IVc1、用于使寫入數(shù)據(jù)DIN(3)反轉(zhuǎn)的反轉(zhuǎn)器IVd、對(duì)反轉(zhuǎn)器IVd的輸出再進(jìn)行反轉(zhuǎn)的反轉(zhuǎn)器IVc2、把反轉(zhuǎn)器IVc1及IVc2各自的輸出之間的AND邏輯運(yùn)算結(jié)果作為寫入控制信號(hào)WT3a輸出的邏輯電路63a、用于生成邏輯電路62d的輸出與寫入數(shù)據(jù)/DIN(3)之間的AND邏輯運(yùn)算結(jié)果的邏輯電路63b、用于生成反轉(zhuǎn)器IVc1的輸出與寫入數(shù)據(jù)/DIN(3)之間的AND邏輯運(yùn)算結(jié)果的邏輯電路63c。
在寫驅(qū)動(dòng)器11a內(nèi)，晶體管開關(guān)40根據(jù)第1位的寫入數(shù)據(jù)DIN(1)通、斷。晶體管開關(guān)41a～41c分別根據(jù)寫入控制信號(hào)WT1a～WT1c通、斷，晶體管開關(guān)42a～42c分別根據(jù)寫入控制信號(hào)WT2a～WT2c通、斷，晶體管開關(guān)43a根據(jù)寫入控制信號(hào)WT3a通、斷。晶體管開關(guān)45根據(jù)第3位寫入數(shù)據(jù)的反轉(zhuǎn)數(shù)據(jù)/DIN(3)通、斷。
與寫驅(qū)動(dòng)器11b對(duì)應(yīng)設(shè)置的位線電流控制電路32具有與位線電流控制電路31相同的構(gòu)成，根據(jù)寫入數(shù)據(jù)/DIN(1)～/DIN(3)，生成寫入控制信號(hào)WT1a#～WT1c#、WT2a#～WT2c#、WT3a#。即當(dāng)向位線電流控制電路31分別輸入/DIN(1)～/DIN(3)，而不是寫入數(shù)據(jù)DIN(1)～DIN(3)的場(chǎng)合下，寫入控制信號(hào)WT1a#～WT1c#、WT2a#～WT2c#、WT3a#的電平分別與寫入控制信號(hào)WT1a～WT1c、WT2a～WT2c、WT3a～WT3c的電平相等。
在寫驅(qū)動(dòng)器11b內(nèi)，晶體管開關(guān)50根據(jù)第1位的寫入數(shù)據(jù)的反轉(zhuǎn)數(shù)據(jù)/DIN(1)通、斷。晶體管開關(guān)51a～51c分別根據(jù)寫入控制信號(hào)WT1a#～WT1c#通、斷，晶體管開關(guān)52a～52c分別根據(jù)寫入控制信號(hào)WT2a#～WT2c#通、斷，晶體管開關(guān)53a根據(jù)寫入控制信號(hào)WT3a#通、斷。晶體管開關(guān)55根據(jù)第3位的寫入數(shù)據(jù)DIN(3)通、斷。
這樣，晶體管開關(guān)40及50的任意一方根據(jù)第1位的寫入數(shù)據(jù)DIN(1)接通，晶體管開關(guān)45及55的任意一方根據(jù)第3(第K個(gè))位的寫入數(shù)據(jù)DIN(3)接通。
在上述構(gòu)成下，寫入數(shù)據(jù)的第1位所對(duì)應(yīng)的選擇位線BL1的一端(寫驅(qū)動(dòng)器11a側(cè))及另一端(寫驅(qū)動(dòng)器11b側(cè))中的任意一方根據(jù)寫入數(shù)據(jù)DIN(1)的電平與電源電壓Vcc連接。
位線BL1的一端及另一端的對(duì)側(cè)(未與電源電壓Vcc耦合的一側(cè))在寫入數(shù)據(jù)DIN(1)及DIN(2)的電平不同的場(chǎng)合下，與下一個(gè)選擇位線BL2連接。具體地說(shuō)，晶體管開關(guān)41c及51c中的任意一方根據(jù)寫入數(shù)據(jù)DIN(1)及DIN(2)的電平接通。
圖5表示在相鄰的位線間流通互為反向的位線寫入電流場(chǎng)合下的寫驅(qū)動(dòng)器的控制情況。
如圖5所示，在位線BL1中流通位線寫入電流+Iw，在位線BL2中流通位線寫入電流-Iw的場(chǎng)合下，晶體管開關(guān)40接通，晶體管開關(guān)50斷路。其結(jié)果是，位線BL1的一端與電源電壓Vcc連接。此外，由于分別流經(jīng)位線BL1及BL2的位線寫入電流互為反向，因而各晶體管開關(guān)41a，41b，51a，51b被斷開。此外，為使位線寫入電流-Iw在位線BL2內(nèi)流通，晶體管開關(guān)51c被接通，而晶體管開關(guān)41c被斷開。
在位線BL2及BL3之間也配置相同的構(gòu)成。這樣，當(dāng)在位線BL2及BL3內(nèi)流通互為反向的位線寫入電流時(shí)，各晶體管開關(guān)42a，42b，52a，52b被斷開。此外，為使位線寫入電流+Iw在位線BL3內(nèi)流通，晶體管開關(guān)42c被接通，而晶體管開關(guān)52c被斷開。
與寫入數(shù)據(jù)的第3(最后)位對(duì)應(yīng)的選擇位線BL3的一端及另一端通過(guò)晶體管開關(guān)45及55被有選擇地與接地電壓GND連接。晶體管開關(guān)45及55中哪一個(gè)接通根據(jù)寫入數(shù)據(jù)DIN(3)決定。
這樣，通過(guò)電源電壓Vcc～晶體管開關(guān)40～選擇位線BL1～晶體管開關(guān)51c～選擇位線BL2～晶體管開關(guān)42c～選擇位線BL3～晶體管開關(guān)55～接地電壓GND的線路，可以在電源電壓Vcc與接地電壓GND之間串聯(lián)連接的選擇位線BL1～BL3內(nèi)分別流通在相鄰選擇位線間互為反向的位線寫入電流+Iw、-Iw及+Iw。
此外，雖然為保持電路構(gòu)成的連續(xù)性，所記載的是與最終位對(duì)應(yīng)的選擇位線BL3所對(duì)應(yīng)的邏輯電路63b及63c，但也可以省略該配置。即在位線BL3之后再附加連接用于實(shí)施并行寫入數(shù)據(jù)的選擇位線的場(chǎng)合下，也可以為所附加的選擇位線及與此對(duì)應(yīng)的電流回流配線再配置與晶體管開關(guān)41b及42b相同設(shè)置的晶體管開關(guān)43b，再配置與晶體管開關(guān)41c及42c相同配置的晶體管開關(guān)43c。
圖6表示在各選擇位線中流通相同方向的位線寫入電流的場(chǎng)合下，寫驅(qū)動(dòng)器的控制情況。圖6表示在各位線BL1～BL3中流通用于寫入“1”數(shù)據(jù)的位線寫入電流+Iw的場(chǎng)合。
參照?qǐng)D6，為在選擇位線BL1內(nèi)流通位線電流+Iw，在晶體管開關(guān)40及50中，根據(jù)寫入數(shù)據(jù)DIN(1)，被選擇的晶體管開關(guān)40接通，晶體管開關(guān)50被斷路。
在選擇位線BL1及BL2中流通相同方向的位線電流的場(chǎng)合下，被配置在這些選擇位線間的各晶體管開關(guān)41c及51c被斷開。此外，選擇位線BL1的一端側(cè)及另一端側(cè)的未與電源電壓Vcc連接的一端與對(duì)應(yīng)的電流回流配線RL1連接。即根據(jù)寫入數(shù)據(jù)DIN(1)的電平，晶體管開關(guān)41a及51a的任意一方被有選擇地接通。
此外，電流回流配線RL1通過(guò)晶體管開關(guān)41b或51b與下一條位線BL2連接。具體地說(shuō)，在寫入數(shù)據(jù)DIN(1)＝DIN(2)＝“1”的場(chǎng)合下，如圖6所示，晶體管開關(guān)41b接通，晶體管開關(guān)51b斷路。相反，在DIN(1)＝DIN(2)＝“0”的場(chǎng)合下，晶體管開關(guān)51b接通，晶體管開關(guān)41b斷路。
這樣，在各選擇位線BL1及BL2中，可以流通同一方向的位線電流+Iw或-Iw。選擇位線BL2及BL3之間的連接也按同樣方式被控制。
最終位的寫入數(shù)據(jù)DIN(3)所對(duì)應(yīng)的位線BL3與圖5的場(chǎng)合相同，根據(jù)寫入數(shù)據(jù)DIN(3)的電平，通過(guò)晶體管開關(guān)45及55中的任意一方被與接地電壓GND耦合。
這樣，在利用按各存儲(chǔ)單元列配置的位線BL及電流回流配線RL，在相鄰的選擇位線間產(chǎn)生反向位線電流的場(chǎng)合下，連接2條相鄰位線的同端或?qū)?cè)同端，從而產(chǎn)生回流用位線電流。與此相對(duì)，當(dāng)在相鄰位線間流通同向電流時(shí)，位線BL的電流通過(guò)屬于同一存儲(chǔ)單元列的電流回流配線RL返回，并傳送給下一存儲(chǔ)單元列的選擇位線。
這樣，在各存儲(chǔ)單元列中，通過(guò)適當(dāng)采用在不同于位線BL的電路層內(nèi)形成的電流回流配線RL，多條選擇位線可以通過(guò)必要數(shù)量的電流回流配線RL在電源電壓Vcc與接地電壓GND之間串聯(lián)連接。因此，可以使共享一條電流線路，與多條選擇位線分別對(duì)應(yīng)，而且其方向與并行寫入的寫入數(shù)據(jù)DIN的位分別對(duì)應(yīng)的位線寫入電流流通。其結(jié)果是，可以在不增大消耗電流的同時(shí)并行寫入多位數(shù)據(jù)。
此外，雖然在實(shí)施方式1下的構(gòu)成中所說(shuō)明的是把電流回流配線RL作為被設(shè)置在位線BL的上層內(nèi)的配線，但電流回流配線也可被設(shè)置到位線BL的下層內(nèi)。比如，如圖20的構(gòu)造圖所示，利用用于把存取晶體管ATR的源電壓固定到接地電壓GND上的源線SRL也能實(shí)現(xiàn)電流回流配線RL的功能。由于在數(shù)據(jù)寫入時(shí)在各MTJ存儲(chǔ)單元內(nèi)，存取晶體管ATR被斷路，因此源線SRL與位線BL之間被電隔離。
這樣，通過(guò)再設(shè)置用于在數(shù)據(jù)寫入時(shí)使接地電壓GND與源線SRL斷離，在數(shù)據(jù)讀出時(shí)使接地電壓GND與源線SRL電耦合的晶體管開關(guān)，可以無(wú)需再另設(shè)新配線，可把與各存儲(chǔ)單元列對(duì)應(yīng)設(shè)置的源線SRL作為電流回流配線RL使用。
與此相對(duì)，在把電流回流配線RL設(shè)置到位線BL的上層內(nèi)的場(chǎng)合下，由于與隧道磁阻件TMR之間的距離增大，因而可以減輕由電流回流配線RL所產(chǎn)生的磁場(chǎng)對(duì)選擇存儲(chǔ)單元以外的MTJ存儲(chǔ)單元的不良影響。尤其是在用于具有較多配線層數(shù)的系統(tǒng)LSI(Large ScaleIntegrated Circuit)等時(shí)，可在不招致面積擴(kuò)大的同時(shí)容易地配置電流回流配線RL。
此外雖然在實(shí)施方式1中所說(shuō)明的是3位寫入數(shù)據(jù)被并行寫入的構(gòu)成，但本發(fā)明的適用范圍并不局限于該構(gòu)成。即為并行寫入任意位數(shù)的數(shù)據(jù)，通過(guò)根據(jù)寫入數(shù)據(jù)的位數(shù)設(shè)定構(gòu)成1組GR的位線BL的根數(shù)，而且根據(jù)屬于同一組GR的位線BL的根數(shù)擴(kuò)大與寫驅(qū)動(dòng)器11a，11b及位線電流控制電路31，32相同的構(gòu)成，可以實(shí)現(xiàn)這種構(gòu)成。
此外雖然在圖4所示的構(gòu)成中所表示的是構(gòu)成寫驅(qū)動(dòng)器11a及11b的各晶體管開關(guān)都由N通道MOS晶體管構(gòu)成的示例，但這些晶體管開關(guān)也可以由P通道MOS晶體管構(gòu)成。在采用這種構(gòu)成的場(chǎng)合下，有必要使向各晶體管開關(guān)的門電路輸入的信號(hào)電平的極性相對(duì)圖5及圖6示例反轉(zhuǎn)。
實(shí)施方式2在實(shí)施方式2中，對(duì)旨在簡(jiǎn)化用于控制位線寫入電流的寫驅(qū)動(dòng)器的構(gòu)成作以說(shuō)明。
參照?qǐng)D7，在實(shí)施方式2下的構(gòu)成中，在存儲(chǔ)器陣列10內(nèi)配置的多個(gè)存儲(chǔ)單元也沿行方向被分割成多個(gè)存儲(chǔ)塊。圖7有代表性地示出了這些存儲(chǔ)塊MB中第1及第2存儲(chǔ)塊MB1及MB2以及向這些存儲(chǔ)塊供應(yīng)位線寫入電流的電路系統(tǒng)的構(gòu)成。
與圖2的構(gòu)成相同，寫驅(qū)動(dòng)器帶101被配置在相鄰的存儲(chǔ)塊之間以及位于兩端的存儲(chǔ)塊的外側(cè)。此外，數(shù)位線驅(qū)動(dòng)器21與各存儲(chǔ)塊分別對(duì)應(yīng)配置，在對(duì)應(yīng)的存儲(chǔ)塊MB中根據(jù)行選擇結(jié)果對(duì)寫數(shù)位線WDL的活化性進(jìn)行控制。這樣，在被活化的寫數(shù)位線WDL上將有一定方向的數(shù)據(jù)寫入電流Ip流通。
在實(shí)施方式2下的構(gòu)成中，與實(shí)施方式1的構(gòu)成相比，不同點(diǎn)是在寫驅(qū)動(dòng)器帶101內(nèi)，寫入電流控制配線WCL及/WCL被配置在各存儲(chǔ)塊MB兩側(cè)的行方向上。圖7有代表性地示出了這些寫入電流控制配線WCL及/WCL中與存儲(chǔ)塊MB1及MB2分別對(duì)應(yīng)的寫入電流控制配線WCL1、/WCL1及WCL2、/WCL2。
此外在實(shí)施方式2下的構(gòu)成中，用于控制寫入電流控制配線WCL、/WCL與電源電壓Vcc之間的連接的連接控制部110和用于控制寫入電流控制配線WCL、/WCL與接地電壓GND之間的連接的連接控制部120與各存儲(chǔ)塊對(duì)應(yīng)設(shè)置。
此外寫入電流控制電路130及135分別與連接控制部110及連接控制部120對(duì)應(yīng)設(shè)置。各寫入電流控制電路130及135在數(shù)據(jù)寫入時(shí)，根據(jù)用于表示寫入對(duì)象的存儲(chǔ)塊的寫入塊解碼信號(hào)WBDS及寫入數(shù)據(jù)DIN對(duì)連接控制部110及120進(jìn)行控制。
列解碼器25的列選擇結(jié)果通過(guò)列選擇線CSL被傳送給各寫驅(qū)動(dòng)器帶101。列選擇線CSL與各存儲(chǔ)單元列對(duì)應(yīng)設(shè)置，在選擇列內(nèi)被活化至H電平。各列選擇線CSL在多個(gè)存儲(chǔ)塊間被共享。因此，即使在適應(yīng)大容量化的構(gòu)成下把存儲(chǔ)器陣列10分割成多個(gè)存儲(chǔ)塊的場(chǎng)合下，無(wú)需增加信號(hào)配線的數(shù)量，也可把列選擇結(jié)果傳送給各存儲(chǔ)塊。
參照?qǐng)D8，在各存儲(chǔ)塊MB中，位線BL與各存儲(chǔ)單元列MCR對(duì)應(yīng)配置。各寫入電流控制配線WCL及/WCL由對(duì)應(yīng)的存儲(chǔ)塊MB中的多個(gè)存儲(chǔ)單元列MCR共享。
此外由于在各存儲(chǔ)塊MB中，寫驅(qū)動(dòng)器帶及連接控制部的構(gòu)成相同，因而在下文中以與存儲(chǔ)塊MB2對(duì)應(yīng)的構(gòu)成為代表作以說(shuō)明。在存儲(chǔ)塊MB2中，各位線BL分別通過(guò)構(gòu)成寫驅(qū)動(dòng)器的晶體管開關(guān)102及103與寫入電流控制配線WCL2及/WCL2電耦合。晶體管開關(guān)102及103的門電路與對(duì)應(yīng)的列選擇線CSL連接。
列解碼器25根據(jù)通過(guò)列地址CA得到的列預(yù)解碼信號(hào)將選擇列的列選擇線CSL活化至H電平。
在連接控制部110內(nèi)，配有被電耦合在電源電壓Vcc與寫入電流控制配線WCL2的一端之間的晶體管開關(guān)111及被電耦合在電源電壓Vcc與寫入電流控制配線/WCL2的一端之間的晶體管開關(guān)112。此外，在連接控制部120內(nèi)，配有被電耦合在接地電壓GND與寫入電流控制配線WCL2的另一端之間的晶體管開關(guān)121及被電耦合在接地電壓GND與寫入電流控制配線/WCL2的另一端之間的晶體管開關(guān)122。
圖9中以示例表示存儲(chǔ)塊MB2內(nèi)以黑色表示的存儲(chǔ)單元作為選擇存儲(chǔ)單元被選作數(shù)據(jù)寫入對(duì)象的場(chǎng)合下的位線寫入電流的供應(yīng)情況。
構(gòu)成與包括選擇存儲(chǔ)單元的存儲(chǔ)單元列對(duì)應(yīng)的寫驅(qū)動(dòng)器的晶體管開關(guān)102及103根據(jù)對(duì)應(yīng)的列選擇線的活化接通。這樣，與選擇存儲(chǔ)單元對(duì)應(yīng)的選擇位線被連接在寫入電流控制配線WCL2與/WCL2之間。
此外，寫入電流控制配線WCL2及/WCL2的電壓根據(jù)在選擇位線中流通的位線寫入電流的方向，即流向選擇存儲(chǔ)單元的寫入數(shù)據(jù)電平被設(shè)定。比如，在向選擇存儲(chǔ)單元內(nèi)寫入“0”數(shù)據(jù)的場(chǎng)合下，為使位線寫入電流-Iw在選擇位線中流通，寫入電流控制配線/WCL2被設(shè)定為H電平(電源電壓Vcc)，寫入電流控制配線WCL2被設(shè)定為L(zhǎng)電平(接地電壓GND)。
這樣，在連接控制部110中，在晶體管開關(guān)112的門電路中輸入H電平信號(hào)，在晶體管開關(guān)111的門電路中輸入L電平信號(hào)。在連接控制部120中，在晶體管開關(guān)121的門電路中輸入H電平信號(hào)，在晶體管開關(guān)122的門電路中輸入L電平信號(hào)。這樣，在電源電壓Vcc～晶體管開關(guān)112～寫入電流控制配線/WCL2～晶體管開關(guān)103～選擇位線～晶體管開關(guān)102～寫入電流控制配線WCL2～晶體管開關(guān)121～接地電壓GND的線路中可以流通用于在選擇存儲(chǔ)單元內(nèi)寫入“0”數(shù)據(jù)的位線電流-Iw。
與此相對(duì)，在非選擇塊比如存儲(chǔ)塊MB1中，為使連接控制部110的晶體管開關(guān)111及112斷開，在各門電路內(nèi)輸入L電平信號(hào)，為使連接控制部120的晶體管開關(guān)121及122接通，在各門電路內(nèi)輸入H電平信號(hào)。這樣，非選擇塊中的各寫入電流控制配線WCL及/WCL被固定到接地電壓GND上。
這樣，可以防止數(shù)據(jù)寫入電流意外地流入非選擇存儲(chǔ)塊內(nèi)的位線內(nèi)。從而可以防止發(fā)生數(shù)據(jù)誤寫入，使MRAM裝置工作穩(wěn)定。
圖10表示在與圖9相同的選擇存儲(chǔ)單元內(nèi)寫入“1”數(shù)據(jù)的場(chǎng)合的工作情況。
在該場(chǎng)合下，隨著選擇存儲(chǔ)單元對(duì)應(yīng)的晶體管開關(guān)102及103的接通，選擇位線也被連接到寫入電流控制配線WCL2與/WCL2之間。
此外，為在選擇位線內(nèi)流通位線寫入電流+Iw，寫入電流控制配線WCL2被設(shè)定到H電平(電源電壓Vcc)，寫入電流控制配線/WCL2被設(shè)定到L電平(接地電壓GND)。
這樣，在連接控制部110中，在晶體管開關(guān)111的門電路中輸入H電平信號(hào)，在晶體管開關(guān)112的門電路中輸入L電平信號(hào)。在連接控制部120中，在晶體管開關(guān)122的門電路中輸入H電平信號(hào)，在晶體管開關(guān)121的門電路中輸入L電平信號(hào)。這樣，在電源電壓Vcc～晶體管開關(guān)111～寫入電流控制配線WCL2～晶體管開關(guān)102～選擇位線～晶體管開關(guān)103～寫入電流控制配線/WCL2～晶體管開關(guān)122～接地電壓GND的線路中可以流通用于在選擇存儲(chǔ)單元內(nèi)寫入“1”數(shù)據(jù)的位線電流+Iw。
在非選擇塊中，如圖9所示的一樣，各對(duì)應(yīng)的寫入電流控制配線WCL及/WCL被固定到接地電壓GND上。
以下對(duì)用于實(shí)施圖9及圖10所示的選擇塊及非選擇塊中的寫入電流控制配線的電壓控制的寫入電流控制電路130及135的具體構(gòu)成作以說(shuō)明。
參照?qǐng)D11，寫入電流控制電路130配有按各存儲(chǔ)塊MB設(shè)置的反轉(zhuǎn)器131及邏輯電路132、133。反轉(zhuǎn)器131對(duì)相對(duì)選擇存儲(chǔ)塊的寫入數(shù)據(jù)DIN的電平進(jìn)行反轉(zhuǎn)并輸出。邏輯電路132接收用于表示對(duì)應(yīng)的存儲(chǔ)塊是否已被選擇的寫入塊解碼信號(hào)WBDS、在數(shù)據(jù)寫入工作時(shí)被活化(H電平)的控制信號(hào)WE以及反轉(zhuǎn)器131的輸出，并把這些AND邏輯運(yùn)算結(jié)果向晶體管開關(guān)111的門電路輸出。邏輯電路133把寫入塊解碼信號(hào)WBDS、控制信號(hào)WE及寫入數(shù)據(jù)DIN之間的AND邏輯運(yùn)算結(jié)果輸送給晶體管開關(guān)112的門電路。
這樣，在數(shù)據(jù)寫入工作時(shí)之外的各存儲(chǔ)塊及數(shù)據(jù)寫入工作時(shí)的非選擇塊中，邏輯電路132及133的輸出都被設(shè)定到L電平。與此對(duì)應(yīng)，在數(shù)據(jù)寫入時(shí)的選擇塊內(nèi)，邏輯電路132及133的輸出根據(jù)寫入數(shù)據(jù)DIN的電平，按照對(duì)H電平及L電平每一方互補(bǔ)的方式設(shè)定。
寫入電流控制電路135包括按各存儲(chǔ)塊MB設(shè)置的反轉(zhuǎn)器137及邏輯電路136、138。反轉(zhuǎn)器137與反轉(zhuǎn)器131同樣對(duì)寫入數(shù)據(jù)DIN的電平反轉(zhuǎn)后輸出。邏輯電路138接收寫入塊解碼信號(hào)WBDS、控制信號(hào)WE及反轉(zhuǎn)器137的輸出，即接收與邏輯電路132相同的輸入，并把這些NAND(與非)邏輯運(yùn)算結(jié)果向晶體管開關(guān)122的門電路輸出。邏輯電路136接收與邏輯電路133相同的輸入，并把這些NAND(與非)邏輯運(yùn)算結(jié)果輸送給晶體管開關(guān)121的門電路。
這樣，邏輯電路136及138的輸出與邏輯電路132及133的相同，在數(shù)據(jù)寫入工作時(shí)之外的各存儲(chǔ)塊及數(shù)據(jù)寫入工作時(shí)的非選擇塊中，都被設(shè)定到L電平。
另一方面，在數(shù)據(jù)寫入工作時(shí)的選擇塊中，邏輯電路136及138的輸出根據(jù)寫入數(shù)據(jù)DIN的電平按照對(duì)H電平及L電平每一方互補(bǔ)的方式設(shè)定。尤其是邏輯電路132及136的輸出被按互補(bǔ)方式分別設(shè)定，邏輯電路133及138的輸出也按互補(bǔ)方式被分別設(shè)定。
通過(guò)上述構(gòu)成，連接控制部110及120在數(shù)據(jù)寫入工作時(shí)之外的各存儲(chǔ)塊及數(shù)據(jù)寫入工作時(shí)的非選擇塊中，可使各寫入電流控制配線WCL及/WCL與接地電壓GND連接，在數(shù)據(jù)寫入工作時(shí)的非選擇塊中，可使對(duì)應(yīng)的寫入電流控制配線WCL及/WCL的一方及另一方根據(jù)寫入數(shù)據(jù)DI N與電源電壓Vcc及接地電壓GND的每一方分別連接。其結(jié)果是，如圖9及圖10所示可以向各存儲(chǔ)塊提供位線寫入電流。
這樣，根據(jù)實(shí)施方式2下的構(gòu)成，由于通過(guò)在多個(gè)存儲(chǔ)單元列間被共享的寫入電流控制配線WCL，/WCL提供位線寫入電流，因而可以只用2個(gè)晶體管開關(guān)102及103簡(jiǎn)單地構(gòu)成按各位線BL配置的寫驅(qū)動(dòng)器。
即由于采用寫入電流控制配線WCL及/WCL在與同一存儲(chǔ)塊對(duì)應(yīng)的寫驅(qū)動(dòng)器間被共享的構(gòu)成，因而可簡(jiǎn)化各寫驅(qū)動(dòng)器的構(gòu)成。
即如果對(duì)如圖12所示的采用由被分別配置在各位線兩端的CMOS(Complementary Mental-Oxide Semiconductor device互補(bǔ)型金屬氧化物半導(dǎo)體裝置)反轉(zhuǎn)器構(gòu)成的寫驅(qū)動(dòng)器WDa及WDb，根據(jù)寫入數(shù)據(jù)DIN對(duì)選擇位線兩端與電源電壓Vcc及接地電壓GND之間的連接進(jìn)行控制的構(gòu)成作以比較，晶體管開關(guān)的個(gè)數(shù)可以減少一半。其結(jié)果是可以實(shí)現(xiàn)MRAM裝置的小面積化。
實(shí)施方式3在實(shí)施方式3中，對(duì)以實(shí)施方式2下的寫驅(qū)動(dòng)器的構(gòu)成為前提，用于并行寫入多位數(shù)據(jù)的構(gòu)成作以說(shuō)明。
參照?qǐng)D13，在實(shí)施方式3下的構(gòu)成中，各存儲(chǔ)塊MB沿列方向被進(jìn)一步分割為K個(gè)子塊SB。圖13以示例表示K＝3的場(chǎng)合，存儲(chǔ)塊MB1被分割為子塊SB11～SB13，存儲(chǔ)塊MB2被分割為子塊SB21～SB23。
在實(shí)施方式3下的構(gòu)成中，K位數(shù)據(jù)被并行寫入構(gòu)成選擇存儲(chǔ)塊的K個(gè)子塊中的各子塊內(nèi)。與實(shí)施方式1及2的構(gòu)成相同，數(shù)位線驅(qū)動(dòng)器21被按照各存儲(chǔ)塊配置。此外寫數(shù)位線WDL在各存儲(chǔ)單元行中以通用方式被配置在屬于同一存儲(chǔ)塊的多個(gè)(K個(gè))子塊內(nèi)。
與實(shí)施方式2相同的寫驅(qū)動(dòng)器被配置在被設(shè)置在各子塊兩端的寫驅(qū)動(dòng)器帶101內(nèi)，這一點(diǎn)未詳細(xì)圖示。在各存儲(chǔ)塊內(nèi)，寫入電流控制配線WCL，/WCL被分別與K個(gè)子塊SB對(duì)應(yīng)分割。
比如，對(duì)應(yīng)于存儲(chǔ)塊MB1的寫入電流控制配線WCL1及/WCL1分別與子塊SB11～SB13對(duì)應(yīng)，分別被分割為寫入電流控制配線WCL11～WCL13及/WCL11～/WCL13。同樣，對(duì)應(yīng)于存儲(chǔ)塊MB2的寫入電流控制配線WCL2及/WCL2分別與子塊SB21～SB23對(duì)應(yīng)，分別被分割為寫入電流控制配線WCL21～WCL23及/WCL21～/WCL23。
這樣，獨(dú)立的寫入電流控制配線WCL及/WCL被配置在各子塊SB的兩端，在各存儲(chǔ)塊內(nèi)的位線寫入電流±Iw的供應(yīng)與實(shí)施方式2同樣實(shí)施。
在選擇存儲(chǔ)塊內(nèi)，根據(jù)行選擇結(jié)果選擇一個(gè)存儲(chǔ)單元行。另外，在選擇存儲(chǔ)塊所屬的多個(gè)(K個(gè))子塊SB中的每一個(gè)內(nèi)，根據(jù)列選擇結(jié)果各選擇一個(gè)存儲(chǔ)單元列，與寫入數(shù)據(jù)DIN的各位對(duì)應(yīng)的位線寫入電流±Iw在選擇位線中流通。
在實(shí)施方式3下的構(gòu)成中，在各存儲(chǔ)塊中，在各相鄰子塊之間設(shè)置電流方向調(diào)整電路150。電流方向調(diào)整電路150在相鄰子塊之間對(duì)分別與各子塊對(duì)應(yīng)的寫入電流控制配線WCL，/WCL之間的連接進(jìn)行控制。比如，被配置在子塊SB11與SB12之間的電流方向調(diào)整電路150對(duì)寫入電流控制配線WCL11，/WCL11及WCL12，/WCL12之間的連接進(jìn)行控制。電流方向調(diào)整電路150的各種工作由實(shí)施方式3下的寫入電流控制電路160控制。
圖14是用于說(shuō)明實(shí)施方式3下寫入電流控制電路160的構(gòu)成的電路圖。圖14表示與寫入電流控制電路160中的存儲(chǔ)塊MB1對(duì)應(yīng)的構(gòu)成。
參照?qǐng)D14，利用連接控制部110，晶體管開關(guān)111及112被分別設(shè)置在作為第1位寫入數(shù)據(jù)DIN(1)的寫入對(duì)象的第1子塊SB11所對(duì)應(yīng)的寫入電流控制配線WCL11及/WCL11與電源電壓Vcc之間。
同樣，利用連接控制部120，晶體管開關(guān)121及122被分別設(shè)置在作為第3(第K)位，即最后位的寫入數(shù)據(jù)DIN(3)的寫入對(duì)象的第3子塊SB13所對(duì)應(yīng)的寫入電流控制配線WCL13及/WCL13與接地電壓GND之間。
由于具有相同構(gòu)成的電流方向調(diào)整電路150被分別配置在子塊SB11與SB12之間以及子塊SB12與SB13之間，因此在下文中對(duì)被配置在子塊SB11與SB12之間的電流方向調(diào)整電路150的構(gòu)成作以說(shuō)明。
電流方向調(diào)整電路150包括被串聯(lián)連接在對(duì)應(yīng)的2條寫入電流控制配線WCL11與WCL12之間的晶體管開關(guān)154及155、被串聯(lián)連接在對(duì)應(yīng)的2條寫入電流控制配線/WCL11與/WCL12之間的晶體管開關(guān)151及152。此外，電流方向調(diào)整電路150還包括被串聯(lián)連接在晶體管開關(guān)151及152的連接節(jié)點(diǎn)與晶體管開關(guān)154及155的連接節(jié)點(diǎn)之間的晶體管開關(guān)153與156。
寫入電流控制電路160分別向被配置在連接控制部110內(nèi)的晶體管開關(guān)111及112的各自的門電路輸入向第1子塊SB11寫入的寫入數(shù)據(jù)DIN(1)和反轉(zhuǎn)后的/DIN(1)。此外，寫入電流控制電路160還分別向被配置在連接控制部120內(nèi)的晶體管開關(guān)121及122的各自的門電路輸入向由反轉(zhuǎn)器177反轉(zhuǎn)后的第3(最后)子塊SB13寫入的寫入數(shù)據(jù)/DIN(3)和寫入數(shù)據(jù)DIN(3)。
在被配置在相鄰子塊SB11與SB12之間的電流方向調(diào)整電路150中，寫入數(shù)據(jù)DIN(1)被輸入到晶體管開關(guān)151的門電路中，寫入數(shù)據(jù)DIN(2)被輸入到晶體管開關(guān)155的門電路中。反轉(zhuǎn)后的寫入數(shù)據(jù)/DIN(2)被輸入到晶體管開關(guān)152的門電路中。由反轉(zhuǎn)器172反轉(zhuǎn)后的寫入數(shù)據(jù)/DIN(1)被輸入到晶體管開關(guān)154的門電路中。
寫入電流控制電路160還包括被按各電流方向調(diào)整電路150即各相鄰子塊間隔配置的邏輯電路165及175。邏輯電路165把與相鄰子塊分別對(duì)應(yīng)的寫入數(shù)據(jù)之間的一致性比較結(jié)果向晶體管開關(guān)153及156的各門電路輸出。
比如，被設(shè)置在子塊SB11及SB12之間的邏輯電路165輸出反轉(zhuǎn)后的寫入數(shù)據(jù)/DIN(1)與/DIN(2)之間的一致性比較(異或非)結(jié)果，邏輯電路175輸出寫入數(shù)據(jù)/DIN(1)與DIN(2)之間的一致性比較(異或非)結(jié)果。此外，邏輯電路165及175中的任意一方的輸出也可以施加到晶體管開關(guān)153及156的各門電路中。此外也可以省略邏輯電路165及175的任意一方的配置。
通過(guò)上述構(gòu)成，在相鄰子塊之間的寫入數(shù)據(jù)相同的場(chǎng)合下，晶體管開關(guān)153及156接通。此外，根據(jù)寫入數(shù)據(jù)的電平，晶體管開關(guān)152及154或151及155接通。這樣，在子塊之間，在電流方向調(diào)整電路150的作用下位線寫入電流返回。
與此相對(duì)，在相鄰子塊間寫入數(shù)據(jù)不同的場(chǎng)合下，由于通過(guò)下一子塊內(nèi)的選擇位線可以使位線寫入電流直接返回，因此晶體管開關(guān)153及156斷路。此外，根據(jù)寫入數(shù)據(jù)的電平，晶體管開關(guān)154與155或151與152接通。
比如，在寫入數(shù)據(jù)DIN(1)與DIN(2)的電平相同的場(chǎng)合下，在被配置在子塊SB11及SB12之間的電流方向調(diào)整電路150中，根據(jù)寫入數(shù)據(jù)電平，寫入電流控制配線WCL11與/WCL12之間或者寫入電流控制配線/WCL11與WCL12之間被電耦合。與此相對(duì)，在寫入數(shù)據(jù)DIN(1)與DIN(2)的電平不相同的場(chǎng)合下，根據(jù)寫入數(shù)據(jù)的電平，寫入電流控制配線WCL11與WCL12之間或者/WCL11與/WCL12之間被電耦合。
寫入電流控制電路160還包括與各子塊SB對(duì)應(yīng)的，被連接在寫入電流控制配線WCL與接地電壓GND之間的晶體管開關(guān)161、被連接在寫入電流控制配線/WCL與接地電壓GND之間的晶體管開關(guān)171。在數(shù)據(jù)寫入工作以外的時(shí)間內(nèi)被設(shè)定在H電平的控制信號(hào)/WE被輸入到晶體管開關(guān)161及171的各門電路中。這樣，在數(shù)據(jù)寫入工作以外的時(shí)間內(nèi)，與各子塊SB對(duì)應(yīng)的寫入電流控制配線WCL及/WCL被固定到接地電壓GND上。
圖15是用于說(shuō)明在實(shí)施方式3下的構(gòu)成中位線寫入電流的供應(yīng)例的電路圖。
圖15以示例表示存儲(chǔ)塊MB1被選擇及寫入數(shù)據(jù)DIN(1)＝DIN(2)＝L電平(“0”)、/DIN(3)＝H電平(“1”)被寫入的場(chǎng)合下的工作情況。在該場(chǎng)合下，位線寫入電流-Iw有必要在各子塊SB11及SB12內(nèi)的選擇位線中流通。與此相對(duì)，位線寫入電流+Iw有必要在子塊SB13內(nèi)的選擇位線中流通。
首先，由于寫入數(shù)據(jù)DIN(1)＝L電平，因而晶體管開關(guān)112接通，同時(shí)晶體管開關(guān)111斷路。此外，由于寫入數(shù)據(jù)DIN(3)＝H電平，因而晶體管開關(guān)121斷路，晶體管開關(guān)122接通。
由于在相鄰于塊SB11及SB12之間，寫入數(shù)據(jù)DIN(1)及DIN(2)的電平相同，因而在電流方向調(diào)整電路150中，晶體管開關(guān)153及156接通。此外由于寫入數(shù)據(jù)DIN(1)＝DIN(2)＝L電平，因而晶體管開關(guān)152及154接通，晶體管開關(guān)151及155斷路。
接下來(lái)，由于在相鄰子塊SB12及SB13之間，寫入數(shù)據(jù)DIN(2)與DIN(3)的電平不同，因而在電流方向調(diào)整電路150中，晶體管開關(guān)153及156斷路。此外由于寫入數(shù)據(jù)DIN(2)＝L電平，而且DIN(3)＝H電平，因而晶體管開關(guān)154及155接通，晶體管開關(guān)151及152斷路。
這樣，在電源電壓Vcc～寫入電流控制配線/WCL11～子塊SB11的選擇位線～寫入電流控制配線WCL11～寫入電流控制配線/WCL12～子塊SB12的選擇位線～寫入電流控制配線WCL12～寫入電流控制配線WCL13～子塊SB13的選擇位線～寫入電流控制配線/WCL13～接地電壓GND的線路中可以流通與寫入數(shù)據(jù)DIN(1)～DIN(3)對(duì)應(yīng)的位線寫入電流±Iw。
這樣，在通過(guò)電流方向調(diào)整電路150的作用，在必要時(shí)可使位線寫入電流返回后向下一個(gè)子塊傳送的構(gòu)成下，選擇存儲(chǔ)塊所屬的多個(gè)子塊中的各選擇位線可以被串聯(lián)連接在電源電壓Vcc與接地電壓GND之間。因此，可以共享一條電流線路，使被并行寫入的寫入數(shù)據(jù)DIN的各位對(duì)應(yīng)方向上的位線寫入電流分別在多條選擇位線中流通。
通過(guò)上述構(gòu)成，在實(shí)施方式3下的構(gòu)成中，在配置實(shí)施方式2中的簡(jiǎn)單的寫驅(qū)動(dòng)器的構(gòu)成下，可以在不增大消耗電流的情況下并行寫入多位數(shù)據(jù)。這樣，可以實(shí)現(xiàn)MRAM裝置的小面積化及低耗電化。
此外雖然在實(shí)施方式3下，所說(shuō)明的是并行寫入3位寫入數(shù)據(jù)的構(gòu)成，但本發(fā)明的適用范圍并不局限于此構(gòu)成。即通過(guò)根據(jù)寫入數(shù)據(jù)DIN的位數(shù)決定各存儲(chǔ)塊MB中子塊SB的分割數(shù)，并在相鄰子塊之間設(shè)置相同的電流方向調(diào)整電路150，可以并行寫入任意位數(shù)的寫入數(shù)據(jù)。
此外雖然在實(shí)施方式2及3下的構(gòu)成中所表示的是把用于使位線寫入電流±Iw流通的選擇位線的驅(qū)動(dòng)電壓設(shè)為電源電壓Vcc及接地電壓GND的構(gòu)成示例，但也可采用其它電壓電平作為該驅(qū)動(dòng)電壓。
此外，對(duì)于構(gòu)成寫驅(qū)動(dòng)器等的各晶體管開關(guān)，在考慮向各門電路輸入的信號(hào)的極性的前提下，也可以采用NMOS晶體管及PMOS晶體管中的任意一種。
權(quán)利要求
1.一種并行寫入K位(K2以上的整數(shù))寫入數(shù)據(jù)的薄膜磁體存儲(chǔ)裝置，配有被按矩陣狀配置，各自具有與磁性寫入的存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的電阻的多個(gè)存儲(chǔ)單元；分別與存儲(chǔ)單元行對(duì)應(yīng)設(shè)置，在數(shù)據(jù)寫入時(shí)，用于使在選擇行內(nèi)一定方向的規(guī)定寫入電流流通的多條寫數(shù)位線；分別與存儲(chǔ)單元列對(duì)應(yīng)設(shè)置，用于使與上述寫入數(shù)據(jù)電平對(duì)應(yīng)的方向上的數(shù)據(jù)寫入電流流通的多條位線；用于各自使在與被選為上述K位寫入數(shù)據(jù)的寫入對(duì)象的K個(gè)選擇列分別對(duì)應(yīng)的K條選擇位線中的一條內(nèi)流通的上述數(shù)據(jù)寫入電流在必要時(shí)返回的至少K條電流回流配線；用于使上述數(shù)據(jù)寫入電流按照與上述K位分別對(duì)應(yīng)的方向向上述K條選擇位線流通的寫驅(qū)動(dòng)器，其中上述寫驅(qū)動(dòng)器在上述數(shù)據(jù)寫入時(shí)，使上述K條選擇位線及上述電流回流配線中的L條(L0以上K以下的整數(shù))在第1及第2電壓之間串聯(lián)連接。
2.權(quán)利要求1記載的薄膜磁體存儲(chǔ)裝置，其中各上述電流回流配線與上述K條選擇位線的各條對(duì)應(yīng)設(shè)置，上述寫驅(qū)動(dòng)器，包括與上述K條選擇位線的各條對(duì)應(yīng)設(shè)置，被連接在對(duì)應(yīng)的選擇位線及對(duì)應(yīng)的電流回流配線一端之間的第1開關(guān)；與上述K條選擇位線的各條對(duì)應(yīng)設(shè)置，被連接在上述對(duì)應(yīng)的選擇位線及上述對(duì)應(yīng)的電流回流配線的另一端之間的第2開關(guān)，在上述K條選擇位線中第i條(i1以上(K-1)以下的整數(shù))選擇位線中，當(dāng)分別與第i條及第(i+1)條選擇位線對(duì)應(yīng)的上述寫入數(shù)據(jù)的位具有相同電平時(shí)，上述第1及第2開關(guān)的任意一方被有選擇地接通。
3.權(quán)利要求1記載的薄膜磁體存儲(chǔ)裝置，其中上述寫驅(qū)動(dòng)器，包括在上述K條選擇位線中的2條相鄰位線間，被連接在上述2條位線一端之間的第1開關(guān)；在上述K條選擇位線中的2條相鄰位線間，被連接在上述2條位線另一端之間的第2開關(guān)，在上述K條選擇位線中的第i條(i1以上(K-1)以下的整數(shù))與第(i+1)條選擇位線之間，當(dāng)分別與第i條及第(i+1)條選擇位線對(duì)應(yīng)的上述寫入數(shù)據(jù)的位是不同電平時(shí)，上述第1及第2開關(guān)中的任意一方被有選擇地接通。
4.權(quán)利要求1記載的薄膜磁體存儲(chǔ)裝置，其中上述寫驅(qū)動(dòng)器，包括分別被設(shè)置在上述K條選擇位線中第1條選擇位線的一端及另一端與上述第1電壓之間的第1及第2開關(guān)；分別被設(shè)置在上述K條選擇位線中第K條位線的一端及另一端與上述第2電壓之間的第3及第4開關(guān)，根據(jù)與上述第1選擇位線對(duì)應(yīng)的上述寫入數(shù)據(jù)的位，上述第1及第2開關(guān)中的任意一方接通，根據(jù)與上述第K選擇位線對(duì)應(yīng)的上述寫入數(shù)據(jù)的位，上述第3及第4開關(guān)中的任意一方接通。
5.權(quán)利要求1記載的薄膜磁體存儲(chǔ)裝置，其中在上述K條選擇位線中的第i條(i1以上(K-1)以下的整數(shù))選擇位線中，當(dāng)分別與第i條及第(i+1)條選擇位線對(duì)應(yīng)的上述寫入數(shù)據(jù)的位是相同電平時(shí)，流經(jīng)上述第i條選擇位線的數(shù)據(jù)寫入電流通過(guò)與上述第i條選擇位線對(duì)應(yīng)的電流回流配線返回，然后被傳送給上述第(i+1)條選擇位線。
6.權(quán)利要求1記載的薄膜磁體存儲(chǔ)裝置，其中上述電流回流配線被設(shè)置在與上述多條位線不同的配線層。
7.權(quán)利要求1記載的薄膜磁體存儲(chǔ)裝置，其中上述電流回流配線被設(shè)置在與上述多條位線不同的配線層，各上述存儲(chǔ)單元，包括具有與上述存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的電阻的磁阻件；在上述對(duì)應(yīng)的位線與上述電流回流配線中的一條之間與上述磁阻件串聯(lián)電耦合并在讀出數(shù)據(jù)時(shí)被有選擇地接通的存取元件，在上述數(shù)據(jù)讀出時(shí)，各上述電流回流配線被與規(guī)定的電壓耦合。
8.一種薄膜磁體存儲(chǔ)裝置，配有各自具有與磁性寫入的存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)變化的電阻的多個(gè)存儲(chǔ)單元被以矩陣狀配置的存儲(chǔ)器陣列；與多個(gè)存儲(chǔ)單元行分別對(duì)應(yīng)設(shè)置，用于在寫入數(shù)據(jù)時(shí)使在選擇行中一定方向的規(guī)定電流流通的多條寫數(shù)位線；與多個(gè)存儲(chǔ)單元列分別對(duì)應(yīng)設(shè)置，用于在寫入數(shù)據(jù)時(shí)使在選擇列中與寫入數(shù)據(jù)的電平對(duì)應(yīng)的方向上的數(shù)據(jù)寫入電流流通的多條位線；與上述多條位線的一端及另一端分別對(duì)應(yīng)，被沿上述存儲(chǔ)單元行的方向配置，由上述多條位線共享的第1及第2寫入電流控制配線；用于在上述數(shù)據(jù)寫入時(shí)使上述第1及第2寫入電流控制配線的一方與第1電壓相接的第1連接控制部；用于在上述數(shù)據(jù)寫入時(shí)使上述第1及第2寫入電流控制配線的另一方與第2電壓相接的第2連接控制部；與上述多個(gè)存儲(chǔ)單元列分別對(duì)應(yīng)設(shè)置，在選擇列中被活化的多條列選擇線；與各上述存儲(chǔ)單元列對(duì)應(yīng)設(shè)置，響應(yīng)在上述多條列選擇線中對(duì)應(yīng)的一條的活化，在上述第1及第2寫入電流配線之間連接對(duì)應(yīng)的位線的寫驅(qū)動(dòng)器。
9.權(quán)利要求8記載的薄膜磁體存儲(chǔ)裝置，其中上述寫驅(qū)動(dòng)器，包括被設(shè)置在上述對(duì)應(yīng)的位線一端與上述第1寫入電流控制配線之間、響應(yīng)上述對(duì)應(yīng)的列選擇線的活化而接通的第1位線驅(qū)動(dòng)開關(guān)；被設(shè)置在上述對(duì)應(yīng)的位線另一端與上述第2寫入電流控制配線之間、響應(yīng)上述對(duì)應(yīng)的列選擇線的活化而接通的第2位線驅(qū)動(dòng)開關(guān)。
10.權(quán)利要求8記載的薄膜磁體存儲(chǔ)裝置，其中上述第1及第2連接控制部根據(jù)上述寫入數(shù)據(jù)的電平對(duì)上述第1及第2寫入電流控制配線與上述第1及第2電壓之間的連接進(jìn)行控制。
11.權(quán)利要求8記載的薄膜磁體存儲(chǔ)裝置，其中上述薄膜磁體存儲(chǔ)裝置并行寫入K位(K2以上的整數(shù))寫入數(shù)據(jù)，上述存儲(chǔ)器陣列沿上述存儲(chǔ)單元列方向被分割成與上述寫入數(shù)據(jù)的各位分別對(duì)應(yīng)的從第1至第K(K2以上的整數(shù))的K個(gè)子塊，上述第1及第2寫入電流控制配線被與上述K個(gè)子塊分別對(duì)應(yīng)分割，上述第1連接控制部，使與上述第1子塊對(duì)應(yīng)的第1及第2寫入電流控制配線的一方與上述第1電壓之間連接，上述第2連接控制部，使與上述第K子塊對(duì)應(yīng)的第1及第2寫入電流控制配線的一方與上述第2電壓之間連接，上述薄膜磁體存儲(chǔ)裝置還配有用于控制被配置在各2個(gè)相鄰子塊之間的與上述2個(gè)子塊分別對(duì)應(yīng)的各為2條的上述第1及第2寫入電流控制配線之間的連接的電流方向調(diào)整電路，被配置在第i(i1以上(K-1)以下的整數(shù))與第(i+1)個(gè)子塊之間的上述電流方向調(diào)整電路，根據(jù)上述寫入數(shù)據(jù)的第i及第(i+1)個(gè)位的比較結(jié)果，對(duì)流經(jīng)上述第i個(gè)子塊的數(shù)據(jù)寫入電流向第(i+1)個(gè)子塊的傳送方向進(jìn)行控制。
12.權(quán)利要求11記載的薄膜磁體存儲(chǔ)裝置，其中當(dāng)上述寫入數(shù)據(jù)的第i個(gè)及第(i+1)個(gè)位的電平相同時(shí)，被配置在上述第i個(gè)及第(i+1)個(gè)子塊間的上述電流方向調(diào)整電路根據(jù)上述第i個(gè)及第(i+1)個(gè)位，將上述第i個(gè)子塊所對(duì)應(yīng)的第1寫入電流控制配線與上述第(i+1)個(gè)子塊所對(duì)應(yīng)的第2寫入電流控制配線之間、以及、上述第i個(gè)子塊所對(duì)應(yīng)的第2寫入電流控制配線與上述第(i+1)個(gè)子塊所對(duì)應(yīng)的第1寫入電流控制配線之間的任意一方連接起來(lái)。
13.權(quán)利要求11記載的薄膜磁體存儲(chǔ)裝置，其中當(dāng)上述寫入數(shù)據(jù)的第i個(gè)及第(i+1)個(gè)位的電平不同時(shí)，被配置在上述第i個(gè)及第(i+1)個(gè)子塊間的上述電流方向調(diào)整電路根據(jù)上述第i個(gè)及第(i+1)個(gè)位，將上述第i個(gè)子塊所對(duì)應(yīng)的第1寫入電流控制配線與上述第(i+1)個(gè)子塊所對(duì)應(yīng)的第1寫入電流控制配線之間、以及、上述第i個(gè)子塊所對(duì)應(yīng)的第2寫入電流控制配線與上述第(i+1)個(gè)子塊所對(duì)應(yīng)的第2寫入電流控制配線之間的任意一方連接起來(lái)。
14.權(quán)利要求11記載的薄膜磁體存儲(chǔ)裝置，其中當(dāng)上述寫入數(shù)據(jù)的第i個(gè)及第(i+1)個(gè)位的電平相同時(shí)，被配置在上述第i個(gè)及第(i+1)個(gè)子塊間的上述電流方向調(diào)整電路使流經(jīng)上述第i個(gè)子塊的數(shù)據(jù)寫入電流返回，并傳送給上述第(i+1)個(gè)子塊。
15.一種薄膜磁體存儲(chǔ)裝置，配有各自具有與磁性寫入的存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)變化的電阻的多個(gè)存儲(chǔ)單元被以矩陣狀配置的存儲(chǔ)器陣列，上述存儲(chǔ)器陣列被沿存儲(chǔ)單元行的方向分割成多個(gè)存儲(chǔ)塊，與上述多個(gè)存儲(chǔ)單元行分別對(duì)應(yīng)設(shè)置，用于在寫入數(shù)據(jù)時(shí)使在選擇行內(nèi)一定方向的規(guī)定寫入電流流通的多個(gè)寫數(shù)位線；與多個(gè)存儲(chǔ)單元列分別對(duì)應(yīng)設(shè)置，在各上述存儲(chǔ)單元列內(nèi)被分別與上述多個(gè)存儲(chǔ)塊對(duì)應(yīng)分割的多條位線；與上述多個(gè)存儲(chǔ)單元列分別對(duì)應(yīng)設(shè)置，各自被上述多個(gè)存儲(chǔ)塊共享，用于傳送列選擇結(jié)果的多條列選擇線；與上述多條位線分別對(duì)應(yīng)設(shè)置，為在上述多條位線中對(duì)應(yīng)的一條內(nèi)流通與寫入數(shù)據(jù)電平對(duì)應(yīng)的方向上的數(shù)據(jù)寫入電流，響應(yīng)上述多條列選擇線中對(duì)應(yīng)的一條的活化而工作的多個(gè)寫驅(qū)動(dòng)器。
全文摘要
按各存儲(chǔ)單元列配置位線(BL)及電流回流配線(RL)。為分別寫入多位寫入數(shù)據(jù)而被選擇的多條選擇位線與1條電流線路串聯(lián)連接，接收位線寫入電流的供應(yīng)。在相鄰的選擇位線間不同電平的數(shù)據(jù)被寫入的情況下，將選擇位線的一端之間或另一端之間連接，向相鄰的選擇位線傳送位線寫入電流。另一方面，在相鄰的選擇位線間相同電平的數(shù)據(jù)被寫入的情況下，利用對(duì)應(yīng)的電流回流配線(RL)使位線寫入電流返回，然后向下一條選擇位線傳送位線寫入電流。
文檔編號(hào)G11C8/02GK1427415SQ02142810
公開日2003年7月2日 申請(qǐng)日期2002年9月18日 優(yōu)先權(quán)日2001年12月21日
發(fā)明者大石司 申請(qǐng)人:三菱電機(jī)株式會(huì)社