專利名稱：半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及DRAM(動(dòng)態(tài)隨機(jī)存儲(chǔ)器)等半導(dǎo)體存儲(chǔ)器。
背景技術(shù)：
被稱為DRAM的半導(dǎo)體存儲(chǔ)器，必須在每一個(gè)循環(huán)時(shí)間對(duì)存儲(chǔ)單元進(jìn)行重寫及對(duì)位線進(jìn)行預(yù)充電。于是，循環(huán)時(shí)間就約為存取時(shí)間的2倍。有一種利用由兩個(gè)晶體管和一個(gè)電容器構(gòu)成的存儲(chǔ)單元讓內(nèi)部的兩個(gè)端口交替工作的技術(shù)，即是一表面上將該位線的預(yù)充電隱藏起來(lái)，而將循環(huán)時(shí)間縮短到大致和存取時(shí)間相等的技術(shù)。使用了該技術(shù)的DRAM的概略結(jié)構(gòu)如圖19所示。該DRAM的存儲(chǔ)單元MC1～MC4分別包括兩個(gè)晶體管Ta，Tb和一個(gè)電容器C。而且，在該DRAM中，讓由經(jīng)路(晶體管Ta)—(位線BLa1或者BLa2)—(數(shù)據(jù)總線DBa)—(讀出放大器&寫入驅(qū)動(dòng)器1103a)構(gòu)成的端口A，和由經(jīng)路(晶體管Tb)—(位線BLb1或者BLb2)—(數(shù)據(jù)總線DBb)—(讀出放大器&寫入驅(qū)動(dòng)器1103b)構(gòu)成的端口B交替工作。下面，以從存儲(chǔ)單元讀出數(shù)據(jù)為例說(shuō)明交替工作是如何進(jìn)行的。
首先，由行解碼器1101激活字線WLa1，存儲(chǔ)單元MC1及MC3中的晶體管Ta就導(dǎo)通。這樣，存儲(chǔ)在存儲(chǔ)單元MC1及MC3中的電容器C里的數(shù)據(jù)就被讀到位線BLa1和位線BLa2上并由傳感放大器(未示)放大。由列解碼器1102a選出位線BLa1，位線BLa1和數(shù)據(jù)總線DBa就連起來(lái)了。這樣，從存儲(chǔ)單元MC1讀到位線BLa1的數(shù)據(jù)就被傳給數(shù)據(jù)總線DBa，讀到位線BLa1及位線BLa2的數(shù)據(jù)被重新寫入存儲(chǔ)單元MC1及MC3中。接著，由行解碼器1101不激活字線WLa1，存儲(chǔ)單元MC1及MC3中的晶體管Ta就截止。在上述工作期間，位線BLb1及位線BLb2被預(yù)充電。
傳給數(shù)據(jù)總線DBa的數(shù)據(jù)由讀出放大器&寫入驅(qū)動(dòng)器1103a放大，并被供向輸出入緩沖器1104，再由輸出入緩沖器1104輸向外部。另一方面，由行解碼器1101激活字線WLb2，存儲(chǔ)單元MC2及MC4中的晶體管Tb就導(dǎo)通。這樣，存儲(chǔ)在存儲(chǔ)單元MC2及MC4中的電容器C里的數(shù)據(jù)就被讀到位線BLb1和位線BLb2上，并由傳感放大器(未示)放大。由列解碼器1102b選出位線BLb1，位線BLb1和數(shù)據(jù)總線DBb就連起來(lái)了。這樣，從存儲(chǔ)單元MC2讀到位線BLb1的數(shù)據(jù)就被傳給數(shù)據(jù)總線DBb，讀到位線BLb1及位線BLb2的數(shù)據(jù)被重新寫入存儲(chǔ)單元MC2及MC4中。接著，由行解碼器1101不激活字線WLb2，存儲(chǔ)單元MC2及MC4中的晶體管Tb就截止。在上述工作期間，位線BLa1及位線BLa2被預(yù)充電。
傳給數(shù)據(jù)總線DBb的數(shù)據(jù)由讀出放大器&寫入驅(qū)動(dòng)器1103b放大，并被供向輸出入緩沖器1104，再由輸出入緩沖器1104輸向外部。
就這樣，通過(guò)讓內(nèi)部的2個(gè)端口交替著工作，從表面上就看不到位線的預(yù)充電，循環(huán)時(shí)間就被縮短，縮短到大約和存取時(shí)間相等。發(fā)明內(nèi)容在圖19所示的DRAM中，給端口A設(shè)了讀出放大器&寫入驅(qū)動(dòng)器1103a，給端口B設(shè)了讀出放大器&寫入驅(qū)動(dòng)器1103b，即對(duì)每一個(gè)端口設(shè)一讀出放大器&寫入驅(qū)動(dòng)器。這樣，在要求規(guī)格的位寬很大的情況下(例如為混載DRAM等的情況下)，包含讀出放大器&寫入驅(qū)動(dòng)器的周邊電路的面積就會(huì)變大。
本發(fā)明正是為解決上述問(wèn)題而開(kāi)發(fā)出來(lái)的。其目的在于提供一種使平面布置面積減小了的半導(dǎo)體存儲(chǔ)器。
根據(jù)本發(fā)明的一個(gè)方面所述，半導(dǎo)體存儲(chǔ)器包括多個(gè)存儲(chǔ)單元、多條第1及第2字線、多條第1及第2位線。多個(gè)存儲(chǔ)單元布置在行及列上，多條第1及第2字線布置在行上，多條第1及第2位線布置在列上。所述多個(gè)存儲(chǔ)單元中的每一個(gè)存儲(chǔ)單元都包括第1晶體管、第2晶體管及電容器。第1晶體管被連接在所對(duì)應(yīng)的第1位線和電容器之間，且其柵極接收所對(duì)應(yīng)的第1字線的電壓；所述第2晶體管被連接在所對(duì)應(yīng)的第2位線和電容器之間，且其柵極接收所對(duì)應(yīng)的第2字線的電壓。所述半導(dǎo)體存儲(chǔ)器還包括數(shù)據(jù)線、多個(gè)第1及第2列選擇開(kāi)關(guān)、字線驅(qū)動(dòng)器、列選擇電路、輸出入緩沖器及數(shù)據(jù)轉(zhuǎn)送電路。多個(gè)第1列選擇開(kāi)關(guān)，對(duì)應(yīng)于多條第1位線而設(shè)且每一個(gè)都將所對(duì)應(yīng)的第1位線和數(shù)據(jù)線連接/不連接起來(lái)；多個(gè)第2列選擇開(kāi)關(guān)，對(duì)應(yīng)于多條第2位線而設(shè)且每一個(gè)都將所對(duì)應(yīng)的第2位線和所述數(shù)據(jù)線連接/不連接起來(lái)；字線驅(qū)動(dòng)器，驅(qū)動(dòng)對(duì)應(yīng)于應(yīng)存取的存儲(chǔ)單元的第1及第2字線；列選擇電路使對(duì)應(yīng)于應(yīng)存取的存儲(chǔ)單元的第1及第2列選擇開(kāi)關(guān)接通/切斷；輸出入緩沖器與外部進(jìn)行數(shù)據(jù)存?。粩?shù)據(jù)轉(zhuǎn)送電路將從存儲(chǔ)單元讀到數(shù)據(jù)線上的數(shù)據(jù)轉(zhuǎn)送給輸出入緩存器，且將來(lái)自輸出入緩沖器的寫入數(shù)據(jù)轉(zhuǎn)送給數(shù)據(jù)線。于是，所述半導(dǎo)體存儲(chǔ)器，讓字線驅(qū)動(dòng)器和列選擇電路交替工作，不讓數(shù)據(jù)轉(zhuǎn)送電路和輸出入緩沖器交替工作。
所述半導(dǎo)體存儲(chǔ)器，為一個(gè)端口準(zhǔn)備包括數(shù)據(jù)轉(zhuǎn)送電路的周邊電路就可以了，故可減小平面布置面積。
最好是，所述數(shù)據(jù)線包括寫入用數(shù)據(jù)線和讀出用數(shù)據(jù)線。而且，當(dāng)要向存儲(chǔ)單元寫入數(shù)據(jù)時(shí)，所述多個(gè)第1及第2列選擇開(kāi)關(guān)中的每一個(gè)開(kāi)關(guān)都將所對(duì)應(yīng)的位線和寫入用數(shù)據(jù)線連接/不連接起來(lái)；當(dāng)要從存儲(chǔ)單元讀出數(shù)據(jù)時(shí)，所述多個(gè)第1及第2列選擇開(kāi)關(guān)中的每一個(gè)開(kāi)關(guān)都將所對(duì)應(yīng)的位線和讀出用數(shù)據(jù)線連接/不連接起來(lái)。
所述半導(dǎo)體存儲(chǔ)器，對(duì)讀出用數(shù)據(jù)線僅進(jìn)行讀出用控制，對(duì)寫入用數(shù)據(jù)線僅進(jìn)行寫入用控制就可以了。因此，和對(duì)一條數(shù)據(jù)線既要進(jìn)行讀出用控制又要進(jìn)行寫入用控制相比，這種情況下，較容易對(duì)寫入用數(shù)據(jù)線及讀出用數(shù)據(jù)線進(jìn)行控制，也較容易進(jìn)行時(shí)刻設(shè)計(jì)。
最好是，所述數(shù)據(jù)線為單數(shù)據(jù)線。
所述半導(dǎo)體存儲(chǔ)器，因不必考慮數(shù)據(jù)線的預(yù)充電問(wèn)題，故可進(jìn)行速度更高的設(shè)計(jì)。
根據(jù)本發(fā)明的另一方面所述，半導(dǎo)體存儲(chǔ)器包括多個(gè)存儲(chǔ)單元、多條第1及第2字線、多條第1及第2位線。多個(gè)存儲(chǔ)單元布置在行及列上；多條第1及第2字線布置在行上；多條第1及第2位線布置在列上。所述多個(gè)存儲(chǔ)單元中的每一個(gè)存儲(chǔ)單元都包括第1晶體管、第2晶體管及電容器；第1晶體管被連接在所對(duì)應(yīng)的第1位線和電容器之間，且其柵極接收所對(duì)應(yīng)的第1字線的電壓；第2晶體管被連接在所對(duì)應(yīng)的第2位線和電容器之間且其柵極接收所對(duì)應(yīng)的第2字線的電壓。所述半導(dǎo)體存儲(chǔ)器還包括第1及第2數(shù)據(jù)線、多個(gè)第1及第2列選擇開(kāi)關(guān)、字線驅(qū)動(dòng)器、列選擇電路、輸出入緩沖器、數(shù)據(jù)轉(zhuǎn)送電路及切換手段。多個(gè)第1列選擇開(kāi)關(guān)，對(duì)應(yīng)于多條第1位線而設(shè)且每一個(gè)都將所對(duì)應(yīng)的第1位線和第1數(shù)據(jù)線連接/不連接起來(lái)；多個(gè)第2列選擇開(kāi)關(guān)，對(duì)應(yīng)于多條第2位線而設(shè)且每一個(gè)都將所對(duì)應(yīng)的第2位線和第2數(shù)據(jù)線連接/不連接起來(lái)；字線驅(qū)動(dòng)器驅(qū)動(dòng)對(duì)應(yīng)于應(yīng)存取的存儲(chǔ)單元的第1及第2字線；列選擇電路使對(duì)應(yīng)于應(yīng)存取的存儲(chǔ)單元的第1及第2列選擇開(kāi)關(guān)接通/切斷；輸出入緩沖器與外部進(jìn)行數(shù)據(jù)存??；切換手段將從存儲(chǔ)單元讀到第1或者第2數(shù)據(jù)線上的數(shù)據(jù)轉(zhuǎn)送給數(shù)據(jù)轉(zhuǎn)送電路，將來(lái)自數(shù)據(jù)轉(zhuǎn)送電路的數(shù)據(jù)轉(zhuǎn)送給第1或者第2數(shù)據(jù)線；數(shù)據(jù)轉(zhuǎn)送電路將來(lái)自切換手段的數(shù)據(jù)轉(zhuǎn)送給輸出入緩沖器，將來(lái)自輸出入緩沖器的數(shù)據(jù)轉(zhuǎn)送給切換手段；于是，所述半導(dǎo)體存儲(chǔ)器，讓字線驅(qū)動(dòng)器、列選擇電路及切換手段交替工作，不讓數(shù)據(jù)轉(zhuǎn)送電路和輸出入緩沖器交替工作。
所述半導(dǎo)體存儲(chǔ)器，為一個(gè)端口準(zhǔn)備包括數(shù)據(jù)轉(zhuǎn)送電路的周邊電路就可以了，故可減小平面布置面積。
還有，因讓布置在存儲(chǔ)單元矩陣上負(fù)荷較重的第1及第2數(shù)據(jù)線交替著工作了，故可實(shí)現(xiàn)在數(shù)據(jù)轉(zhuǎn)送上有容限的設(shè)計(jì)。
最好是，所述半導(dǎo)體存儲(chǔ)器還包括讀出用數(shù)據(jù)線和寫入用數(shù)據(jù)線。讀出用數(shù)據(jù)線是用以將來(lái)自切換手段的數(shù)據(jù)轉(zhuǎn)送給輸出入緩沖器的數(shù)據(jù)線；寫入用數(shù)據(jù)線是用以將來(lái)自輸出入緩沖器的數(shù)據(jù)轉(zhuǎn)送給切換手段的數(shù)據(jù)線。
所述半導(dǎo)體存儲(chǔ)器，對(duì)讀出用數(shù)據(jù)線僅進(jìn)行讀出用控制，對(duì)寫入用數(shù)據(jù)線僅進(jìn)行寫入用控制就可以了。因此，和對(duì)一條數(shù)據(jù)線既要進(jìn)行讀出用控制又要進(jìn)行寫入用控制相比，這種情況下，較容易對(duì)寫入用數(shù)據(jù)線及讀出用數(shù)據(jù)線進(jìn)行控制，也較容易進(jìn)行時(shí)刻設(shè)計(jì)。
根據(jù)本發(fā)明的又一方面所述，半導(dǎo)體存儲(chǔ)器包括多個(gè)存儲(chǔ)單元、多條字線、多對(duì)位線對(duì)、數(shù)據(jù)線對(duì)、解碼器、寫入電路、第1到第4多個(gè)晶體管和列選擇電路。多個(gè)存儲(chǔ)單元布置在行及列上；多條字線布置在行上；多對(duì)位線對(duì)布置在列上；解碼器在將數(shù)據(jù)寫入多個(gè)存儲(chǔ)單元中之任一個(gè)時(shí)產(chǎn)生激活的信號(hào)；寫入電路在接收來(lái)自解碼器的激活的信號(hào)時(shí)，根據(jù)寫入數(shù)據(jù)將數(shù)據(jù)線對(duì)中之一條或者另一條激活；多個(gè)第1晶體管被接在數(shù)據(jù)線對(duì)中之一條和多個(gè)位線對(duì)中之一條之間，并根據(jù)數(shù)據(jù)線對(duì)中之一條的電壓而導(dǎo)通/截止；多個(gè)第2晶體管被接在數(shù)據(jù)線對(duì)中之另一條和多個(gè)位線對(duì)中之另一條之間，并根據(jù)數(shù)據(jù)線對(duì)中之另一條的電壓而導(dǎo)通/截止；多個(gè)第3晶體管被接在多個(gè)第1晶體管和多個(gè)位線對(duì)中之一條間；多個(gè)第4晶體管被接在多個(gè)第2晶體管和多個(gè)位線對(duì)中之另一條間；列選擇電路將激活的信號(hào)傳給多個(gè)第3及第4晶體管中對(duì)應(yīng)于對(duì)應(yīng)于應(yīng)該寫入數(shù)據(jù)的存儲(chǔ)單元的位線對(duì)的晶體管的柵極。
所述半導(dǎo)體存儲(chǔ)器，由數(shù)據(jù)線對(duì)的電壓控制用以把數(shù)據(jù)從數(shù)據(jù)線對(duì)轉(zhuǎn)送到位線對(duì)的多個(gè)第1及第2晶體管的導(dǎo)通/截止，故不必在列方向上布置用以控制多個(gè)第1及第2晶體管導(dǎo)通/截止的信號(hào)線。這樣就可減小布線層的平面布置面積。
還可以布置電源布線，來(lái)代替布置用以控制多個(gè)第1及第2晶體管導(dǎo)通/截止的信號(hào)線。這樣不僅可強(qiáng)化電源，還可提高對(duì)數(shù)據(jù)線對(duì)的屏蔽效果。
最好是，所述多個(gè)第1晶體管，根據(jù)數(shù)據(jù)線對(duì)中之另一條的電壓而導(dǎo)通/截止，來(lái)代替根據(jù)數(shù)據(jù)線對(duì)中之一條的電壓而導(dǎo)通/截止；所述多個(gè)第2晶體管，根據(jù)數(shù)據(jù)線對(duì)中之一條的電壓而導(dǎo)通/截止，來(lái)代替根據(jù)數(shù)據(jù)線對(duì)中之另一條的電壓而導(dǎo)通/截止。
所述半導(dǎo)體存儲(chǔ)器，可防止對(duì)位線對(duì)的寫入電壓變化第1或者第2晶體管的閾值電壓這一部分。
根據(jù)本發(fā)明的另一方面所述，半導(dǎo)體存儲(chǔ)器包括多個(gè)存儲(chǔ)單元、多條字線、多對(duì)位線對(duì)、數(shù)據(jù)線對(duì)、解碼器、寫入電路、第1到第4多個(gè)晶體管和列選擇電路。多個(gè)存儲(chǔ)單元布置在行及列上；多條字線布置在行上；多對(duì)位線對(duì)布置在列上；解碼器在將數(shù)據(jù)寫入多個(gè)存儲(chǔ)單元中之任一個(gè)時(shí)產(chǎn)生激活的信號(hào)；寫入電路在接收來(lái)自解碼器的激活的信號(hào)時(shí)，根據(jù)寫入數(shù)據(jù)將數(shù)據(jù)線對(duì)中之一條或者另一條激活；多個(gè)第1晶體管被接在接收電源電壓或者接地電壓的節(jié)點(diǎn)和多個(gè)位線對(duì)中之一條之間，并根據(jù)數(shù)據(jù)線對(duì)中之一條的電壓而導(dǎo)通/截止；多個(gè)第2晶體管被接在所述節(jié)點(diǎn)和多個(gè)位線對(duì)中之另一條之間，并根據(jù)數(shù)據(jù)線對(duì)中之另一條的電壓而導(dǎo)通/截止；多個(gè)第3晶體管被接在多個(gè)第1晶體管和多個(gè)位線對(duì)中之一條間；多個(gè)第4晶體管被接在多個(gè)第2晶體管和多個(gè)位線對(duì)中之另一條間；列選擇電路將激活的信號(hào)傳給多個(gè)第3及第4晶體管中對(duì)應(yīng)于對(duì)應(yīng)于應(yīng)該寫入數(shù)據(jù)的存儲(chǔ)單元的位線對(duì)的晶體管的柵極。
所述半導(dǎo)體存儲(chǔ)器，因?yàn)橛蓴?shù)據(jù)線對(duì)的電壓控制用以把數(shù)據(jù)轉(zhuǎn)送到位線對(duì)的多個(gè)第1及第2晶體管的導(dǎo)通/截止，故不必在列方向上布置用以控制多個(gè)第1及第2晶體管導(dǎo)通/截止的信號(hào)線。這樣就可減小布線層的平面布置面積。
還有，因不必設(shè)置給位線對(duì)預(yù)充電的電路，故可減小平面布置面積及功耗。
最好是，所述第1及第2晶體管為CMOS型晶體管。
最好是，所述半導(dǎo)體存儲(chǔ)器還包括在對(duì)應(yīng)于應(yīng)該寫入數(shù)據(jù)的存儲(chǔ)單元的位線對(duì)根據(jù)寫入數(shù)據(jù)而被驅(qū)動(dòng)后，放大該位線對(duì)的電位差的傳感放大器。
最好是，所述半導(dǎo)體存儲(chǔ)器還包括預(yù)充電電路，預(yù)充電電路在從對(duì)應(yīng)于應(yīng)該寫入數(shù)據(jù)的存儲(chǔ)單元的位線對(duì)根據(jù)寫入數(shù)據(jù)而被驅(qū)動(dòng)到該位線對(duì)的電位差由傳感放大器放大這一規(guī)定期間內(nèi)，對(duì)該位線對(duì)預(yù)充電。
所述半導(dǎo)體存儲(chǔ)器，因讓把數(shù)據(jù)從存儲(chǔ)單元讀出的位線升壓或者降壓到預(yù)充電電平，故至少可確保讀出操作時(shí)位線間的電位差，而可在一個(gè)足夠大的容限下寫入。
根據(jù)本發(fā)明的另一方面所述，半導(dǎo)體存儲(chǔ)器包括第1主放大器、第1三態(tài)緩沖器及第1鎖存電路。第1主放大器根據(jù)激活的第1允許信號(hào)而被激活，來(lái)放大從第1存儲(chǔ)單元讀出的數(shù)據(jù)；第1三態(tài)緩沖器，在第1允許信號(hào)為激活狀態(tài)時(shí)，根據(jù)由第1主放大器放大了的數(shù)據(jù)來(lái)驅(qū)動(dòng)自身的輸出節(jié)點(diǎn)；在第1允許信號(hào)為非激活狀態(tài)時(shí)，使輸出節(jié)點(diǎn)處于高阻抗?fàn)顟B(tài)；第1鎖存電路鎖存第1三態(tài)緩沖器的輸出節(jié)點(diǎn)的數(shù)據(jù)并將它輸向外部。
所述半導(dǎo)體存儲(chǔ)器，在從第1主放大器被激活到數(shù)據(jù)被輸向外部這一段時(shí)間內(nèi)，不用在第1鎖存電路中調(diào)整時(shí)刻，就能高速地將數(shù)據(jù)輸出。
還有，因在第1允許信號(hào)為非激活狀態(tài)時(shí)，第1三態(tài)緩沖器使輸出節(jié)點(diǎn)處于高阻抗?fàn)顟B(tài)，故可防止由第1鎖存電路保持的數(shù)據(jù)遭到破壞。
最好是，所述半導(dǎo)體存儲(chǔ)器還包括第2鎖存電路及開(kāi)關(guān)。開(kāi)關(guān)被接在三態(tài)緩沖器的輸出節(jié)點(diǎn)和第2鎖存電路之間，且為測(cè)試模式時(shí)，它使三態(tài)緩沖器的輸出節(jié)點(diǎn)和第2鎖存電路處于連接狀態(tài)；且為通常模式時(shí)，它使三態(tài)緩沖器的輸出節(jié)點(diǎn)和第2鎖存電路處于非連接狀態(tài)。
所述半導(dǎo)體存儲(chǔ)器，因在三態(tài)緩沖器的輸出節(jié)點(diǎn)和第2鎖存電路之間設(shè)有開(kāi)關(guān)，故和利用開(kāi)關(guān)等在輸出端將多個(gè)正常輸出電氣地捆起來(lái)并作為1個(gè)測(cè)試輸出檢查它的情況相比，輸出緩沖器的負(fù)荷變小，也就可以和通常模式時(shí)一樣將信號(hào)傳給接收輸出數(shù)據(jù)的系統(tǒng)了。
還有，因在三態(tài)緩沖器的輸出節(jié)點(diǎn)和第2鎖存電路之間設(shè)有開(kāi)關(guān)，故不必調(diào)整在測(cè)試模式下使用的第2鎖存電路的時(shí)刻。因此，第1主放大器被激活后可馬上將測(cè)試數(shù)據(jù)高速地輸給外部。
最好是，所述半導(dǎo)體存儲(chǔ)器還包括第2主放大器、第2三態(tài)緩沖器、第2鎖存電路及開(kāi)關(guān)。第2主放大器根據(jù)激活的第2允許信號(hào)而被激活，來(lái)放大從第2存儲(chǔ)單元讀出的數(shù)據(jù)；第2三態(tài)緩沖器，在第2允許信號(hào)為激活狀態(tài)時(shí)，根據(jù)由第2主放大器放大了的數(shù)據(jù)來(lái)驅(qū)動(dòng)自身的輸出節(jié)點(diǎn)；在第2允許信號(hào)為非激活狀態(tài)時(shí)，它使輸出節(jié)點(diǎn)處于高阻抗?fàn)顟B(tài)；第2鎖存電路鎖存第2三態(tài)緩沖器的輸出節(jié)點(diǎn)的數(shù)據(jù)并將它輸向外部；開(kāi)關(guān)被接在第1鎖存電路的輸出節(jié)點(diǎn)和第2鎖存電路的輸出節(jié)點(diǎn)之間，并根據(jù)讀出數(shù)據(jù)的位寬而導(dǎo)通/截止所述半導(dǎo)體存儲(chǔ)器，因在第1鎖存電路的輸出節(jié)點(diǎn)和第2鎖存電路的輸出節(jié)點(diǎn)設(shè)有開(kāi)關(guān)，故在改變讀出數(shù)據(jù)的位寬而使用的情況下，也不用調(diào)整第1和第2鎖存電路的時(shí)刻。
最好是，所述半導(dǎo)體存儲(chǔ)器控制第1及第2鎖存電路中未使用的那一鎖存電路而使它不會(huì)鎖存。
根據(jù)所述半導(dǎo)體存儲(chǔ)器，可防止數(shù)據(jù)在第1鎖存電路和第2鎖存電路之間發(fā)生沖突。
根據(jù)本發(fā)明的另一方面所述，半導(dǎo)體存儲(chǔ)器包括將從存儲(chǔ)單元讀出的數(shù)據(jù)輸給輸出端的輸出緩沖器。輸出緩沖器包括第1和第2緩沖器。第1緩存器根據(jù)來(lái)自存儲(chǔ)單元的讀出數(shù)據(jù)驅(qū)動(dòng)所述輸出端；第2緩沖器具有激活狀態(tài)和非激活狀態(tài)，且在激活狀態(tài)下，根據(jù)來(lái)自存儲(chǔ)單元的讀出數(shù)據(jù)驅(qū)動(dòng)所述輸出端。
所述半導(dǎo)體存儲(chǔ)器，可通過(guò)激活/不激活第2緩存器來(lái)改變輸出緩沖器的驅(qū)動(dòng)能力。
最好是，所述第2緩存器根據(jù)來(lái)自存儲(chǔ)單元的讀出數(shù)據(jù)的位寬而被激活/不被激活。
所述半導(dǎo)體存儲(chǔ)器，因能夠根據(jù)來(lái)自存儲(chǔ)單元的讀出數(shù)據(jù)的位寬改變輸出緩沖器的驅(qū)動(dòng)能力，故可減小由于位寬而帶來(lái)的存取時(shí)間上的偏差。
最好是，所述第2緩沖器根據(jù)能夠識(shí)別來(lái)自存儲(chǔ)單元的讀出數(shù)據(jù)的位寬的外部信號(hào)而被激活/不被激活。
最好是，利用表示來(lái)自存儲(chǔ)單元的讀出數(shù)據(jù)的位寬的保險(xiǎn)絲來(lái)控制所述第2緩存器的激活/非激活。
最好是，所述半導(dǎo)體存儲(chǔ)器還包括檢測(cè)電路，檢測(cè)電路檢測(cè)所述半導(dǎo)體存儲(chǔ)器的工作頻率。所述第2緩存器，根據(jù)由檢測(cè)電路檢測(cè)到的工作頻率而被激活/不被激活。
因所述半導(dǎo)體存儲(chǔ)器能根據(jù)工作頻率改變輸出緩沖器的驅(qū)動(dòng)能力，故可把它的功耗最佳化。
根據(jù)本發(fā)明的又一方面所述，半導(dǎo)體存儲(chǔ)器包括多個(gè)存儲(chǔ)單元、多條字線、多對(duì)位線對(duì)、數(shù)據(jù)線對(duì)、第1到第4多個(gè)晶體管、列選擇電路及寫入電路。多個(gè)存儲(chǔ)單元布置在行及列上；多條字線布置在行上；多對(duì)位線對(duì)布置在列上；多個(gè)第1晶體管被接在接收第1電壓的節(jié)點(diǎn)和多個(gè)位線對(duì)中之一條之間，并根據(jù)數(shù)據(jù)線對(duì)中之一條的電壓而導(dǎo)通/截止；多個(gè)第2晶體管被接在所述節(jié)點(diǎn)和多個(gè)位線對(duì)中之另一條之間，并根據(jù)數(shù)據(jù)線對(duì)中之另一條的電壓而導(dǎo)通/截止；多個(gè)第3晶體管被接在多個(gè)第1晶體管和多個(gè)位線對(duì)中之一條間；多個(gè)第4晶體管被接在多個(gè)第2晶體管和多個(gè)位線對(duì)中之另一條間；列選擇電路將激活的信號(hào)傳給多個(gè)第3及第4晶體管中對(duì)應(yīng)于對(duì)應(yīng)于應(yīng)該寫入數(shù)據(jù)的存儲(chǔ)單元的位線對(duì)的晶體管的柵極；寫入電路在將數(shù)據(jù)寫到多個(gè)存儲(chǔ)單元中之任一個(gè)中時(shí)，根據(jù)寫入數(shù)據(jù)和所述節(jié)點(diǎn)所接收的第1電壓電平來(lái)激活數(shù)據(jù)線對(duì)中之一條或者另一條。
所述半導(dǎo)體存儲(chǔ)器，在所述節(jié)點(diǎn)接收電源電壓的時(shí)候，通過(guò)拉上位線對(duì)中之一條或者另一條來(lái)將數(shù)據(jù)寫到存儲(chǔ)單元中；在所述節(jié)點(diǎn)接收接地電壓的時(shí)候，通過(guò)拉下位線對(duì)中之一條或者另一條來(lái)將數(shù)據(jù)寫到存儲(chǔ)單元中。因此，在位線對(duì)的預(yù)充電電平比所規(guī)定的電平高的情況下，向所述節(jié)點(diǎn)施加接地電壓；而在位線對(duì)的預(yù)充電電平比所規(guī)定的電平低的情況下，向所述節(jié)點(diǎn)施加電源電壓，就可進(jìn)行容限更大的寫入。
最好是，所述半導(dǎo)體存儲(chǔ)器還包括根據(jù)指定多個(gè)存儲(chǔ)單元的地址而將電源電壓或者接地電壓作為第1電壓供向所述節(jié)點(diǎn)的手段。
所述半導(dǎo)體存儲(chǔ)器能夠根據(jù)地址來(lái)控制所述節(jié)點(diǎn)的電壓電平。
最好是，所述半導(dǎo)體存儲(chǔ)器還包括根據(jù)所述半導(dǎo)體存儲(chǔ)器的工作頻率而將電源電壓或者接地電壓作為第1電壓供向所述節(jié)點(diǎn)的手段。
所述半導(dǎo)體存儲(chǔ)器可根據(jù)工作頻率控制所述節(jié)點(diǎn)的電壓電平。因此，在位線對(duì)的預(yù)充電電平隨工作頻率而變的情況下，也能確保充分大的寫入容限。
最好是，所述半導(dǎo)體存儲(chǔ)器還包括根據(jù)多個(gè)位線對(duì)中某一位線對(duì)的預(yù)充電電位而將電源電壓或者接地電壓作為第1電壓供向所述節(jié)點(diǎn)的手段。
所述半導(dǎo)體存儲(chǔ)器可根據(jù)多個(gè)位線對(duì)中之某一位線對(duì)的預(yù)充電電位控制所述節(jié)點(diǎn)的電壓電平。因此，當(dāng)由于某種原因位線對(duì)的預(yù)充電電平有了變動(dòng)的情況下，也能確保充分的寫入容限。
最好是，所述半導(dǎo)體存儲(chǔ)器還包括根據(jù)來(lái)自外部的控制而將電源電壓或者接地電壓作為第1電壓供向所述節(jié)點(diǎn)的手段。
所述半導(dǎo)體存儲(chǔ)器可從外部控制所述節(jié)點(diǎn)的電壓電平。因此，在檢查評(píng)價(jià)芯片時(shí)，可查知是拉上位線對(duì)中之一條或者另一條來(lái)將數(shù)據(jù)寫入更能確保一寫入容限，還是通過(guò)拉下位線對(duì)中之一條或者另一條來(lái)將數(shù)據(jù)寫入更能確保寫入容限。然后可根據(jù)該結(jié)果，采用寫入容限大的那一種寫入方式。


圖1為一方框圖，示出了本發(fā)明的第1個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。
圖2為用以說(shuō)明圖1所示的周期分割器的工作情況的時(shí)序圖。
圖3為用以說(shuō)明圖1所示的DRAM的讀出操作的時(shí)序圖。
圖4為一方框圖，示出了本發(fā)明的第2個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。
圖5為用以說(shuō)明圖4所示的DRAM的讀出操作的時(shí)序圖。
圖6為一方框圖，示出了本發(fā)明的第3個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。
圖7為一方框圖，示出了本發(fā)明的第4個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。
圖8為用以說(shuō)明本發(fā)明的第5個(gè)實(shí)施例所涉及的寫入操作的時(shí)序圖。
圖9為一方框圖，示出了本發(fā)明的第6個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。
圖10為一方框圖，示出了本發(fā)明的第7個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。
圖11為一方框圖，示出了圖10所示的輸出緩沖器的內(nèi)部結(jié)構(gòu)。
圖12為一方框圖，示出了本發(fā)明的第8實(shí)施例所涉及的輸出緩沖器的內(nèi)部結(jié)構(gòu)。
圖13為一方框圖，示出了本發(fā)明的第9個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。
圖14為一方框圖，示出了圖13所示的存儲(chǔ)塊的內(nèi)部結(jié)構(gòu)。
圖15為一方框圖，示出了本發(fā)明的第10個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。
圖16為一方框圖，示出了本發(fā)明的第11個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。
圖17為一方框圖，示出了本發(fā)明的第12個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。
圖18為一方框圖，示出了本發(fā)明的第13個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。
圖19為一方框圖，示出了已往的包括由兩個(gè)晶體管和一個(gè)電容器構(gòu)成的存儲(chǔ)單元的DRAM的整體結(jié)構(gòu)。
最佳實(shí)施方式下面，參考附圖，詳細(xì)說(shuō)明本發(fā)明的實(shí)施例。需提一下，相同或者類似部分用同一個(gè)符號(hào)來(lái)表示，不做重復(fù)說(shuō)明。
(第1個(gè)實(shí)施例)—DRAM的整體結(jié)構(gòu)—圖1為一方框圖，示出了本發(fā)明第1個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。圖1所示的DRAM為同步于時(shí)鐘CLK工作的同步DRAM。該DRAM包括存儲(chǔ)單元矩陣MAai，MAbi(i＝1～n；n為正整數(shù))、傳感放大器矩陣SAai，SAbi(i＝1～n；n為正整數(shù))、行解碼器10a，10b、列解碼器11a，11b、字線驅(qū)動(dòng)器WDai，WDbi(i＝1～n；n為正整數(shù))、列選擇電路CRai，CWai，CRbi，CWbi(i＝1～n；n為正整數(shù))、讀出用數(shù)據(jù)線對(duì)RDB、寫入用數(shù)據(jù)線對(duì)WDB、數(shù)據(jù)線預(yù)充電電路20R，20W、指令解碼器21、地址緩沖器22、控制電路23、周期分割器24、讀出放大器25、寫入驅(qū)動(dòng)器26、輸出入緩沖器27。
存儲(chǔ)單元矩陣及傳感放大器矩陣，按(存儲(chǔ)單元矩陣MAa1)—(傳感放大器矩陣SAa1)—(存儲(chǔ)單元矩陣MAb1)—(傳感放大器矩陣SAb1)—(存儲(chǔ)單元矩陣MAa2)-…這樣的順序布置在列方向上。需提一下，為便于說(shuō)明，圖1中僅示出了存儲(chǔ)單元矩陣MAai，MAbi，MAa(i+1)及傳感放大器SAa1，SAbi。字線驅(qū)動(dòng)器及列選擇電路也只示出了字線驅(qū)動(dòng)器WDai，WDbi、列選擇電路CRai，CWai，CRbi，CWbi。
存儲(chǔ)單元矩陣MAai包括存儲(chǔ)單元MCai1～MCai4、字線Wai1，Wai2，Wb(i-1)3，Wb(i-1)4、位線Bai1，Bai2，/Bb(i-1)1，/Bb(i-1)2。存儲(chǔ)單元MCai1～MCai4被布置在行及列上。字線Wai1，Wai2，Wb(i-1)3，Wb(i-1)4被布置在行上，字線Wai1和Wb(i-1)3是布置給存儲(chǔ)單元MCai1，MCai3的；字線Wai2和Wb(i-1)4則是布置給存儲(chǔ)單元MCai2，MCai4的。位線Bai1，Bai2，/Bb(i-1)1，/Bb(i-1)2被布置在列上，位線Bai1和/Bb(i-1)1是布置給存儲(chǔ)單元MCai1，MCai2的；位線Bai2和/Bb(i-1)2則是布置給MCai3，MCai4的。
存儲(chǔ)單元MCai1～MCai4中的每一個(gè)，都包括2個(gè)晶體管Ta，Tb和1個(gè)電容器C。存儲(chǔ)單元MCai1中的晶體管Ta被接在位線Bai1和電容器C之間，其柵極接收字線Wai1的電壓。存儲(chǔ)單元MCai1中的晶體管Tb被接在位線/Bb(i-1)1和電容器C之間，其柵極接收字線Wb(i-1)3的電壓。存儲(chǔ)單元MCai2中的晶體管Ta被接在位線Bai1和電容器C之間，其柵極接收字線Wai2的電壓；存儲(chǔ)單元MCai3中的晶體管Ta被接在位線Bai2和電容器C之間，其柵極接收字線Wai1的電壓；存儲(chǔ)單元MCai4中的晶體管Ta被接在位線Bai2和電容器C之間，其柵極接收字線Wai2的電壓。存儲(chǔ)單元MCai2中的晶體管Tb被接在位線/Bb(i-1)1和電容器C之間，其柵極接收字線Wb(i-1)4的電壓；存儲(chǔ)單元MCai3中的晶體管Tb被接在位線/Bb(i-1)2和電容器C之間，其柵極接收字線Wb(i-1)3的電壓；存儲(chǔ)單元MCai4中的晶體管Tb被接在位線/Bb(i-1)2和電容器C之間，其柵極接收字線Wb(i-1)4的電壓。
存儲(chǔ)單元矩陣MAbi包括存儲(chǔ)單元MCbi1～MCbi4、字線Wai3，Wai4，Wbi1，Wbi2、位線/Bai1，/Bai2，Bbi1，Bbi2。存儲(chǔ)單元MCbi1～MCbi4被布置在行及列上。字線Wai3，Wai4，Wbi1，Wbi2被布置在行上，字線Wai3和Wbi1是布置給存儲(chǔ)單元MCbi1，MCbi3的；字線Wai4和Wbi2則是布置給存儲(chǔ)單元MCbi2，MCbi4的。位線/Bai1，/Bai2，Bbi1，Bbi2被布置在列上，位線/Bai1和Bbi1是布置給存儲(chǔ)單元MCbi1，MCbi2的；位線/Bai2和Bbi2則是布置給MCbi3，MCbi4的。
存儲(chǔ)單元MCbi1～MCbi4中的每一個(gè)，都包括2個(gè)晶體管Ta，Tb和1個(gè)電容器C。存儲(chǔ)單元MCbi1～MCbi4中的晶體管Ta分別被接在位線/Bai1，/Bai1，/Bai2，/Bai2和電容器C之間，并分別由柵極接收字線Wai3，Wai4，Wai3，Wai4的電壓。存儲(chǔ)單元MCbi1～MCbi4中的晶體管Tb分別被接在位線Bbi1，Bbi1，Bbi2，Bbi2和電容器C之間，并分別由柵極接收字線Wbi1，Wbi2，Wbi1，Wbi2的電壓。
指令解碼器21同步于時(shí)鐘CLK將從外部輸入的指令取進(jìn)來(lái)，并輸出對(duì)應(yīng)于該指令的指令信號(hào)CMD。
地址緩沖器22同步于時(shí)鐘CLK將從外部輸入的地址取進(jìn)來(lái)，并輸出對(duì)應(yīng)于該地址的行地址信號(hào)RAD，列地址信號(hào)CAD。
控制電路23，根據(jù)來(lái)自指令解碼器21的指令信號(hào)CMD及來(lái)自地址緩沖器22的列地址信號(hào)CAD，激活允許信號(hào)WE，RE。具體而言，當(dāng)指令信號(hào)CMD表示“讀出”時(shí)，控制電路23就激活允許信號(hào)RE；而當(dāng)指令信號(hào)CMD表示“寫入”時(shí)，控制電路23就激活允許信號(hào)WE。
周期分割器24，接收來(lái)自地址緩沖器22的行地址信號(hào)RAD及列地址信號(hào)CAD，在時(shí)鐘CLK的2倍周期下，將它們作為行地址信號(hào)RADa，RADb及列地址信號(hào)CADa，CADb輸出。具體而言，如圖2所示，行地址信號(hào)RAD(RA1～RA4)與時(shí)鐘CLK同步被從地址緩沖器22送給周期分割器24。周期分割器24和其周期為時(shí)鐘CLK的2倍的時(shí)鐘CLKa同步，取入行地址信號(hào)RAD(RA1，RA3)，并將它作為行地址信號(hào)RADa(RA1，RA3)輸出；周期分割器24還和與時(shí)鐘CLKa互補(bǔ)的時(shí)鐘CLKb同步，取入行地址信號(hào)RAD(RA2，RA4)，并將它作為行地址信號(hào)RADb(RA2，RA4)輸出。列地址信號(hào)CAD，CADa，CADb的處理方法和對(duì)行地址信號(hào)是一樣的。
行解碼器10a，根據(jù)來(lái)自周期分割器24的行地址信號(hào)RADa，將行地址信號(hào)RADai送到字線驅(qū)動(dòng)器WDa1～WDan中對(duì)應(yīng)于該行地址信號(hào)RADa的字線驅(qū)動(dòng)器WDai中。
行解碼器10b，根據(jù)來(lái)自周期分割器24的行地址信號(hào)RADb，將行地址信號(hào)RADbi送到字線驅(qū)動(dòng)器WDb1～WDbn中對(duì)應(yīng)于該行地址信號(hào)RADb的字線驅(qū)動(dòng)器WDbi中。
字線驅(qū)動(dòng)器WDai是設(shè)給存儲(chǔ)單元矩陣MAai及MAbi的。字線驅(qū)動(dòng)器WDai根據(jù)來(lái)自行解碼器10a的行地址信號(hào)RADai將所對(duì)應(yīng)的字線Wai1，Wai2，Wai3，Wai4激活。
字線驅(qū)動(dòng)器WDbi是設(shè)給存儲(chǔ)單元矩陣MAbi及MAa(i+1)的。字線驅(qū)動(dòng)器WDbi根據(jù)來(lái)自行解碼器10b的行地址信號(hào)RADbi將所對(duì)應(yīng)的字線Wbi1，Wbi2，Wbi3，Wbi4激活。
列解碼器11a，根據(jù)來(lái)自周期分割器24的列地址信號(hào)CADa，將列地址信號(hào)CADai送到列選擇電路(CRa1，CWa1)～(CRan，CWan)中對(duì)應(yīng)于該列地址信號(hào)CADa的列選擇電路(CRai，CWai)中。
列解碼器11b，根據(jù)來(lái)自周期分割器24的列地址信號(hào)CADb，將列地址信號(hào)CADbi送到列選擇電路(CRb1，CWb1)～(CRbn，CWbn)中對(duì)應(yīng)于該列地址信號(hào)CADb的列選擇電路(CRbi，CWbi)中。
列選擇電路CRai，CWai，根據(jù)來(lái)自指令解碼器2 1的指令信號(hào)CMD及來(lái)自列解碼器11b的列地址信號(hào)CADai，將所對(duì)應(yīng)的列選擇信號(hào)Rai1，Rai2，Wai1，Wai2激活。具體而言，當(dāng)來(lái)自指令解碼器21的指令信號(hào)CMD表示“讀出”時(shí)，列選擇電路CRai就將列選擇信號(hào)Rai1，Rai2中對(duì)應(yīng)于列地址信號(hào)CADai的信號(hào)激活；而當(dāng)來(lái)自指令解碼器21的指令信號(hào)CMD表示“寫入”時(shí)，列選擇電路CWai就將列選擇信號(hào)Wai1，Wai2中對(duì)應(yīng)于列地址信號(hào)CADai的信號(hào)激活。
列選擇電路CRbi，CWbi，根據(jù)來(lái)自指令解碼器21的指令信號(hào)CMD及來(lái)自列解碼器11b的列地址信號(hào)CADbi，將所對(duì)應(yīng)的列選擇信號(hào)Rbi1，Rbi2，Wbi1，Wbi2激活。具體而言，當(dāng)來(lái)自指令解碼器21的指令信號(hào)CMD表示“讀出”時(shí)，列選擇電路CRbi就將列選擇信號(hào)Rbi1，Rbi2中對(duì)應(yīng)于列地址信號(hào)CADbi的信號(hào)激活；而當(dāng)來(lái)自指令解碼器21的指令信號(hào)CMD表示“寫入”時(shí)，列選擇電路CWbi就將列選擇信號(hào)Wbi1，Wbi2中對(duì)應(yīng)于列地址信號(hào)CADbi的信號(hào)激活。
傳感放大器矩陣SAai，包括傳感放大器12ai，13ai、位線預(yù)充電電路18ai，19ai、列選擇開(kāi)關(guān)14ai～17ai。
傳感放大器12ai，根據(jù)傳感放大器激活信號(hào)SEa而被激活，將從存儲(chǔ)單元MCai1，MCai2，MCbi1，MCbi2讀到位線對(duì)(Bai1，/Bai1)的數(shù)據(jù)信號(hào)放大。傳感放大器13ai，根據(jù)傳感放大器激活信號(hào)SEa而被激活，將從存儲(chǔ)單元MCai3，MCai4，MCbi3，MCbi4讀到位線對(duì)(Bai2，/Bai2)的數(shù)據(jù)信號(hào)放大。
位線預(yù)充電電路18ai，19ai，根據(jù)預(yù)充電信號(hào)EQa而被激活，對(duì)位線對(duì)(Bai1，/Bai1)，(Bai2，/Bai2)進(jìn)行預(yù)充電。
列選擇開(kāi)關(guān)14ai，根據(jù)來(lái)自列選擇電路CRai的列選擇信號(hào)Rai1將位線對(duì)(Bai1，/Bai1)和讀出用數(shù)據(jù)線對(duì)RDB連接/不連接起來(lái)；列選擇開(kāi)關(guān)15ai，根據(jù)來(lái)自列選擇電路CRai的列選擇信號(hào)Rai2將位線對(duì)(Bai2，/Bai2)和讀出用數(shù)據(jù)線對(duì)RDB連接/不連接起來(lái)；列選擇開(kāi)關(guān)16ai，根據(jù)來(lái)自列選擇電路CWai的列選擇信號(hào)Wai1將位線對(duì)(Bai1，/Bai1)和寫入用數(shù)據(jù)線對(duì)WDB連接/不連接起來(lái)；列選擇開(kāi)關(guān)17ai，根據(jù)來(lái)自列選擇電路CWai的列選擇信號(hào)Wai2將位線對(duì)(Bai2，/Bai2)和寫入用數(shù)據(jù)線對(duì)WDB連接/不連接起來(lái)。
傳感放大器矩陣SAbi，包括傳感放大器12bi，13bi、位線預(yù)充電電路18bi，19bi、列選擇開(kāi)關(guān)14bi～17bi。
傳感放大器12bi，根據(jù)傳感放大器激活信號(hào)SEb而被激活，將從存儲(chǔ)單元MCbi1，MCbi2，MCa(i+1)1，MCa(i+1)2讀到位線對(duì)(Bbi1，/Bbi1)的數(shù)據(jù)信號(hào)放大。傳感放大器13bi，根據(jù)傳感放大器激活信號(hào)SEb而被激活，將從存儲(chǔ)單元MCbi3，MCbi4，MCa(i+1)3，MCa(i+1)4讀到位線對(duì)(Bbi2，/Bbi2)的數(shù)據(jù)信號(hào)放大。
位線預(yù)充電電路18bi，19bi，根據(jù)預(yù)充電信號(hào)EQb被激活，對(duì)位線對(duì)(Bbi1，/Bbi1)，(Bbi2，/Bbi2)進(jìn)行預(yù)充電。
列選擇開(kāi)關(guān)14bi，根據(jù)來(lái)自列選擇電路CRbi的列選擇信號(hào)Rbi1將位線對(duì)(Bbi1，/Bbi1)和讀出用數(shù)據(jù)線對(duì)RDB連接/不連接起來(lái)；列選擇開(kāi)關(guān)15bi，根據(jù)來(lái)自列選擇電路CRbi的列選擇信號(hào)Rbi2將位線對(duì)(Bbi2，/Bbi2)和讀出用數(shù)據(jù)線對(duì)RDB連接/不連接起來(lái)；列選擇開(kāi)關(guān)16bi，根據(jù)來(lái)自列選擇電路CWbi的列選擇信號(hào)Wbi1將位線對(duì)(Bbi1，/Bbi1)和寫入用數(shù)據(jù)線對(duì)WDB連接/不連接起來(lái)；列選擇開(kāi)關(guān)17bi，根據(jù)來(lái)自列選擇電路CWbi的列選擇信號(hào)Wbi2將位線對(duì)(Bbi2，/Bbi2)和寫入用數(shù)據(jù)線對(duì)WDB連接/不連接起來(lái)。
數(shù)據(jù)線預(yù)充電電路20R對(duì)讀出用數(shù)據(jù)線對(duì)RDB進(jìn)行預(yù)充電，數(shù)據(jù)線預(yù)充電電路20W對(duì)寫入用數(shù)據(jù)線對(duì)WDB進(jìn)行預(yù)充電。
讀出放大器25被設(shè)在讀出用數(shù)據(jù)線對(duì)RDB和輸出入緩沖器27之間。讀出放大器25，根據(jù)來(lái)自控制電路23的激活的允許信號(hào)RE而激活，和時(shí)鐘CLK同步將來(lái)自輸出入緩沖器27的數(shù)據(jù)信號(hào)放大并將它傳給讀出用數(shù)據(jù)線對(duì)RDB。
寫入驅(qū)動(dòng)器26被設(shè)在輸出入緩沖器27和寫入用數(shù)據(jù)線對(duì)WDB之間。寫入驅(qū)動(dòng)器26，根據(jù)來(lái)自控制電路23的激活的允許信號(hào)WE而激活，和時(shí)鐘CLK同步將來(lái)自輸出入緩沖器27的數(shù)據(jù)信號(hào)放大并將它傳給寫入用數(shù)據(jù)線對(duì)WDB。
輸出入緩沖器27，和時(shí)鐘CLK同步將來(lái)自讀出放大器25的數(shù)據(jù)信號(hào)輸向外部，且和時(shí)鐘CLK同步將來(lái)自外部的數(shù)據(jù)信號(hào)輸給寫入驅(qū)動(dòng)器26。
—讀出操作—下面，參看圖3，說(shuō)明按上述構(gòu)成的DRAM的讀出操作(READ)。
與眾所知，如圖1所示的DRAM那樣，含有由2個(gè)晶體管Ta，Tb和1個(gè)電容器C構(gòu)成的存儲(chǔ)單元的DRAM，為使其存取時(shí)間和循環(huán)時(shí)間大致相等，可在時(shí)鐘CLK的每1個(gè)循環(huán)下從外部輸入指令。
首先，在時(shí)刻A，讀出指令(READ)被送到指令解碼器21，對(duì)應(yīng)于應(yīng)存取的存儲(chǔ)單元(這里為MCai1)的地址被送到地址緩沖器22中。指令解碼器21在時(shí)鐘CLK的上升時(shí)刻將讀出指令取進(jìn)來(lái)，輸出表示“讀出”的指令信號(hào)CMD。地址緩沖器22在時(shí)鐘CLK的上升時(shí)刻將地址取進(jìn)來(lái)，將對(duì)應(yīng)于存儲(chǔ)單元MCai1的行地址信號(hào)RAD及列地址信號(hào)CAD輸出。周期分割器24響應(yīng)于此，將對(duì)應(yīng)于存儲(chǔ)單元MCai1的行地址信號(hào)RADa送到行解碼器10a中，將列地址信號(hào)CADa送到列解碼器11a中。行解碼器10a將對(duì)應(yīng)于存儲(chǔ)單元MCai1的行地址信號(hào)RADai送到字線驅(qū)動(dòng)器WDai中。列解碼器11a將對(duì)應(yīng)于存儲(chǔ)單元MCai1的列地址信號(hào)CADai送到列選擇電路CRai，CWai中。字線Wai1由字線驅(qū)動(dòng)器WDai激活。于是，存儲(chǔ)單元MCai1中的晶體管Ta導(dǎo)通，數(shù)據(jù)就被從存儲(chǔ)單元MCai1讀到位線Bai1上。傳感放大器激活信號(hào)SEa被激活，位線對(duì)(Bai1，/Bai1)的電位差就由傳感放大器12ai放大。
另一方面，在從時(shí)刻A到時(shí)刻B這一期間內(nèi)，激活的預(yù)充電信號(hào)EQb被送到位線預(yù)充電電路18ai，19bi中，位線對(duì)(Bbi1，/Bbi1)，(Bbi2，/Bbi2)被預(yù)充電。
接著，在時(shí)刻B，對(duì)應(yīng)于存儲(chǔ)單元MCai1的列選擇信號(hào)Rai1由列選擇電路CRai激活，列選擇開(kāi)關(guān)14ai接通。于是，位線對(duì)(Bai1，/Bai1)就和讀出用數(shù)據(jù)線對(duì)RDB連起來(lái)了。還有，激活的允許信號(hào)RE被送到讀出放大器25。于是，位線對(duì)(Bai1，/Bai1)的電位差就被轉(zhuǎn)送給讀出用數(shù)據(jù)線對(duì)RDB，由讀出放大器25放大并被送到輸出入緩沖器27中。電位差被送到輸出入緩沖器27后，允許信號(hào)RE、列選擇信號(hào)Rai1及傳感放大器激活信號(hào)SEa不被激活。接著，讀出用數(shù)據(jù)線對(duì)RDB被數(shù)據(jù)線預(yù)充電電路20R預(yù)充電。還有，激活的預(yù)充電信號(hào)EQa被送給位線預(yù)充電電路18ai，19ai，位線對(duì)(Bai1，/Bai1)，(Bai2，/Bai2)被預(yù)充電。
另一方面，在時(shí)刻B，預(yù)充電信號(hào)EQb不被激活，位線預(yù)充電電路18bi，19bi結(jié)束對(duì)位線對(duì)(Bbi1，/Bbi1)，(Bbi2，/Bbi2)的預(yù)充電。然后，讀出指令(READ)被送到指令解碼器21中，對(duì)應(yīng)于應(yīng)存取的存儲(chǔ)單元(這里為MCbi1)的地址被送到地址緩沖器22中。指令解碼器21在時(shí)鐘CLK的上升時(shí)刻將讀出指令取進(jìn)來(lái)，將表示“讀出”的指令信號(hào)CMD輸出。地址緩沖器22在時(shí)鐘CLK的上升時(shí)刻將地址取進(jìn)來(lái)，將對(duì)應(yīng)于存儲(chǔ)單元MCbi1的行地址信號(hào)RAD及列地址信號(hào)CAD輸出。周期分割器24響應(yīng)于此，將對(duì)應(yīng)于存儲(chǔ)單元MCbi1的行地址信號(hào)RADb送到行解碼器10b中，將列地址信號(hào)CADb送到列解碼器11b中。行解碼器10b將對(duì)應(yīng)于存儲(chǔ)單元MCbi1的行地址信號(hào)RADbi送到字線驅(qū)動(dòng)器WDbi中。列解碼器11b將對(duì)應(yīng)于存儲(chǔ)單元MCbi1的列地址信號(hào)CADbi送給列選擇電路CRbi，Cwbi中。字線Wbi1由字線驅(qū)動(dòng)器WDbi激活。于是，存儲(chǔ)單元MCbi1中的晶體管Tb導(dǎo)通，數(shù)據(jù)被從存儲(chǔ)單元MCbi1讀到位線Bbi1上。傳感放大器激活信號(hào)SEb被激活，位線對(duì)(Bbi1，/Bbi1)的電位差就由傳感放大器12bi放大。
接著，在時(shí)刻C，從存儲(chǔ)單元MCai1讀出的數(shù)據(jù)DQ1由輸出入緩沖器27輸給外部。
還有，對(duì)應(yīng)于存儲(chǔ)單元MCbi1的列選擇信號(hào)Rbi1由列選擇電路CRbi激活，列選擇開(kāi)關(guān)14bi接通。于是，位線對(duì)(Bbi1，/Bbi1)就和讀出用數(shù)據(jù)線對(duì)RDB連起來(lái)了。還有，激活的允許信號(hào)RE被從控制電路23送到讀出放大器25中。于是，位線對(duì)(Bbi1，/Bbi1)的電位差就從控制電路23被轉(zhuǎn)送給讀出用數(shù)據(jù)線對(duì)RDB，由讀出放大器25放大并被送到輸出入緩沖器27中。電位差被送到輸出入緩沖器27后，允許信號(hào)RE、列選擇信號(hào)Rbi1及傳感放大器激活信號(hào)SEb不被激活。接著，讀出用數(shù)據(jù)線對(duì)RDB被數(shù)據(jù)線預(yù)充電電路20R預(yù)充電。還有，激活的預(yù)充電信號(hào)EQb被送給位線預(yù)充電電路18bi，19bi，位線對(duì)(Bbi1，/Bbi1)，(Bbi2，/Bbi2)被預(yù)充電。
另一方面，預(yù)充電信號(hào)EQa不被激活，位線預(yù)充電電路18ai，19ai結(jié)束對(duì)位線對(duì)(Bai1，/Bai1)，(Bai2，/Bai2)的預(yù)充電。然后，讀出指令(READ)被送到指令解碼器21，對(duì)應(yīng)于應(yīng)存取的存儲(chǔ)單元(這里為MCai1)的地址被送到地址緩沖器22。指令解碼器21在時(shí)鐘CLK的上升時(shí)刻將讀出指令取進(jìn)來(lái)，將表示“讀出”的指令信號(hào)CMD輸出。地址緩沖器22在時(shí)鐘CLK的上升時(shí)刻將地址取進(jìn)來(lái)，將對(duì)應(yīng)于存儲(chǔ)單元MCai1的行地址信號(hào)RAD及列地址信號(hào)CAD輸出。周期分割器24響應(yīng)于此，將對(duì)應(yīng)于存儲(chǔ)單元MCai1的行地址信號(hào)RADa送到行解碼器10a中，將列地址信號(hào)CADa送到列解碼器11a中。行解碼器10a將對(duì)應(yīng)于存儲(chǔ)單元MCai1的行地址信號(hào)RADai送到字線驅(qū)動(dòng)器WDai中。列解碼器11a將對(duì)應(yīng)于存儲(chǔ)單元MCai1的列地址信號(hào)CADai送給列選擇電路CRai，CWai。字線Wai1被字線驅(qū)動(dòng)器WDai激活。于是，存儲(chǔ)單元MCai1中的晶體管Ta導(dǎo)通，數(shù)據(jù)被從存儲(chǔ)單元MCai1讀到位線Bai1。傳感放大器激活信號(hào)SEa被激活，位線對(duì)(Bai1，/Bai1)的電位差就由傳感放大器12ai放大。
其次，在時(shí)刻D，從存儲(chǔ)單元MCbi1讀出的數(shù)據(jù)DQ2由輸出入緩沖器27輸給外部。
還有，對(duì)應(yīng)于存儲(chǔ)單元MCai1的列選擇信號(hào)Rai1由列選擇電路CRai激活，列選擇開(kāi)關(guān)14ai接通。于是，位線對(duì)(Bai1，/Bai1)就和讀出用數(shù)據(jù)線對(duì)RDB連起來(lái)了。還有，激活的允許信號(hào)RE被從控制電路23送到讀出放大器25。于是，位線對(duì)(Bai1，/Bai1)的電位差就被轉(zhuǎn)送給讀出用數(shù)據(jù)線對(duì)RDB，由讀出放大器25放大并被送到輸出入緩沖器27中。電位差被送到輸出入緩沖器27后，允許信號(hào)RE、列選擇信號(hào)Rai1及傳感放大器激活信號(hào)SEa不被激活。接著，讀出用數(shù)據(jù)線對(duì)RDB被數(shù)據(jù)線預(yù)充電電路20R預(yù)充電。還有，激活的預(yù)充電信號(hào)EQa被送給位線預(yù)充電電路18ai，19ai，位線對(duì)(Bai1，/Bai1)，(Bai2，/Bai2)被預(yù)充電。
接著，在時(shí)刻E，從存儲(chǔ)單元MCai1讀出的數(shù)據(jù)DQ3由輸出入緩沖器27輸給外部。
如上所述，圖1所示的DRAM，在2個(gè)時(shí)鐘CLK周期下讓端口A和端口B交替工作，端口A由經(jīng)路“應(yīng)存取的存儲(chǔ)單元中的晶體管Ta”—“對(duì)應(yīng)于該晶體管Ta的位線對(duì)(Bai1，/Bai1)，(Bai2，/Bai2)”—“對(duì)應(yīng)于該位線對(duì)的列選擇開(kāi)關(guān)14ai，15ai”—“讀出用數(shù)據(jù)線對(duì)RDB”構(gòu)成；端口B由經(jīng)路“應(yīng)存取的存儲(chǔ)單元中的晶體管Tb”—“對(duì)應(yīng)于該晶體管Tb的位線對(duì)(Bbi1，/Bbi1)，(Bbi2，/Bbi2)”—“對(duì)應(yīng)于該位線對(duì)的列選擇開(kāi)關(guān)14bi，15bi”—“讀出用數(shù)據(jù)線對(duì)RDB”構(gòu)成。讀出放大器25，在1個(gè)時(shí)鐘CLK周期下，將從位線對(duì)轉(zhuǎn)送到讀出用數(shù)據(jù)線對(duì)RDB的數(shù)據(jù)放大并將它輸給輸出入緩沖器27，輸出入緩沖器27在1個(gè)時(shí)鐘CLK周期下將來(lái)自讀出放大器25的數(shù)據(jù)輸給外部。換句話說(shuō)，不讓讀出放大器25及輸出入緩沖器27交替工作。就這樣，通過(guò)讓內(nèi)部的2個(gè)端口交替著工作，從表面上就看不到位線的預(yù)充電了，循環(huán)時(shí)間被縮短，縮短到大約和存取時(shí)間相等。
需提一下，以上僅對(duì)讀出操作進(jìn)行了詳細(xì)的說(shuō)明，寫入操作也是一樣的。在寫入操作下，輸出入緩沖器27在1個(gè)時(shí)鐘CLK周期下將來(lái)自外部的數(shù)據(jù)轉(zhuǎn)送給寫入驅(qū)動(dòng)器26，寫入驅(qū)動(dòng)器26將來(lái)自輸出入緩沖器27的數(shù)據(jù)放大，并在1個(gè)時(shí)鐘CLK周期下將它轉(zhuǎn)送給寫入用數(shù)據(jù)線對(duì)WDB。換句話說(shuō)，不讓輸出入緩沖器27及寫入驅(qū)動(dòng)器26交替工作。在2個(gè)時(shí)鐘CLK周期下讓端口A和端口B交替工作，端口A由經(jīng)路“應(yīng)存取的存儲(chǔ)單元中的晶體管Ta”—“對(duì)應(yīng)于該晶體管Ta的位線對(duì)(Bai1，/Bai1)，(Bai2，/Bai2)”—“對(duì)應(yīng)于該位線對(duì)的列選擇開(kāi)關(guān)16ai，17ai”—“讀出用數(shù)據(jù)線對(duì)RDB”構(gòu)成；端口B由經(jīng)路“應(yīng)存取的存儲(chǔ)單元中的晶體管Tb”—“對(duì)應(yīng)于該晶體管Tb的位線對(duì)(Bbi1，/Bbi1)，(Bbi2，/Bbi2)”—“對(duì)應(yīng)于該位線對(duì)的列選擇開(kāi)關(guān)16bi，17bi”—“讀出用數(shù)據(jù)線對(duì)RDB”構(gòu)成。
(效果)對(duì)本發(fā)明第1個(gè)實(shí)施例中的DRAM來(lái)說(shuō)，因給其中的端口A及端口B設(shè)了共用的讀出放大器25及寫入驅(qū)動(dòng)器26，故這和對(duì)端口A及端口B分設(shè)讀出放大器及寫入驅(qū)動(dòng)器的那種情況相比，電路的平面布置面積變小了。
還因設(shè)了將從存儲(chǔ)單元讀出的數(shù)據(jù)轉(zhuǎn)送到讀出放大器25的讀出專用數(shù)據(jù)線對(duì)RDB、將從寫入驅(qū)動(dòng)器26寫入的寫入數(shù)據(jù)轉(zhuǎn)送給存儲(chǔ)單元的寫入專用數(shù)據(jù)線對(duì)WDB，故對(duì)數(shù)據(jù)線對(duì)RDB僅進(jìn)行讀出用控制，對(duì)數(shù)據(jù)線對(duì)WDB僅進(jìn)行寫入用控制就行了。因此，和對(duì)1對(duì)數(shù)據(jù)線對(duì)進(jìn)行讀出用控制和寫入用控制這兩個(gè)控制的那種情況相比，這樣做較容易控制數(shù)據(jù)線對(duì)RDB，WDB，也較容易進(jìn)行時(shí)刻設(shè)計(jì)。
(變形例)需提一下，以上說(shuō)明的是同步型DRAM的情況，當(dāng)用非同步型DRAM來(lái)代替同步型DRAM時(shí)，也能收到同樣的效果。
還有，以上使用的是一對(duì)方式的數(shù)據(jù)對(duì)RDB，WDB，不僅如此，也可用單一方式的數(shù)據(jù)線來(lái)代替它，而且若采用單一方式，就不用考慮數(shù)據(jù)線的預(yù)充電問(wèn)題了，而可進(jìn)行速度更高的設(shè)計(jì)。
(第2個(gè)實(shí)施例)—DRAM的整體結(jié)構(gòu)—圖4為一方框圖，示出了本發(fā)明第2個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。圖4所示的DRAM為同步于時(shí)鐘CLK工作的同步DRAM。該DRAM包括存儲(chǔ)單元矩陣MAai，MAbi(i＝1～n；n為正整數(shù))、傳感放大器矩陣SAai，SAbi(i＝1～n；n為正整數(shù))、行解碼器10a，10b、列解碼器11a，11b、字線驅(qū)動(dòng)器WDai，WDbi(i＝1～n；n為正整數(shù))、列選擇電路CRai，CWai，CRbi，CWbi(i＝1～n；n為正整數(shù))、數(shù)據(jù)線對(duì)DBa，DBb，RDB，WDB、控制電路23，40～43、傳輸門50～53、數(shù)據(jù)線預(yù)充電電路20R，20W、指令解碼器21、地址緩沖器22、周期分割器24、讀出放大器25、寫入驅(qū)動(dòng)器26及輸出入緩沖器27。
存儲(chǔ)單元矩陣及傳感放大器矩陣，按(存儲(chǔ)單元矩陣MAa1)—(傳感放大器矩陣SAa1)—(存儲(chǔ)單元矩陣MAb1)—(傳感放大器矩陣SAb1)—(存儲(chǔ)單元矩陣MAa2)-…這樣的順序布置在列方向上。需提一下，為便于說(shuō)明，圖4中僅示出了存儲(chǔ)單元矩陣MAai，MAbi，MAa(i+1)及傳感放大器SAa1，SAbi。字線驅(qū)動(dòng)器及列選擇電路也只示出了字線驅(qū)動(dòng)器WDai，WDbi、列選擇電路CRai，CWai，CRbi，CWbi。
傳感放大器矩陣SAai，包括傳感放大器12ai，13ai、位線預(yù)充電電路18ai，19ai、列選擇開(kāi)關(guān)44ai～47ai。
列選擇開(kāi)關(guān)44ai，45ai根據(jù)來(lái)自列選擇電路CRai的列選擇信號(hào)Rai1，Rai2將位線對(duì)(Bai1，/Bai1)，(Bai2，/Bai2)和數(shù)據(jù)線對(duì)DBa連接/不連接起來(lái)。
列選擇開(kāi)關(guān)46ai，47ai根據(jù)來(lái)自列選擇電路CWai的列選擇信號(hào)Wai1，Wai2將位線對(duì)(Bai1，/Bai1)，(Bai2，/Bai2)和數(shù)據(jù)線對(duì)DBa連接/不連接起來(lái)。
傳感放大器矩陣SAbi，包括傳感放大器12bi，13bi、位線預(yù)充電電路18bi，19bi、列選擇開(kāi)關(guān)44bi～47bi。
列選擇開(kāi)關(guān)44bi，45bi根據(jù)來(lái)自列選擇電路CRbi的列選擇信號(hào)Rbi1，Rbi2將位線對(duì)(Bbi1，/Bbi1)，(Bbi2，/Bbi2)和數(shù)據(jù)線對(duì)DBb連接/不連接起來(lái)。
列選擇開(kāi)關(guān)46bi，47bi根據(jù)來(lái)自列選擇電路CWbi的列選擇信號(hào)Wbi1，Wbi2將位線對(duì)(Bbi1，/Bbi1)，(Bbi2，/Bbi2)和數(shù)據(jù)線對(duì)DBb連接/不連接起來(lái)。
控制電路40～43，根據(jù)來(lái)自指令解碼器21的指令信號(hào)CMD及來(lái)自周期分割器24的列地址信號(hào)CADa，CADb輸出切換信號(hào)SW40～SW43。具體而言，當(dāng)指令信號(hào)CMD表示“讀出”時(shí)，控制電路40根據(jù)列地址信號(hào)CADa的切換輸出所定期間(時(shí)鐘CLK一個(gè)周期以內(nèi)的期間)激活的切換信號(hào)SW40，在此期間以外，控制電路40輸出非激活的切換信號(hào)SW40；當(dāng)指令信號(hào)CMD表示“讀出”時(shí)，控制電路41根據(jù)列地址信號(hào)CADb的切換輸出所定期間(時(shí)鐘CLK一個(gè)周期以內(nèi)的期間)激活的切換信號(hào)SW41，在此期間以外，控制電路41輸出非激活的切換信號(hào)SW41。當(dāng)指令信號(hào)CMD表示“寫入”時(shí)，控制電路42根據(jù)列地址信號(hào)CADa的切換輸出所定期間(時(shí)鐘CLK一個(gè)周期以內(nèi)的期間)激活的切換信號(hào)SW42，在此期間以外，控制電路42輸出非激活的切換信號(hào)SW42；當(dāng)指令信號(hào)CMD表示“寫入”時(shí)，控制電路43根據(jù)列地址信號(hào)CADb的切換輸出所定期間(時(shí)鐘CLK一個(gè)周期以內(nèi)的期間)激活的切換信號(hào)SW43，在此期間以外，控制電路43輸出非激活的切換信號(hào)SW43。
傳輸門50根據(jù)來(lái)自控制電路40的激活的切換信號(hào)SW40把數(shù)據(jù)線對(duì)DBa和數(shù)據(jù)線對(duì)RDB連接起來(lái)，根據(jù)非激活的切換信號(hào)SW40不把數(shù)據(jù)線對(duì)DBa和數(shù)據(jù)線對(duì)RDB連接起來(lái)；傳輸門51根據(jù)來(lái)自控制電路41的激活的切換信號(hào)SW41把數(shù)據(jù)線對(duì)DBb和數(shù)據(jù)線對(duì)RDB連接起來(lái)，根據(jù)非激活的切換信號(hào)SW41不把數(shù)據(jù)線對(duì)DBb和數(shù)據(jù)線對(duì)RDB連接起來(lái)；傳輸門52根據(jù)來(lái)自控制電路42的激活的切換信號(hào)SW42把數(shù)據(jù)線對(duì)DBa和數(shù)據(jù)線對(duì)WDB連接起來(lái)，根據(jù)非激活的切換信號(hào)SW42不把數(shù)據(jù)線對(duì)DBa和數(shù)據(jù)線對(duì)WDB連接起來(lái)；傳輸門53根據(jù)來(lái)自控制電路43的激活的切換信號(hào)SW43把數(shù)據(jù)線對(duì)DBb和數(shù)據(jù)線對(duì)WDB連接起來(lái)，根據(jù)非激活的切換信號(hào)SW43不把數(shù)據(jù)線對(duì)DBb和數(shù)據(jù)線對(duì)WDB連接起來(lái)。
數(shù)據(jù)對(duì)DBa，DBb被布線在存儲(chǔ)單元矩陣MAai，MAbi上；數(shù)據(jù)線對(duì)RDB，WDB被布線在周邊電路上。
—讀出操作—下面，參看圖5，說(shuō)明按上述構(gòu)成的DRAM的讀出操作(READ)。
首先，在時(shí)刻A，讀出指令(READ)被傳給指令解碼器21，對(duì)應(yīng)于應(yīng)存取的存儲(chǔ)單元(這里為MCai1)的地址被送到地址緩沖器22中。指令解碼器21在時(shí)鐘CLK的上升時(shí)刻將讀出指令取進(jìn)來(lái)，輸出表示“讀出”的指令信號(hào)CMD。地址緩沖器22在時(shí)鐘CLK的上升時(shí)刻將地址取進(jìn)來(lái)，將對(duì)應(yīng)于存儲(chǔ)單元MCai1的行地址信號(hào)RAD及列地址信號(hào)CAD輸出。周期分割器24響應(yīng)于此，將對(duì)應(yīng)于存儲(chǔ)單元MCai1的行地址信號(hào)RADa送到行解碼器10a中，將列地址信號(hào)CADa送到列解碼器11a中。行解碼器10a將對(duì)應(yīng)于存儲(chǔ)單元MCai1的行地址信號(hào)RADai送到字線驅(qū)動(dòng)器WDai中。列解碼器11a將對(duì)應(yīng)于存儲(chǔ)單元MCai1的列地址信號(hào)CADai送到列選擇電路CRai，CWai中。字線Wai1由字線驅(qū)動(dòng)器WDai激活。于是，存儲(chǔ)單元MCai1中的晶體管Ta導(dǎo)通，數(shù)據(jù)就被從存儲(chǔ)單元MCai1讀到位線Bai1上。傳感放大器激活信號(hào)SEa被激活，位線對(duì)(Bai1，/Bai1)的電位差就由傳感放大器12ai放大。
另一方面，在從時(shí)刻A到時(shí)刻B這一期間內(nèi)，激活的預(yù)充電信號(hào)EQb被送到位線預(yù)充電電路18ai，19bi中，位線對(duì)(Bbi1，/Bbi1)，(Bbi2，/Bbi2)被預(yù)充電。
接著，在時(shí)刻B，對(duì)應(yīng)于存儲(chǔ)單元MCai1的列選擇信號(hào)Rai1由列選擇電路CRai激活，列選擇開(kāi)關(guān)44ai就接通。這樣，位線對(duì)(Bai1，/Bai1)就和數(shù)據(jù)線對(duì)DBa連起來(lái)了。還有，激活的切換信號(hào)SW40被傳給傳輸門50，數(shù)據(jù)線對(duì)DBa和數(shù)據(jù)線對(duì)RDB就被連接起來(lái)了。還有，激活的允許信號(hào)RE被送到讀出放大器25中。就這樣，位線對(duì)(Bai1，/Bai1)的電位差就被轉(zhuǎn)送給數(shù)據(jù)線對(duì)DBa，RDB，且由讀出放大器25放大后又被送到輸出入緩沖器27中。電位差被轉(zhuǎn)送到輸出入緩沖器27后，切換信號(hào)SW40不被激活，數(shù)據(jù)線對(duì)DBa和數(shù)據(jù)線對(duì)RDB不被連接起來(lái)，數(shù)據(jù)線對(duì)RDB被預(yù)充電。還有，允許信號(hào)RE、列選擇信號(hào)Rai1及傳感放大器激活信號(hào)SEa不被激活。接著，激活的預(yù)充電信號(hào)EQa被送給位線預(yù)充電電路18ai，19ai，位線對(duì)(Bai1，/Bai1)，(Bai2，/Bai2)被預(yù)充電。
另一方面，在時(shí)刻B，預(yù)充電信號(hào)EQb不被激活，位線預(yù)充電電路18bi，19bi結(jié)束對(duì)位線對(duì)(Bbi1，/Bbi1)，(Bbi2，/Bbi2)的預(yù)充電。然后，讀出指令(READ)被送到指令解碼器21中，對(duì)應(yīng)于應(yīng)存取的存儲(chǔ)單元(這里為MCbi1)的地址被送到地址緩沖器22中。指令解碼器21在時(shí)鐘CLK的上升時(shí)刻將讀出指令取進(jìn)來(lái)，將表示“讀出”的指令信號(hào)CMD輸出。地址緩沖器22在時(shí)鐘CLK的上升時(shí)刻將地址取進(jìn)來(lái)，將對(duì)應(yīng)于存儲(chǔ)單元MCbi1的行地址信號(hào)RAD及列地址信號(hào)CAD輸出。周期分割器24響應(yīng)于此，將對(duì)應(yīng)于存儲(chǔ)單元MCbi1的行地址信號(hào)RADb送到行解碼器10b中，將列地址信號(hào)CADb送到列解碼器11b中。行解碼器10b將對(duì)應(yīng)于存儲(chǔ)單元MCbi1的行地址信號(hào)RADbi送到字線驅(qū)動(dòng)器WDbi中。列解碼器11b將對(duì)應(yīng)于存儲(chǔ)單元MCbi1的列地址信號(hào)CADbi送給列選擇電路CRbi，CWbi中。字線Wbi1由字線驅(qū)動(dòng)器WDbi激活。于是，存儲(chǔ)單元MCbi1中的晶體管Tb導(dǎo)通，數(shù)據(jù)被從存儲(chǔ)單元MCbi1讀到位線Bbi1上。傳感放大器激活信號(hào)SEb被激活，位線對(duì)(Bbi1，/Bbi1)的電位差就由傳感放大器12bi放大。
接著，在時(shí)刻C，從存儲(chǔ)單元MCai1讀出的數(shù)據(jù)DQ 1由輸出入緩沖器27輸給外部。
再就是，數(shù)據(jù)線預(yù)充電電路20R被激活，到時(shí)刻D這一段時(shí)間，數(shù)據(jù)線對(duì)DBa被預(yù)充電。
還有，對(duì)應(yīng)于存儲(chǔ)單元MCbi1的列選擇信號(hào)Rbi1由列選擇電路CRbi激活，列選擇開(kāi)關(guān)44bi就接通。這樣，位線對(duì)(Bbi1，/Bbi1)就和數(shù)據(jù)線對(duì)DBb連起來(lái)了。還有，激活的切換信號(hào)SW41被傳給傳輸門51，數(shù)據(jù)線對(duì)DBb和數(shù)據(jù)線對(duì)RDB就被連接起來(lái)了。還有，激活的允許信號(hào)RE被送到讀出放大器25中。就這樣，位線對(duì)(Bbi1，/Bbi1)的電位差就被轉(zhuǎn)送給數(shù)據(jù)線對(duì)DBb，RDB，且由讀出放大器25放大后又被送到輸出入緩沖器27中。電位差被轉(zhuǎn)送到輸出入緩沖器27后，切換信號(hào)SW41不被激活，數(shù)據(jù)線對(duì)DBb和數(shù)據(jù)線對(duì)RDB不被連接起來(lái)，數(shù)據(jù)線對(duì)RDB被預(yù)充電。還有，允許信號(hào)RE、列選擇信號(hào)Rbi1及傳感放大器激活信號(hào)SEb不被激活。接著，激活的預(yù)充電信號(hào)EQb被送給位線預(yù)充電電路18bi，19bi，位線對(duì)(Bbi1，/Bbi1)，(Bbi2，/Bbi2)被預(yù)充電。
另一方面，在時(shí)刻C，預(yù)充電信號(hào)EQa不被激活，位線預(yù)充電電路18ai，19ai結(jié)束對(duì)位線對(duì)(Bai1，/Bai1)，(Bai2，/Bai2)的預(yù)充電。然后，讀出指令(READ)被送到指令解碼器21，對(duì)應(yīng)于應(yīng)存取的存儲(chǔ)單元(這里為MCai1)的地址被送到地址緩沖器22中。指令解碼器21在時(shí)鐘CLK的上升時(shí)刻將讀出指令取進(jìn)來(lái)，將表示“讀出”的指令信號(hào)CMD輸出。地址緩沖器22在時(shí)鐘CLK的上升時(shí)刻將地址取進(jìn)來(lái)，將對(duì)應(yīng)于存儲(chǔ)單元MCai1的行地址信號(hào)RAD及列地址信號(hào)CAD輸出。周期分割器24響應(yīng)于此，將對(duì)應(yīng)于存儲(chǔ)單元MCai1的行地址信號(hào)RADa送到行解碼器10a中，將列地址信號(hào)CADa送到列解碼器11a中。行解碼器10a將對(duì)應(yīng)于存儲(chǔ)單元MCai1的行地址信號(hào)RADai送到字線驅(qū)動(dòng)器WDai中。列解碼器11a將對(duì)應(yīng)于存儲(chǔ)單元MCai1的列地址信號(hào)CADai送給列選擇電路CRai，CWai。字線Wai1由字線驅(qū)動(dòng)器WDai激活。于是，存儲(chǔ)單元MCai1中的晶體管Ta導(dǎo)通，數(shù)據(jù)被從存儲(chǔ)單元MCai1讀到位線Bai1上。傳感放大器激活信號(hào)SEa被激活，位線對(duì)(Bai1，/Bai1)的電位差就由傳感放大器12ai放大。
接著，在時(shí)刻D，從存儲(chǔ)單元MCbi1讀出的數(shù)據(jù)DQ2由輸出入緩沖器27輸給外部。
再就是，數(shù)據(jù)線預(yù)充電電路20W被激活，到時(shí)刻E這一段時(shí)間，數(shù)據(jù)線對(duì)DBb被預(yù)充電。
再就是，對(duì)應(yīng)于存儲(chǔ)單元MCai1的列選擇信號(hào)Rai1由列選擇電路CRai激活，列選擇開(kāi)關(guān)44ai就接通。這樣，位線對(duì)(Bai1，/Bai1)就和數(shù)據(jù)線對(duì)DBa連起來(lái)了。還有，激活的切換信號(hào)SW40被傳給傳輸門50，數(shù)據(jù)線對(duì)DBa和數(shù)據(jù)線對(duì)RDB就被連接起來(lái)了。還有，激活的允許信號(hào)RE被送到讀出放大器25。就這樣，位線對(duì)(Bai1，/Bai1)的電位差就被轉(zhuǎn)送給數(shù)據(jù)線對(duì)DBa，RDB，且由讀出放大器25放大后又被送到輸出入緩沖器27中。電位差被轉(zhuǎn)送到輸出入緩沖器27后，切換信號(hào)SW40不被激活，數(shù)據(jù)線對(duì)DBa和數(shù)據(jù)線對(duì)RDB不被連接起來(lái)，數(shù)據(jù)線對(duì)RDB被預(yù)充電。還有，允許信號(hào)RE、列選擇信號(hào)Rai1及傳感放大器激活信號(hào)SEa不被激活。接著，激活的預(yù)充電信號(hào)EQa被送給位線預(yù)充電電路18ai，19ai，位線對(duì)(Bai1，/Bai1)，(Bai2，/Bai2)被預(yù)充電。
在時(shí)刻E，從存儲(chǔ)單元MCai1讀出的數(shù)據(jù)DQ3由輸出入緩沖器27輸給外部。再就是，數(shù)據(jù)線預(yù)充電電路20R被激活，數(shù)據(jù)線對(duì)DBa被預(yù)充電。
如上所述，圖4所示的DRAM，在2個(gè)時(shí)鐘CLK周期下讓端口A和端口B交替著工作，端口A由經(jīng)路“應(yīng)存取的存儲(chǔ)單元中的晶體管Ta”—“對(duì)應(yīng)于該晶體管Ta的位線對(duì)(Bai1，/Bai1)，(Bai2，/Bai2)”—“對(duì)應(yīng)于該位線對(duì)的列選擇開(kāi)關(guān)14ai，15ai”—“數(shù)據(jù)線對(duì)DBa”構(gòu)成；端口B由經(jīng)路“應(yīng)存取的存儲(chǔ)單元中的晶體管Tb”—“對(duì)應(yīng)于該晶體管Tb的位線對(duì)(Bbi1，/Bbi1)，(Bbi2，/Bbi2)”—“對(duì)應(yīng)于該位線對(duì)的列選擇開(kāi)關(guān)14bi，15bi”—“數(shù)據(jù)線對(duì)DBb”構(gòu)成。轉(zhuǎn)送給數(shù)據(jù)線對(duì)DBa，DBb的數(shù)據(jù)再由傳輸門50，51在每一個(gè)時(shí)鐘CLK周期下交替著轉(zhuǎn)送給數(shù)據(jù)線對(duì)RDB。轉(zhuǎn)送給數(shù)據(jù)線對(duì)RDB的數(shù)據(jù)又由讀出放大器25在1個(gè)時(shí)鐘CLK周期下放大且被輸給輸出入緩沖器27。輸出入緩沖器27在1個(gè)時(shí)鐘CLK周期下將來(lái)自讀出放大器25的數(shù)據(jù)輸給外部。
需提一下，以上對(duì)讀出操作進(jìn)行了詳細(xì)的說(shuō)明，寫入操作也是一樣的。在寫入操作下，輸出入緩沖器27在1個(gè)時(shí)鐘CLK周期下將來(lái)自外部的數(shù)據(jù)轉(zhuǎn)送給寫入驅(qū)動(dòng)器26，寫入驅(qū)動(dòng)器26將來(lái)自輸出入緩沖器27的數(shù)據(jù)放大，并在1個(gè)時(shí)鐘CLK周期下將它轉(zhuǎn)送給數(shù)據(jù)線對(duì)WDB。轉(zhuǎn)送給數(shù)據(jù)線對(duì)WDB的數(shù)據(jù)再由傳輸門52，53在每一個(gè)時(shí)鐘CLK周期下交替著轉(zhuǎn)送給數(shù)據(jù)線對(duì)DBa，DBb。在2個(gè)時(shí)鐘CLK周期下讓端口A和端口B交替著工作，端口A由經(jīng)路“應(yīng)存取的存儲(chǔ)單元中的晶體管Ta”—“對(duì)應(yīng)于該晶體管Ta的位線對(duì)(Bai1，/Bai1)，(Bai2，/Bai2)”—“對(duì)應(yīng)于該位線對(duì)的列選擇開(kāi)關(guān)16ai，17ai”—“數(shù)據(jù)線對(duì)DBa”構(gòu)成；端口B由經(jīng)路“應(yīng)存取的存儲(chǔ)單元中的晶體管Tb”—“對(duì)應(yīng)于該晶體管Tb的位線對(duì)(Bbi1，/Bbi1)，(Bbi2，/Bbi2)”—“對(duì)應(yīng)于該位線對(duì)的列選擇開(kāi)關(guān)16bi，17bi”—“數(shù)據(jù)線對(duì)DBb”構(gòu)成。
(效果)如上所述，對(duì)本發(fā)明的第2個(gè)實(shí)施例所涉及的DRAM來(lái)說(shuō)，因其中設(shè)了傳輸門50～53和控制電路40～43，故無(wú)需分別給端口A和B設(shè)讀出放大器和寫入驅(qū)動(dòng)器。換句話說(shuō)，給端口A及端口B設(shè)共用的讀出放大器25及寫入驅(qū)動(dòng)器26即可。因此，和對(duì)端口A及端口B分設(shè)讀出放大器及寫入驅(qū)動(dòng)器的那種情況相比，電路的布置面積變小了。
還有，數(shù)據(jù)線對(duì)DBa，DBb上的數(shù)據(jù)轉(zhuǎn)送和預(yù)充電在2個(gè)時(shí)鐘CLK周期下進(jìn)行。于是，當(dāng)數(shù)據(jù)線對(duì)DBb被預(yù)充電時(shí)，就在數(shù)據(jù)線對(duì)DBa和數(shù)據(jù)線對(duì)RDB，WDB之間進(jìn)行數(shù)據(jù)轉(zhuǎn)送；而當(dāng)數(shù)據(jù)線對(duì)DBa被預(yù)充電時(shí)，就在數(shù)據(jù)線對(duì)DBb和數(shù)據(jù)線對(duì)RDB，WDB之間進(jìn)行數(shù)據(jù)轉(zhuǎn)送。因此，表面上就看不到數(shù)據(jù)線對(duì)DBa，DBb的預(yù)充電。
還有，因在時(shí)鐘CLK的2倍周期下，進(jìn)行布置在存儲(chǔ)單元上負(fù)荷較重的數(shù)據(jù)線對(duì)DBa，DBb上的數(shù)據(jù)轉(zhuǎn)送和預(yù)充電，而在時(shí)鐘CLK的1個(gè)周期下，進(jìn)行布置在周邊電路上負(fù)荷較輕的數(shù)據(jù)線對(duì)RDB，WDB上的數(shù)據(jù)轉(zhuǎn)送和預(yù)充電，故和圖1所示的DRAM相比，能實(shí)現(xiàn)讓數(shù)據(jù)轉(zhuǎn)送具有容限的設(shè)計(jì)。
(第3個(gè)實(shí)施例)—整體結(jié)構(gòu)—圖6為一方框圖，示出了本發(fā)明的第3個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。圖6所示的DRAM包括存儲(chǔ)單元MC61～MC68、字線WL1，WL2、位線BL1～BL4，/BL1～/BL4、傳感放大器S61～S64、N溝道型MOS晶體管T61～T68，T71～T78、寫入驅(qū)動(dòng)器60、列地址解碼器61、指令解碼器62、列選擇電路63，64、位線預(yù)充電電路65、傳感放大驅(qū)動(dòng)器66、數(shù)據(jù)線對(duì)(DL，/DL)、數(shù)據(jù)線預(yù)充電電路67。
將存儲(chǔ)單元MC61～MC68布置在行及列上，將字線WL1和WL2布置在行上，字線WL1對(duì)應(yīng)于存儲(chǔ)單元MC61～MC64而設(shè)，字線WL2對(duì)應(yīng)于存儲(chǔ)單元MC65～MC68而設(shè)。將位線BL1～BL4和/BL1～/BL4布置在列上，位線BL1～BL4對(duì)應(yīng)于存儲(chǔ)單元MC61～MC64而設(shè)，位線/BL1～/BL4對(duì)應(yīng)于存儲(chǔ)單元MC65～MC68而設(shè)。
N溝道型MOS晶體管T61～T64被接在數(shù)據(jù)線DL和N溝道型MOS晶體管T71～T74之間，其柵極接收數(shù)據(jù)線DL的電壓。N溝道型MOS晶體管T71～T74被接在N溝道型MOS晶體管T61～T64和位線BL1～BL4之間，并根據(jù)來(lái)自列選擇電路64的列選擇信號(hào)WS1～WS4而導(dǎo)通/截止。
N溝道型MOS晶體管T65～T68被接在數(shù)據(jù)線/DL和N溝道型MOS晶體管T75～T78之間，其柵極接收數(shù)據(jù)線/DL的電壓。N溝道型MOS晶體管T75～T78被接在N溝道型MOS晶體管T65～T68和位線/BL1～/BL4之間，并根據(jù)來(lái)自列選擇電路63的列選擇信號(hào)WS5～WS8而導(dǎo)通/截止。
列地址解碼器61根據(jù)列地址將列地址信號(hào)C1，C2輸出。指令解碼器62根據(jù)寫入指令(WRITE)將激活的允許信號(hào)WE輸出。
列選擇電路63根據(jù)來(lái)自指令解碼器62的激活的允許信號(hào)WE而激活，且將列選擇信號(hào)WS5～WS8中對(duì)應(yīng)于來(lái)自列地址解碼器61的列地址信號(hào)C2的列選擇信號(hào)激活。
列選擇電路64根據(jù)來(lái)自指令解碼器62的激活的允許信號(hào)WE而激活，且將列選擇信號(hào)WS1～WS4中對(duì)應(yīng)于來(lái)自列地址解碼器61的列地址信號(hào)C2的列選擇信號(hào)激活。
寫入驅(qū)動(dòng)器60包括與電路AD61，AD62、三態(tài)緩沖器B61，B62。與電路AD61輸出寫入數(shù)據(jù)DIN與來(lái)自列地址解碼器61的列地址信號(hào)C1的邏輯積；與電路AD62輸出寫入數(shù)據(jù)的反轉(zhuǎn)數(shù)據(jù)/DIN和來(lái)自列地址解碼器61的列地址信號(hào)C1的邏輯積。三態(tài)緩沖器B61，B62根據(jù)來(lái)自指令解碼器62的允許信號(hào)WE而激活，且根據(jù)與電路AD61，AD62的輸出驅(qū)動(dòng)數(shù)據(jù)線DL，/DL。
數(shù)據(jù)線預(yù)充電電路67根據(jù)預(yù)充電信號(hào)PR1來(lái)將數(shù)據(jù)線對(duì)(DL，/DL)預(yù)充電到接地電壓電平；位線預(yù)充電電路65根據(jù)預(yù)充電信號(hào)PR2將位線BL1～BL4，/BL1～/BL4預(yù)充電到1/2VDD電平(VDD為電源電壓)。傳感放大驅(qū)動(dòng)器66根據(jù)傳感放大激活信號(hào)(未示)將傳感放大器S61～S64激活，傳感放大器S61～S64將位線對(duì)(BL1，/BL1)～BL4，/BL4)的電位差放大。
(寫入操作)其次，對(duì)按上述構(gòu)成的DRAM的寫入操作進(jìn)行說(shuō)明。且這里說(shuō)明的是將高電平數(shù)據(jù)寫到存儲(chǔ)單元MC61中的情況。
首先，數(shù)據(jù)線對(duì)(DL，/DL)被預(yù)充電到接地電壓(VSS)電平，位線對(duì)(BL1，/BL1)～(BL4，/BL4)被預(yù)充電到1/2VDD電平，寫入指令(WRITE)被輸?shù)街噶罱獯a器62中。指令解碼器62根據(jù)寫入指令來(lái)將激活的允許信號(hào)WE輸出。對(duì)應(yīng)于數(shù)據(jù)該被寫到其中的存儲(chǔ)單元MC61的字線WL1被激活，對(duì)應(yīng)于數(shù)據(jù)該被寫到其中的存儲(chǔ)單元MC61的列地址信號(hào)被傳給列地址解碼器61。列地址解碼器61根據(jù)該列地址信號(hào)將激活的列地址信號(hào)C1輸給與電路AD61，AD62。列地址解碼器61將對(duì)應(yīng)于應(yīng)該存取的存儲(chǔ)單元的列地址信號(hào)C2輸給列選擇電路63，64。
寫入數(shù)據(jù)DIN被傳給與電路AD61，AD62，與電路AD61，AD62中有一個(gè)的輸出根據(jù)寫入數(shù)據(jù)DIN的值被激活。這里，假設(shè)與電路AD61的輸出被激活。數(shù)據(jù)線DL由接收被激活的那一輸出的三態(tài)緩沖器B61激活。這樣，數(shù)據(jù)線DL的電壓就升到電源電壓(VDD)電平。另一條數(shù)據(jù)線/DL仍維持著接地電壓電平不變。
數(shù)據(jù)線DL升到電源電壓(VDD)電平以后，N溝道型MOS晶體管T61～T64就導(dǎo)通。列選擇電路63，64根據(jù)來(lái)自列地址解碼器61的列地址信號(hào)C2將對(duì)應(yīng)于對(duì)應(yīng)于應(yīng)該存取的存儲(chǔ)單元的位線對(duì)的列選擇信號(hào)WS1～WS4，WS5～WS8激活。這里，假設(shè)列選擇信號(hào)WS1，WS5被激活。這樣，N溝道型MOS晶體管T71，T75就導(dǎo)通了。被預(yù)充電到1/2VDD電平的位線BL1的電平就下降了，下降量為N溝道型MOS晶體管T61，T71的閾值電壓Vtn，最終成為(VDD-Vtn)。另一方面，因N溝道型MOS晶體管T65截止，故位線/BL1的電位仍維持在1/2VDD上不變。
之后，傳感放大器S61由傳感放大驅(qū)動(dòng)器66激活，位線對(duì)(BL1，/BL1)的電位差就被放大，存儲(chǔ)單元MC61中就被寫入高電平數(shù)據(jù)。
(效果)如上所述，在本發(fā)明的第3個(gè)實(shí)施例所涉及的DRAM中，寫入驅(qū)動(dòng)器60根據(jù)寫入數(shù)據(jù)DIN和對(duì)應(yīng)于應(yīng)該寫入該數(shù)據(jù)的存儲(chǔ)單元的那一列地址信號(hào)C1，將數(shù)據(jù)線DL，/DL中之一激活。由數(shù)據(jù)線DL，/DL的電壓控制用以自數(shù)據(jù)線DL，/DL把該數(shù)據(jù)寫到位線BL1～BL4，/BL1～/BL4的N溝道型MOS晶體管T61～T68的導(dǎo)通/截止。因此，無(wú)需在列方向上布置用以控制N溝道型MOS晶體管T61～T68導(dǎo)通/截止的信號(hào)線。從而可大大地減小布線層的平面布置面積。
不僅如此，還可布置電源布線來(lái)代替布置用以控制N溝道型MOS晶體管T61～T68導(dǎo)通/截止的信號(hào)線。因此，不僅可強(qiáng)化電源，還可提高對(duì)數(shù)據(jù)線對(duì)DL，/DL的屏蔽效果。
(變形例)需提一下，用P溝道型MOS晶體管代替N溝道型MOS晶體管T61～T68，也能得到同樣的效果。只不過(guò)是，這時(shí)不是把數(shù)據(jù)線對(duì)(DL，/DL)預(yù)充電到接地電壓電平，而是要把它預(yù)充電到電源電壓電平。
也可用CMOS晶體管代替N溝道型MOS晶體管T61～T68，若如此，既能向高電壓側(cè)寫入數(shù)據(jù)，也能向低電壓側(cè)寫入數(shù)據(jù)，故可更進(jìn)一步地強(qiáng)化寫入電平。
也可將數(shù)據(jù)線DL的電壓加給N溝道型MOS晶體管T65～T68的柵極，將數(shù)據(jù)線/DL的電壓加給N溝道型MOS晶體管T61～T64。這樣，對(duì)位線的寫入電平就不會(huì)比電源電壓低晶體管的閾值電壓這一部分了。在用P溝道型MOS晶體管、CMOS晶體管代替N溝道型MOS晶體管T61～T68的情況下，這一效果也是不變的。
本實(shí)施例中的技術(shù)能被用到圖1及圖4所示的DRAM上。
(第4個(gè)實(shí)施例)—整體結(jié)構(gòu)—圖7為一方框圖，示出了本發(fā)明的第4個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。圖7所示的DRAM和圖6所示的DRAM的不同之處如下。詳細(xì)而言，圖7所示的DRAM中，未設(shè)圖6所示的數(shù)據(jù)線預(yù)充電電路67；寫入驅(qū)動(dòng)器60不包括圖6所示的三態(tài)緩沖器B61，B62；N溝道型MOS晶體管T61～T68被接在接收接地電壓的接地節(jié)點(diǎn)和N溝道型MOS晶體管T71～T78之間；還包括控制電路68；控制電路68根據(jù)來(lái)自指令解碼器62的允許信號(hào)WE而激活，且根據(jù)來(lái)自列地址解碼器61的列地址信號(hào)C1將激活的信號(hào)傳給與電路AD61，AD62的輸入；與電路AD61輸出寫入數(shù)據(jù)DIN與來(lái)自控制電路68的信號(hào)的邏輯積；與電路AD62輸出寫入數(shù)據(jù)的反轉(zhuǎn)數(shù)據(jù)/DIN與來(lái)自控制電路68的信號(hào)的邏輯積。除上述幾點(diǎn)不同以外，其它地方都和圖6所示的DRAM一樣。
(寫入操作)其次，對(duì)按上述構(gòu)成的DRAM的寫入操作進(jìn)行說(shuō)明。且這里說(shuō)明的是將低電平數(shù)據(jù)寫到存儲(chǔ)單元MC61中的情況。
寫入指令(WRITE)被輸?shù)街噶罱獯a器62中。指令解碼器62根據(jù)寫入指令來(lái)將激活的允許信號(hào)WE輸出。對(duì)應(yīng)于應(yīng)該寫入數(shù)據(jù)的存儲(chǔ)單元MC61的字線WL1被激活，對(duì)應(yīng)于數(shù)據(jù)該被寫到其中的存儲(chǔ)單元MC61的列地址信號(hào)被傳給列地址解碼器61。列地址解碼器61根據(jù)該列地址信號(hào)將激活的列地址信號(hào)C1輸給控制電路68?？刂齐娐?8響應(yīng)于此，將激活的信號(hào)輸給與電路AD61，AD62的輸入。列地址解碼器61將對(duì)應(yīng)于應(yīng)該存取的存儲(chǔ)單元的列地址信號(hào)C2輸給列選擇電路63，64。
寫入數(shù)據(jù)DIN被傳給與電路AD61，AD62，與電路AD61，AD62中有一個(gè)的輸出根據(jù)寫入數(shù)據(jù)DIN的值被激活。換句話說(shuō)，數(shù)據(jù)線DL，/DL中有一條被激活。這里，假設(shè)與電路AD61的輸出即數(shù)據(jù)線DL被激活。被激活的數(shù)據(jù)線DL被升壓到電源電壓(VDD)電平。
數(shù)據(jù)線DL升到電源電壓(VDD)電平以后，N溝道型MOS晶體管T61～T64就隨著導(dǎo)通。列選擇電路63，64根據(jù)來(lái)自列地址解碼器61的列地址信號(hào)C2將對(duì)應(yīng)于對(duì)應(yīng)于應(yīng)該存取的存儲(chǔ)單元的位線對(duì)的列選擇信號(hào)WS1～WS4，WS5～WS8激活。這里，假設(shè)列選擇信號(hào)WS1，WS5被激活。這樣，N溝道型MOS晶體管T71就導(dǎo)通，位線BL1就成為接地電壓電平。另一方面，因N溝道型MOS晶體管T65截止，故位線/BL1的電位仍維持在1/2VDD上不變。
之后，傳感放大器S61由傳感放大驅(qū)動(dòng)器66激活，位線對(duì)(BL1，/BL1)的電位差被放大，低電平數(shù)據(jù)就被寫到存儲(chǔ)單元MC61中。
(效果)如上所述，在本發(fā)明的第4個(gè)實(shí)施例所涉及的DRAM中，使用數(shù)據(jù)線DL，/DL僅來(lái)作控制N溝道型MOS晶體管T61～T68導(dǎo)通/截止的信號(hào)線，故除了能得到圖6所示的DRAM所帶來(lái)的效果外，還能得到以下效果。
換句話說(shuō)，和圖6所示的DRAM相比，更容易對(duì)電路進(jìn)行平面布置，面積會(huì)更小。
還因不必設(shè)將數(shù)據(jù)線DL，/DL預(yù)充電的電路，故電路的平面布置面積及功耗都會(huì)減小。
(變形例)可用P溝道型MOS晶體管或者CMOS晶體管代替N溝道型MOS晶體管T61～T68。
本實(shí)施例中的技術(shù)能被用到圖1及圖4所示的DRAM上。
(第5個(gè)實(shí)施例)在第3及第4個(gè)實(shí)施例中，寫入是通過(guò)把位線對(duì)中之一拉上或者拉下來(lái)進(jìn)行的。在第5個(gè)實(shí)施例中，對(duì)在進(jìn)行這樣的寫入操作時(shí)有效的技術(shù)進(jìn)行說(shuō)明。下面，參考圖7及圖8進(jìn)行說(shuō)明。這里以將高電平數(shù)據(jù)寫到低電平數(shù)據(jù)已寫到存儲(chǔ)單元MC65中的情況為例進(jìn)行說(shuō)明。
寫入指令(WRITE)被輸?shù)街噶罱獯a器62中，指令解碼器62根據(jù)寫入指令來(lái)將激活的允許信號(hào)WE輸出，對(duì)應(yīng)于應(yīng)該寫入數(shù)據(jù)的存儲(chǔ)單元MC65的列地址信號(hào)被傳給列地址解碼器61。列地址解碼器61根據(jù)該列地址信號(hào)將激活的列地址信號(hào)C1輸給控制電路68。控制電路68響應(yīng)于此，將激活的信號(hào)輸給與電路AD61，AD62的輸入。列地址解碼器61將對(duì)應(yīng)于對(duì)應(yīng)于存儲(chǔ)單元MC65的位線對(duì)(BL1，/BL1)的列地址信號(hào)C2輸給列選擇電路63，64。
對(duì)應(yīng)于存儲(chǔ)單元MC65的字線WL2被激活，低電平數(shù)據(jù)被從存儲(chǔ)單元MC65讀到位線/BL1上。這樣，已預(yù)充電到1/2VDD電平的位線/BL1的電位就下降。
高電平寫入數(shù)據(jù)DIN被傳給與電路AD61，AD62，與電路AD61的輸出據(jù)此而被激活，數(shù)據(jù)線DL就升壓到電源電壓(VDD)電平。數(shù)據(jù)線DL升到電源電壓(VDD)電平以后，N溝道型MOS晶體管T61～T64就隨著導(dǎo)通。列選擇電路64，63根據(jù)來(lái)自列地址解碼器61的列地址信號(hào)C2激活列選擇信號(hào)WS1，WS5。于是，N溝道型MOS晶體管T71，T75就導(dǎo)通。結(jié)果，已預(yù)充電到1/2VDD電平的位線BL1被拉下且拉到接地電壓電平。
位線BL1被拉到接地電壓電平以后，就在規(guī)定期間內(nèi)將預(yù)充電信號(hào)PR2激活。位線BL1，/BL1就被升壓。位線/BL1升壓到1/2VDD電平附近，位線BL1比接地電壓電平稍微有點(diǎn)上升。
之后，預(yù)充電信號(hào)PR2不被激活，于是，位線BL1再次被拉到接地電壓電平，位線/BL1仍維持在1/2VDD電平上。
之后，傳感放大器激活信號(hào)被激活，傳感放大器S61由此而被激活，位線對(duì)(BL1，/BL1)的電位差被放大，高電平數(shù)據(jù)就寫到存儲(chǔ)單元MC65中了。
如上所述，在把位線對(duì)中之一拉下(或者拉上)而進(jìn)行寫入這樣的方式下，寫入容限就會(huì)因從存儲(chǔ)單元讀出的數(shù)據(jù)而變小。隨著電源電壓變低，位線和存儲(chǔ)單元間的電容比變小，這一現(xiàn)象就不可忽視了。
然而，在第5個(gè)實(shí)施例所涉及的寫入方式下，將數(shù)據(jù)從存儲(chǔ)單元讀出的數(shù)據(jù)線對(duì)一度被升壓到預(yù)充電電平，故至少確保了讀出操作下位線間的電位差，以能夠在充分大的容限下進(jìn)行寫入操作。
(第6個(gè)實(shí)施例)(DRAM的整體結(jié)構(gòu))圖9為一方框圖，示出了本發(fā)明的第6個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。圖9所示的DRAM包括存儲(chǔ)塊BK0，BK1、數(shù)據(jù)線對(duì)(DL0，/DL0)，(DL1，/DL1)、字線WLa，WLb、列選擇線CSL0，CSL1、讀出放大器RA0，RA1、傳輸門TG1，TG2、輸出緩沖器90～92、數(shù)據(jù)輸出端DOUT0，DOUT1，PDOUT。
每一個(gè)存儲(chǔ)塊BK0，BK1包括多個(gè)設(shè)在行及列上的存儲(chǔ)單元(圖9中示出MCa及MCb作代表)、多條設(shè)在行上的字線(圖9中示出WLa及WLb作代表)、多條設(shè)在列上的位線對(duì)(圖9中示出(BLa，BLb)作代表)、將位線對(duì)(BLa，BLb)的電位差放大的傳感放大器SA、列選擇門CSG。列選擇門CSG對(duì)應(yīng)于位線對(duì)BLa及BLb而設(shè)，且接在所對(duì)應(yīng)的位線對(duì)(BLa，BLb)和數(shù)據(jù)線對(duì)(DL0，/DL0)，(DL1，/DL1)之間。
字線WLa，WLb縱斷存儲(chǔ)塊BK0，BK1，列選擇線CSL0，CSL1根據(jù)列地址信號(hào)讓所對(duì)應(yīng)的列選擇門CSG接通/切斷。
讀出放大器RA0包括主放大器MA0和三態(tài)緩沖器TB0。主放大器MA0根據(jù)激活的允許信號(hào)RE0而激活，來(lái)放大數(shù)據(jù)線對(duì)(DL0，/DL0)上的信號(hào)。當(dāng)允許信號(hào)RE0為激活狀態(tài)時(shí)，三態(tài)緩沖器TB0就根據(jù)主放大器MA0的輸出驅(qū)動(dòng)輸出節(jié)點(diǎn)N0；當(dāng)允許信號(hào)RE0為非激活狀態(tài)時(shí)，三態(tài)緩沖器TB0使輸出節(jié)點(diǎn)N0為高阻抗?fàn)顟B(tài)。具體而言，當(dāng)允許信號(hào)RE0為激活狀態(tài)且由主放大器MA0放大了的數(shù)據(jù)線對(duì)(DL0，/DL0)的信號(hào)電平為(H，L)電平時(shí)，三態(tài)緩沖器TB0就將輸出節(jié)點(diǎn)N0驅(qū)動(dòng)到高電平(電源電壓VDD電平)。另一方面，當(dāng)允許信號(hào)RE0為激活狀態(tài)且由主放大器MA0放大了的數(shù)據(jù)線對(duì)(DL0，/DL0)的信號(hào)電平為(L，H)電平時(shí)，三態(tài)緩沖器TB0就將輸出節(jié)點(diǎn)N0驅(qū)動(dòng)到低電平(接地電壓VSS電平)。
讀出放大器RA1包括主放大器MA1和三態(tài)緩沖器TB1。主放大器MA1根據(jù)激活的允許信號(hào)RE1而激活，來(lái)放大數(shù)據(jù)線對(duì)(DL1，/DL1)上的信號(hào)。當(dāng)允許信號(hào)RE1為激活狀態(tài)時(shí)，三態(tài)緩沖器TB1就根據(jù)主放大器MA1的輸出驅(qū)動(dòng)輸出節(jié)點(diǎn)N1；當(dāng)允許信號(hào)RE1為非激活狀態(tài)時(shí)，三態(tài)緩沖器TB1使輸出節(jié)點(diǎn)N1為高阻抗?fàn)顟B(tài)。具體而言，當(dāng)允許信號(hào)RE1為激活狀態(tài)且由主放大器MA1放大了的數(shù)據(jù)線對(duì)(DL1，/DL1)的信號(hào)電平為(H，L)電平時(shí)，三態(tài)緩沖器TB1就將輸出節(jié)點(diǎn)N1驅(qū)動(dòng)到高電平(電源電壓VDD電平)。另一方面，當(dāng)允許信號(hào)RE1為激活狀態(tài)且由主放大器MA1放大了的數(shù)據(jù)線對(duì)(DL1，/DL1)的信號(hào)電平為(L，H)電平時(shí)，三態(tài)緩沖器TB1就將輸出節(jié)點(diǎn)N1驅(qū)動(dòng)到低電平(接地電壓VSS電平)。
傳輸門TG2接在三態(tài)緩沖器TB0的輸出節(jié)點(diǎn)N0和三態(tài)緩沖器TB1的輸出節(jié)點(diǎn)N1之間，且根據(jù)位寬選擇信號(hào)BWS而接通/截止。當(dāng)讀出數(shù)據(jù)的位寬為1位時(shí)，給出的是激活的位寬選擇信號(hào)BWS。傳輸門TG2根據(jù)激活的位寬選擇信號(hào)BWS而接通。當(dāng)讀出數(shù)據(jù)的位寬為2位時(shí)，給出的是非激活的位寬選擇信號(hào)BWS。傳輸門TG2根據(jù)非激活的位寬選擇信號(hào)BWS而截止。
輸出緩沖器90包括鎖存電路L90和反相器IV90。鎖存電路L90鎖存住三態(tài)緩沖器TB0的輸出節(jié)點(diǎn)N0的電壓電平并將它輸給反相器IV90。反相器IV90將來(lái)自鎖存電路L90的輸出反轉(zhuǎn)并將它傳給數(shù)據(jù)輸出端DOUT0。
輸出緩沖器91包括鎖存電路L91和反相器IV91。鎖存電路L91鎖存三態(tài)緩沖器TB1的輸出節(jié)點(diǎn)N1的電壓電平并將它輸給反相器IV91。反相器IV91將來(lái)自鎖存電路L91的輸出反轉(zhuǎn)并將它傳給數(shù)據(jù)輸出端DOUT1。
傳輸門TG1接在三態(tài)緩沖器TB0的輸出節(jié)點(diǎn)N0和節(jié)點(diǎn)N2之間，且根據(jù)測(cè)試模式信號(hào)TEST而接通/截止。當(dāng)DRAM為測(cè)試模式時(shí)，給出的是激活的測(cè)試模式信號(hào)TEST。傳輸門TG1根據(jù)激活的測(cè)試模式信號(hào)TEST而接通，節(jié)點(diǎn)N0和節(jié)點(diǎn)N2就連接起來(lái)了。當(dāng)DRAM為通常模式時(shí)，給出的是非激活的測(cè)試模式信號(hào)TEST。傳輸門TG1根據(jù)非激活的測(cè)試模式信號(hào)TEST而截止，節(jié)點(diǎn)N0和節(jié)點(diǎn)N2便進(jìn)入非連接狀態(tài)。
輸出緩沖器92包括鎖存電路L92和反相器IV92。鎖存電路L92鎖存節(jié)點(diǎn)N2的電壓電平并將它輸給反相器IV92。反相器IV92將來(lái)自鎖存電路L92的輸出反轉(zhuǎn)并將它傳給數(shù)據(jù)輸出端PDOUT。
(讀出操作)其次，對(duì)按上述構(gòu)成的DRAM的讀出操作進(jìn)行說(shuō)明。這里對(duì)通常模式和測(cè)試模式分開(kāi)說(shuō)明。
(1)通常模式時(shí)給出非激活的測(cè)試模式信號(hào)TEST后，傳輸門TG1截止。由位寬選擇信號(hào)BWS選擇讀出數(shù)據(jù)的位寬，這里選擇2位或者1位。下面，對(duì)讀出數(shù)據(jù)的位寬為2位的情況和為1位的情況分開(kāi)說(shuō)明。
(a)讀出數(shù)據(jù)的位寬為2位時(shí)給出非激活的位寬選擇信號(hào)BWS后，傳輸門TG2截止。由行解碼器(未示)選擇對(duì)應(yīng)于行地址信號(hào)的字線(這里為WLa)；由列解碼器(未示)選擇對(duì)應(yīng)于列地址信號(hào)的列選擇線CSL0和CSL1。對(duì)應(yīng)于列選擇線CSL0，CSL1的列選擇門CSG因此而接通，存儲(chǔ)塊BK0，BK1內(nèi)的位線對(duì)(BLa，BLb)就與數(shù)據(jù)線對(duì)(DL0，/DL0)及(DL1，/DL1)連接起來(lái)了。從存儲(chǔ)塊BK0，BK1內(nèi)的存儲(chǔ)單元MCa讀到位線對(duì)(BLa，BLb)上的數(shù)據(jù)就被轉(zhuǎn)送到數(shù)據(jù)線對(duì)(DL0，/DL0)及(DL1，/DL1)上。
激活的允許信號(hào)RE0及RE1傳給讀出放大器RA0及RA1后，讀出放大器RA0及RA1就被激活，讀到數(shù)據(jù)線對(duì)(DL0，/DL0)，(DL1，/DL1)上的數(shù)據(jù)便由主放大器MA0及MA1放大。三態(tài)緩沖器TB0及TB1便根據(jù)由主放大器MA0及MA1放大了的數(shù)據(jù)而將輸出節(jié)點(diǎn)N0及N1驅(qū)動(dòng)到高電平或者低電平，由三態(tài)緩沖器TB0及TB1驅(qū)動(dòng)的節(jié)點(diǎn)N0及N1的電壓被鎖存電路L90及L91鎖存，又被反相器IV90及IN91反轉(zhuǎn)，最后被作為2位數(shù)據(jù)從數(shù)據(jù)輸出端DOUT0及DOUT1輸給外部。就這樣，在從主放大器MA0及MA1被激活到數(shù)據(jù)被輸出到數(shù)據(jù)輸出端DOUT0及DOUT1上這一段時(shí)間里，不在鎖存電路L90及L91中進(jìn)行時(shí)刻調(diào)整就能高速地輸出數(shù)據(jù)。之后，允許信號(hào)RE0及RE1不被激活，三態(tài)緩沖器TB0及TB1和輸出節(jié)點(diǎn)N0及N1就等價(jià)于非連接狀態(tài)(高阻抗?fàn)顟B(tài))。因此，可防止由鎖存電路L90及L91保持的數(shù)據(jù)遭到破壞。而且，只要允許信號(hào)RE0及RE1不被激活，即使讀出操作指令被輸入，由鎖存電路L90及L91保持的數(shù)據(jù)也不會(huì)遭到破壞。
(b)讀出數(shù)據(jù)的位寬為1位時(shí)給出激活的位寬選擇信號(hào)BWS后，傳輸門TG2接通。由行解碼器(未示)選擇對(duì)應(yīng)于行地址信號(hào)的字線(這里為WLa)；由列解碼器(未示)選擇對(duì)應(yīng)于列地址信號(hào)的列選擇線CSL0或者CSL1(這里設(shè)為CSL1)。對(duì)應(yīng)于列選擇線CSL1的列選擇門CSG因此而接通，存儲(chǔ)塊BK1內(nèi)的位線對(duì)(BLa，BLb)就與數(shù)據(jù)線對(duì)(DL1，/DL1)連接起來(lái)了。從存儲(chǔ)塊BK1內(nèi)的存儲(chǔ)單元MCa讀到位線對(duì)(BLa，BLb)上的數(shù)據(jù)就被轉(zhuǎn)送到數(shù)據(jù)線對(duì)(DL1，/DL1)上。
非激活的允許信號(hào)RE0傳給讀出放大器RA0，激活的允許信號(hào)RE1傳給讀出放大器RA1。主放大器MA0及三態(tài)緩沖器TB0根據(jù)非激活的允許信號(hào)RE0而不被激活。三態(tài)緩沖器TB0和輸出節(jié)點(diǎn)N0就等價(jià)于非連接狀態(tài)(高阻抗?fàn)顟B(tài))。另一方面，主放大器MA1及三態(tài)緩沖器TB1根據(jù)激活的允許信號(hào)RE1而被激活，讀到數(shù)據(jù)線對(duì)(DL1，/DL1)上的數(shù)據(jù)也就由主放大器MA1放大。三態(tài)緩沖器TB1根據(jù)由主放大器MA1放大了的數(shù)據(jù)而將輸出節(jié)點(diǎn)N1驅(qū)動(dòng)到高電平或者低電平，由三態(tài)緩沖器TB1驅(qū)動(dòng)的輸出節(jié)點(diǎn)N1的電壓通過(guò)傳輸門TG2被轉(zhuǎn)送到輸出節(jié)點(diǎn)N0，又被鎖存電路L90鎖存起來(lái)。由鎖存電路L90鎖存的數(shù)據(jù)由反相器IN90反轉(zhuǎn)，最后被作為1位數(shù)據(jù)被從數(shù)據(jù)輸出端DOUT0輸給外部。就這樣，在從主放大器MA1被激活到數(shù)據(jù)被輸出到數(shù)據(jù)輸出端DOUT0上這一段時(shí)間里，不在鎖存電路L90中進(jìn)行時(shí)刻調(diào)整就能高速地輸出數(shù)據(jù)。之后，允許信號(hào)RE1不被激活，三態(tài)緩沖器TB1和輸出節(jié)點(diǎn)N1就等價(jià)于非連接狀態(tài)(高阻抗?fàn)顟B(tài))。
需提一下，當(dāng)讀出數(shù)據(jù)的位寬為1位時(shí)，未使用的鎖存電路L91被控制得它不能鎖存數(shù)據(jù)，這樣就能防止鎖存電路間的數(shù)據(jù)在將輸出節(jié)點(diǎn)N0和輸出節(jié)點(diǎn)N1連接起來(lái)時(shí)發(fā)生沖突。
如上所述，讀出放大器RA0及RA1根據(jù)激活的允許信號(hào)RE0及RE1而被激活，并根據(jù)讀到數(shù)據(jù)線對(duì)(DL0，/DL0)及(DL1，/DL1)上的數(shù)據(jù)驅(qū)動(dòng)輸出節(jié)點(diǎn)N0及N1；還根據(jù)非激活的允許信號(hào)RE0及RE1而不被激活，使輸出節(jié)點(diǎn)N0和N1處于高阻抗?fàn)顟B(tài)。這樣就沒(méi)有必要控制在后級(jí)鎖存電路L90和L91中鎖存及輸出數(shù)據(jù)的時(shí)刻了。主放大器MA0及MA1被激活后，就可馬上高速地將數(shù)據(jù)輸給數(shù)據(jù)輸出端DOUT0及DOUT1。
因不必控制鎖存電路L90及L91的時(shí)刻，只要控制允許信號(hào)RE0及RE1的激活/非激活即可，故可使控制電路的平面布置面積小一些。
還因在鎖存電路L90的前級(jí)輸出節(jié)點(diǎn)N0和鎖存電路L91的后級(jí)輸出節(jié)點(diǎn)N1之間設(shè)了傳輸門TG2，故即使在改變讀出數(shù)據(jù)的位寬后再用該存儲(chǔ)器的情況下，也不用調(diào)整鎖存電路L90及L91的時(shí)刻。
(2)測(cè)試模式時(shí)給出激活的測(cè)試模式信號(hào)TEST后，傳輸門TG1接通，傳輸門TG2也接通。測(cè)試數(shù)據(jù)被從存儲(chǔ)塊BK0或者BK1內(nèi)的存儲(chǔ)單元讀出，之后和通常模式一樣，又由轉(zhuǎn)送給數(shù)據(jù)線對(duì)(DL0，/DL0)或者(DL1，/DL1)。轉(zhuǎn)送給數(shù)據(jù)線對(duì)(DL0，/DL0)或者(DL1，/DL1)的測(cè)試數(shù)據(jù)，和通常模式一樣，再由讀出放大器RA0或者RA1放大，之后被輸出給輸出節(jié)點(diǎn)N0或者N1。輸給輸出節(jié)點(diǎn)N0或者N1的測(cè)試數(shù)據(jù)通過(guò)傳輸門TG1(及TG2)而被轉(zhuǎn)送到節(jié)點(diǎn)N2上，由鎖存電路L92鎖存。由鎖存電路L92鎖存的測(cè)試數(shù)據(jù)又由反相器IV92反轉(zhuǎn)，之后從測(cè)試數(shù)據(jù)輸出用數(shù)據(jù)輸出端PDOUT輸出。
因在圖9所示的DRAM中，在鎖存電路L92的前級(jí)節(jié)點(diǎn)N2和輸出節(jié)點(diǎn)N0之間設(shè)了傳輸門TG1，故和利用開(kāi)關(guān)等在輸出端將多個(gè)正常輸出電氣地捆起來(lái)作為1個(gè)測(cè)試輸出而檢查它的情況相比，輸出緩沖器的負(fù)荷變小，也就可以和通常模式時(shí)一樣將信號(hào)傳給接收輸出數(shù)據(jù)的系統(tǒng)了。
因在鎖存電路L92的前級(jí)節(jié)點(diǎn)N2和輸出節(jié)點(diǎn)N0之間設(shè)了傳輸門TG1，也就不必對(duì)測(cè)試模式下所使用的鎖存電路L92的時(shí)刻進(jìn)行調(diào)整了。因此，主放大器MA0或者M(jìn)A1被激活以后，就可馬上高速地將測(cè)試數(shù)據(jù)輸給數(shù)據(jù)輸出端PDOUT。
需提一下，在測(cè)試模式下，只要進(jìn)行控制而不鎖存輸出緩沖器90及91中的鎖存電路L90及L91，就能防止將節(jié)點(diǎn)N2和輸出節(jié)點(diǎn)N0及N1連接起來(lái)時(shí)，數(shù)據(jù)在鎖存電路之間發(fā)生沖突。也就能讓測(cè)試模式下鎖存電路L92的數(shù)據(jù)保持特性和通常模式下鎖存電路L90及L91的數(shù)據(jù)保持特性一樣，鎖存能力特性也就能夠由于負(fù)荷的減少而得到提高。
(第7個(gè)實(shí)施例)(DRAM的整體結(jié)構(gòu))圖10為一方框圖，示出了本發(fā)明的第7個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。圖10所示的DRAM包括存儲(chǔ)塊BK0，BK1、位線對(duì)(DL0，/DL0)，((DL1，/DL1)、字線WLa，WLb、列選擇線CSL0，CSL1、讀出放大器RA10，RA11、輸出緩沖器100，110、傳輸門TG10、數(shù)據(jù)輸出端DOUT0，DOUT1。
讀出放大器RA10和RA11，根據(jù)激活的允許信號(hào)RE10，RE11而激活，來(lái)放大數(shù)據(jù)線對(duì)(DL0，/DL0)，(DL1，/DL1)上的信號(hào)。
輸出緩沖器100和110，根據(jù)激活的允許信號(hào)RE10，RE11而激活，且用和位寬選擇信號(hào)BWS相當(dāng)?shù)尿?qū)動(dòng)能力將來(lái)自讀出放大器RA10，RA11的輸出信號(hào)輸給數(shù)據(jù)輸出端DOUT0，DOUT1。
傳輸門TG10，被接在節(jié)點(diǎn)N10和節(jié)點(diǎn)N11之間且根據(jù)位寬選擇信號(hào)BWS接通/截止，節(jié)點(diǎn)N10，N11為輸出緩沖器100，110的輸出節(jié)點(diǎn)和數(shù)據(jù)輸出端DOUT0，DOUT1之間的節(jié)點(diǎn)。當(dāng)讀出數(shù)據(jù)的位寬為1位時(shí)，給出的是激活的位寬選擇信號(hào)BWS，傳輸門TG10也就根據(jù)激活的位寬選擇信號(hào)BWS而接通；當(dāng)讀出數(shù)據(jù)的位寬為2位時(shí)，給出的是非激活的位寬選擇信號(hào)BWS，傳輸門TG10也就根據(jù)非激活的位寬選擇信號(hào)BWS而截止。
(輸出緩沖器的內(nèi)部結(jié)構(gòu))圖11為一方框圖，示出了圖10所示的輸出緩沖器100的內(nèi)部結(jié)構(gòu)。在圖11中，輸出緩沖器100包括三態(tài)緩沖器TB101和TB102。
三態(tài)緩沖器TB101，包括“與非”電路ND101、“或非”電路NR101、P溝道型MOS晶體管PT101、N溝道型MOS晶體管NT101。“與非”電路ND101輸出來(lái)自讀出放大器RA10的輸出信號(hào)和允許信號(hào)RE10的“與非”；“或非”電路NR101輸出允許信號(hào)RE10的反轉(zhuǎn)信號(hào)和來(lái)自讀出放大器RA10的輸出信號(hào)的“或非”。P溝道型MOS晶體管PT101被接在電源節(jié)點(diǎn)和輸出節(jié)點(diǎn)N101之間，且其柵極接收“與非”電路ND101的輸出。電源節(jié)點(diǎn)接收電源電壓VDD。N溝道型MOS晶體管NT101被接在輸出節(jié)點(diǎn)N101和接地節(jié)點(diǎn)之間，且其柵極接收“或非”電路NR101的輸出。接地節(jié)點(diǎn)接收接地電壓VSS。輸出節(jié)點(diǎn)N101被接在圖10所示的節(jié)點(diǎn)N10上。
當(dāng)允許信號(hào)RE10激活時(shí)，按上述構(gòu)成的三態(tài)緩沖器TB101就根據(jù)來(lái)自讀出放大器RA10的輸出信號(hào)驅(qū)動(dòng)輸出節(jié)點(diǎn)N101；當(dāng)允許信號(hào)RE10不激活時(shí)，它就使輸出節(jié)點(diǎn)N101處于高阻抗?fàn)顟B(tài)。
三態(tài)緩沖器TB102，包括“與非”電路ND102、“或非”電路NR102、P溝道型MOS晶體管PT102、N溝道型MOS晶體管NT102?！芭c非”電路ND102輸出來(lái)自讀出放大器RA10的輸出信號(hào)、允許信號(hào)RE10及位寬選擇信號(hào)BWS的“與非”；“或非”電路NR102輸出位寬選擇信號(hào)BWS的反轉(zhuǎn)信號(hào)、允許信號(hào)RE10的反轉(zhuǎn)信號(hào)及來(lái)自讀出放大器RA10的輸出信號(hào)的“或非”。P溝道型MOS晶體管PT102被接在電源節(jié)點(diǎn)和輸出節(jié)點(diǎn)N102之間，且其柵極接收“與非”電路ND102的輸出。N溝道型MOS晶體管NT102被接在輸出節(jié)點(diǎn)N102和接地節(jié)點(diǎn)之間，且其柵極接收“或非”電路NR102的輸出。輸出節(jié)點(diǎn)N102被接在圖10所示的節(jié)點(diǎn)N10上。
當(dāng)位寬選擇信號(hào)BWS及允許信號(hào)RE10都激活時(shí)，按上述構(gòu)成的三態(tài)緩沖器TB102就根據(jù)來(lái)自讀出放大器RA10的輸出信號(hào)驅(qū)動(dòng)輸出節(jié)點(diǎn)N102；當(dāng)位寬選擇信號(hào)BWS及允許信號(hào)RE10中有一個(gè)不激活時(shí)，它就使輸出節(jié)點(diǎn)N102處于高阻抗?fàn)顟B(tài)。
需提一下，圖10所示的輸出緩沖器110的內(nèi)部結(jié)構(gòu)和圖11所示的輸出緩沖器100的內(nèi)部結(jié)構(gòu)一樣。
(讀出操作)其次，參考圖10及圖11，說(shuō)明按上述構(gòu)成的DRAM的讀出操作。該DRAM能根據(jù)位寬選擇信號(hào)BWS把讀出數(shù)據(jù)的位寬切換到2位或者1位。下面，分開(kāi)說(shuō)明讀出數(shù)據(jù)的位寬為2位時(shí)的情況和它為1位時(shí)的情況。
(1)讀出數(shù)據(jù)的位寬為2位時(shí)給出非激活的位寬選擇信號(hào)BWS后，傳輸門TG10截止。還有，輸出緩沖器100，110內(nèi)的三態(tài)緩沖器TB 102不激活，輸出節(jié)點(diǎn)N102處于高阻抗?fàn)顟B(tài)。
由行解碼器(未示)選擇對(duì)應(yīng)于行地址信號(hào)的字線(這里為WLa)；由列解碼器(未示)選擇對(duì)應(yīng)于列地址信號(hào)的列選擇線CSL0和CSL1。對(duì)應(yīng)于列選擇線CSL0及CSL1的列選擇門CSG因此而接通，存儲(chǔ)塊BK0及BK1內(nèi)的位線對(duì)(BLa，BLb)就與數(shù)據(jù)線對(duì)(DL0，/DL0)及(DL1，/DL1)連接起來(lái)了。從存儲(chǔ)塊BK0及BK1內(nèi)的存儲(chǔ)單元MCa讀到位線對(duì)(BLa，BLb)上的數(shù)據(jù)就被轉(zhuǎn)送到數(shù)據(jù)線對(duì)(DL0，/DL0)及(DL1，/DL1)上。
激活的允許信號(hào)RE10及RE11被傳給讀出放大器RA10，RA11及輸出緩沖器100，110。讀出放大器RA10及RA11根據(jù)激活的允許信號(hào)RE10，RE11而被激活，讀到數(shù)據(jù)線對(duì)(DL0，/DL0)及(DL1，/DL1)上的數(shù)據(jù)便由讀出放大器RA10及RA11放大。
輸出緩沖器100，110內(nèi)的三態(tài)緩沖器TB101根據(jù)激活的允許信號(hào)RE10及RE11而被激活，三態(tài)緩沖器TB102仍原樣不激活。輸出緩沖器100及110內(nèi)的三態(tài)緩沖器TB101根據(jù)來(lái)自讀出放大器RA10及RA11內(nèi)的輸出信號(hào)來(lái)驅(qū)動(dòng)輸出節(jié)點(diǎn)N101。由輸出緩沖器100及110內(nèi)的三態(tài)緩沖器TB101驅(qū)動(dòng)的輸出節(jié)點(diǎn)N101的電壓自數(shù)據(jù)輸出端DOUT0及DOUT1被作為2位數(shù)據(jù)輸給外部。
(2)讀出數(shù)據(jù)的位寬為1位時(shí)給出激活的位寬選擇信號(hào)BWS后，傳輸門TG10接通。由行解碼器(未示)選擇對(duì)應(yīng)于行地址信號(hào)的字線(這里為WLa)；由列解碼器(未示)選擇對(duì)應(yīng)于列地址信號(hào)的列選擇線CSL0或者CSL1(這里設(shè)為CSL0)。對(duì)應(yīng)于列選擇線CSL0的列選擇門CSG因此而接通，存儲(chǔ)塊BK0內(nèi)的位線對(duì)(BLa，BLb)就與數(shù)據(jù)線對(duì)(DL0，/DL0)連接起來(lái)了。從存儲(chǔ)塊BK0內(nèi)的存儲(chǔ)單元MCa讀到位線對(duì)(BLa，BLb)上的數(shù)據(jù)就被轉(zhuǎn)送到數(shù)據(jù)線對(duì)(DL0，/DL0)上。
激活的允許信號(hào)RE10給了讀出放大器RA10，非激活的允許信號(hào)RE11給了讀出放大器RA11。讀出放大器RA11及輸出緩沖器110根據(jù)非激活的允許信號(hào)RE11而不被激活，輸出緩沖器110內(nèi)的三態(tài)緩沖器TB101及TB102的輸出節(jié)點(diǎn)N101及N102就成為高阻抗?fàn)顟B(tài)。讀出放大器RA10根據(jù)激活的允許信號(hào)RE10而被激活，讀到數(shù)據(jù)線對(duì)(DL0，/DL0)的數(shù)據(jù)由讀出放大器RA10放大。輸出緩沖器100內(nèi)的三態(tài)緩沖器TB101及TB102根據(jù)激活的允許信號(hào)RE10而被激活。輸出緩沖器100內(nèi)的三態(tài)緩沖器TB101及TB102根據(jù)來(lái)自讀出放大器RA10的輸出信號(hào)驅(qū)動(dòng)輸出節(jié)點(diǎn)N101及N102。換句話說(shuō)，節(jié)點(diǎn)N10由三態(tài)緩沖器TB101及TB102驅(qū)動(dòng)。讀出數(shù)據(jù)的位寬為1位時(shí)，輸出緩沖器100，110的負(fù)荷比位寬為2位時(shí)的大。原因是位寬為1位時(shí)，節(jié)點(diǎn)N10及節(jié)點(diǎn)N11間存在布線、傳輸門TG10等。于是，在該DRAM中，在讀出數(shù)據(jù)的位寬為1位時(shí)，讓三態(tài)緩沖器TB101及TB102都工作，從而讓這時(shí)的輸出緩沖器100，110的驅(qū)動(dòng)能力比位寬為2位時(shí)的大。由輸出緩沖器100內(nèi)的三態(tài)緩沖器TB101及TB102驅(qū)動(dòng)的節(jié)點(diǎn)N10的電壓經(jīng)過(guò)(傳輸門TG10)～(節(jié)點(diǎn)N11)而被作為1位數(shù)據(jù)從數(shù)據(jù)輸出端DOUT1輸向外部。
需提一下，這里讓數(shù)據(jù)輸出端DOUT1為1位數(shù)據(jù)的輸出端，不僅如此，也可讓數(shù)據(jù)輸出端DOUT0為1位數(shù)據(jù)的輸出端。此時(shí)，讓輸出緩沖器110的驅(qū)動(dòng)能力和上述輸出緩沖器100的驅(qū)動(dòng)能力一樣大。
(效果)如上所述，因在第7個(gè)實(shí)施例所涉及的DRAM中，分別在輸出緩沖器100，110設(shè)了三態(tài)緩沖器TB101，TB102，故讀出數(shù)據(jù)的位寬為1位時(shí)輸出緩沖器100，110的驅(qū)動(dòng)能力比讀出數(shù)據(jù)的位寬為2位時(shí)輸出緩沖器100，110的驅(qū)動(dòng)能力大。結(jié)果，可縮小讀出數(shù)據(jù)的位寬為2位時(shí)和為1位時(shí)，存取時(shí)間的偏差。
還因在讀出數(shù)據(jù)的位寬為1位時(shí)，輸出緩沖器100及110中之與數(shù)據(jù)讀出無(wú)關(guān)的輸出緩沖器不被激活，故即使增大與數(shù)據(jù)讀出有關(guān)的輸出緩沖器的驅(qū)動(dòng)能力，也能抑制整個(gè)DRAM的功耗增加。
(變形例)需提一下，這里對(duì)讀出數(shù)據(jù)的位寬為2位/1位時(shí)的情況進(jìn)行了說(shuō)明，即使位寬不是2位/1位，上述輸出緩沖器也同樣適用。
還有，這里設(shè)輸出緩沖器100，110內(nèi)有2個(gè)三態(tài)緩沖器，3個(gè)以上也是可以的。
還有，可采用以下做法控制輸出緩沖器內(nèi)的三態(tài)緩沖器。即讓對(duì)應(yīng)于位寬而設(shè)的三態(tài)緩沖器在各自規(guī)定的位寬時(shí)激活，或者讓它們?cè)谀骋晃粚捯韵聲r(shí)才開(kāi)始激活。
還可利用能夠認(rèn)識(shí)位寬的外部輸入、分給位寬的保險(xiǎn)絲來(lái)控制位寬選擇信號(hào)BWS。
這里說(shuō)明了輸出緩沖器100，110，它們是能夠根據(jù)位寬改變驅(qū)動(dòng)能力的緩沖器的一個(gè)應(yīng)用例。和輸出緩沖器100，110一樣的緩沖器，也能被用到負(fù)荷隨位寬而變的輸入電路、輸出電路等中。
這里，輸出緩沖器100，110的驅(qū)動(dòng)能力隨讀出數(shù)據(jù)的位寬而變，而在實(shí)際器件中，只要做到在存取時(shí)間等性能上出現(xiàn)問(wèn)題時(shí)，也能改變輸出緩沖器100，110的驅(qū)動(dòng)能力，所提供的半導(dǎo)體存儲(chǔ)器就最好。
(第8個(gè)實(shí)施例)本發(fā)明中的第8個(gè)實(shí)施例所涉及的DRAM，包括圖12所示的輸出緩沖器100，110(代替圖11所示的輸出緩沖器100，110)，還包括圖12所示的頻率檢測(cè)電路120。其它結(jié)構(gòu)和圖10所示的DRAM一樣。
在圖12中，當(dāng)DRAM的工作頻率在規(guī)定頻率以上時(shí)，頻率檢測(cè)電路120輸出激活的判斷信號(hào)FS；其它時(shí)候，它則輸出非激活的判斷信號(hào)FS。
三態(tài)緩沖器TB102內(nèi)的“與非”電路ND102輸出來(lái)自讀出放大器RA10(RA11)的輸出信號(hào)、允許信號(hào)RE10(RE11)及判斷信號(hào)FS的“與非”；“或非”電路NR102輸出判斷信號(hào)FS的反轉(zhuǎn)信號(hào)、允許信號(hào)RE10(RE11)的反轉(zhuǎn)信號(hào)及來(lái)自讀出放大器RA10(RA11)的輸出信號(hào)的“或非”。當(dāng)判斷信號(hào)FS及允許信號(hào)RE10(RE11)都激活時(shí)，圖12所示的三態(tài)緩沖器TB102就根據(jù)來(lái)自讀出放大器RA10(RA11)的輸出信號(hào)驅(qū)動(dòng)輸出節(jié)點(diǎn)N102；當(dāng)判斷信號(hào)FS及允許信號(hào)RE10(RE11)中有一個(gè)不激活時(shí)，它就使輸出節(jié)點(diǎn)N102處于高阻抗?fàn)顟B(tài)。
其次，說(shuō)明按上述構(gòu)成的輸出緩沖器100(110)的工作情況。
當(dāng)DRAM的工作頻率比規(guī)定頻率低時(shí)，頻率檢測(cè)電路120輸出非激活的判斷信號(hào)FS，三態(tài)緩沖器TB102根據(jù)非激活的判斷信號(hào)FS而不被激活，輸出節(jié)點(diǎn)N102進(jìn)入高阻抗?fàn)顟B(tài)。于是，輸出緩沖器100(110)就僅利用三態(tài)緩沖器TB101來(lái)驅(qū)動(dòng)節(jié)點(diǎn)N10(N11)。
相反，當(dāng)DRAM的工作頻率等于或者大于規(guī)定頻率時(shí)，頻率檢測(cè)電路120就輸出激活的判斷信號(hào)FS，輸出緩沖器100(110)就利用三態(tài)緩沖器TB102和TB101來(lái)驅(qū)動(dòng)節(jié)點(diǎn)N10(N11)。
如上所述，因當(dāng)DRAM的工作頻率比規(guī)定頻率低時(shí)，輸出緩沖器100及110不激活三態(tài)緩沖器TB102，故整個(gè)功耗就減少了由三態(tài)緩沖器TB102所消耗的那一部分功耗。
還有，若在規(guī)格上不讓限制存取時(shí)間、循環(huán)時(shí)間的情況下，根據(jù)工作頻率來(lái)改變輸出緩沖器的驅(qū)動(dòng)能力，就能自動(dòng)地設(shè)定最佳的功耗。
(第9個(gè)實(shí)施例)(DRAM的整體結(jié)構(gòu))圖13為一方框圖，示出了本發(fā)明的第9個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。圖13所示的DRAM，包括寫入電路130、主塊MBK0，MBK1、數(shù)據(jù)線對(duì)(DL0，/DL0)～(DL3，/DL3)。
寫入電路130中包括反相器IV0～I(xiàn)V3、N溝道型MOS晶體管T0～T7、與電路AD130～AD137、控制電路131。N溝道型MOS晶體管T0接在節(jié)點(diǎn)N130和節(jié)點(diǎn)N134之間，N溝道型MOS晶體管T2，T4，T6也同樣分別接在節(jié)點(diǎn)N131和節(jié)點(diǎn)N135之間，節(jié)點(diǎn)N132和節(jié)點(diǎn)N136之間，N133和節(jié)點(diǎn)N137之間，且都根據(jù)地址位A0而導(dǎo)通/截止。地址位A0為對(duì)應(yīng)于應(yīng)該存取的存儲(chǔ)單元的地址信號(hào)的一部分。節(jié)點(diǎn)N130～N133接收寫入數(shù)據(jù)DIN0～DIN3。反相器IV0～I(xiàn)V3分別接在節(jié)點(diǎn)N130～N133和N溝道型MOS晶體管T1，T3，T5，T7之間，且將寫入數(shù)據(jù)DIN0～DIN3反轉(zhuǎn)。N溝道型MOS晶體管T1，T3，T5，T7分別接在反相器IV0～I(xiàn)V3的輸出節(jié)點(diǎn)和節(jié)點(diǎn)N134～N137之間，且根據(jù)地址位A1而導(dǎo)通/截止。地址位A1為對(duì)應(yīng)于應(yīng)該存取的存儲(chǔ)單元的地址信號(hào)的一部分?？刂齐娐?31根據(jù)列地址信號(hào)而輸出控制信號(hào)C10～C13。與電路AD130，AD132，AD134，AD136分別將傳給節(jié)點(diǎn)N134～N137的寫入數(shù)據(jù)和來(lái)自控制電路131的控制信號(hào)C10～C13的邏輯積輸給數(shù)據(jù)線DL0～DL3；而與電路AD131，AD133，AD135，AD137分別將傳給節(jié)點(diǎn)N134～N137的寫入數(shù)據(jù)的反轉(zhuǎn)數(shù)據(jù)和來(lái)自控制電路131的控制信號(hào)C10～C13的邏輯積輸給數(shù)據(jù)線/DL0～/DL3。
主塊MBK0中，包括副塊SBK00～SBK03、列選擇電路141，142、列選擇線WS141～WS148、位線預(yù)充電電路143、傳感放大驅(qū)動(dòng)器144、布線NGA0，NGB0。布線NGA0，NGB0的一端接在接收電源電壓VDD的電源節(jié)點(diǎn)上，另一端共同接在副塊SBK00～SBK03上。副塊SBK00～SBK03分別對(duì)應(yīng)于數(shù)據(jù)線對(duì)(DL0，/DL0)～(DL3，/DL3)而設(shè)。列選擇電路141，142根據(jù)地址位A0而激活，且將對(duì)應(yīng)于列地址信號(hào)的列選擇線WS141～WS144，WS145～WS148激活。位線預(yù)充電電路143根據(jù)預(yù)充電信號(hào)PR10而將副塊SBK00～SBK03內(nèi)的位線(未示)通過(guò)布線SEP，SEN預(yù)充電到1/2VDD。傳感放大驅(qū)動(dòng)器144激活副塊SBK00～SBK03內(nèi)的傳感放大器(未示)。
主塊MBK1中，包括副塊SBK10～SBK13、列選擇電路151，152、列選擇線WS151～WS158、位線預(yù)充電電路153、傳感放大驅(qū)動(dòng)器154、布線NGA1，NGB1。布線NGA1，NGB1的一端接在接收接地電壓VSS的接地節(jié)點(diǎn)上，另一端共同接在副塊SBK10～SBK13上。副塊SBK10～SBK13分別對(duì)應(yīng)于數(shù)據(jù)線對(duì)(DL0，/DL0)～(DL3，/DL3)而設(shè)。列選擇電路151，152根據(jù)地址位A1而被激活，且將對(duì)應(yīng)于列地址信號(hào)的列選擇線WS151～WS154，WS155～WS158激活。位線預(yù)充電電路153根據(jù)預(yù)充電信號(hào)PR11而將副塊SBK10～SBK13內(nèi)的位線(未示)通過(guò)布線SEP，SEN預(yù)充電到1/2VDD。傳感放大驅(qū)動(dòng)器154激活副塊SBK10～SBK13內(nèi)的傳感放大器(未示)。
(副塊SBK00的內(nèi)部結(jié)構(gòu))圖14為一方框圖，示出了圖13所示的副塊SBK00的內(nèi)部結(jié)構(gòu)。如圖14所示，副塊SBK00中包括存儲(chǔ)單元MC141～MC148、字線WL11，WL12、位線對(duì)(BL11，/BL11)～(BL14，/BL14)、傳感放大器S141～S144、N溝道型MOS晶體管T141～T148、T151～T158。
存儲(chǔ)單元MC141～MC148被布置在行及列上。字線WL11，WL12被布置在行上，字線WL11是布置給存儲(chǔ)單元MC141～MC144的；字線WL12是布置給存儲(chǔ)單元MC145～MC148的。位線對(duì)(BL11，/BL11)～(BL14，/BL14)被布置在列上，位線BL11～BNL14是布置給存儲(chǔ)單元MC141～MC144的；位線/BL11～/BNL14則是布置給存儲(chǔ)單元MC145～MC148的。
N溝道型MOS晶體管T141～T144接在布線NGB0和N溝道型MOS晶體管N151～N154之間，且都由柵極接收數(shù)據(jù)線DL0的電壓。N溝道型MOS晶體管N151～N154接在N溝道型MOS晶體管T141～T144和位線BL11～BL14之間，且根據(jù)列選擇線WS141～WS144的電壓電平而導(dǎo)通/截止。
N溝道型MOS晶體管T145～T148接在布線NGA0和N溝道型MOS晶體管N155～N158之間，且都由柵極接收數(shù)據(jù)線/DL0的電壓。N溝道型MOS晶體管N155～N158接在N溝道型MOS晶體管T145～T148和位線/BL11～/BL14之間，且根據(jù)列選擇線WS145～WS148的電壓電平而導(dǎo)通/截止。
傳感放大器S141～144將位線對(duì)(BL11，/BL11)～(BL14，/BL14)的電位差放大。
需提一下，副塊SBK01～SBK03，SBK10～SBK13的內(nèi)部結(jié)構(gòu)和圖14所示的副塊SBK00的內(nèi)部結(jié)構(gòu)一樣。
(寫入操作)其次，對(duì)按上述構(gòu)成的DRAM的寫入操作進(jìn)行說(shuō)明。在該DRAM中，是通過(guò)將被預(yù)充電到1/2VDD電平的位線對(duì)中之一拉上或者拉下而來(lái)寫入數(shù)據(jù)的。具體而言，將位線對(duì)中之一拉上而來(lái)將數(shù)據(jù)寫到主塊MBK0內(nèi)的副塊SBK00～SBK03中；將位線對(duì)中之一拉下而來(lái)將數(shù)據(jù)寫到主塊MBK1內(nèi)的副塊SBK10～SBK13中。還有，主塊MBK0由地址信號(hào)中的地址位A0來(lái)選擇，主塊MBK1由地址信號(hào)中的地址位A1來(lái)選擇。下面，分開(kāi)說(shuō)明將數(shù)據(jù)寫到主塊MBK0內(nèi)的存儲(chǔ)單元中和將數(shù)據(jù)寫到主塊MBK1內(nèi)的存儲(chǔ)單元中的情況。
(1)將數(shù)據(jù)寫到主塊MBK0內(nèi)的存儲(chǔ)單元里的情況以將高電平數(shù)據(jù)DIN0～DIN3寫到副塊SBK00～SBK03內(nèi)的存儲(chǔ)單元MC141里的情況為例進(jìn)行說(shuō)明。
首先，副塊SBK00～SBK03內(nèi)的位線對(duì)(BL11，/BL11)～(BL14，/BL14)由位線預(yù)充電電路143預(yù)充電到1/2VDD電平上。
給出對(duì)應(yīng)于應(yīng)該存取的存儲(chǔ)單元的地址信號(hào)，地址信號(hào)中的地址位A0被激活，地址位A1不被激活。寫入電路130內(nèi)的N溝道型MOS晶體管T0，T2，T4，T6根據(jù)激活的地址位A0而導(dǎo)通。另一方面，N溝道型MOS晶體管T1，T3，T5，T7根據(jù)非激活的地址位A1而截止。高電平的寫入數(shù)據(jù)DIN0～DIN3經(jīng)過(guò)N溝道型MOS晶體管T0，T2，T4，T6而被傳給與電路AD130～AD137的輸入?？刂齐娐?31根據(jù)地址信號(hào)而將激活的控制信號(hào)C10～C13傳給與電路AD130～AD137。這樣，與電路AD130，AD132，AD134，AD136的輸出被激活，與電路AD131，AD133，AD135，AD137的輸出不被激活。也就是說(shuō)，數(shù)據(jù)線DL0～DL3成為高電平(VDD電平)；數(shù)據(jù)線/DL0～/DL3成為低電平(VSS電平)。結(jié)果，副塊SBK00～SBK03內(nèi)的N溝道型MOS晶體管T141～T144導(dǎo)通，N溝道型MOS晶體管T145～T148截止。
副塊SBK00～SBK03內(nèi)的字線WL11根據(jù)地址信號(hào)而被激活。這樣，數(shù)據(jù)就被從副塊SBK00～SBK03內(nèi)的存儲(chǔ)單元MC141中讀到位線BL11上。列選擇電路141，142根據(jù)激活的地址位A0而被激活，列選擇線WS141，WS145由列選擇電路141，142激活。這樣，副塊SBK00～SBK03內(nèi)的N溝道型MOS晶體管T151，T155就導(dǎo)通。因N溝道型MOS晶體管T141導(dǎo)通了，故副塊SBK00～SBK03內(nèi)的位線BL11就和布線NGB0連接起來(lái)了。布線NGB0的另一端被接在電源節(jié)點(diǎn)上。因此，位線BL11的電位就從預(yù)充電電位開(kāi)始上升。另一方面，因N溝道型MOS晶體管T145截止，故位線/BL11的電位仍維持在1/2VDD電平上。然后，傳感放大器S141被激活，位線對(duì)(BL11，/BL11)的電位差就被增大。這樣，位線BL11的電位就成為VDD電平，位線/BL11的電平就成為VSS電平。高電平數(shù)據(jù)DIN0～DIN3就這樣被寫到副塊SBK00～SBK03內(nèi)的存儲(chǔ)單元MC141中了。
(2)將數(shù)據(jù)寫到主塊MBK1內(nèi)的存儲(chǔ)單元里的情況以將高電平數(shù)據(jù)DIN0～DIN3寫到副塊SBK10～SBK13內(nèi)的存儲(chǔ)單元MC141內(nèi)的情況為例進(jìn)行說(shuō)明。
首先，副塊SBK10～SBK13內(nèi)的位線對(duì)(BL11，/BL11)～(BL14，/BL14)由位線預(yù)充電電路153預(yù)充電到1/2VDD電平上。
給出對(duì)應(yīng)于應(yīng)該存取的存儲(chǔ)單元的地址信號(hào)，地址信號(hào)中的地址位A0不被激活，地址位A1被激活。寫入電路130內(nèi)的N溝道型MOS晶體管T1，T3，T5，T7根據(jù)激活的地址位A1而導(dǎo)通。另一方面，N溝道型MOS晶體管T0，T2，T4，T6根據(jù)非激活的地址位A0而截止。高電平的寫入數(shù)據(jù)DIN0～DIN3由反相器IV0～I(xiàn)V3反轉(zhuǎn)，之后經(jīng)過(guò)N溝道型MOS晶體管T1，T3，T5，T7而被傳給與電路AD130～AD137的輸入。控制電路131根據(jù)地址信號(hào)而將激活的控制信號(hào)C10～C13傳給與電路AD130～AD137。這樣，與電路AD131，AD133，AD135，AD137的輸出被激活，與電路AD130，AD132，AD134，AD136的輸出不被激活。也就是說(shuō)，數(shù)據(jù)線DL0～DL3成為低電平(VSS電平)；數(shù)據(jù)線/DL0～/DL3成為高電平(VDD電平)。結(jié)果，副塊SBK10～SBK13內(nèi)的N溝道型MOS晶體管T145～T148導(dǎo)通，N溝道型MOS晶體管T141～T144截止。
副塊SBK10～SBK13內(nèi)的字線WL11根據(jù)地址信號(hào)而被激活。這樣，數(shù)據(jù)就被從副塊SBK10～SBK13內(nèi)的存儲(chǔ)單元MC141讀到位線BL11上。列選擇電路151，152根據(jù)激活的地址位A1而被激活，列選擇線WS151，WS155由列選擇電路151，152激活。這樣，副塊SBK10～SBK13內(nèi)的N溝道型MOS晶體管T151，T155就導(dǎo)通。因N溝道型MOS晶體管T141截止了，故位線BL11的電位仍維持在1/2VDD電平上。另一方面，因N溝道型MOS晶體管T145導(dǎo)通了，故副塊SBK10～SBK13內(nèi)的位線/BL11就和布線NGA1連接起來(lái)了。布線NGA1的另一端被接在接地節(jié)點(diǎn)上。因此，位線/BL11的電位就從預(yù)充電電位開(kāi)始下降。然后，傳感放大器S141被激活，位線對(duì)(BL11，/BL11)的電位差就被增大。這樣，位線BL11的電位成為VDD電平；位線/BL11的電平成為VSS電平。高電平數(shù)據(jù)DIN0～DIN3就這樣被寫到副塊SBK10～SBK13內(nèi)的存儲(chǔ)單元MC141中了。
(效果)有時(shí)，位線的預(yù)充電電位會(huì)受存儲(chǔ)單元矩陣、電源線的布置情況的影響而有一些變動(dòng)。若在位線的預(yù)充電電位比1/2VDD電平高的情況下，通過(guò)拉上位線對(duì)中之一而來(lái)寫入的話，寫入容限變小。而若在位線的預(yù)充電電位比1/2VDD電平低的情況下，通過(guò)拉下位線對(duì)中之一而來(lái)寫入的話，容限變小。
第9個(gè)實(shí)施例所涉及的DRAM，通過(guò)拉上位線對(duì)中之一而把數(shù)據(jù)寫入能夠被地址位A0認(rèn)出來(lái)的主塊MBK0內(nèi)的存儲(chǔ)單元中；又通過(guò)拉下位線對(duì)中之一而把數(shù)據(jù)寫入能夠被地址位A1認(rèn)出來(lái)的主塊MBK1內(nèi)的存儲(chǔ)單元中。因此，若在位線的預(yù)充電電位自1/2VDD電平上升了一些的地方布置上主塊MBK1，而在位線的預(yù)充電電位自1/2VDD電平下降了一些的地方布置上主塊MBK0，便能進(jìn)行有一定容限的寫入。
(第10個(gè)實(shí)施例)圖15為一方框圖，示出了本發(fā)明的第10個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。圖15中的DRAM在圖13所示的DRAM的基礎(chǔ)上，又增加了反相器IV151，IV152、N溝道型MOS晶體管T151～T154。反相器IV151將接地電壓VSS反轉(zhuǎn)后再將它輸出。N溝道型MOS晶體管T151接在反相器IV151的輸出節(jié)點(diǎn)和節(jié)點(diǎn)N151之間，并根據(jù)地址位A0而導(dǎo)通/截止。N溝道型MOS晶體管T153接在接收接地電壓VSS的接地節(jié)點(diǎn)和節(jié)點(diǎn)N151之間，并根據(jù)地址位A1而導(dǎo)通/截止。反相器IV152將接地電壓VSS反轉(zhuǎn)后再將它輸出。N溝道型MOS晶體管T152接在反相器IV152的輸出節(jié)點(diǎn)和節(jié)點(diǎn)N152之間，并根據(jù)地址位A0而導(dǎo)通/截止。N溝道型MOS晶體管T154接在接地節(jié)點(diǎn)和節(jié)點(diǎn)N152之間，并根據(jù)地址位A1而導(dǎo)通/截止。
布線NGA0及NGA1的一端接在節(jié)點(diǎn)N151上，布線NGB0及NGB1的一端接在節(jié)點(diǎn)N152上。
按上述構(gòu)成的DRAM，當(dāng)?shù)刂肺籄0為激活狀態(tài)而地址位A1為非激活狀態(tài)時(shí)，N溝道型MOS晶體管T151，T152導(dǎo)通，而N溝道型MOS晶體管T153，T154截止。這樣，電源電壓VDD就通過(guò)節(jié)點(diǎn)N151及N152而被加到布線NGA0，NGB0的一端。于是，如在第9個(gè)實(shí)施例中所做的說(shuō)明一樣，通過(guò)拉上位線對(duì)中之一就將數(shù)據(jù)寫到主塊MBK0內(nèi)的副塊SBK00～SBK03中了。
另一方面，當(dāng)?shù)刂肺籄0為非激活狀態(tài)而地址位A1為激活狀態(tài)時(shí)，N溝道型MOS晶體管T151，T152截止，而N溝道型MOS晶體管T153，T154導(dǎo)通。這樣，接地電壓VSS就通過(guò)節(jié)點(diǎn)N151及N152而被加到布線NGA1，NGB1的一端。于是，如在第9個(gè)實(shí)施例中所做的說(shuō)明一樣，通過(guò)拉下位線對(duì)中之一就將數(shù)據(jù)寫到主塊MBK1內(nèi)的副塊SBK10～SBK13中了。
這樣，就能根據(jù)地址位A0，A1來(lái)將布線NGA0，NGB0，NGA1，NGB1的電壓電平控制在VDD或者VSS上。
(第11個(gè)實(shí)施例)圖16為一方框圖，示出了本發(fā)明的第11個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。圖16所示的DRAM在圖15所示的DRAM的基礎(chǔ)上又增加了頻率檢測(cè)電路160和反相器IV161。當(dāng)DRAM的工作頻率等于或者大于所規(guī)定的頻率時(shí)，頻率檢測(cè)電路160就輸出激活的判斷信號(hào)FS；除此以外，它輸出非激活的判斷信號(hào)FS。反相器IV161將來(lái)自頻率檢測(cè)電路160的判斷信號(hào)FS反轉(zhuǎn)。N溝道型MOS晶體管T1，T3，T5，T7，T153，T154根據(jù)來(lái)自頻率檢測(cè)電路160的判斷信號(hào)FS而導(dǎo)通/截止；N溝道型MOS晶體管T0，T2，T4，T6，T151，T152根據(jù)反相器IV161的輸出而導(dǎo)通/截止。
其次，說(shuō)明按上述構(gòu)成的DRAM的寫入操作。
當(dāng)DRAM的工作頻率比所規(guī)定的頻率低時(shí)，頻率檢測(cè)電路160就輸出非激活的判斷信號(hào)FS。N溝道型MOS晶體管T1，T3，T5，T7，T153，T154根據(jù)該非激活的判斷信號(hào)FS而截止。另一方面，N溝道型MOS晶體管T0，T2，T4，T6，T151，T152根據(jù)來(lái)自反相器IV161的激活信號(hào)而導(dǎo)通。這樣，電源電壓VDD就通過(guò)節(jié)點(diǎn)N151及N152而被加到布線NGA0，NGB0，NGA1，NGB1上。于是，如在第9個(gè)實(shí)施例中所做的說(shuō)明一樣，通過(guò)拉上位線對(duì)中之一就將數(shù)據(jù)寫到主塊MBK0內(nèi)的副塊SBK00～SBK03中了。而且，和將數(shù)據(jù)寫入主塊MBK0內(nèi)的副塊SBK00～SBK03中一樣，通過(guò)拉上位線對(duì)中之一就將數(shù)據(jù)寫到主塊MBK1的副塊SBK10～SBK13中了。
在DRAM的工作頻率大于或者等于所規(guī)定的頻率時(shí)，頻率檢測(cè)電路160輸出激活的判斷信號(hào)FS。N溝道型MOS晶體管T1，T3，T5，T7，T153，T154根據(jù)該激活的判斷信號(hào)FS而導(dǎo)通。另一方面，N溝道型MOS晶體管T0，T2，T4，T6，T151，T152根據(jù)來(lái)自反相器IV161的非激活信號(hào)而截止。這樣，接地電壓VSS就通過(guò)節(jié)點(diǎn)N151及N152而被加到布線NGA0，NGA1，NGB0，NGB1上。于是，如在第9個(gè)實(shí)施例中所做的說(shuō)明一樣，通過(guò)拉下位線對(duì)中之一就將數(shù)據(jù)寫到主塊MBK1內(nèi)的副塊SBK10～SBK13中了。而且，和將數(shù)據(jù)寫入主塊MBK1內(nèi)的副塊SBK10～SBK13中一樣，通過(guò)拉下位線對(duì)中之一就將數(shù)據(jù)寫到主塊MBK0內(nèi)的副塊SBK00～SBK03中了。
當(dāng)DRAM的工作頻率較低時(shí)，足能將位線的預(yù)充電電平維持在1/2VDD電平上。而當(dāng)DRAM的工作頻率變高后，僅靠強(qiáng)化電源電路及電源線是很難將位線的預(yù)充電電平維持在1/2VDD電平上的。結(jié)果，位線的預(yù)充電電平自1/2VDD電平開(kāi)始上升，寫入容限就減小。然而，根據(jù)第11個(gè)實(shí)施例所涉及的DRAM，當(dāng)它的工作頻率大于或者等于所規(guī)定的頻率時(shí)，通過(guò)拉下位線對(duì)中之一就能將數(shù)據(jù)寫入。因此，就是在工作頻率很高的時(shí)候，也能確保足夠的寫入容限。需提一下，這里，說(shuō)明的是DRAM的工作頻率變高，位線的預(yù)充電電平上升，以致寫入容限變小的情況。相反的情況也是有的，即DRAM的工作頻率變高后，位線的預(yù)充電電平卻下降，以致寫入容限變小。在后一種情況下，若工作頻率大于或者等于所規(guī)定的頻率，只要拉上位線對(duì)中之一來(lái)將數(shù)據(jù)寫入就行了。例如，讓來(lái)自頻率檢測(cè)電路160的判斷信號(hào)FS的邏輯值反轉(zhuǎn)即可實(shí)現(xiàn)。
(第12個(gè)實(shí)施例)圖17為一方框圖，示出了本發(fā)明的第12個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。圖17所示的DRAM，是通過(guò)用位線電平檢測(cè)電路171及比較器172代替圖16所示的頻率檢測(cè)電路160而構(gòu)成的。位線電平檢測(cè)電路171，檢測(cè)副塊SBK00～SBK03，副塊SBK10～SBK13內(nèi)的位線中任一條位線在預(yù)充電狀態(tài)下的電壓電平，并以它作位線電壓Vbp輸?shù)奖容^器172中。比較器172對(duì)來(lái)自位線電平檢測(cè)電路171的位線電壓Vbp和參考電壓Vbpref進(jìn)行比較，并輸出和對(duì)應(yīng)于比較結(jié)果的判斷信號(hào)BS。參考電壓Vbpref是事先設(shè)定的預(yù)充電電平(這里為1/2VDD)。當(dāng)位線電壓Vbp比參考電壓Vbpref高時(shí)，比較器172輸出激活的判斷信號(hào)BS；當(dāng)位線電壓Vbp比參考電壓Vbpref低時(shí)，比較器172輸出非激活的判斷信號(hào)BS。反相器IV161將來(lái)自位線電平檢測(cè)電路171的判斷信號(hào)BS反轉(zhuǎn)。N溝道型MOS晶體管T1，T3，T5，T7，T153，T154根據(jù)來(lái)自位線電平檢測(cè)電路171的判斷信號(hào)BS而導(dǎo)通/截止。
下面，對(duì)按上述構(gòu)成的DRAM的寫入操作進(jìn)行說(shuō)明。
當(dāng)位線電壓Vbp比參考電壓Vbpref(＝1/2VDD)高時(shí)，比較器172輸出激活的判斷信號(hào)BS。N溝道型MOS晶體管T1，T3，T5，T7，T153，T154根據(jù)激活的判斷信號(hào)BS而導(dǎo)通。另一方面，N溝道型MOS晶體管T0，T2，T4，T6，T151，T152根據(jù)來(lái)自反相器IV161的非激活的信號(hào)而截止。這樣，接地電壓VSS就通過(guò)節(jié)點(diǎn)N151及N152而加到布線NGA0，NGA1，NGB0，NGB1上。于是，和在第9個(gè)實(shí)施例中所說(shuō)明的一樣，通過(guò)拉下位線對(duì)中之一就將數(shù)據(jù)寫到主塊MBK1內(nèi)的副塊SBK10～SBK13中了。而且，和將數(shù)據(jù)寫入主塊MBK1內(nèi)的副塊SBK10～SBK13中一樣，通過(guò)拉下位線對(duì)中之一就將數(shù)據(jù)寫到主塊MBK0內(nèi)的副塊SBK00～SBK03中了。
當(dāng)位線電壓Vbp比參考電壓Vbpref(＝1/2VDD)低時(shí)，比較器172輸出非激活的判斷信號(hào)BS。N溝道型MOS晶體管T1，T3，T5，T7，T153，T154根據(jù)非激活的判斷信號(hào)BS而截止。另一方面，N溝道型MOS晶體管T0，T2，T4，T6，T151，T152根據(jù)來(lái)自反相器IV161的激活信號(hào)而導(dǎo)通。這樣，電源電壓VDD就通過(guò)節(jié)點(diǎn)N151及N152而加到布線NGA0，NGA1，NGB0，NGB1上。于是，和在第9個(gè)實(shí)施例中所說(shuō)明的一樣，通過(guò)拉上位線對(duì)中之一就將數(shù)據(jù)寫到主塊MBK0內(nèi)的副塊SBK00～SBK03中了。而且，和將數(shù)據(jù)寫入主塊MBK0內(nèi)的副塊SBK00～SBK03中一樣，通過(guò)拉上位線對(duì)中之一就將數(shù)據(jù)寫到主塊MBK1的副塊SBK10～SBK13中了。
通常將位線的預(yù)充電電平設(shè)在1/2VDD上。但有時(shí)候，為提高對(duì)存儲(chǔ)單元的“1”電平電荷保持特性，要將位線的預(yù)充電電平設(shè)得比1/2VDD低。此時(shí)，拉上位線對(duì)中之一來(lái)寫入數(shù)據(jù)會(huì)比拉下位線對(duì)中之一來(lái)寫入數(shù)據(jù)更好地確保一較大的寫入容限。第12個(gè)實(shí)施例所涉及的DRAM，當(dāng)位線電壓Vbp比參考電壓Vbpref(1/2VDD)低時(shí)，就靠拉上位線對(duì)中之一來(lái)寫入數(shù)據(jù)。因此，在這種情況下，也能確保一個(gè)充分大的寫入容限。而且，在上述情況以外的情況下，處于預(yù)充電狀態(tài)下的位線的電壓電平也會(huì)由于某種原因而低于1/2VDD，在這種情況下，也同樣能確保充分大的寫入容限。而且，第12個(gè)實(shí)施例中的DRAM，當(dāng)位線電壓Vbp比參考電壓Vbpref(＝1/2VDD)高時(shí)，就靠拉下位線對(duì)中之一來(lái)寫入數(shù)據(jù)。因此，在處于預(yù)充電狀態(tài)下的位線的電壓電平由于某種原因而低于1/2VDD的情況下，也能確保充分大的寫入容限。
(第13個(gè)實(shí)施例)圖18為一方框圖，示出了本發(fā)明的第13個(gè)實(shí)施例所涉及的DRAM的整體結(jié)構(gòu)。圖18所示的DRAM在圖13所示的DRAM的基礎(chǔ)上，又增加了與電路AD181，AD182、反相器IV181～I(xiàn)V187、或電路OR181、N溝道型MOS晶體管T181～T188。
與電路AD181輸出地址位A0和控制信號(hào)EXA0的“邏輯與”；與電路AD182輸出地址位A1和控制信號(hào)EXA1的“邏輯與”；或電路OR181輸出與電路AD181的輸出和與電路AD181的輸出的“邏輯或”；反相器IV181將或電路OR181的輸出反轉(zhuǎn)；N溝道型MOS晶體管T1，T3，T5，T7根據(jù)或電路OR181的輸出而導(dǎo)通/截止；N溝道型MOS晶體管T0，T2，T4，T6根據(jù)反相器181的輸出而導(dǎo)通/截止。
反相器IV182將控制信號(hào)EXA0反轉(zhuǎn)。反相器IV183將接地電壓VSS反轉(zhuǎn)并將它輸出。N溝道型MOS晶體管T181接在反相器IV183的輸出節(jié)點(diǎn)和節(jié)點(diǎn)N181之間，并根據(jù)反相器IV182的輸出而導(dǎo)通/截止；N溝道型MOS晶體管T183接在接收接地電壓VSS的接地節(jié)點(diǎn)和節(jié)點(diǎn)N181之間，并根據(jù)控制信號(hào)EXA0而導(dǎo)通/截止；反相器IV184將接地電壓VSS反轉(zhuǎn)并將它輸出；N溝道型MOS晶體管T182接在反相器IV184的輸出節(jié)點(diǎn)和節(jié)點(diǎn)N182之間，并根據(jù)反相器IV182的輸出而導(dǎo)通/截止；N溝道型MOS晶體管T184接在接地節(jié)點(diǎn)和節(jié)點(diǎn)N182之間，并根據(jù)控制信號(hào)EXA0而導(dǎo)通/截止。
反相器IV185將控制信號(hào)EXA1反轉(zhuǎn)。反相器IV186將接地電壓VSS反轉(zhuǎn)并將它輸出。N溝道型MOS晶體管T185接在反相器IV186的輸出節(jié)點(diǎn)和節(jié)點(diǎn)N183之間，并根據(jù)反相器IV185的輸出而導(dǎo)通/截止；N溝道型MOS晶體管T187接在接收接地電壓VSS的接地節(jié)點(diǎn)和節(jié)點(diǎn)N183之間，并根據(jù)控制信號(hào)EXA1而導(dǎo)通/截止；反相器IV187將接地電壓VSS反轉(zhuǎn)并將它輸出；N溝道型MOS晶體管T186接在反相器IV187的輸出節(jié)點(diǎn)和節(jié)點(diǎn)N184之間，并根據(jù)反相器IV185的輸出而導(dǎo)通/截止；N溝道型MOS晶體管T188接在接地節(jié)點(diǎn)和節(jié)點(diǎn)N184之間，并根據(jù)控制信號(hào)EXA1而導(dǎo)通/截止。
下面，對(duì)按上述構(gòu)成的DRAM的寫入操作進(jìn)行說(shuō)明。
從外部給出非激活的控制信號(hào)EXA0，EXA1以后，N溝道型MOS晶體管T181，T182，T185，T186導(dǎo)通；N溝道型MOS晶體管T183，T184，T187，T188截止。這樣，電源電壓VDD就通過(guò)節(jié)點(diǎn)N151及N152而加到布線NGA0，NGA1，NGB0，NGB1上。當(dāng)?shù)刂肺籄0為激活狀態(tài)而地址位A1為非激活狀態(tài)時(shí)，寫入電路130內(nèi)的N溝道型MOS晶體管T0，T2，T4，T6導(dǎo)通，而N溝道型MOS晶體管T1，T3，T5，T7截止。于是，如在第9個(gè)實(shí)施例中所做的說(shuō)明一樣，通過(guò)拉上位線對(duì)中之一就將數(shù)據(jù)寫到主塊MBK0內(nèi)的副塊SBK00～SBK03中了。而且，與當(dāng)?shù)刂肺籄0為非激活狀態(tài)而地址位A1為激活狀態(tài)時(shí)，將數(shù)據(jù)寫到主塊MBK0內(nèi)的副塊SBK00～SBK03中一樣，通過(guò)拉上位線對(duì)中之一就將數(shù)據(jù)寫到主塊MBK1的副塊SBK10～SBK13中了。
激活的控制信號(hào)EXA0從外部傳來(lái)后，N溝道型MOS晶體管T181，T182就截止，N溝道型MOS晶體管T183，T184導(dǎo)通。這樣，接地電壓VSS就通過(guò)節(jié)點(diǎn)N181，N182而加到布線NGA0，NGB0上。當(dāng)?shù)刂肺籄0為激活狀態(tài)而地址位A1為非激活狀態(tài)時(shí)，寫入電路130內(nèi)的N溝道型MOS晶體管T0，T2，T4，T6截止，而N溝道型MOS晶體管T1，T3，T5，T7導(dǎo)通。于是，如在第9個(gè)實(shí)施例中說(shuō)明的將數(shù)據(jù)寫到主塊MBK1的副塊SBK10～SBK13中一樣，拉下位線對(duì)中之一就將數(shù)據(jù)寫到主塊MBK0內(nèi)的副塊SBK00～SBK03中了。
激活的控制信號(hào)EXA1從外部傳來(lái)后，N溝道型MOS晶體管T185，T186就截止，N溝道型MOS晶體管T187，T188就導(dǎo)通。這樣，接地電壓VSS就通過(guò)節(jié)點(diǎn)N183，N184而加到布線NGA1，NGB1上。當(dāng)?shù)刂肺籄0為非激活狀態(tài)而地址位A1為激活狀態(tài)時(shí)，寫入電路130內(nèi)的N溝道型MOS晶體管T0，T2，T4，T6截止，而N溝道型MOS晶體管T1，T3，T5，T7導(dǎo)通。于是，如在第9個(gè)實(shí)施例中所做的說(shuō)明一樣，拉下位線對(duì)中之一就將數(shù)據(jù)寫到主塊MBK1內(nèi)的副塊SBK10～SBK13中了。
如上所述，第13個(gè)實(shí)施例所涉及的DRAM，能夠根據(jù)從外部傳來(lái)的控制信號(hào)EXA0，EXA1來(lái)決定是拉上還是拉下位線對(duì)中之一來(lái)將數(shù)據(jù)寫到主塊MBK0，MBK1內(nèi)的存儲(chǔ)單元中。這樣，在檢查評(píng)價(jià)芯片時(shí)，可對(duì)每一個(gè)主塊MBK0，分別進(jìn)行如下調(diào)查，即是通過(guò)拉上位線對(duì)中之一來(lái)將數(shù)據(jù)寫入更能確保一寫入容限，還是通過(guò)拉下位線對(duì)中之一來(lái)將數(shù)據(jù)寫入，更能確保寫入容限。結(jié)果是，可使向主塊MBK0，MBK1內(nèi)的存儲(chǔ)單元的寫入方式級(jí)皆分別為容限大的那一種寫入方式。
(發(fā)明的效果)綜上所述，根據(jù)本發(fā)明所涉及的半導(dǎo)體存儲(chǔ)器，為一個(gè)端口準(zhǔn)備包括數(shù)據(jù)轉(zhuǎn)送電路的周邊電路就行了，故可使平面布置面積減小。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器，它包括多個(gè)布置在行及列上的存儲(chǔ)單元；多條布置在所述行上的第1及第2字線；多條布置在所述列上的第1及第2位線；所述多個(gè)存儲(chǔ)單元中的每一個(gè)存儲(chǔ)單元都包括第1晶體管、第2晶體管及電容器；所述第1晶體管，被連接在所對(duì)應(yīng)的第1位線和所述電容器之間且其柵極接收所對(duì)應(yīng)的第1字線的電壓；所述第2晶體管，被連接在所對(duì)應(yīng)的第2位線和所述電容器之間且其柵極接收所對(duì)應(yīng)的第2字線的電壓；所述半導(dǎo)體存儲(chǔ)器，還包括數(shù)據(jù)線；多個(gè)對(duì)應(yīng)于所述多條第1位線而設(shè)、且每一個(gè)都將所對(duì)應(yīng)的第1位線和所述數(shù)據(jù)線連接/不連接起來(lái)的第1列選擇開(kāi)關(guān)；多個(gè)對(duì)應(yīng)于所述多條第2位線而設(shè)、且每一個(gè)都將所對(duì)應(yīng)的第2位線和所述數(shù)據(jù)線連接/不連接起來(lái)的第2列選擇開(kāi)關(guān)；驅(qū)動(dòng)對(duì)應(yīng)于應(yīng)存取的存儲(chǔ)單元的第1及第2字線的字線驅(qū)動(dòng)器；使對(duì)應(yīng)于應(yīng)存取的存儲(chǔ)單元的第1及第2列選擇開(kāi)關(guān)接通/切斷的列選擇電路；與外部進(jìn)行數(shù)據(jù)存取的輸出入緩存器；將從存儲(chǔ)單元讀到所述數(shù)據(jù)線上的數(shù)據(jù)轉(zhuǎn)送給所述輸出入緩存器，且將來(lái)自所述輸出入緩沖器的寫入數(shù)據(jù)轉(zhuǎn)送給所述數(shù)據(jù)線的數(shù)據(jù)轉(zhuǎn)送電路；其中所述半導(dǎo)體存儲(chǔ)器，讓所述字線驅(qū)動(dòng)器和所述列選擇電路交替工作，不讓所述數(shù)據(jù)轉(zhuǎn)送電路和所述輸出入緩沖器交替工作。
2.根據(jù)權(quán)利要求第1項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中所述數(shù)據(jù)線，包括寫入用數(shù)據(jù)線和讀出用數(shù)據(jù)線，當(dāng)要向存儲(chǔ)單元寫入數(shù)據(jù)時(shí)，所述多個(gè)第1及第2列選擇開(kāi)關(guān)中的每一個(gè)開(kāi)關(guān)都將所對(duì)應(yīng)的位線和寫入用數(shù)據(jù)線連接/不連接起來(lái)；當(dāng)要從存儲(chǔ)單元讀出數(shù)據(jù)時(shí)，所述多個(gè)第1及第2列選擇開(kāi)關(guān)中的每一個(gè)開(kāi)關(guān)都將所對(duì)應(yīng)的位線和讀出用數(shù)據(jù)線連接/不連接起來(lái)。
3.根據(jù)權(quán)利要求第1項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中所述數(shù)據(jù)線為單數(shù)據(jù)線。
4.一種半導(dǎo)體存儲(chǔ)器，它包括多個(gè)布置在行及列上的存儲(chǔ)單元；多條布置在所述行上的第1及第2字線；多條布置在所述列上的第1及第2位線；所述多個(gè)存儲(chǔ)單元中的每一個(gè)存儲(chǔ)單元都包括第1晶體管、第2晶體管及電容器；所述第1晶體管，被連接在所對(duì)應(yīng)的第1位線和所述電容器之間且其柵極接收所對(duì)應(yīng)的第1字線的電壓；所述第2晶體管，被連接在所對(duì)應(yīng)的第2位線和所述電容器之間且其柵極接收所對(duì)應(yīng)的第2字線的電壓；所述半導(dǎo)體存儲(chǔ)器，還包括第1數(shù)據(jù)線；第2數(shù)據(jù)線；多個(gè)對(duì)應(yīng)于所述多個(gè)第1位線而設(shè)、且每一個(gè)都將所對(duì)應(yīng)的第1位線和所述第1數(shù)據(jù)線連接/不連接起來(lái)的第1列選擇開(kāi)關(guān)；多個(gè)對(duì)應(yīng)于所述多個(gè)第2位線而設(shè)、且每一個(gè)都將所對(duì)應(yīng)的第2位線和所述第2數(shù)據(jù)線連接/不連接起來(lái)的第2列選擇開(kāi)關(guān)；驅(qū)動(dòng)對(duì)應(yīng)于應(yīng)存取的存儲(chǔ)單元的第1及第2字線的字線驅(qū)動(dòng)器；使對(duì)應(yīng)于應(yīng)存取的存儲(chǔ)單元的第1及第2列選擇開(kāi)關(guān)接通/切斷的列選擇電路；與外部進(jìn)行數(shù)據(jù)存取的輸出入緩存器；數(shù)據(jù)轉(zhuǎn)送電路；將從存儲(chǔ)單元讀到所述第1或者第2數(shù)據(jù)線上的數(shù)據(jù)轉(zhuǎn)送給所述數(shù)據(jù)轉(zhuǎn)送電路，將來(lái)自所述數(shù)據(jù)轉(zhuǎn)送電路的數(shù)據(jù)轉(zhuǎn)送給所述第1或者第2數(shù)據(jù)線的切換手段；所述數(shù)據(jù)轉(zhuǎn)送電路，將來(lái)自所述切換手段的數(shù)據(jù)轉(zhuǎn)送給所述輸出入緩沖器，將來(lái)自所述輸出入緩沖器的數(shù)據(jù)轉(zhuǎn)送給所述切換手段；其中所述半導(dǎo)體存儲(chǔ)器，讓所述字線驅(qū)動(dòng)器、所述列選擇電路及所述切換手段交替工作，不讓所述數(shù)據(jù)轉(zhuǎn)送電路和所述輸出入緩沖器交替工作。
5.根據(jù)權(quán)利要求第4項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中還包括將來(lái)自所述切換手段的數(shù)據(jù)轉(zhuǎn)送給所述輸出入緩沖器的讀出用數(shù)據(jù)線；及將來(lái)自所述輸出入緩沖器的數(shù)據(jù)轉(zhuǎn)送給所述切換手段的寫入用數(shù)據(jù)線。
6.一種半導(dǎo)體存儲(chǔ)器，其中包括多個(gè)布置在行及列上的存儲(chǔ)單元；多條布置在所述行上的字線；多條布置在所述列上的位線對(duì)；數(shù)據(jù)線對(duì)；將數(shù)據(jù)寫入所述多個(gè)存儲(chǔ)單元中之任一個(gè)時(shí)，產(chǎn)生激活的信號(hào)的解碼器；接收來(lái)自所述解碼器的激活的信號(hào)時(shí)，根據(jù)寫入數(shù)據(jù)將所述數(shù)據(jù)線對(duì)中之一條或者另一條激活的寫入電路；多個(gè)被接在所述數(shù)據(jù)線對(duì)中之一條和所述多個(gè)位線對(duì)中之一條之間，并根據(jù)所述數(shù)據(jù)線對(duì)中之一條的電壓而導(dǎo)通/截止的第1晶體管；多個(gè)被接在所述數(shù)據(jù)線對(duì)中之另一條和所述多個(gè)位線對(duì)中之另一條之間，并根據(jù)所述數(shù)據(jù)線對(duì)中之另一條的電壓而導(dǎo)通/截止的第2晶體管；多個(gè)被接在所述多個(gè)第1晶體管和所述多個(gè)位線對(duì)中之一條間的第3晶體管；多個(gè)被接在所述多個(gè)第2晶體管和所述多個(gè)位線對(duì)中之另一條間的第4晶體管；及列選擇電路，它將激活的信號(hào)傳給所述多個(gè)第3及第4晶體管中對(duì)應(yīng)于對(duì)應(yīng)于應(yīng)該寫入數(shù)據(jù)的存儲(chǔ)單元的位線對(duì)的晶體管的柵極。
7.根據(jù)權(quán)利要求第6項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中所述多個(gè)第1晶體管，根據(jù)所述數(shù)據(jù)線對(duì)中之另一條的電壓而導(dǎo)通/截止，來(lái)代替根據(jù)所述數(shù)據(jù)線對(duì)中之一條的電壓而導(dǎo)通/截止；所述多個(gè)第2晶體管，根據(jù)所述數(shù)據(jù)線對(duì)中之一條的電壓而導(dǎo)通/截止，來(lái)代替根據(jù)所述數(shù)據(jù)線對(duì)中之另一條的電壓而導(dǎo)通/截止。
8.一種半導(dǎo)體存儲(chǔ)器，其中包括多個(gè)布置在行及列上的存儲(chǔ)單元；多條布置在所述行上的字線；多條布置在所述列上的位線對(duì)；數(shù)據(jù)線對(duì)；在將數(shù)據(jù)寫入所述多個(gè)存儲(chǔ)單元中之任一個(gè)時(shí)產(chǎn)生激活的信號(hào)的解碼器；在接收來(lái)自所述解碼器的激活的信號(hào)時(shí)，根據(jù)寫入數(shù)據(jù)將所述數(shù)據(jù)線對(duì)中之一條或者另一條激活的寫入電路；多個(gè)被接在接收電源電壓或者接地電壓的節(jié)點(diǎn)和所述多個(gè)位線對(duì)中之一條之間，并根據(jù)所述數(shù)據(jù)線對(duì)中之一條的電壓而導(dǎo)通/截止的第1晶體管；多個(gè)被接在所述節(jié)點(diǎn)和所述多個(gè)位線對(duì)中之另一條之間，并根據(jù)所述數(shù)據(jù)線對(duì)中之另一條的電壓而導(dǎo)通/截止的第2晶體管；多個(gè)被接在所述多個(gè)第1晶體管和所述多個(gè)位線對(duì)中之一條間的第3晶體管；多個(gè)被接在所述多個(gè)第2晶體管和所述多個(gè)位線對(duì)中之另一條間的第4晶體管；及列選擇電路，它將激活的信號(hào)傳給所述多個(gè)第3及第4晶體管中對(duì)應(yīng)于對(duì)應(yīng)于應(yīng)該寫入數(shù)據(jù)的存儲(chǔ)單元的位線對(duì)的晶體管的柵極。
9.根據(jù)權(quán)利要求第6項(xiàng)或者第8項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中所述第1及第2晶體管為CMOS型晶體管。
10.根據(jù)權(quán)利要求第6項(xiàng)或者第8項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中還包括在對(duì)應(yīng)于應(yīng)該寫入數(shù)據(jù)的存儲(chǔ)單元的位線對(duì)根據(jù)寫入數(shù)據(jù)而被驅(qū)動(dòng)后，放大該位線對(duì)的電位差的傳感放大器。
11.根據(jù)權(quán)利要求第10項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中還包括從對(duì)應(yīng)于應(yīng)該寫入數(shù)據(jù)的存儲(chǔ)單元的位線對(duì)根據(jù)寫入數(shù)據(jù)而被驅(qū)動(dòng)到該位線對(duì)的電位差由所述傳感放大器放大這一規(guī)定期間內(nèi)，對(duì)該位線對(duì)預(yù)充電的預(yù)充電電路。
12.一種半導(dǎo)體存儲(chǔ)器，其中包括根據(jù)激活的第1允許信號(hào)而被激活，來(lái)放大從第1存儲(chǔ)單元讀出的數(shù)據(jù)的第1主放大器；第1三態(tài)緩沖器，它在所述第1允許信號(hào)為激活狀態(tài)時(shí)，根據(jù)由所述第1主放大器放大了的數(shù)據(jù)來(lái)驅(qū)動(dòng)自身的輸出節(jié)點(diǎn)；在所述第1允許信號(hào)為非激活狀態(tài)時(shí)，使所述輸出節(jié)點(diǎn)處于高阻抗?fàn)顟B(tài)；及鎖存所述第1三態(tài)緩沖器的輸出節(jié)點(diǎn)的數(shù)據(jù)，再將它輸向外部的第1鎖存電路。
13.根據(jù)權(quán)利要求第12項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中還包括第2鎖存電路；及開(kāi)關(guān)，它被接在所述三態(tài)緩沖器的輸出節(jié)點(diǎn)和所述第2鎖存電路之間，為測(cè)試模式時(shí)，使所述三態(tài)緩沖器的輸出節(jié)點(diǎn)和所述第2鎖存電路處于連接狀態(tài)；為通常模式時(shí)，使所述三態(tài)緩沖器的輸出節(jié)點(diǎn)和所述第2鎖存電路處于非連接狀態(tài)。
14.根據(jù)權(quán)利要求第12項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中還包括根據(jù)激活的第2允許信號(hào)而被激活，來(lái)放大從第2存儲(chǔ)單元讀出的數(shù)據(jù)的第2主放大器；第2三態(tài)緩沖器，它在所述第2允許信號(hào)為激活狀態(tài)時(shí)，根據(jù)由所述第2主放大器放大了的數(shù)據(jù)來(lái)驅(qū)動(dòng)自身的輸出節(jié)點(diǎn)；在所述第2允許信號(hào)為非激活狀態(tài)時(shí)，使所述輸出節(jié)點(diǎn)處于高阻抗?fàn)顟B(tài)；鎖存所述第2三態(tài)緩沖器的輸出節(jié)點(diǎn)的數(shù)據(jù)，再將它輸向外部的第2鎖存電路；及被接在所述第1鎖存電路的輸出節(jié)點(diǎn)和所述第2鎖存電路的輸出節(jié)點(diǎn)之間，并根據(jù)讀出數(shù)據(jù)的位寬而導(dǎo)通/截止的開(kāi)關(guān)。
15.根據(jù)權(quán)利要求第13項(xiàng)或者第14項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中控制所述第1及第2鎖存電路中未使用的那一鎖存電路而使它不會(huì)鎖存。
16.一種半導(dǎo)體存儲(chǔ)器，它包括將從存儲(chǔ)單元讀出的數(shù)據(jù)輸給輸出端的輸出緩沖器，其中所述輸出緩沖器，包括根據(jù)來(lái)自存儲(chǔ)單元的讀出數(shù)據(jù)驅(qū)動(dòng)所述輸出端的第1緩存器；及具有激活狀態(tài)和非激活狀態(tài)，且在激活狀態(tài)下，根據(jù)所述讀出數(shù)據(jù)驅(qū)動(dòng)所述輸出端的第2緩存器。
17.根據(jù)權(quán)利要求第16項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中所述第2緩存器，根據(jù)來(lái)自存儲(chǔ)單元的讀出數(shù)據(jù)的位寬而被激活/不被激活。
18.根據(jù)權(quán)利要求第17項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中所述第2緩沖器，根據(jù)能夠識(shí)別來(lái)自存儲(chǔ)單元的讀出數(shù)據(jù)的位寬的外部信號(hào)而被激活/不被激活。
19.根據(jù)權(quán)利要求第17項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中利用表示來(lái)自存儲(chǔ)單元的讀出數(shù)據(jù)的位寬的保險(xiǎn)絲來(lái)控制所述第2緩存器的激活/非激活。
20.根據(jù)權(quán)利要求第16項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中還包括檢測(cè)所述半導(dǎo)體存儲(chǔ)器的工作頻率的檢測(cè)電路；所述第2緩存器，根據(jù)由所述檢測(cè)電路檢測(cè)到的工作頻率而被激活/不被激活。
21.一種半導(dǎo)體存儲(chǔ)器，其中包括多個(gè)布置在行及列上的存儲(chǔ)單元；多條布置在所述行上的字線；多條布置在所述列上的位線對(duì)；數(shù)據(jù)線對(duì)；多個(gè)被接在接收第1電壓的節(jié)點(diǎn)和所述多個(gè)位線對(duì)中之一條之間，并根據(jù)所述數(shù)據(jù)線對(duì)中之一條的電壓而導(dǎo)通/截止的第1晶體管；多個(gè)被接在所述節(jié)點(diǎn)和所述多個(gè)位線對(duì)中之另一條之間，并根據(jù)所述數(shù)據(jù)線對(duì)中之另一條的電壓而導(dǎo)通/截止的第2晶體管；多個(gè)被接在所述多個(gè)第1晶體管和所述多個(gè)位線對(duì)中之一條間的第3晶體管；多個(gè)被接在所述多個(gè)第2晶體管和所述多個(gè)位線對(duì)中之另一條間的第4晶體管；列選擇電路，它將激活的信號(hào)傳給所述多個(gè)第3及第4晶體管中對(duì)應(yīng)于對(duì)應(yīng)于應(yīng)該寫入數(shù)據(jù)的存儲(chǔ)單元的位線對(duì)的晶體管的柵極；及將數(shù)據(jù)寫到所述多個(gè)存儲(chǔ)單元中之任一個(gè)中時(shí)，根據(jù)寫入數(shù)據(jù)和所述節(jié)點(diǎn)所接收的第1電壓電平來(lái)激活所述數(shù)據(jù)線對(duì)中之一條或者另一條的寫入電路。
22.根據(jù)權(quán)利要求第21項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中還包括根據(jù)指定所述多個(gè)存儲(chǔ)單元的地址而將電源電壓或者接地電壓作為所述第1電壓供向所述節(jié)點(diǎn)的手段。
23.根據(jù)權(quán)利要求第21項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中還包括根據(jù)所述半導(dǎo)體存儲(chǔ)器的工作頻率而將電源電壓或者接地電壓作為所述第1電壓供向所述節(jié)點(diǎn)的手段。
24.根據(jù)權(quán)利要求第21項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中還包括根據(jù)所述多個(gè)位線對(duì)中某一位線對(duì)的預(yù)充電電位而將電源電壓或者接地電壓作為所述第1電壓供向所述節(jié)點(diǎn)的手段。
25.根據(jù)權(quán)利要求第21項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其中還包括根據(jù)來(lái)自外部的控制而將電源電壓或者接地電壓作為所述第1電壓供向所述節(jié)點(diǎn)的手段。
全文摘要
一種半導(dǎo)體存儲(chǔ)器，讓由經(jīng)路“應(yīng)存取的存儲(chǔ)單元中的晶體管Ta”—“位線對(duì)(Bai1，/Bai1)，(Bai2，/Bai2)”—“列選擇開(kāi)關(guān)14ai，15ai”—“數(shù)據(jù)線對(duì)DBa”構(gòu)成的端口A、和由經(jīng)路“應(yīng)存取的存儲(chǔ)單元中的晶體管Tb”—“位線對(duì)(Bbi1，/Bbi1)，(Bbi2，/Bbi2)”—“列選擇開(kāi)關(guān)14bi，15bi”—“數(shù)據(jù)線對(duì)DBb”構(gòu)成的端口B在2個(gè)時(shí)鐘CLK周期下交替工作。傳到數(shù)據(jù)線對(duì)RDB上的數(shù)據(jù)，在每個(gè)時(shí)鐘CLK周期下由傳輸門50，51交替著轉(zhuǎn)送給數(shù)據(jù)線對(duì)RDB，由讀出放大器25放大，被輸給輸出入緩沖器27。輸出入緩沖器27在1個(gè)時(shí)鐘CLK周期下將來(lái)自讀出放大器25的數(shù)據(jù)輸給外部。
文檔編號(hào)G11C11/405GK1407558SQ0212974
公開(kāi)日2003年4月2日 申請(qǐng)日期2002年8月14日 優(yōu)先權(quán)日2001年9月6日
發(fā)明者黑田直喜, 縣政志 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社