專利名稱:一種陣列重新配置設備以及特別適用于超大規(guī)模集成電路的方法
本發(fā)明涉及重新配置設備，特別涉及一種即使在制作或操作大規(guī)模集成電路或含有這些集成電路的電路板的過程中出現(xiàn)故障時，人們?nèi)匀荒軌蚴褂蒙鲜黾呻娐返脑O備。
現(xiàn)有技術已發(fā)現(xiàn)這樣一個事實，即，許多超大規(guī)模集成電路(VLSI)包含眾多重復組件和電路配置，它們互相關聯(lián)，產(chǎn)生預期的結果。VLSI有時是極其復雜的，可包含數(shù)十萬個相互關聯(lián)著運行的單元(元件)。正因為如此，某些VLSI器件被用于進行復雜的數(shù)學運算。因此，許多電路單元，尤其是在所謂的并行處理器中的單元，它們的結構和組合很相似，它們的共同運行，加速了數(shù)據(jù)處理的過程。但無論如何，隨著芯片尺寸的增大，它們的成品率總是減少了。因而，芯片的尺寸越大、越復雜，一個給定的芯片其功能完好無缺(可以發(fā)揮全部作用)的可能性就越低。因此，在批量生產(chǎn)的基礎上裝配非常復雜的芯片是不現(xiàn)實的。
如上所述，可在VLSI技術中實施的電路類型的一個例子就是所謂并行處理器。這種處理器受某一單一指令(如矢量相加或矢量相乘)的控制，作用于平行數(shù)據(jù)流上。處理器可包括一個相似單位元件或單元的矩形陣列，它們中的每一個都安裝在VLSI中。單元可互相合作形成不同大小的字，并能和鄰近的上(up)、下down)、左(left)、右(right)四個方向連通，也能和一些象存儲器之類的芯片外部的器件相連，以進行輸入和輸出，這樣，這些處理器就能被應用于解決需進行矩陣運算的問題，如涉及圖象處理，圖形識別，工程運算分析等的問題。
這些處理器可進行定點和浮點的運算。處理器的運算能力取決于陣列的大小、時鐘速率、字長以及進行某一特定運算時陣列中單元被啟動的百分比。例如，一個(128單元)×(128單元)陣列，用作同時使用(10MHZ)時鐘的2048八位處理器時，估計每秒鐘可完成200億次的加法運算或邏輯運算，或每秒鐘完成25億次的乘法運算。
并行處理器的一個特例是相聯(lián)處理器，它一般只進行檢索操作。相聯(lián)處理器有時候也被稱為內(nèi)容定址存儲器而廣為人知?？蓞⒁娒绹鴮＠鸘.S.4，010，452，題為“相聯(lián)數(shù)據(jù)處理裝置和方法”，1977年3月1日頒發(fā)，持證人為J·卡查諾夫(J.Cazanove);還可參考美國專利U.S.4，296，475，題為“字識別內(nèi)容定址存儲器”1981年十月二十日頒發(fā)，持證人為L.尼德勞夫(L.Nederlof)等人。
許多專利和技術文獻都描述子這種陣列。參見“電氣與電子工程師協(xié)會”出版的《計算機》雜志，一九八五年六月期，題為“聯(lián)邦政府并行處理器程序”(第四十三至第五十六頁)。請?zhí)貏e注意第五十二頁上有關MPP的內(nèi)容。
無論如何，在用大規(guī)模集成電路技術集成這種陣列芯片中，始終有一個實質(zhì)性問題，即，芯片越大、集成的單元越多、越復雜，基于目前的制造工藝，芯片的成品率就越低。此外，這些芯片相互連接的數(shù)目越多，一個芯片出錯從而導至系統(tǒng)部分甚至全部損失的可能性也就越大。
因而，本發(fā)明的一個目的就是不管這些芯片含有許多故障，仍然能使人們使用其中大部分集成電路，并能改善含有眾多這類芯片的系統(tǒng)的可靠性。
根據(jù)本發(fā)明，將要敘述的陣列配置設備可以使一類容錯結構在制造完畢以后可以使用。本發(fā)明提供了一種裝置，其中，兩類主要故障可能被排除，使系統(tǒng)在故障發(fā)生、探測、定位之后仍能正常運行。第一種故障是可能發(fā)生在系統(tǒng)各部分之間的接線(配線、布線)缺陷，這些缺陷，諸如斷路或短路，可能在系統(tǒng)制造或在系統(tǒng)運行壽命期內(nèi)發(fā)生。
這些缺陷一般總是發(fā)生在不同的機械結構(如印刷電路板或集成電路插件)之間，但也可能發(fā)生在一個集成電路芯片的邏輯塊之間。這樣的多重缺陷也可由本發(fā)明得以校正。
第二類缺陷是邏輯塊缺陷。當大批的邏輯塊連接在一起時，正象在一個并行處理器中的單元那樣，缺陷有可能發(fā)生在一個或更多的這些邏輯塊中。為了將這些缺陷的影響限制在局部范圍，動態(tài)地規(guī)避缺陷以恢復系統(tǒng)的運行可能是必要的。因此，除了在一個短暫的維修期內(nèi)，這種重新構造或重新配置的完成不應在總體上影響系統(tǒng)或程序編制。本發(fā)明，正如將要解釋的那樣，特別適用于單位處理器的陣列。在這種情形下，只要提供大約百分之二十五的備件，就能使系統(tǒng)的可靠性得到顯著的改善。這一點將在后面作出解釋。
可以考慮將一些接線作為備用部件，對這些接線的控制裝置可集成在處理器陣列中。這樣，只要處理器是容錯的，則這些控制裝置也將是容錯的。在現(xiàn)有技術狀況中，還沒有精細晶粒和動態(tài)可控維修裝置存在?，F(xiàn)有技術是使用驗證所傳送的數(shù)據(jù)的方法，比如，對數(shù)據(jù)進行編碼或提供一個或更多個奇偶校驗位。一種糾錯碼，一般可以糾正單位的錯誤。但是這種編碼方法只對于相當長的字有效，比如對于十六位數(shù)碼。而相反地，就本發(fā)明的方法和設備來說，人們可以關心單位數(shù)碼，也可糾正多重錯誤。一個糾錯碼估計可能瞬時糾錯。然而，除了本發(fā)明所述的陣列重新配置設備以外，還沒有其他方法能對多重錯誤進行糾正。
最佳實施例概述一種應用于大規(guī)模集成電路和大規(guī)模系統(tǒng)的陣列重新配置設備。這種設備利用了組裝在陣列中的備用線或/和計算元件。該設備使用備用線來代替有缺陷線或/和該設備使用備用計算元件，這樣，盡管出現(xiàn)了很多制造性或使用壽命期間的故障，該系統(tǒng)仍能運行。備用線被用作數(shù)據(jù)的輸入和輸出線，正因為這樣，每條數(shù)據(jù)線和一個雙向緩沖/接收器(B/R)相關聯(lián)。該雙向B/R能夠從兩個方向發(fā)送數(shù)據(jù)，比如從輸入端到輸出端，或反之亦然。每一根數(shù)據(jù)線和一個含有控制輸入的雙向多路轉換器件(B IMUX)相連接。與只在制造時的存儲不同，控制邏輯裝置將每根有效接線對計算元件所分配的用途或功能動態(tài)地存儲在其中。只有集成電路之間的不可靠線是可轉換(換向)的。控制邏輯電路選擇一個可能是備用單元的運算單元以及一個可能是備用數(shù)據(jù)線的運算數(shù)據(jù)線，和一塊電路板相連接。接收電路也同樣進行一系列連接。這樣，一陣列配置就能夠得以實施而不管電路板或芯片中所含的多重缺陷。本發(fā)明更進一步提供了一種簡便的方法，用來計算單元和接線的分配，以規(guī)避缺陷。
附圖概述圖1是根據(jù)本發(fā)明，利用備用線將組件串聯(lián)起來的簡單框圖。
圖2是根據(jù)本發(fā)明，利用備用線將多重組件并聯(lián)在一根公用總線上的簡單框圖。
圖3是環(huán)繞一個壞單元的陣列重新配置簡單框圖。
圖4是環(huán)繞一根壞線的陣列重新配置簡單框圖。
圖5是一個環(huán)繞壞單元和一根壞線的重新配置簡單框圖。
圖6是根據(jù)本發(fā)明的一個一位處理器的細節(jié)框圖。
圖7是本發(fā)明中使用的一個陣列芯片的簡單框圖。
圖7A是公用控制電路的方框圖。
圖8是本發(fā)明中使用的一個雙向多路轉換器或B IMUX的方框圖。
圖9是B IMUX控制邏輯的方框圖。
圖10是本發(fā)明中使用的一個緩沖/接收器的線路圖。
圖11是本發(fā)明中使用的多個B IMUX的框圖。
圖12是多個B IMUX旁路一個有缺陷單元的相互連接的一個框圖。
圖13是多個雙向多路轉換器聯(lián)接起來旁路一根缺陷線的框圖。
圖14是在多個雙向多路轉換器中旁路一個缺陷單元和一根缺陷線的框圖。
圖15是多個并聯(lián)的B IMUX或單元旁路多個缺陷單元及缺陷線的框圖。
圖16是一個相聯(lián)處理器陣列的系統(tǒng)運行框圖。
圖17是系統(tǒng)控制框圖。
圖18是一個單元/引腳分配表。
本發(fā)明的詳細說明圖1是一個根據(jù)本發(fā)明的內(nèi)部串聯(lián)的簡單框圖。
在圖1中，組件(10)(或稱為組件A)和組件(20)(或稱為組件B)通過二十根接線相連接。B又通過二十根線同組件C相連接。這些線中的十六根是處理十六位字所必需的線的下限，另外四根則用于對付各種缺陷。十六比四這一選擇僅僅是作為一個例子。其他數(shù)目組合也是可以的。從本質(zhì)上說，這是含有四根備用線的串聯(lián)組件，這些備用線被用于旁路缺陷接線或有缺陷的部件。
圖2所示的多個組件(21)、(22)和(23)，分別稱為組件A、B和N。它們均和一個公用總線相連接。圖2所示為帶有備用線的組件的并聯(lián)連接。同樣，公用總線含有二十根接線。其中十六根接線用于十六位字，其余四根用于作為備用線。按照本發(fā)明，如果一個給定組件中的故障不致于影響到其他組件的話，圖1和圖2所示的系統(tǒng)的控制可簡化。缺陷影響的局限在一定的范圍內(nèi)(局部化)極大地減少了建立有效運行系統(tǒng)過程中的問題。
圖3所示的重新配置框圖對解釋旁路(避開)故障單元很有裨益。單元一詞在這里是指它的通常的意義，單元可以是一個一位處理器或使用多個部件的其他集成電路結構。如圖3所示，第(0)排包括九個單元，每個單元代表從(0)到(7)的二進位數(shù)的一個特定信息位。從圖中可以清楚看出，第(0)排包含九個單元，而系統(tǒng)需要八個信息位的耦合或實際上需要八個運行單元。同樣地，第(1)排也包含九個單元。一共有八根分別標為(31)至(38)的接線，用以將(0)排和(1)排的單元互相連接。在這里，所有接線均假定為可運算的。
圖3中，字母“X”所標的，為壞的或有故障的單元。從圖3中可見，第(0)排中右邊第二個單元，通常用作位(1)的單元，是個有缺陷的單元。在第(1)排中，從左數(shù)起第三個單元，在正常情況下用作位(6)的單元也是有缺陷的為了僅只使用正常(好的)單元，需要一種裝置，將第(0)排中的正常單元同第(1)排中的正常單元相連接。每一個正常單元能被選通至兩個單元中的一個，這種能力使正常單元之間可以互相溝通，這里，壞單元的位權是相同的。正如將要解釋的那樣，根據(jù)本發(fā)明，一個單元的輸出可以和與此單元相關的給定線相連接。因此，正如圖3所示的那樣，第(0)排的單元(0)通過線(31)和第(1)排中的單元(0)相連接。第(0)排中的單元(1)是有缺陷的(X)，因此，正如圖中所示，不和第(1)排中的任何單元相連接。
然而，第(0)排的單元(2)是正常單元，它通過線(32)和第(1)排中的單元(1)相連接。虛線表示不同單元的輸出既可以和右邊的接線相連接也可和左邊的接線相連接。這些線[(31)至(38)]，和有關單元相關聯(lián)。因此，如圖3所示，第(1)排中的單元(6)是一個缺陷單元，于是該系統(tǒng)將單元(6)通過接線(36)和第(1)排中的單元(5)相連接，而第(1)排中的單元(6)沒有和任何接線連接。因此，由圖3可知，分別被標為(0)至(7)的單元是通過和相鄰排中的正常單元的連接來存放二進數(shù)碼的。如圖3所示，一個單元的位權取決于在它右邊的那個壞單元所處位置。例如，位(5)由第(0)排中的單元(6)和第(1)排中的單元(5)存放。
圖4為本系統(tǒng)中使用的一個重新配置，用以避開或旁路一根壞線。同樣，這里有兩個單元排，分別標以(1)和(0)。每一排有八個單元，存放標以從(0)至(7)的二進數(shù)碼。這些單元可以通過線(41)至(49)互相連接。在此例中，一共有九根線，其中八根用于連接二進數(shù)碼(0)至(7)。如圖4所示，線(45)是有缺陷的，不能使用。因此，系統(tǒng)將第(0)排中的單元(0)至(3)通過線(41)至(44)和第(1)排中的單元(0)至(3)相連接;并通過線(46)至(49)，將第(0)排中的單元(4)至(7)和第(1)排中的單元(4)至(7)相連接。線(45)是有缺陷的，被旁路而不為系統(tǒng)所用。
如圖4所示，每一個單元能選擇兩根線中的一根，這就旁路了缺陷線(45)圖5所示為環(huán)繞壞單元和一根壞線的重新配置。在圖5中，第(0)排中有九個單元(0-8)。第(1)排中有九個單元(0-8)。第(0)排和第(1)排之間也有九根線，保證了單元之間的連接。由圖5可見，第(1)排中的單元(6)是有缺陷的，因此，該單元無任何連接線與之連接。因此，第(0)排中的單元(6)和第(1)排中的單元(5)相連接，以此類推。從圖2至5中可知，還可適應一個更為復雜的系統(tǒng)，只要它含有足夠的備用單元和線就行。由于每個單元都能和不同線連接，因此即使有多個單元一個挨一個發(fā)生故障時，人們也能夠設法提供一個能運行的結構。
圖6為一個一位處理器單元的數(shù)據(jù)通路框圖。這種一位處理器單元基本上就是在圖2至圖5中所示的置于每排中的那種單元類型。每一單元分別和四個分別標為(60)至(63)的雙向緩沖/接收器相關聯(lián)。B/R允許每一單元通過四個分別標為上(UP)、豎直總線(Ver-tical Bus)、下(Down)和存儲器(Memory)的相互分開的可重配置通路互相溝通信息。這四個B/R的運行是邏輯一致的。但接線對一個單元的分配因所發(fā)生的單元和接線故障而異。
從圖6中可以看出，每個被標為(60)至(63)的B/R和一個雙向多路轉換器(B IMUX)電路相關聯(lián)，該B IMUX按照一個關聯(lián)控制邏輯電路的指令運行。這樣，B/R(60)有一個輸出導線通向B IMUX(65)，該B IMUX受控制(66)的控制。下面將要述及的B IMUX能將B/R(60)的作為輸入或輸出的數(shù)據(jù)線和五個可選擇導線中的任一個相耦合。因而，B IMUX就能產(chǎn)生作用，允許正常單元互相溝通。每個B IMUX通過與之相應的B/R的一個接口，同五根線中的任何一根相關聯(lián)，以允許整個一位單元提供相應數(shù)據(jù)通路的重新配置。重新配置裝置(means，或可譯作方法)的目的就是為了允許正常單元之間互相溝通，這里連通線的選擇和單元的選擇是相互獨立(隔離)。正常單元能和其他正常單元或其他器件諸如存儲器溝通信息。這種隔離的特點，是允許使用部分缺陷元件，從而大大方便了復雜系統(tǒng)的生產(chǎn)能力，這是因為盡善盡美的元件是沒有的或即使有也因成本過高而不可取。更進一步，這種隔離還允許動態(tài)地維修系統(tǒng)運行壽命期內(nèi)所發(fā)生的故障。
圖7是一個典型的陣列芯片簡單框圖。該陣列芯片包括二十個單元，每個單元的結構都和圖6中所示的一樣。單元分別被標為(0)至(19)。芯片還包括一個公用控制(70)。因而，如圖7中可見，芯片上共有二十個一位處理器單元，其中，每個處理器單元可經(jīng)公用控制選擇以確定初態(tài)。二十個單元中只要十六個單元是具有全功能的(無缺陷的)，以便能適應十六位字長的字。
公用控制邏輯(70)包括一個流水線寄存器和緩沖器，來加速指令位和控制信號 通過陣列芯片，參見圖7A?？删幊绦蜻壿嬯嚵?PLA102)的功能是為了部分對輸入/輸出(I/o)指令進行譯碼，這些I/o指令在上(UP)、下(Down)、豎直總線(Vertical Bus)和存儲器(Memory)引腳上傳送數(shù)據(jù)。由于當一個信號從陣列芯片中流出時輸出緩沖器要導通，因此，部分譯碼是必要的。PLA(103)的功能是類似的，它是處理數(shù)據(jù)通路指令的，該指令對左通路和右通路信號產(chǎn)生影響。
圖7所示的單元結構，展示了如圖6中所示的數(shù)據(jù)線，藉此，每根數(shù)據(jù)線和一個B/R以及和它相應的B IMUX和控制器相關聯(lián)。因此，單元(0)的數(shù)據(jù)線分別標為U。、V。、D。和M。。每一根這樣的數(shù)據(jù)線和一個標為(72)的B/R以及單元(0)的數(shù)據(jù)線V。的B IMUX相關聯(lián)。代表B/R(72)的示意在圖7中每一根數(shù)據(jù)線上都有。
由圖6可見，四條數(shù)據(jù)通路每一條的四根相鄰接線和B IMUX的左、右輸入的每一個相連接。如器件(65)所示。從圖7中可以看出，在單元(0)和單元(1)之間有十六條線互相連接，外加五根附加的通路線。正如將要解釋的，前面所說的十六根線提供了若干備用連接線，這些連接線，可以根據(jù)單元的故障和接線的故障進行選擇。本例進一步提供了一些內(nèi)部互連的位置。例如，一個單線可同五個相鄰處理器中的任何一個相連接，或相反，一個單一的一位處理器可以和五根相鄰線中任何一根相連接。五條通路線代表操作(或譯為應用)專用網(wǎng)絡(如圖6所示的(67))內(nèi)部連接的許多方法中的一種。該網(wǎng)絡主要進行加、減、與、或等運算，如同在許多處理器中一樣。
每個從(0)至(19)的處理器單元有四個B/R，如圖6所示。因此，可以在四組信號的每一組中的一根線相連接。B/R被用于傳送和接收跨越組件邊界的信號。數(shù)據(jù)通路被用來將從正常線來或去的信號和正常的一位處理器相連接。這些數(shù)據(jù)通路是容錯的，它們被置于每一位處理器中，而不是作為一個中心源。正因為這樣，一個單一的缺陷，雖然需要重新配置，但并不損害處理器。作為一個例子，數(shù)據(jù)通路在圖6中畫了四根，連接到B IMUX(如(65))上。B IMUX(65)和B/R(60)相關聯(lián)。圖9中的B IMUX控制邏輯決定究竟哪一根線和一個一位處理器相連接。該控制邏輯使用于每個一位處理器中，以使多個一位處理器不致受一個單一故障的影響。該重新配置邏輯的目的在于使處于不同組件中的、正常處理器間的信號能夠相互連通。
請參見圖7A。圖7中以號碼(70)表示的控制邏輯在此畫得更為具體?？刂七壿嫽景粋€同存儲寄存器(201)相連接的指令總線(100)。指令總線收讀址、讀/寫址、單元選擇信號、數(shù)據(jù)通路指令信號以及輸入/輸出(I/o)指令。信息存儲在寄存器中，該寄存器也接收一個時鐘輸入，它是系統(tǒng)時鐘。寄存器的輸出接到PLA(201)，其功能是處理輸入/輸出指令數(shù)據(jù)，由此，就能決定將上述信息加到上(UP)、下(Down)、存儲器(Memory)還是豎直總線(Ver-tical Bus)的數(shù)據(jù)的流向?？删幊绦蜻壿嬯嚵?PLA202)接收數(shù)據(jù)通路指令，該指令可指示出數(shù)據(jù)的流向，并且基本上是加到算術邏輯運算單元(ALU)上，該ALU是每個處理器單元的一部分或一個部件。這樣，讓我們再來參見圖6，圖中可見一個被稱為操作(運算)專用網(wǎng)絡的處于圖的中心位置這個網(wǎng)絡(組件)包括一個算術邏輯運算單元(或ALU)，和一些不同的寄存器。正如圖6中可見的那樣，這個組件的輸入分別被稱為右上(up right)、右豎直總線(verticalbus right)、右下(down right)、左下(and left)、右存儲器(memory right)、左存儲器(memory left)、右通路(path right)、左通路(path left)、左總線(bus left)、左上(up left)以及上向(up direction)、下向(down direction)、存儲方向(memory direction)、豎直總線驅動(vertical bus drive)，等。這些線由PLA(202)和PLA(203)控制。PLA器件用這種方式能夠控制通路方向或每一個處理器單元中的數(shù)據(jù)方向。這就能夠按照公用邏輯提供的控制信號有選擇地傳送通過陣列的數(shù)據(jù)。
圖10所示為一個B/R組件，它就是圖6中所示的(60)至(63)。輸入/輸出線接到加在一個倒相器(71)的輸入端和緩沖器(72)上。緩沖器(72)的輸入和芯片引腳(74)相連接，其輸出同B(N，L1)(bit(N，Levell))數(shù)據(jù)線(75)相連接。輸出數(shù)據(jù)線通過一系列的逐步增強的緩沖器(76)、(77)和(78)與芯片引腳(74)相連接，并和負載上拉電阻(79)相連接，以便在焊線或外接線斷路時，能產(chǎn)生一個已知的邏輯電平。B(N，L1)信號如圖所示是流入或流出一個一位處理器的B IMUX信號?？梢?，一個輸入信號將經(jīng)由緩沖器(72)傳送到端點(75)。
一個輸出信號將經(jīng)由緩沖器(76)至(78)傳送到端口(74)，B(N，L0)。因此緩沖器和按收器電路(B/R)是一個雙向電路，數(shù)據(jù)可以雙向傳送，或者從輸入端(74)接收，從輸出端(75)輸出，或者相反。圖示緩沖器為三個(76)、(77)、(78)，這僅僅是一個例子，實際上這個數(shù)目是所需的驅動能力的函數(shù)。
顯而易見，一位處理器和接線的相對數(shù)量比值取決于一位處理器及線的相對流量及其可靠性。如果線的可靠性比一位處理器的差，那么，就需要更多的線。比如，假定每一個B/R和一個焊接點相連接，那么，為減少封裝引腳，并不是所有的焊接點都可以和封裝引腳相連接的。這樣，當一位處理器的個數(shù)與導線個數(shù)不相同時，接線和一位處理器就以這樣一種方式連接，以使正常接線和正常一位處理器相連接的可能性達到最大。
由圖8可見，B IMUX包括五個雙向開關，分別標為從A至E或(80)到(84)。任何數(shù)量的雙向開關都可以以這種方式相連接。每個雙向開關都有一根公用導線和緩沖器/接收器對(90)的端點(86)相連接。每個開關和一個控制輸入(比如開關(80)的輸入(85))相關聯(lián)?？刂戚斎霙Q定哪一個雙向器件將使數(shù)據(jù)流向或流出B(N，L2))。雙向開關通常為金屬氧化物半導體電路(MOS)型的傳送門或N溝道金屬氧化物半導體器件(NMOS)型的通過晶體管。這種雙向開關人所共知，在現(xiàn)有技術中屢見不鮮，而選擇哪一種工藝的器件并不是很重要的。
圖11給出了B IMUX內(nèi)部連接的一個通常采用的接線方式。圖8中所示的組件在此例中是五個接在一起。標為(91)至(95)的五個組件中的每一個包括圖8所示的五個雙向開關。人們可以對一根線(比如象B(N，L1))進行線路尋跡，這根線穿過五個B IMUX。線B(N，L1)作為每個B IMUX的一個不同輸入。B(N，L1)在E這一點上作為B IMUX組件(91)的輸入，D點為B IMUX組件(92)的輸入，C點為B IMUX組件(93)的輸入，B點為B IMUX組件(94)的輸入，A點為B IMUX組件(95)的輸入。
于是，線B(N+2，L2)到B(N-2，L2)中的任一根均可同B(N，L1)線相連接。因此，將要被觸發(fā)的控制線取決于一個一位處理器和該一位處理器所使用的接線的相對位置。進而，我們可以使用B IMUX來旁路故障單元和規(guī)避故障線。究竟選擇多少線和一個一位處理器相連接，視相鄰的一位處理器預期有多少具有故障而定。這是由設計和生產(chǎn)方法決定的。圖9所示的設計可允許任兩個相鄰的一位處理器有缺陷，但這可通過改變B IMUX的輸入數(shù)目而改變。例如，當組件如圖2所示那樣連接到一公用總線時，我們可以把由于一個一位處理器的故障而產(chǎn)生的系統(tǒng)的重新配置范圍減到最小。為能做到這一點，必須測定轉換至有缺陷的芯片上的線的位置。這可在生產(chǎn)之后，對組件用診斷、測試程序來實現(xiàn)。在一個特定芯片結構中的正常的一位處理器，正如將要通過參閱圖11作為一個例子進行解釋的那樣，必須能延伸到一個或多個有缺陷的一位處理器附近。缺陷單元中的B IMUX被切斷，使其不致干擾正常單元。
圖9為控制邏輯。B IMUX中的傳送門的選擇是通過一個寄存器(100)來實現(xiàn)的，該寄存器(100)有五個輸出，分別標為B∶+2，+1，+0，-1和-2。這五個輸出是圖8所示BIMUX組件的控制輸入。寄存器(100)接收從兩個分別對通路指令和單元選擇進行譯碼的PLA(101)和(102)出來的控制命令。所有單元均以相似的方式對通路指令進行譯碼，但是每一個單元都有一個旨在預置初值的獨特的選擇碼。寄存器與主復位線(102)和寄存器選擇線(103)相連接。進而，當一個芯片將要被重新配置時，所有的選擇寄存器(如寄存器100)都用主復位線清零(復位)。
用上述方法，所有一位處理器都和B/R斷開，減少了一個缺陷一位處理器將對它的近鄰產(chǎn)生干擾的幾率。每一個為進行計算所需的一位處理器的接線，是通過使用單元選擇線進行選擇和通過使用寄存器選擇線在選擇寄存器(100)中置一個二進制數(shù)碼而實現(xiàn)的。寄存器(100)中的二進制數(shù)碼的選擇確定五個引腳中的哪一個和一特定的一位處理器相連接。當外部系統(tǒng)控制邏輯確定此一位處理器或內(nèi)部連接發(fā)生了故障，外部控制邏輯確定給處理器一個新的引腳分配。然后外部控制邏輯操縱受到影響的處理器中的選擇寄存器來產(chǎn)生所需要的分配。
相應地，分配可任意改變，并且不僅僅是生產(chǎn)過程中一次。由此，在需要高可靠性的系統(tǒng)中，和/或在生產(chǎn)中將遇到困難的系統(tǒng)中，提供備用線以及這些備用線對處理單元的動態(tài)分配是極其有價值的。
當如下條件滿足時，一位數(shù)碼就被裝入寄存器(100)∶(1)它是由讀/寫地址選擇的;(2)門(103)輸出的啟動是真值，并且有時鐘信號發(fā)出，數(shù)碼的狀態(tài)由數(shù)據(jù)線確定，當一個單元被選擇，適當?shù)闹噶畋唤獯a，而且芯片選擇是真值時，門(103)出來的啟動是真值。
在圖7所示的系統(tǒng)中，有四個重新配置通路，當每個芯片中的每個正常單元都置0后，下述指令即發(fā)生1.在上重新配置寄存器(up reconfiguration register)中置一經(jīng)選擇的位碼;
2.在下重新配置寄存器(down reconfingurat ion register)中置一經(jīng)選擇的位碼;
3.在存儲重新配置寄存器(memory reconfiguration register)中置一經(jīng)選擇的位碼。
4.在豎直總線重新配置寄存器(vertical bus reconfiguration register)中置一經(jīng)選擇的位碼。
當一根單線發(fā)生故障時，只需在受其影響的單元中的重新配置寄存器中置位或清除數(shù)碼即可。
由上述可以確定，與圖6所示單元相關聯(lián)的四個BIMUX中的每一個同時與圖9所示的一個分開的寄存器電路相關聯(lián)。單元選擇邏輯是一個解碼器，能夠給芯片中的每個單元提供一個不同的選擇碼。例如，單元(0)解譯為0，單元(1)解譯為(1)，如此等等。因為每個芯片中的每個重新配置寄存器的狀態(tài)假設為和芯片相關的，所以芯片選擇信號是必需的。在適當控制下，系統(tǒng)控制依次選擇每一個芯片然后依次選擇每個單元，再依次選擇每個寄存器，最后裝入適當數(shù)據(jù)。
如圖12所示的兩排BIMUX，設有備用線，但每排有一備用單元。圖中詳細示出了和圖3所示類似的內(nèi)部連接。為簡化起見，每個單元簡化為一個BIMUX。比接線多了一列單元。M排的單元(0)和M+1排的單元(0)均為正常的，因此相應BIMUX的接線C被用來連接載位(0)的單元。M排的單元(1)是正常的，但M+1排的單元(1)不是，因此改用M+1排的單元(2)。
于是前一單元使用BIMUX輸入C，而后者使用輸入D來連接位(1)。M排的單元(2)和M+1排的單元(3)也同樣連接而載位(3)M+1排的單元(1)是有缺陷的，所以，它的BIMUX和所有接線斷開。單元(4)的BIMUX也斷開，因為此單元不用。
圖13中有兩排單元，有一備用線而無備用單元。該圖詳細描述了與圖14所示相類似的內(nèi)部連接。M排的單元(0)，M+1排的單元(0)以及線(0)均為正常，故兩個單元的BIMUX輸入C均被使用。線(1)是壞的，故所有剩下的單元均須向左移動一根線。這樣，M排的單元(1)的BIMUX輸入D和M+1的單元(1)的BIMUX輸入B被使用。
圖14中有兩排單元，每一排中有一個備用單元和一備用線。該圖詳細描述了和圖5所示的相類似的內(nèi)部連接。M排的單元(0)，M+1排的單元(0)和線(0)均為正常，故BIMUX輸入C被使用。線(1)是壞的，故M排的單元(1)和M+1排的單元(1)向左移動一根線至線(2)。M排的單元(1)、BIMUX輸入D和M+1排的單元(1)、BIMUX輸入D均被使用。M+1排的單元(2)是壞的，故M排的單元(2)用線(3)和M+1排的單元(3)相連接。
前者使用BIMUX輸入D，后者使用BIMUX輸入C。M排的單元(3)是壞的，故M排的單元(4)使用線(4)和M+1排的單元(4)相連接。兩者均使用BIMUX輸入C。
圖15中有三排，每排五個單元，每個單元互相并聯(lián)，有備用線和備用單元。假設所有的單元均為正常，并且需要四位的字長。同時假定總線中的一根即位N+2是有缺陷的。因為所有各排之間是并聯(lián)而非如上圖所示的串聯(lián)，因此，所有的排必須重新分配給單元的總線。每排中的單元(N-2)、(N-1)和(N)均使用BIMUX輸入C來分別和總線的線(N-2)、(N-1)和(N)相連接。然而總線(N+1)是有缺陷的，故它的信號重新賦給總線(N+2)。于是，每排中的單元(N+1)使用輸入B來和總線(N+2)連接。單元(N+2)不需要，所以它們和總線斷開。
如圖16所示，為了全面理解根據(jù)本發(fā)明的陣列重新配置設備的工作過程，圖16中畫出了一個系統(tǒng)框圖。圖中有兩個組件A和B。每個組件可以是一個陣列芯片，每個芯片的結構中可以包括十六個有源單元。每個陣列的每一單元與如圖7所示的BIMUX相關聯(lián)。
圖16所示的系統(tǒng)控制(200)在圖17中畫得更具體些。從陣列中引出的二十根豎直總線接線中的十六根經(jīng)由一個陣列芯片在二十位陣列總線和十六位系統(tǒng)控制器總線間轉換，以使數(shù)據(jù)可以出入陣列。假定系統(tǒng)控制器是由通常的組件而不是由一個陣列芯片構成的，因而不能直接和陣列中的容錯總線相連接。還假定陣列芯片的功能之一，是為了經(jīng)由各B IMUX，在上，下引腳連接之間提供一條流通連接線(flow-through connection)系統(tǒng)控制器提供并行處理以公用的指令，諸如矢量加、矢量減，數(shù)據(jù)的處理則在陣列中完成。
另加上用于控制重新配置邏輯的特殊指令，這些指令是(1)芯片選擇(2)單元選擇。
(3)選擇重新配置寄存器;
(4)重新配置置位;
(5)重新配置清零。
現(xiàn)在結合圖9“B IMUX控制邏輯”描述它的工作過程。
從系統(tǒng)控制引向陣列組件的指令總線是指令解碼和執(zhí)行邏輯的一部分，該指令解碼和執(zhí)行邏輯一般為一個只讀存儲器(ROM)和一個微程序定序器，如一個輔助存儲磁鼓(AMD2910)。作為一種慣例，匯編語言可存儲在ROM中，數(shù)據(jù)存儲在隨機存取存儲器(RAM)中。
每個陣列芯片有它自己的存儲器，如(201)對應陣列A，(202)對應于陣列B。每個陣列芯片如A、B和C用一個普通測試器如一個Fairchild Sentry20型芯片測試器測試。錯誤數(shù)據(jù)將被列成表傳送給將包括那些陣列芯片的系統(tǒng)控制。
例如，陣列芯片A可能有四個壞的一位處理器。這一信息在系統(tǒng)生產(chǎn)時即可載入系統(tǒng)控制中的一個永久性(非易失性)存儲器中。系統(tǒng)控制(200)已在其中存儲了一個完整的處理器組件(Completed Processor module)的接線圖形。除了測定正常的組件以外，測試程序同時也測定任何介于陣列芯片A和B以及如圖17所示的芯片之間與接線有關的不能工作的接線。
因為控制(200)主要為一個受程序控制的計算機，執(zhí)行程序的方法按照下面的描述所有芯片上的全部壞線的位置是已知的，并且是由普通測試技術獲知的。因此所有芯片和所有總線中的正常單元和正常接線的比例也可以得出。本系統(tǒng)所使用的陣列芯片應滿足如下要求1.每個芯片上的壞單元的位置是已知道的。這是通過用一個普通測試技術測試每個陣列芯片得以完成的;
2.沒有壞的衰減驅動器配墊(Pad driver);
3.每個芯片中至少有十六個好的單元而且每芯片中相鄰壞單元應不多于兩個。
當一個陣列芯片被測試時，這些即為芯片被采用的唯一標準。
一旦上述信息被確定后，下述永久性數(shù)據(jù)結構就需用于解決問題。數(shù)據(jù)結構可能結合在系統(tǒng)控制存儲器中，因此，對于每一個陣列芯片，就需要一個二十個記錄的陣列。每個單元有一個記錄，每一個記錄包括單元是壞的還是好的單元條件單元是開啟還是關閉的單元動態(tài);以及有關引腳分配，如-2，-1，0，+1，+2，斷開。
引腳分配是和特定單元相連接的每一總線所需的引腳的分配。對每個二十位總線，即介于每對陣列芯片之間的豎直總線、存儲總線、以及上和下通路，只需一個二十個記錄的陣列，一根總線的每一位一個記錄，每一記錄包括總線是好、是壞、或不知道的條件，以及總線使用、不被使用或阻斷的情況。
一旦上述信息已確立并相應地存儲起來以后，其工作過程如下所述。首先選擇一組單元和一組接線以便使所有陣列芯片可以和豎直總線相連接。選擇過程將隨后描述。
注意，因為豎直總線對所有陣列芯片是公用的，一點的故障將波及所有的芯片。因此，總線最可能出問題。根據(jù)上面所述，將經(jīng)選擇的豎直總線分配給所有與其相連接的陣列芯片單元。重新配置置位和重新配置清零指令即用于此目的。
第二步是將控制器的數(shù)據(jù)載入(裝入)所有陣列芯片來測試豎直總線。然后，該數(shù)據(jù)一個接一個從陣列芯片被讀回到控制器中。測試數(shù)據(jù)包括重復模式，如0，1，0，1，……和1，0，1，0。這些模式幫助測試對地的短路或電源開路或相鄰短路。
一旦控制器實施上述從陣列芯片讀數(shù)據(jù)的功能后，系統(tǒng)控制器即通過診斷程序確定任何豎直總線故障的位置。一個公用的故障可能殃及所有陣列芯片而一個單一芯片的開路將只影響該芯片。這一信息被用來以所有已知缺陷的位置來修正豎直總線記錄。如果缺陷被發(fā)現(xiàn)，那么上述過程再從第一步繼續(xù)下去。
豎直總線故障的位置定下以后，就可以建立一對相鄰陣列芯片之間的上/下接線。根據(jù)下面將敘述過程，選擇一組接線以及一組單元。然后，使用重新配置法除和重新配置置位指令將接線分配給單元。這一步做完以后，豎直總線將數(shù)據(jù)從控制器載入(裝入)一個陣列芯片，再向下傳送至另一芯片，在那里它被從“上”讀出，并送回到控制器。傳送過程再反過來作為復查(雙重檢查)。然后再用上述測試模式檢驗。測試模式來自控制器。
然后，任一個上/下故障的位置被確定，將存儲器中的數(shù)據(jù)加以修正。如果出錯的話，則回到測定上/下接線這一步去，如果沒有故障或出錯的話，就接下來為下面未經(jīng)測試的一對進行測定。
存儲器是預先測試過的，數(shù)據(jù)從系統(tǒng)控制器通向每一個陣列芯片，然后到達存儲器。然后把該過程倒過來，以檢驗數(shù)據(jù)是否被存儲器妥善接收。如出錯的話，就要計算新的引腳分配。
所有這些均告完成后，如所有連接都實現(xiàn)，則系統(tǒng)即可工作。如果不工作，就要更換一個或多個芯片或維修一根或多根接線。
按照上面所述，應指出上述過程是在確定任何豎直總線故障位置以及任何上/下連接困難以后，選擇正常接線和正常單元以及形成與豎直總線的正常連接。據(jù)此，使用重新配置清除和重新配置置位指令，為單元分配接線。
正如上面所指出的，在選擇一組單元和接線以便使陣列芯片和豎直總線相連接時，應用了一個選擇程序。這一選擇程序同樣也在選擇接線和單元以在一對相鄰陣列芯片之間建立上/下連接時使用。這一程序(過程)如下。
該程序主要地是通過將接線分配給單元而得以實施的。首先制訂一個如圖18所示的單元接線分配表，該分配表基本上是一個暫時性的數(shù)據(jù)結構圖。每一總線有一不同的分配表，本例為豎直總線的分配表。單元個數(shù)在X軸中示出，Y數(shù)由Y軸表示。為簡化起見，圖中只示出十個單元和十個接線芯片，但相應于實際芯片的任何個數(shù)都可使用。單元接線分配表如圖18所示。接線條件或狀態(tài)與接線根數(shù)一并如圖18所示，其中字母X表示缺陷。
單元條件和單元數(shù)一起示出，每個單元的列數(shù)和芯片數(shù)相等。為簡化起見，圖中畫出三個芯片，壞單元用字母X表示，好單元用“+”表示，對于每一個芯片的每一個好單元，放一“+”，以表示將與之相連接的每一根接線。其他地方空著，該例假定總有效范圍為5。單元N可與線N+2、N+1、N+0、N-1、N-2相連接。負的接線數(shù)和大于或等于接線根數(shù)的接線數(shù)沒有意義，略去。因此，三(在終端)至五個“+”和每一個好元件相對應。
畫一根水平線，通過所有可能和壞線連接的接線，以便使這些單元/接線不被使用。
對于每一根接線N，從0開始，一直到所需的接線數(shù)，在此例中為8，暫時選擇每芯片中數(shù)字最低的、可取用的、正常的單元，與它們相連接。如果所有的芯片均因缺陷的組合而不能與一根線相連接，則給該線標以“阻塞”，并移至下一根線。如果所有的芯片都能和一根線相連接，則在“+”上畫一個圓圈，來產(chǎn)生一個分配，并畫一豎直線穿過單元的所有的可能分配，以便使單元不為其他連接所取。被使用的好的單元標以“通(on)”，不被使用的正常單元標以“關閉(off)”，(為簡化起見，未在圖中示出)。如果可以連接的接線數(shù)少于所需數(shù)目，則系統(tǒng)不能完全構成，于是指出有錯誤。
系統(tǒng)控制通過完成上述連接建立起一個功能處理器之后，對該處理器進行測試以檢驗電路是否工作正常。如工作發(fā)生故障，則可能又有單元在制造后發(fā)生了故障。
為此，運用診斷程序將故障單元找出。有故障的單元加在故障單元目前的表上，而另一種利用附加備用單元的結構被實施。如果在一給定陣列芯片中沒有可用的備用單元，則系統(tǒng)不能被自動修復。因此，系統(tǒng)控制知道故障單元以及故障接線在哪里，并通過旁路故障單元和故障接線來形成一個可運行的處理器結構。
因此，根據(jù)上述程序和指令，人們可以使用帶有缺陷的電路板，以及包含，比如百分之二十五的缺陷單元和接線的VLSI集成電路芯片。這些芯片可用于形成一個有效的系統(tǒng)結構。系統(tǒng)的運行特別適用于使用并行處理器或其他高度有序結構，正如上面所指出的，每根數(shù)據(jù)線和一個B/R相關聯(lián)，該B/R又和允許數(shù)據(jù)從兩個方向流動的B IMUX器件相關聯(lián)。依照這種方式，如同上面解釋過的，雖然結構越復雜，可靠性總是越低，但是，通過使用備用接線和備用單元，以及通過這些接線的動態(tài)分配，人們可以最大限度地達到很高的可靠性。
權利要求
1.使用于形成大規(guī)模集成電路系統(tǒng)的陣列重新配置設備，所述系統(tǒng)類型包括排列成排的各種邏輯電路陣列，每一排包括N個相同的電路，通過雙向數(shù)據(jù)線與另一排中的N個相同的電路相連接，其中，為提供一個有效陣列，在下一排中，需要(N-X)個有效電路，所述連接由(N-X)根數(shù)據(jù)線實現(xiàn)，這里的X，是缺陷個數(shù)加上不被使用的備件數(shù)，它是一個比N小的正整數(shù)，(N-X)是連接于所述排之間的數(shù)據(jù)碼個數(shù)。所述陣列重新配置設備包括第一個裝置，在每個所述排中選擇(N-X)個有效的電路；第二個裝置，選擇(N-X)個有效數(shù)據(jù)線，使所述排之間相互連接；響應所述第一和第二個裝置的選擇的控制裝置，通過經(jīng)選擇的(N-X)個數(shù)據(jù)線，使上述每排中的經(jīng)選擇的(N-X)個有效電路之間互相雙向連接，以便使所述(N-X)個數(shù)碼可以從一排至另一排進行雙向傳送。
2.根據(jù)權利要求
1所述的陣列重新配置設備，其中，所述控制裝置包括多個雙向緩沖/接收器(B/R)，每個B/R和一條數(shù)據(jù)線相連接，以允許所述關聯(lián)線雙向地傳送數(shù)據(jù)，所述B/R每個都有一個輸入端和一個輸出端，輸入端和所述數(shù)據(jù)線相耦合。一個一定數(shù)目的雙向多路轉換裝置，每個都有一個輸入端和一個輸出端，每個輸入端或輸出端均能在所述端口之間雙向傳送數(shù)據(jù)，上述雙向多路轉換裝置有一個控制端，該控制端在給定的數(shù)目中選擇一個，所述雙向多路轉換裝置的所述輸入端連接在一起，并和一個關聯(lián)的緩沖/接收器的輸出端相連接，所述雙向多路轉換裝置的輸出端每個分別和一個關聯(lián)的、經(jīng)選擇的數(shù)據(jù)線相連接，控制邏輯裝置和所述雙向多路轉換裝置的所述控制端相連接，并選擇所述給定數(shù)目的雙向多路轉換裝置中的任一個，籍此，在每一個所述排中的經(jīng)過選擇的關聯(lián)電路之間操縱(direct)關聯(lián)的、經(jīng)選擇的數(shù)據(jù)線。
3.根據(jù)權利要求
2所述的設備，其中，所述控制邏輯裝置包括一個寄存器，該寄存器能夠提供所述給定數(shù)目的輸出中的任何一個以選擇任何一個所述的雙向多路轉換裝置，并包括和所述寄存器裝置相連接的解碼裝置以選擇所述輸出的任何一個，所述解碼裝置響應從所述控制邏輯裝置發(fā)出的控制信號，以訪問所述寄存器。
4.適用于重組大規(guī)模集成電路系統(tǒng)的陣列重新配置設備，所述系統(tǒng)類型包括各種邏輯電路陣列，每個所述陣列電路的特征在于具有許多相同的電路結構，它們對進行一特定的算術運算來說是必需的，在每個陣列中的所述眾多的電路結構，都具有與所述陣列中的其他電路結構相連接的輸入和輸出數(shù)據(jù)線，所述陣列其進一步的特征在于為形成一個可運行陣列，一給定數(shù)目N個相同電路結構是必需的，并且，為和所述陣列中的所述結構相連接，一定數(shù)量的數(shù)據(jù)線也是必需的，所述陣列的形成，使每一結構包括另加的(額外的)M個相同電路結構，另加的(額外的)X根數(shù)據(jù)線，這里M和X均為正整數(shù)，它們是根據(jù)用集成電路工藝制造所述陣列的技術相聯(lián)系的可靠性選定的。所述陣列重新配置設備還包括多個雙向緩沖/接收器，每個和彼此分開的一個輸入和輸出數(shù)據(jù)線相連接，以便允許所述關聯(lián)線接收或發(fā)送數(shù)據(jù)，所述雙向緩沖/接收器每個都具有一個輸入端和一個輸出端，輸入端和所述的數(shù)據(jù)線相耦合。一定數(shù)目的雙向多路轉換裝置，每個具有一個輸入端和一個輸出端，每個輸入或輸出端都能在所述端口之間雙向傳送數(shù)據(jù)，所述雙向多路轉換裝置中的每一個具有一個控制端，用來在所述給定數(shù)目中選擇其中任何一個，所述雙向多路轉換裝置的所述輸入端互相連接在一起，并和一個關聯(lián)緩沖/接收器的輸出端相連接，所述雙向多路轉換裝置的輸出端相連接，每個雙向多路轉換裝置分別和一個關聯(lián)的額外數(shù)據(jù)線相連接，控制邏輯裝置和所述雙向多路轉換裝置的所述控制端相連接，它們選擇所述給定數(shù)目雙向多路轉換裝置中的任何一個，籍此，將所述關聯(lián)數(shù)據(jù)線接至所述關聯(lián)的額外數(shù)據(jù)線中的任何一根，籍此，所述額外數(shù)據(jù)線能夠將數(shù)據(jù)傳送至所述其他被選中的相同電路結構。
5.根據(jù)權利要求
4所述的陣列重新配置設備，其中，所述陣列是一個相聯(lián)處理器陣列，所述相同電路結構中的每一個是一個一位處理器。
6.根據(jù)權利要求
5所述的陣列重新配置設備，進一步包括和所述相聯(lián)處理器陣列相連接的裝置，用以在其中存儲數(shù)據(jù)，該數(shù)據(jù)可指出所述陣列中的每一個所述相同電路的運行能力，籍此，存儲指出所述(N+M)個電路結構中的哪些是缺陷的數(shù)據(jù)，此外，它還在所述控制邏輯裝置中，包含了能通過將其他電路結構和所述額外數(shù)據(jù)線相連接的方法來旁路所述缺陷電路結構的裝置。
7.根據(jù)權利要求
4所述的設備，其中，所述一定數(shù)目的雙向多路轉換裝置的個數(shù)等于(x+1)，據(jù)此，如果有四根備用數(shù)據(jù)線的話，則雙向多路轉換裝置的個數(shù)等于五。
8.根據(jù)權利要求
4所述的設備，其中，所述控制邏輯裝置包括一個存儲器，在其中存儲著可指出每個所述相同電路結構的運行能力的數(shù)據(jù)，所述數(shù)據(jù)可指出結構中的哪些是不可運行的，籍此，使所述控制邏輯裝置能將可運行結構和所述額外數(shù)據(jù)線相連接，以形成一個可運行的陣列。
9.根據(jù)權利要求
7所述的設備，其中，所述雙向多路轉換裝置包括(x+1)個雙向開關，每個所述開關具有一個輸入端和一個輸出端，所述開關的輸入端互相連接在一起，x個開關中的每個的輸出端和所述互相分開的備用數(shù)據(jù)線的一根相連接，所述另一個開關的輸出端和一個系統(tǒng)數(shù)據(jù)線相連接，其中，所述系統(tǒng)數(shù)據(jù)線能通過所述開關中的其它任何一個改道。
10.根據(jù)權利要求
4所述的設備，其中所述緩沖/接收器中的任何一個包括一個第一放大器，該放大器具有一個輸入，和一個輸入數(shù)據(jù)線相連接，一個輸出，則和一個輸出數(shù)據(jù)線相連接，一個第二放大器，和所述第一放大器相并聯(lián)，具有一個和所述輸出數(shù)據(jù)線相連接的輸入，一個和所述輸入數(shù)據(jù)線相連接的輸出，所述放大器中的每一個具有另一個輸入和一個數(shù)據(jù)源相連接，一個電阻，和所述第二個放大器的輸出相連接，用來在所述放大器的輸出端提供一個邏輯電平，它可指出一個數(shù)據(jù)線的斷路。
11.根據(jù)權利要求
4所述的設備，其中，所述控制邏輯裝置包括一個寄存器，該寄存器提供所述給定數(shù)目的輸出的任何一個以選擇所述雙向多路轉換裝置的任何一個，還包括和所述寄存器相連接的解碼器裝置，用來選擇所述輸出中的任何一個，所述解碼器裝置響應從所述控制邏輯裝置發(fā)出的信號，以訪問該寄存器。
12.根據(jù)權利要求
11所述裝置，其中，所述寄存器有(x+1)個輸出。
13.重組合大規(guī)模集成電路系統(tǒng)的一種方法，該系統(tǒng)類型包括種種邏輯電路陣列，每個所述陣列電路的特征在于具有多個相同的電路結構，這對于進行特定的算術運算是必需的，所述每個陣列中的所述多個電路結構具有輸入和輸出數(shù)據(jù)線，用以和所述陣列中的其他電路結構相連接，所述陣列，其進一步特征在于，一定數(shù)目的N個所述相同電路結構對形成一個有效運行陣列是必需的，一定數(shù)目M的數(shù)據(jù)線對和所述陣列中的所述結構相連接是必需的，所述方法包括以下步驟用(N+X)個電路結構形成每一個所述陣列，其中X是小于N的一個正整數(shù);形成每一個包括Y根額外數(shù)據(jù)線的所述陣列，據(jù)此，所述數(shù)據(jù)線根數(shù)等于M+Y;在每一個所述陣列中選擇N個可運行電路結構;在每一個所述陣列中，選擇M個可運行的數(shù)據(jù)線;將N個經(jīng)選擇的電路結構和所述M個經(jīng)選擇的數(shù)據(jù)線相連接，以形成一個可運行陣列;
14.根據(jù)權利要求
3所述的方法，其中所述大規(guī)模集成電路系統(tǒng)是一個相聯(lián)處理器，每個所述的陣列包括(N+X)個相同處理器裝置，每個處理器裝置和(M+Y)根數(shù)據(jù)線相關聯(lián)。
15.根據(jù)權利要求
13所述的方法，進一步包括一個步驟，即存儲能指出每個所述電路結構的運行能力的數(shù)據(jù)，以便確定哪些是可運行的，哪些是不可運行的。
16.根據(jù)權利要求
15所述的方法，還進一步包括一個步驟，即存儲能指出每個所述電路結構的運行能力的數(shù)據(jù)，以便確定哪些是可運行的，哪些是不可運行的。
17.根據(jù)權利要求
15所述的方法，其中選擇電路結構這一步是依據(jù)所述存儲的數(shù)據(jù)進行的。
18.根據(jù)權利要求
16所述的方法，其中造擇所述數(shù)據(jù)線這一步是依據(jù)所述存儲的數(shù)據(jù)進行的。
19.根據(jù)權利要求
15所述的方法，該方法還包括將所述數(shù)據(jù)存儲在一個存儲器里。
20.根據(jù)權利要求
15所述的方法，該方法還包括一個步驟，即將所述存儲的數(shù)據(jù)傳送至一個和一個計算機相關聯(lián)的中心存儲器中，以選擇所述電路結構。
21.根據(jù)權利要求
16所述的方法，該方法還包括一個步驟，即將所述存儲的數(shù)據(jù)傳送至一個和一個計算機相關聯(lián)的中心存儲器中，以選擇所述數(shù)據(jù)線。
22.根據(jù)權利要求
13所述的方法，還進一步包括一個步驟，即將所述備用數(shù)據(jù)線和一個雙向多路轉換器相連接，以使所述備用數(shù)據(jù)線中的任何一根可供選擇。
專利摘要
一個應用于大規(guī)模集成電路系統(tǒng)中的陣列重新配置設備。該設備利用安置在陣列中的備用接線和/或計算單元。該設備使用備用接線來代替有缺陷線和/或該設備使用備用計算元件代替有缺陷計算元件。這樣，盡管生產(chǎn)過程中或在使用壽命期間發(fā)生很多故障，也可以重新組成一個有效的系統(tǒng)。本發(fā)明還公開了一個簡便的方法，據(jù)此可計算為避開缺陷所需的單元和接線的分配。
文檔編號H01L21/70GK86106427SQ86106427
公開日1987年7月29日 申請日期1986年9月30日
發(fā)明者斯蒂芬·格萊哥利·茅頓 申請人:國際標準電氣公司導出引文BiBTeX, EndNote, RefMan