專利名稱:相位同步系統(tǒng)的制作方法
本發(fā)明涉及一種相位同步系統(tǒng)，用來校準系統(tǒng)中中央處理器的基本操作時鐘的相位，這種系統(tǒng)包括多個由那些基本操作時鐘激發(fā)的中央處理器。
在常規(guī)系統(tǒng)中，例如在多處理器中，激發(fā)各有關中央處理器的基本操作時鐘由安裝在各有關中央處理器的一只共有的基本操作時鐘發(fā)生器產(chǎn)生，并加到各有關中央處理器以使各中央處理器彼此同步，圖4展示其時鐘發(fā)生器電路的結(jié)構。在由振蕩器1供應的系統(tǒng)時鐘的基礎上，基本操作時鐘發(fā)生器20產(chǎn)生用以激發(fā)各有關中央處理器30的基本操作時鐘，并且把它們加至各有關中央處理器30。
這種結(jié)構被沿用以縮小作為公共部分的基本操作時鐘發(fā)生器的尺寸。然而，由于集成電路技術的進展，限定物理尺寸的因素往往不僅嚴重地依賴于邏輯的量值，也嚴重地依賴輸入、輸出端的數(shù)目。由于基本操作時鐘必須分配給圖4例示的結(jié)構中的各有關中央處理器，因而，基本操作時鐘發(fā)生器的輸出端數(shù)目由供應給基本操作時鐘的中央處理器30的數(shù)目所限定。于是限定了縮小基本操作時鐘發(fā)生器20物理尺寸的極限。因此，妨礙了系統(tǒng)的尺寸縮小，并可能增加其成本。
為克服這些缺點的對策，作為例子，基本操作時鐘發(fā)生器如圖5所示安裝給每個中央處理器，在例如圖5的中央處理單元2中，基本操作時鐘發(fā)生器21在由振蕩器供給的系統(tǒng)時鐘的基礎上，為中央處理器22產(chǎn)生基本操作時鐘，并將此基本操作時鐘加到中央處理器22。相同的操作也在其它中央處理單元中進行。
在圖5所示的結(jié)構中，基本操作時鐘發(fā)生器只需要在中央處理器本身的中央處理單元中向中央處理器供應基本操作時鐘，中央處理單元的最佳化就成為可能。此外，基本操作時鐘發(fā)生器輸入和輸出端數(shù)的縮小促進了系統(tǒng)尺寸的縮小，并促進了在系統(tǒng)中使用超大規(guī)模集成電路。再者，當用建立多個單處理器(每個都有一個中央處理單元)或用增加單個多處理器系統(tǒng)的數(shù)目來裝配多處理器系統(tǒng)時，使用這種結(jié)構是有利的。因而，有可能用完全相同的硬件結(jié)構獲得種類繁多的一批計算機。
然而，在使用如圖5所示的結(jié)構時，為在中央處理器之間達到同步，對基本操作時鐘之間的相位同步又提出了問題。
例如，在日本專利來經(jīng)審查的第123911/84號公布中，敘述了一種有多個裝置的基本操作時鐘的校準相位的方法，這種裝置包括在系統(tǒng)中，并由那些具有完全相同的重復周期(如圖5所示)的基本操作時鐘來激發(fā)。
根據(jù)這種技術，各自相對于兩個裝置放置的微處理器將時鐘源所加的時鐘頻率分頻，并將總線時鐘加到相關的裝置。為使加給各有關裝置的時鐘總線同步，兩種時鐘都加到同一個與門電路。只要與門電路送出一個定時誤差信號，其中一個微處理器就不加上時鐘，以使其中一個微處理器不能將分頻加到由時鐘源供應的時鐘。因此，其中一個微處理器的總線時鐘受到延遲，而相位的相互關系依次被移動。最后，兩個總線時鐘的相位都相互校準。然而，在使用本法時，必須檢測裝置間的總線時鐘的相差。因此，與門電路的結(jié)構根據(jù)形成系統(tǒng)的裝置數(shù)目而改變。當裝置數(shù)目增加時，與門電路往往變得復雜。由于相位關系要依次移動以達到同步，當總線時鐘是在低速下或時有時無地發(fā)生時，同步往往會消耗時間。
本發(fā)明的一個目的是提供一種裝備，用以使一個系統(tǒng)中所包括的多個裝置快速同步，并用基本操作時鐘來激發(fā)這些裝置，而不管系統(tǒng)中所包括的裝置數(shù)目。
根據(jù)本發(fā)明，基本操作時鐘發(fā)生器被安裝給各有關裝置，而各有關裝置的基本操作時鐘發(fā)生器則連成級聯(lián)。前一級的基本操作時鐘發(fā)生器為響應基本操作時鐘的每一特殊狀態(tài)而產(chǎn)生一個同步信號，并且將同步信號加到下一級的基本操作時鐘發(fā)生器，而下一級的基本操作時鐘發(fā)生器，應用從基本操作時鐘發(fā)生器所供應的同步信號作為控制信號，在基本操作時鐘里建立起初始狀態(tài)，因而，各有關裝置的基本操作時鐘相位是相互匹配的。
圖1是本發(fā)明一個實施例的方框圖。
圖2詳細展示圖1的主要部分。
圖3是解釋圖2操作的時間圖。
圖4和5展示常用時鐘發(fā)生器電路的結(jié)構實例。
現(xiàn)在參考圖1至3來敘述本發(fā)明的一個實施例。
圖1是本發(fā)明一個實施例的方框圖。圖1中，把本發(fā)明用到一個包括有兩個中央處理部件的系統(tǒng)。
中央處理部件2由一個基本操作時鐘發(fā)生器21和一個中央處理器22組成?；静僮鲿r鐘發(fā)生器21由下列各項組成一基本時鐘發(fā)生電路211，在振蕩器1的系統(tǒng)時鐘的基礎上，用以產(chǎn)生用于基本操作時鐘發(fā)生器21的基本時鐘;一個基本操作時鐘發(fā)生電路212，在基本時鐘基礎上，用以產(chǎn)生基本操作時鐘;一個同步信號發(fā)生電路213，它產(chǎn)生-同步信號以同步基本操作時鐘發(fā)生器;一個同步信號輸出端215，用以送出同步信號;一個相位同步電路214，在后述的控制信號的基礎上，在基本時鐘發(fā)生電路211里建立一個特殊狀態(tài);以及一個控制信號端216，用以接收控制信號。用同樣的方式，一個中央處理部件3由一基本操作時鐘發(fā)生器31和一個中央處理器32組成?；静僮鲿r鐘發(fā)生器31由下列各項組成一個基本時鐘發(fā)生電路311，一個基本操作時鐘發(fā)生電路312，一個同步信號發(fā)生電路313，一個同步信號輸出端315，一個相位同步電路314，以及一個控制信號輸入端316。這些處理部件2和3的每一個都可由一個超大規(guī)模集成電路組成或可由分立的單元組成。
在圖1所示的情況下，中央處理部件2的基本操作時鐘發(fā)生器21作為主要部件，用以實現(xiàn)基本操作時鐘之間的相位同步，中央處理部件3的基本操作時鐘發(fā)生器31用作次要部件。即處于主要部件的基本操作時鐘發(fā)生器21的同步信號輸出端215，被連到處于次要部件的基本操作時鐘發(fā)生器31的控制信號輸入端316。在由主要部件的基本時鐘發(fā)生電路211所提供的定時信號的基礎上，由同步信號發(fā)生電路213產(chǎn)生的同步信號，被次要部件的相位同步電路314接收作為控制信號，以便在基本時鐘發(fā)生電路311中建立一預定狀態(tài)。通過這種操作，當處于主要部件的基本時鐘發(fā)生電路311的狀態(tài)和基本時鐘發(fā)生電路211的狀態(tài)相匹配時，就達到主次部件之間的相位同步。一直到處于主要部件的基本時鐘發(fā)生電路211的輸出信號作為狀態(tài)建立的信號被加到次要部件的基本時鐘發(fā)生電路311為止，它通過了連接同步信號發(fā)生電路311的布線圖、相位同步電路314、同步信號輸出端215以及控制信號輸入端316。把這些環(huán)節(jié)考慮進去，就能產(chǎn)生出狀態(tài)建立信號。
在圖1中，基本操作時鐘發(fā)生電路212和312構成分別和同步信號發(fā)生電路213和313分開的模塊。然而，這兩個模塊顯然都無需提出任何問題就可以集成為一體。也顯然的是，這種其基本操作時鐘被用作同步信號的結(jié)構不會引起任何問題。相同的關系符合于相位同步電路214和314以及基本時鐘發(fā)生電路211和311，而且也符合于基本時鐘發(fā)生電路211和311以及基本操作時鐘發(fā)生電路212和312。在圖1所示的結(jié)構中，同步信號發(fā)生電路213和313的輸入是由基本操作時鐘發(fā)生電路212和312的輸入取出的。然而，舉例來說，即使那些輸入是從基本操作時鐘發(fā)生電路212和312的輸出取出的，顯然也不會引起問題。
參考圖2和3，將進一步詳述本發(fā)明實施例的操作。在圖2中，圖1所示的主、次部件的基本時鐘發(fā)生電路211和311分別由四位的計數(shù)器41和51組成。而主要部件的同步信號發(fā)生電路213則由一個與門42組成。次要部件的相位同步電路314是由邊緣觸發(fā)型的雙穩(wěn)電路53組成。四位的計算器41和51是循環(huán)計數(shù)器。圖2只示出直接與敘述操作有關的部分。主要部件的相位同步電路214、次要部件的同步信號發(fā)生電路313，以及如圖1所示的分別是主、次部件的基本操作時鐘發(fā)生電路212和312則被略去，圖3是達到相位同步后的時間圖，用以解釋圖2各個部分的操作。
振蕩器1送出系統(tǒng)時鐘(圖3(a))。
組成主要部件的基本時鐘發(fā)生電路211的四位計數(shù)器41對振蕩器1所供應的系統(tǒng)時鐘(圖3(d))進行計數(shù)，如圖3(d)所示。在振蕩器和基本時鐘發(fā)生電路之間的傳送期間，由于接線的延遲，而使系統(tǒng)時鐘延遲了時間d。當計數(shù)器41計到數(shù)值“14”時，要使與門42的結(jié)構能產(chǎn)生一個脈沖(同步信號)，如圖3(e)所示。與門42輸入端處的小圈代表負邏輯操作。響應計數(shù)器41的計數(shù)值“14”而產(chǎn)生的同步信號作為控制信號，被送到次要部件的相位同步電路314，如圖3(f)所示。在與門42傳送到次要部件的相位同步電路53期間，由于器件的延遲和接線的延遲，同步信號延遲了時間D。因為延遲時間D沒有超過一個系統(tǒng)時鐘，故當計數(shù)達到14時，要使與門42的結(jié)構能產(chǎn)生一個脈沖。在延遲時間D等于兩個系統(tǒng)時鐘的情況下，當計數(shù)達到“13”時，要使所設計的與門42能產(chǎn)生一個脈沖。
于是，以這樣一個延遲時間傳輸?shù)耐叫盘柧捅槐３?，而當計?shù)器41計到“15”，即一個主時鐘的延遲時間時，才被送出。響應計數(shù)器41的計數(shù)“15”而產(chǎn)生的信號如圖3(g)所示，這個信號作為次要部件的基本時鐘發(fā)生電路311的狀態(tài)建立信號，被加到組成基本時鐘發(fā)生電路311的四位計數(shù)器51的負載端。這個狀態(tài)建立信號被延遲了，舉例來說，被器件的延遲和接線的延遲而延遲。結(jié)果是，在計數(shù)器41計到“0”時，組成次要部件的基本時鐘發(fā)生電路311的四位計數(shù)器51被復原到在置于計數(shù)器51的數(shù)據(jù)輸入端DO至D3處的起始值“0”。圖3的箭頭代表計數(shù)器51恢復到“0”的瞬間。
當主要部件的計數(shù)器41的計數(shù)是“0”時，也用“0”輸入到次要部件的計數(shù)器51。不論次要部件的計數(shù)器51的計數(shù)器值在圖3(h)的箭頭前是什么值，主要部件在箭頭表示的瞬間是和次要部件同步的。因為同步信號一在主要部件產(chǎn)生，上述同步操作就進行，也就保障了同步鎖定的快速性。
圖1的系統(tǒng)包括兩個中央處理部件2和3。在使用三個中央處理部件的情況下，中央處理部件3的基本操作時鐘發(fā)生器31被選擇為主要部件，而由其同步發(fā)生電路313產(chǎn)生的同步信號，通過接線端315被加到包括在下一級中央處理部件中的基本操作時鐘發(fā)生器的相位同步電路?；蛘呤侵醒胩幚聿考?被選擇為整個系統(tǒng)的主要部件，則由同步信號發(fā)生電路213產(chǎn)生的同步信號通過接線端215或者按照中央處理部件3相同的方式，從第三部件被加到包括在下幾級的中央處理部件中的基本操作時鐘發(fā)生器的相位同步電路，當然，這兩種方法可以合并，這些方法中的任何一種都能以同一方式應用到包括任意數(shù)目的系統(tǒng)中。也顯而易見的是同步信號發(fā)生電路和相位同步電路的數(shù)目不需和由基本操作時鐘供應的部件數(shù)目相符。亦即，當使用前法時，第一級部件的相位同步電路和最后一級部件的同步信號發(fā)生電路不是必不可少的。而當使用后法時，前一級或主要部件的相位同步電路和后一級或次要部件的同步信號發(fā)生電路也不是必不可少的。
在上述實施例中，由振蕩器1產(chǎn)生的系統(tǒng)時鐘，在相同的延遲d后，被加到主要部件的基本時鐘發(fā)生電路211和次要部件的基本時鐘發(fā)生電路311。這是因為振蕩器1和基本時鐘發(fā)生電路211之間的線長做得和振蕩器1和基本時鐘發(fā)生電路311之間的線長相等。根據(jù)本發(fā)明，即使線長值做得不相等，有稍少相差出現(xiàn)，也可以使各有關基本時鐘發(fā)生器彼此之間的計數(shù)做得相等。從而計數(shù)可以同步。
如上所述，本發(fā)明有可能快速地使獨立產(chǎn)生的多個部件的基本操作時鐘同步，并使用和部件數(shù)目無關的電路結(jié)構。于是，可以低成本而又輕易地實現(xiàn)單元的擴展。
權利要求
1.一個用在由多個部件組成的系統(tǒng)中的相位同步系統(tǒng)，上述各個部件都具有以一個輸入時鐘為基礎的用以產(chǎn)生基本操作時鐘的裝置以及用上述基本操作時鐘來激發(fā)的裝置，本發(fā)明的特征在于各部件的基本操作時鐘發(fā)生裝置連成級聯(lián)，其中前一級的基本操作時鐘發(fā)生裝置為反應上述基本操作時鐘的每個特殊狀態(tài)產(chǎn)生一個同步信號，并將上述同步信號加到下一級的基本操作時鐘發(fā)生裝置，而其中后一級的基本操作時鐘發(fā)生裝置，應用由基本操作時鐘發(fā)生裝置加來的上述同步信號作為控制信號，在上述基本操作時鐘里建立初始狀態(tài)，因此，各有關部件的基本操作時鐘的狀態(tài)相互匹配。
2.根據(jù)權利要求
1的相位同步系統(tǒng)，其特征在于前一級的上述基本操作時鐘發(fā)生裝置包括一個計數(shù)器，當其計數(shù)到達一預定數(shù)值時，這計數(shù)器就產(chǎn)生一個同步信號。
3.根據(jù)權利要求
2的相位同步系統(tǒng)，其特征在于后一級的上述基本操作時鐘發(fā)生裝置包括一個計數(shù)器，這計數(shù)器被置到它的初始狀態(tài)。該狀態(tài)反應上述同步信號，因而和上述輸入時鐘同步。
4.一個相位同步系統(tǒng)，其特征在于一個用以產(chǎn)生系統(tǒng)時鐘的振蕩器;多個處理器;多個循環(huán)計數(shù)器各自和上述各有關的多個處理器相關聯(lián)，每個上述循環(huán)計數(shù)器對上述系統(tǒng)時鐘進行計數(shù)，并供應為操作相關的處理器所需的操作時鐘;一個為上述多個計數(shù)器中至少一個計數(shù)器而安裝的檢測電路，上述檢測電路為反應相關計數(shù)器的一個預定計數(shù)而產(chǎn)生一個同步信號;以及一個為上述多個計數(shù)器中的至少另一個計數(shù)器安裝的置數(shù)電路，上述置數(shù)電路為反應上述同步信號而在其相關計數(shù)器里置定一個初始計數(shù)值。
5.根據(jù)權利要求
4的相位同步系統(tǒng)，其特征在于上述多個處理器中的一個和計數(shù)器以及與上述一個處理器相關聯(lián)的檢測電路都包括在一塊集成電路里。
6.根據(jù)權利要求
5的相位同步系統(tǒng)，其特征在于上述置數(shù)電路在與上述系統(tǒng)時鐘同步的上述相關計數(shù)器里建立一個初始值。
7.根據(jù)權利要求
4的相位同步系統(tǒng)，其特征在于為與上述一個處理器相關聯(lián)的上述檢測器所預定的一個計數(shù)值，是在延遲時間的基礎上限定的，這個延遲時間是同步信號從與上述一個處理器相關聯(lián)的上述檢測電路傳輸?shù)脚c另一處理器相關聯(lián)的上述置數(shù)電路所需的時間。
8.根據(jù)權利要求
4的相位同步系統(tǒng)，其特征在于與上述一個處理器相關聯(lián)的上述檢測電路，向上述多個處理器中與其它處理器相關聯(lián)的置數(shù)電路里供應公共的一個同步信號。
9.根據(jù)權利要求
4的相位同步系統(tǒng)，其特征在于從上述振蕩器傳送系統(tǒng)時鐘的裝置，以便在相同的延遲后，將上述系統(tǒng)時鐘加到上述多個計數(shù)器。
專利摘要
根據(jù)本發(fā)明，為各有關處理器而安裝的基本操作時鐘發(fā)生器，用以將分頻加到系統(tǒng)時鐘，同時基本操作時鐘發(fā)生器與各有關處理器連成級聯(lián)。前級的基本操作時鐘發(fā)生器為響應基本操作時鐘的每一特定狀態(tài)而產(chǎn)生一個加到后一級基本操作時鐘發(fā)生器的同步信號，而后一級基本操作時鐘發(fā)生器，應用基本操作時鐘發(fā)生器所加的同步信號作為控制信號，在基本操作時鐘里建立起初始狀態(tài)，因而，各有關處理器的基本操作時鐘的相位相互匹配。
文檔編號G06F1/04GK86105693SQ86105693
公開日1987年1月28日 申請日期1986年7月29日
發(fā)明者吉江逹夫, 長井光晴 申請人:株式會社日立制作所導出引文BiBTeX, EndNote, RefMan