本實用新型屬于復位電路技術(shù)領(lǐng)域，特別是涉及一種復位控制系統(tǒng)及用于PCIE插卡復位的控制電路。

背景技術(shù)：

在電腦的應用領(lǐng)域中，對于PCIE(Peripheral Component Interconnect Express，最新的總線和接口標準)插卡在整個應用系統(tǒng)中屬于從設(shè)備，對應的PCIE插卡上的多個芯片的復位操作只能通過主設(shè)備(即Host端的CPU)來實現(xiàn)，因此必須要求PCIE插卡已經(jīng)上電且與主設(shè)備建立了通信才可實現(xiàn)。但是，一旦在上電過程中對于PCIE插卡上的多個芯片無法進行復位操作的，則會導致PCIE插卡上電之后其上面的多個芯片處于不穩(wěn)定狀態(tài)，從而影響PCIE插卡的正常工作。

圖1示出了現(xiàn)有技術(shù)涉及的用于PCIE插卡復位的控制電路的具體電路連接結(jié)構(gòu)，其中，PCIE插卡1051上包括多個芯片IC0，IC1……ICn，多個芯片共用一個復位信號Reset(當然，也可以是每個芯片各自采用獨立的一個復位信號，下述以多個芯片共用一個復位信號進行說明)，由于復位信號是由FPGA(Field－Programmable Gate Array，現(xiàn)場可編程門陣列)進行控制的，因此在FPGA加載配置完成且與Host主板1052建立通信之前是無法通過FPGA輸出對應的復位信號對各個芯片進行復位操作的。只有當PCIE插卡上的FPGA通過與Host主板建立通信之后，Host主板進而給FPGA發(fā)命令，然后通過FPGA對各個芯片進行對應的復位操作。

綜上所述，現(xiàn)有的PCIE插卡復位控制技術(shù)存在著因上電過程中PCIE插卡與CPU建立通信之前無法對PCIE插卡上的多個芯片進行復位操作，導致多個芯片在上電過程中處于不穩(wěn)定狀態(tài)以及整個PCIE插卡無法正常工作的問題。

技術(shù)實現(xiàn)要素：

本實用新型目的在于提供一種復位控制系統(tǒng)及用于PCIE插卡復位的控制電路，旨在解決現(xiàn)有的PCIE插卡復位控制技術(shù)存在著因上電過程中PCIE插卡與CPU建立通信之前無法對PCIE插卡上的多個芯片進行復位操作，導致多個芯片在上電過程中處于不穩(wěn)定狀態(tài)以及整個PCIE插卡無法正常工作的問題。

本實用新型提供了一種用于PCIE插卡復位的控制電路，所述PCIE插卡包括多個芯片，所述PCIE插卡與主板相連接，所述控制電路包括：

主控模塊和選擇模塊；

所述主控模塊的接收端與所述主板相連接，所述主控模塊的控制端接所述選擇模塊的第一選擇端，所述主控模塊的初始端接所述選擇模塊的第二選擇端，所述主控模塊的指示端接所述選擇模塊的輸入端，所述選擇模塊的輸出端與多個所述芯片的共同輸入端相連接；

根據(jù)所述PCIE插卡與所述主板是否建立通信的情況，所述主控模塊通過不同的端口發(fā)送控制信號給所述選擇模塊，以使所述選擇模塊輸出復位信號并對多個所述芯片進行復位；

當所述PCIE插卡與所述主板未建立通信時，所述主控模塊通過初始端發(fā)送初始控制信號給所述選擇模塊，以使所述選擇模塊輸出復位信號并對多個所述芯片進行復位；

當所述PCIE插卡與所述主板建立通信時，所述主控模塊通過控制端發(fā)送串口控制信號給所述選擇模塊，以使所述選擇模塊輸出復位信號并對多個所述芯片進行復位。

本實用新型還提供了一種復位控制系統(tǒng)，包括主板及PCIE插卡，所述PCIE插卡包括多個芯片，所述PCIE插卡與所述主板相連接，所述復位控制系統(tǒng)還包括如上述所述的用于PCIE插卡復位的控制電路。

本實用新型提供了一種復位控制系統(tǒng)及用于PCIE插卡復位的控制電路，PCIE插卡包括多個芯片，PCIE插卡與主板相連接，該控制電路包括主控模塊和選擇模塊，根據(jù)PCIE插卡與主板是否建立通信的情況，主控模塊通過不同的端口發(fā)送控制信號給選擇模塊，以使選擇模塊輸出復位信號并對多個芯片進行復位；當PCIE插卡與主板未建立通信時，主控模塊通過初始端發(fā)送初始控制信號給選擇模塊，以使選擇模塊輸出復位信號并對多個芯片進行復位；當PCIE插卡與主板建立通信時，主控模塊通過控制端發(fā)送串口控制信號給選擇模塊，以使選擇模塊輸出復位信號并對多個芯片進行復位。由此實現(xiàn)了上電過程中PCIE插卡與主板建立通信之前也可對PCIE插卡上的多個芯片進行復位操作，使得PCIE插卡在上電的過程中一直處于復位狀態(tài)，保證了PCIE插卡工作的穩(wěn)定性，解決了現(xiàn)有的PCIE插卡復位控制技術(shù)存在著因上電過程中PCIE插卡與CPU建立通信之前無法對PCIE插卡上的多個芯片進行復位操作，導致多個芯片在上電過程中處于不穩(wěn)定狀態(tài)以及整個PCIE插卡無法正常工作的問題。

附圖說明

圖1為現(xiàn)有技術(shù)涉及的用于PCIE插卡復位的控制電路的具體電路連接結(jié)構(gòu)示意圖；

圖2為本實用新型實施例提供的一種用于PCIE插卡復位的控制電路的模塊結(jié)構(gòu)示意圖；

圖3為本實用新型實施例提供的一種用于PCIE插卡復位的控制電路的電路連接結(jié)構(gòu)示意圖；

圖4為本實用新型實施例提供的一種用于PCIE插卡復位的控制電路的初始化信號INIT_B和指示信號DONE的時序關(guān)系圖；

圖5為本實用新型實施例提供的一種用于PCIE插卡復位的控制電路的多路復用選擇器的工作原理示意圖；

圖6為圖5所示的多路復用選擇器的各個端口的參數(shù)值對比示意圖；

圖7為本實用新型另一實施例提供的一種用于PCIE插卡復位的控制電路的電路連接結(jié)構(gòu)示意圖。

具體實施方式

為了使本實用新型要解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。

本實用新型實施例提供的一種用于PCIE插卡復位的控制電路，主要用于對PCIE插卡在上電的過程、PCIE插卡與Host主板建立通信之前對于PCIE插卡上的多個芯片進行復位操作，使得PCIE插卡在上電的過程中一直處于復位狀態(tài)，保證PCIE插卡工作的穩(wěn)定。

圖2示出了本實用新型實施例提供的一種用于PCIE插卡復位的控制電路的模塊結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下：

該種用于PCIE插卡101復位的控制電路，PCIE插卡101包括多個芯片1013，PCIE插卡101與主板102相連接，該控制電路包括主控模塊1011和選擇模塊1012。

主控模塊1011的接收端與主板102相連接，主控模塊1011的控制端接選擇模塊1012的第一選擇端，主控模塊1011的初始端接選擇模塊1012的第二選擇端，主控模塊1011的指示端接選擇模塊1012的輸入端，選擇模塊1012的輸出端與多個芯片1013的共同輸入端相連接。

根據(jù)PCIE插卡101與主板102是否建立通信的情況，主控模塊1011通過不同的端口發(fā)送控制信號給選擇模塊1012，以使選擇模塊1012輸出復位信號并對多個芯片1013進行復位。

當PCIE插卡101與主板102未建立通信時，主控模塊1011通過初始端發(fā)送初始控制信號給選擇模塊1012，以使選擇模塊1012輸出復位信號并對多個芯片1013進行復位。

當PCIE插卡101與主板102建立通信時，主控模塊1011通過控制端發(fā)送串口控制信號給選擇模塊1012，以使選擇模塊1012輸出復位信號并對多個芯片1013進行復位。

作為本實用新型一實施例，該控制電路還包括存儲模塊，存儲模塊1014的輸入端接主控模塊1011的存儲端，存儲模塊1014對主控模塊1011與主板102進行傳輸?shù)臄?shù)據(jù)(即是主控模塊1011接收到的數(shù)據(jù))進行存儲。

作為本實用新型一實施例，多個芯片1013具體包括啟動芯片、應用芯片、報警芯片、藍牙芯片等。

圖3示出了本實用新型實施例提供的一種用于PCIE插卡復位的控制電路的電路連接結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下：

作為本實用新型一實施例，上述主控模塊1011包括處理芯片U1，處理芯片U1的接收端REC、控制端CTRL、初始端INI以及指示端POINT分別為主控模塊1011的接收端、控制端、初始端以及指示端，其次，處理芯片U1的存儲端MEM為主控模塊1011的存儲端。在本實施例中，處理芯片U1采用FPGA(Field－Programmable Gate Array，現(xiàn)場可編程門陣列)實現(xiàn)，當然，處理芯片的型號不做限定，只要能達到與本實施例處理芯片U1所述的功能作用亦可。

作為本實用新型一實施例，上述選擇模塊1012包括多路復用選擇器U2，所述多路復用選擇器U2的第一串口端I/O1、第二串口端I/O2、輸入端IN以及輸出端OUT分別為選擇模塊1012的第一選擇端、第二選擇端、輸入端以及輸出端。在本實施例中，多路復用選擇器U2采用FAIRCHILD品牌的型號為NC7SZ157的多路復用選擇器，當然，多路復用選擇器的型號不做限定，只要能達到與本實施例多路復用選擇器U2所述的功能作用亦可。

作為本實用新型一實施例，上述存儲模塊1014包括存儲芯片U3，存儲芯片的輸入端為存儲模塊1014的輸入端。在本實施例中，存儲芯片U3采用了型號BPI Flash(即是流程改進閃存器)，當然，存儲芯片的型號不做限定，只要能達到與本實施例存儲芯片U3所述的功能作用亦可。

圖4示出了本實用新型實施例提供的一種用于PCIE插卡復位的控制電路的初始化信號INIT_B和指示信號DONE的時序關(guān)系，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下：

針對Xilinx的FPGA而言，其在加載的時候會輸出一個初始化信號INIT_B，初始化信號INIT_B在初始化之前是高電平，初始化過程中是低電平，初始化完成之后又變?yōu)楦唠娖?。同時，對于FPGA的加載過程也有一個指示信號DONE，指示信號DONE在加載完成之前是低電平，加載完成之后是高電平。

根據(jù)圖4可得出初始化信號INIT_B和指示信號DONE的對應時序關(guān)系，因此，PCIE插卡上除去FPGA的多個芯片(圖3采用IC0，IC1，……，ICn表示)的復位電路做如下設(shè)計：

FPGA加載完成之前輸出給多個芯片的復位信號可利用FPGA的初始化信號INIT_B；

FPGA加載完成之后輸出給多個芯片的復位信號可通過FPGA自己的GPIO來實現(xiàn)，此時FPGA已經(jīng)加載配置完成，與主板之間可以建立對應的通信，可由主板通知FPGA來對某個芯片進行復位操作。

圖5和圖6示出了本實用新型實施例提供的一種用于PCIE插卡復位的控制電路的多路復用選擇器的工作原理和各個端口的參數(shù)值對比，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下：

多路復用選擇器的具體實現(xiàn)方式為：

1)多路復用選擇器的選擇信號通過FPGA的加載完成指示信號DONE信號來控制；

2)當DONE信號有效之前，RESET的輸出由INIT_B信號控制；DONE信號有效之后，RESET的輸出由FPGA的GPIO信號控制(此時GPIO信號可以通過主板與FPGA之間的通信來控制，需要GPIO信號輸出高電平就輸出高電平，需要輸出低電平則可以由主板通知FPGA輸出低電平)。

圖7示出了本實用新型另一實施例提供的一種用于PCIE插卡復位的控制電路的電路連接結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下：

作為本實用新型另一實施例，由于在第一實施例中對于FPGA加載完成之前的復位信號輸出為FPGA的初始化信號INIT_B，但是，如果PCIE插卡上還有其他可以控制的信號，如在PCIE插卡設(shè)計中有上電復位信號PWR_/Rst(上電完成之前PWR_/Rst一直為低電平)，則也可以將INIT_B替換成PWR_/Rst信號。

FPGA加載完成之前輸出給多個芯片的復位信號可利用上電復位控制電路1015輸出的復位信號PWR_/Rst；

FPGA加載完成之后輸出給多個芯片的復位信號可通過FPGA自己的GPIO來實現(xiàn)，此時FPGA已經(jīng)加載配置完成，與主板102之間可以建立對應的通信，可由主板102通知FPGA(即是圖7中的1011)來對某個芯片進行復位操作。

因此，上述一種用于PCIE插卡復位的控制電路的優(yōu)點為：

1.不需要而外增加其他的復位電路，電路設(shè)計簡單，節(jié)省成本；

2.利用FPGA固有的加載配置完成指示信號來選擇在FPGA加載配置完成前后對應的復位信號的輸出；

3.利用FPGA的初始化信號作為在FPGA加載配置完成之前的復位信號輸出；

4.FPGA在加載完成前后均能實現(xiàn)對PCIE插卡上的多個芯片的復位操作，保證多個芯片工作的穩(wěn)定。

綜上所述，本實用新型實施例提供了一種復位控制系統(tǒng)及用于PCIE插卡復位的控制電路，PCIE插卡包括多個芯片，PCIE插卡與主板相連接，該控制電路包括主控模塊和選擇模塊，根據(jù)PCIE插卡與主板是否建立通信的情況，主控模塊通過不同的端口發(fā)送控制信號給選擇模塊，以使選擇模塊輸出復位信號并對多個芯片進行復位；當PCIE插卡與主板未建立通信時，主控模塊通過初始端發(fā)送初始控制信號給選擇模塊，以使選擇模塊輸出復位信號并對多個芯片進行復位；當PCIE插卡與主板建立通信時，主控模塊通過控制端發(fā)送串口控制信號給選擇模塊，以使選擇模塊輸出復位信號并對多個芯片進行復位。由此實現(xiàn)了上電過程中PCIE插卡與主板建立通信之前也可對PCIE插卡上的多個芯片進行復位操作，使得PCIE插卡在上電的過程中一直處于復位狀態(tài)，保證了PCIE插卡工作的穩(wěn)定性，解決了現(xiàn)有的PCIE插卡復位控制技術(shù)存在著因上電過程中PCIE插卡與CPU建立通信之前無法對PCIE插卡上的多個芯片進行復位操作，導致多個芯片在上電過程中處于不穩(wěn)定狀態(tài)以及整個PCIE插卡無法正常工作的問題。本實用新型實施例實現(xiàn)簡單，不需要增加額外的硬件，可有效降低成本，具有較強的易用性和實用性。

以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內(nèi)。