技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明涉及一種基于多層次方法和賦權(quán)超圖的層次式FPGA布局布線方法，其采用賦權(quán)超圖來構(gòu)造層次式FPGA布局布線過程中邏輯網(wǎng)表的數(shù)學(xué)模型，電路邏輯單元表示為賦權(quán)超圖中的結(jié)點，電路單元間的連線表示為賦權(quán)超圖中的超邊。采用多層次方法作為層次式FPGA布局和布線的方法，以有效滿足VLSI對運行效率和處理能力更高的要求。它既可通過自底向上的結(jié)群階段逐步縮小問題的規(guī)模、降低方法的時間復(fù)雜度，又可借助自頂向下的投影優(yōu)化階段逐層處理問題的細節(jié)、提高方法的求解準確性，與研究對象的層次特性自然地結(jié)合在一起。采用本發(fā)明基于多層次方法和賦權(quán)超圖的層次式FPGA布局布線方法，可有效地降低FPGA物理設(shè)計的時間復(fù)雜度，提高FPGA設(shè)計能力和性能。

技術(shù)研發(fā)人員：冷明;孫凌宇;冷子陽
受保護的技術(shù)使用者：冷明
技術(shù)研發(fā)日：2017.03.15
技術(shù)公布日：2017.07.04