技術(shù)編號(hào)：12803031
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種FPGA布局布線方法，具體涉及一種基于多層次方法和賦權(quán)超圖的層次式FPGA布局布線方法。背景技術(shù)隨著超大規(guī)模集成電路(VLSI)技術(shù)的發(fā)展，VLSI的制造工藝已從深亞微米工藝時(shí)代進(jìn)入納米工藝時(shí)代。國(guó)際半導(dǎo)體技術(shù)藍(lán)圖報(bào)告預(yù)測(cè)，2020年VLSI特征尺寸將減少到5nm，現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)規(guī)模膨脹化和結(jié)構(gòu)復(fù)雜化將給FPGA物理設(shè)計(jì)帶來(lái)新的挑戰(zhàn)。布局布線作為FPGA物理設(shè)計(jì)的關(guān)鍵環(huán)節(jié)，決定著邏輯網(wǎng)表與物理器件的映射關(guān)系和拓?fù)溥B接關(guān)系，布局布線質(zhì)量的好壞直接影響著FPGA電路最終的...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類(lèi)技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。