本披露涉及用于數(shù)據(jù)傳輸?shù)臅r(shí)鐘鏈路領(lǐng)域。本披露更具體地涉及源同步鏈路以及將數(shù)據(jù)和時(shí)鐘編碼到同一個(gè)信號(hào)中的領(lǐng)域。

背景技術(shù)：

時(shí)鐘電路調(diào)節(jié)在計(jì)算機(jī)系統(tǒng)中的部件之間(如在印刷電路板上的兩個(gè)集成電路裸片之間)數(shù)據(jù)的傳輸。

當(dāng)數(shù)據(jù)將要被從數(shù)據(jù)傳輸裝置傳輸?shù)綌?shù)據(jù)接收裝置時(shí)，數(shù)據(jù)與由時(shí)鐘信號(hào)生成器所生成的時(shí)鐘信號(hào)相結(jié)合地從傳輸裝置輸出。當(dāng)數(shù)據(jù)接收裝置接收到來(lái)自數(shù)據(jù)傳輸裝置的數(shù)據(jù)時(shí)，數(shù)據(jù)接收裝置提取結(jié)合時(shí)鐘信號(hào)的數(shù)據(jù)以便適當(dāng)?shù)貦z索數(shù)據(jù)。

已經(jīng)設(shè)計(jì)了許多種用于使數(shù)據(jù)接收裝置與時(shí)鐘信號(hào)同步的方案，通過(guò)該時(shí)鐘信號(hào)將數(shù)據(jù)從數(shù)據(jù)傳輸裝置中輸出。

一種芯片間方案是源同步時(shí)鐘鏈路，其中，數(shù)據(jù)傳輸裝置通過(guò)一個(gè)或多個(gè)數(shù)據(jù)通道將數(shù)據(jù)傳輸至接收裝置。在傳統(tǒng)的源同步時(shí)鐘方案中，數(shù)據(jù)傳輸裝置還通過(guò)專用時(shí)鐘通道將時(shí)鐘信號(hào)傳輸至接收裝置。源同步時(shí)鐘方案的優(yōu)勢(shì)在于：接收裝置可以與時(shí)鐘信號(hào)相同步，而不需要復(fù)雜的時(shí)鐘恢復(fù)電路。然而，附加的專用時(shí)鐘信號(hào)通道連接了傳輸裝置和接收裝置。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的實(shí)施例旨在提供能夠解決上述問(wèn)題的源同步數(shù)據(jù)傳送裝置與系統(tǒng)。

本實(shí)用新型的一方面提供了一種源同步數(shù)據(jù)傳送裝置，包括：時(shí)鐘信號(hào)生成器，該時(shí)鐘信號(hào)生成器生成時(shí)鐘信號(hào)；第一驅(qū)動(dòng)器，該 第一驅(qū)動(dòng)器耦接至該時(shí)鐘信號(hào)生成器的輸出端并且接收該時(shí)鐘信號(hào)，該第一驅(qū)動(dòng)器輸出基于該時(shí)鐘信號(hào)的調(diào)制時(shí)鐘信號(hào)并且通過(guò)基于第一數(shù)據(jù)的值對(duì)該調(diào)制時(shí)鐘信號(hào)的振幅的絕對(duì)值進(jìn)行調(diào)制來(lái)將該數(shù)據(jù)編碼到該調(diào)制時(shí)鐘信號(hào)中；以及時(shí)鐘輸出端，該時(shí)鐘輸出端耦接至該第一驅(qū)動(dòng)器并且向接收裝置輸出該調(diào)制時(shí)鐘信號(hào)。

在一個(gè)實(shí)施例中，該源同步數(shù)據(jù)傳送裝置包括被配置成用于向該接收裝置輸出第二數(shù)據(jù)的數(shù)據(jù)輸出端。

在一個(gè)實(shí)施例中，該源同步數(shù)據(jù)傳送裝置包括至該第一驅(qū)動(dòng)器的數(shù)據(jù)源，其中，從該數(shù)據(jù)源檢索該第一數(shù)據(jù)和該第二數(shù)據(jù)。

在一個(gè)實(shí)施例中，該調(diào)制時(shí)鐘信號(hào)的時(shí)鐘周期的上升邊和下降沿兩者指示該第一數(shù)據(jù)的單獨(dú)位。

在一個(gè)實(shí)施例中，該第一驅(qū)動(dòng)器在第一閾值與第二閾值之間對(duì)該時(shí)鐘信號(hào)的振幅進(jìn)行調(diào)制，其中，該第一閾值和該第二閾值各自表示該第一數(shù)據(jù)的對(duì)應(yīng)數(shù)據(jù)值。

在一個(gè)實(shí)施例中，該第一驅(qū)動(dòng)器在至少四個(gè)不同的閾值之間對(duì)該調(diào)制時(shí)鐘信號(hào)的振幅進(jìn)行調(diào)制，每個(gè)閾值表示該第一數(shù)據(jù)的對(duì)應(yīng)數(shù)據(jù)值。

在一個(gè)實(shí)施例中，該時(shí)鐘信號(hào)生成器是時(shí)鐘倍頻器。

在一個(gè)實(shí)施例中，該時(shí)鐘信號(hào)生成器是時(shí)鐘緩沖器。

本實(shí)用新型的另一方面提供了一種系統(tǒng)，包括數(shù)據(jù)傳送裝置和數(shù)據(jù)接收裝置。該數(shù)據(jù)傳送裝置包括：時(shí)鐘信號(hào)生成器，該時(shí)鐘信號(hào)生成器被配置用于生成時(shí)鐘信號(hào)；驅(qū)動(dòng)器，該驅(qū)動(dòng)器被配置成用于接收該時(shí)鐘信號(hào)并且基于該時(shí)鐘信號(hào)生成調(diào)制時(shí)鐘信號(hào)；時(shí)鐘輸出端，該時(shí)鐘輸出端耦接至該驅(qū)動(dòng)器并且被配置成用于輸出該調(diào)制時(shí)鐘信號(hào)；以及數(shù)據(jù)輸出端，該數(shù)據(jù)輸出端被配置成用于輸出數(shù)據(jù)信號(hào)。該數(shù)據(jù)接收裝置包括：時(shí)鐘輸入端，該時(shí)鐘輸入端耦接至該數(shù)據(jù)傳送裝置的該時(shí)鐘輸出端并且被配置成用于接收來(lái)自該時(shí)鐘輸出端的該調(diào)制時(shí)鐘信號(hào)；數(shù)據(jù)輸入端，該數(shù)據(jù)輸入端耦接至該數(shù)據(jù)傳送裝置的該數(shù)據(jù)輸出端并且被配置成用于接收來(lái)自該數(shù)據(jù)傳送裝置 的該數(shù)據(jù)輸出端的該數(shù)據(jù)信號(hào)，該數(shù)據(jù)接收裝置被配置成用于從該調(diào)制時(shí)鐘信號(hào)中檢索第一數(shù)據(jù)并且從該數(shù)據(jù)信號(hào)中檢索第二數(shù)據(jù)。

在一個(gè)實(shí)施例中，該第一接收裝置和該第二接收裝置是對(duì)應(yīng)的集成電路裸片。

在一個(gè)實(shí)施例中，該第一接收裝置和該第二接收裝置各自位于同一個(gè)印刷電路板上。

在一個(gè)實(shí)施例中，該數(shù)據(jù)接收裝置被配置成用于將該調(diào)制時(shí)鐘信號(hào)或從該調(diào)制時(shí)鐘信號(hào)導(dǎo)出的歸一化時(shí)鐘信號(hào)用作檢索該第一數(shù)據(jù)和該第二數(shù)據(jù)的主時(shí)鐘信號(hào)。

在一個(gè)實(shí)施例中，該調(diào)制時(shí)鐘信號(hào)基于振幅的多個(gè)絕對(duì)值在該調(diào)制時(shí)鐘信號(hào)的每個(gè)時(shí)鐘周期中包括該第一數(shù)據(jù)的多個(gè)位。

在一個(gè)實(shí)施例中，該調(diào)制時(shí)鐘信號(hào)基于多個(gè)數(shù)據(jù)值的多個(gè)判定閾值在該調(diào)制時(shí)鐘信號(hào)的每半個(gè)時(shí)鐘周期中包括該第一數(shù)據(jù)的多個(gè)位。

在一個(gè)實(shí)施例中，該數(shù)據(jù)傳輸裝置包括數(shù)據(jù)驅(qū)動(dòng)器，該數(shù)據(jù)驅(qū)動(dòng)器被配置成用于生成該數(shù)據(jù)信號(hào)并且向該數(shù)據(jù)輸出端輸出該數(shù)據(jù)信號(hào)。

一個(gè)實(shí)施例將在同一個(gè)信號(hào)上包括數(shù)據(jù)信息和時(shí)鐘信息，從而減小芯片所需的功率。其還減少了特定芯片上所需要的輸出引腳的數(shù)量。

根據(jù)一個(gè)實(shí)施例，對(duì)時(shí)鐘信號(hào)的絕對(duì)振幅進(jìn)行調(diào)制，以便在任何源同步鏈路的時(shí)鐘信道上承載數(shù)據(jù)。這節(jié)省了功率，因?yàn)榉駝t時(shí)鐘信道信號(hào)將僅僅為了能夠輸出用于那些數(shù)據(jù)信道的時(shí)鐘戳而耗費(fèi)功率。本實(shí)施例提供了一種使時(shí)鐘信道同樣承載數(shù)據(jù)的方式。如果根本沒(méi)有數(shù)據(jù)信道，時(shí)鐘信道足以在同一個(gè)信號(hào)線上同時(shí)傳輸數(shù)據(jù)和時(shí)鐘戳。

一個(gè)實(shí)施例是一種源同步數(shù)據(jù)傳輸系統(tǒng)，該源同步數(shù)據(jù)傳送系統(tǒng)包括數(shù)據(jù)傳輸裝置和數(shù)據(jù)接收裝置。該數(shù)據(jù)傳輸裝置包括時(shí)鐘信號(hào)生成器和耦接至該時(shí)鐘信號(hào)生成器的時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器。該時(shí)鐘信號(hào) 生成器生成時(shí)鐘信號(hào)。該時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器接收該時(shí)鐘信號(hào)并且通過(guò)調(diào)制該時(shí)鐘信號(hào)的振幅來(lái)生成調(diào)制時(shí)鐘信號(hào)，由此將數(shù)據(jù)編碼到該調(diào)制時(shí)鐘信號(hào)中。該調(diào)制時(shí)鐘信號(hào)的振幅的可變絕對(duì)值反映通過(guò)該時(shí)鐘驅(qū)動(dòng)器被編碼到該調(diào)制時(shí)鐘信號(hào)中的數(shù)據(jù)。該數(shù)據(jù)傳輸裝置在專用時(shí)鐘通道上將該調(diào)制時(shí)鐘信號(hào)傳輸至該接收裝置。該數(shù)據(jù)傳輸裝置還可以在一條或多條專用數(shù)據(jù)通道上向該數(shù)據(jù)接收裝置傳輸帶有正常的、未調(diào)制振幅的、包括第二數(shù)據(jù)的數(shù)據(jù)信號(hào)。

該數(shù)據(jù)接收裝置通過(guò)這些時(shí)鐘通道和數(shù)據(jù)通道接收該調(diào)制時(shí)鐘信號(hào)和該數(shù)據(jù)信號(hào)。該數(shù)據(jù)接收裝置從該調(diào)制時(shí)鐘信號(hào)中檢索該數(shù)據(jù)并且從該數(shù)據(jù)信號(hào)中檢索該第二數(shù)據(jù)。該數(shù)據(jù)接收裝置通過(guò)利用該調(diào)制時(shí)鐘信號(hào)來(lái)對(duì)該第二數(shù)據(jù)的檢索進(jìn)行定時(shí)。

附圖說(shuō)明

圖1A是根據(jù)一個(gè)實(shí)施例的數(shù)據(jù)傳輸系統(tǒng)的框圖。

圖1B是根據(jù)一個(gè)實(shí)施例的數(shù)據(jù)傳輸系統(tǒng)的框圖。

圖2是根據(jù)一個(gè)實(shí)施例的時(shí)鐘信號(hào)、調(diào)制時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)的時(shí)序圖。

圖3是根據(jù)一個(gè)實(shí)施例的時(shí)鐘驅(qū)動(dòng)器電路的示意圖。

圖4是根據(jù)一個(gè)替代性實(shí)施例的時(shí)鐘驅(qū)動(dòng)器電路的示意圖。

圖5是根據(jù)一個(gè)實(shí)施例的數(shù)據(jù)接收裝置的示意圖。

圖6是根據(jù)一個(gè)實(shí)施例的來(lái)自數(shù)據(jù)接收裝置的差分差值放大器的示意圖。

圖7是根據(jù)一個(gè)實(shí)施例的時(shí)鐘信號(hào)和調(diào)制時(shí)鐘信號(hào)的時(shí)序圖。

具體實(shí)施方式

圖1A是根據(jù)一個(gè)實(shí)施例的源同步數(shù)據(jù)傳輸系統(tǒng)20的框圖。源同步數(shù)據(jù)傳輸系統(tǒng)20包括數(shù)據(jù)傳輸裝置22和數(shù)據(jù)接收裝置24。數(shù)據(jù)傳輸裝置包括時(shí)鐘信號(hào)生成器26、耦接至?xí)r鐘信號(hào)生成器26的數(shù)據(jù)驅(qū)動(dòng)器28、耦接至?xí)r鐘信號(hào)生成器26的時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器30以及 耦接至?xí)r鐘信號(hào)生成器26、數(shù)據(jù)驅(qū)動(dòng)器28和時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器30的數(shù)據(jù)源32。數(shù)據(jù)傳輸裝置22進(jìn)一步包括耦接至數(shù)據(jù)驅(qū)動(dòng)器28的數(shù)據(jù)輸出端34以及耦接至?xí)r鐘數(shù)據(jù)驅(qū)動(dòng)器30的時(shí)鐘輸出端36。

數(shù)據(jù)接收裝置24包括時(shí)鐘和數(shù)據(jù)接收器38、耦接至?xí)r鐘和數(shù)據(jù)接收器38的數(shù)據(jù)檢索電路40以及耦接至?xí)r鐘和數(shù)據(jù)接收器38和數(shù)據(jù)檢索電路40的存儲(chǔ)器42。數(shù)據(jù)接收裝置24進(jìn)一步包括耦接至數(shù)據(jù)檢索電路40的數(shù)據(jù)輸入端44以及耦接至?xí)r鐘和數(shù)據(jù)接收器38的時(shí)鐘輸入端46。

系統(tǒng)20包括數(shù)據(jù)傳輸通道48和時(shí)鐘傳輸通道50。數(shù)據(jù)傳輸通道48耦接于數(shù)據(jù)傳輸裝置22的數(shù)據(jù)輸出端34與數(shù)據(jù)接收裝置24的數(shù)據(jù)輸入端44之間。數(shù)據(jù)傳輸通道50耦接于數(shù)據(jù)傳輸裝置22的時(shí)鐘輸出端36與數(shù)據(jù)接收裝置24的時(shí)鐘輸入端46之間。

數(shù)據(jù)傳輸裝置22的時(shí)鐘信號(hào)生成器26生成振蕩時(shí)鐘信號(hào)。時(shí)鐘信號(hào)具有特定振蕩頻率(通常在100MHz與3GHz之間的范圍內(nèi))，不過(guò)在此范圍之外的頻率也可以被使用。在圖2的時(shí)序圖中示出了由時(shí)鐘信號(hào)生成器26生成的時(shí)鐘信號(hào)的示例，以下進(jìn)行進(jìn)一步的討論。

時(shí)鐘信號(hào)生成器26可以是任何類型的時(shí)鐘生成電路，其中許多種時(shí)鐘生成電路在本領(lǐng)域中是眾所周知的。所使用的時(shí)鐘信號(hào)生成器的類型不是供本實(shí)用新型構(gòu)思所使用的材料，并且可以包括例如PLL、晶體振蕩器、壓控振蕩器、流控振蕩器或生成適合于用作電子電路中的時(shí)鐘信號(hào)的振蕩信號(hào)的任何類型的時(shí)鐘振蕩器。替代性地，時(shí)鐘信號(hào)生成器26可以是倍頻器/分頻器，該倍頻器/分頻器從在數(shù)據(jù)傳輸裝置22外部的單獨(dú)的時(shí)鐘信號(hào)生成器接收外部時(shí)鐘信號(hào)并且根據(jù)倍頻因子/分頻因子輸出具有為外部時(shí)鐘信號(hào)的頻率的倍數(shù)的頻率的時(shí)鐘信號(hào)。另外，時(shí)鐘信號(hào)生成器26可以是時(shí)鐘信號(hào)緩沖器，該時(shí)鐘信號(hào)緩沖器接收外部時(shí)鐘信號(hào)并且輸出具有與外部時(shí)鐘信號(hào)相同的頻率的時(shí)鐘信號(hào)。該緩沖器可以被認(rèn)為是帶有為1的倍頻因子的倍頻器。

時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器30從時(shí)鐘信號(hào)生成器26接收時(shí)鐘信號(hào)，并且基于該時(shí)鐘信號(hào)以及有待用調(diào)制時(shí)鐘信號(hào)編碼的數(shù)據(jù)生成調(diào)制時(shí)鐘信號(hào)。具體地，時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器30通過(guò)對(duì)時(shí)鐘信號(hào)的振幅進(jìn)行調(diào)制來(lái)生成調(diào)制時(shí)鐘信號(hào)。調(diào)制時(shí)鐘信號(hào)具有與時(shí)鐘信號(hào)相同的頻率，但是調(diào)制時(shí)鐘信號(hào)的振幅基于用調(diào)制時(shí)鐘信號(hào)編碼的第一數(shù)據(jù)而變化。因此，調(diào)制時(shí)鐘信號(hào)承載時(shí)鐘信號(hào)和第一數(shù)據(jù)兩者。

時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器30從數(shù)據(jù)源32接收第一數(shù)據(jù)并且通過(guò)對(duì)時(shí)鐘信號(hào)的振幅進(jìn)行調(diào)制來(lái)將第一數(shù)據(jù)編碼到調(diào)制時(shí)鐘信號(hào)中。在一個(gè)示例中，時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器在兩個(gè)振幅之一之間調(diào)制時(shí)鐘信號(hào)。較低振幅可以表示數(shù)字“0”，而較高振幅可以表示數(shù)字“1”。當(dāng)調(diào)制時(shí)鐘信號(hào)的振幅改變時(shí)，調(diào)制時(shí)鐘信號(hào)的頻率保持恒定。數(shù)據(jù)的值基于時(shí)鐘信號(hào)的振幅的絕對(duì)值。從而，即使調(diào)制時(shí)鐘信號(hào)的振幅改變，調(diào)制時(shí)鐘信號(hào)可以充當(dāng)可靠的定時(shí)信號(hào)。

數(shù)據(jù)源32可以是任何可接受的數(shù)據(jù)源。在一個(gè)實(shí)施例中，數(shù)據(jù)源32是數(shù)據(jù)存儲(chǔ)裝置，如閃存陣列、磁性硬盤(pán)驅(qū)動(dòng)器、光存儲(chǔ)裝置或其他類型的存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)裝置。替代性地，數(shù)據(jù)源32可以包括以下各項(xiàng)中的一項(xiàng)或多項(xiàng)：寄存器、移位寄存器、硬盤(pán)驅(qū)動(dòng)器、傳感器信號(hào)、FIFO、RAM高速緩存或其他類型的臨時(shí)數(shù)據(jù)存儲(chǔ)設(shè)備。進(jìn)一步地，數(shù)據(jù)源32可以是CPU或照相機(jī)傳感器。本實(shí)用新型構(gòu)思在具有有限的電池引腳和輸出引腳的傳感器中是有益的，其中一個(gè)示例是在蜂窩電話或另一種裝置中的照相機(jī)?？梢詢H單獨(dú)使用時(shí)鐘引腳來(lái)將在拍攝照片時(shí)該照相機(jī)所感測(cè)到的數(shù)據(jù)從照相機(jī)傳感器(通常是一種CCD)傳送至數(shù)據(jù)目的地42，從而節(jié)省了功率以及在芯片上的引腳量?；蛘?，如在圖1A中所示出的，可以在兩個(gè)引腳上傳送數(shù)據(jù)，一個(gè)僅具有數(shù)據(jù)并且另一個(gè)具有時(shí)鐘加數(shù)據(jù)。參見(jiàn)圖1B，在一些實(shí)施例中，時(shí)鐘引腳還可以作為數(shù)據(jù)引腳操作，從而使得從傳感器中僅提供單個(gè)輸出，時(shí)鐘和數(shù)據(jù)都在同一個(gè)引腳上。

調(diào)制時(shí)鐘信號(hào)通過(guò)時(shí)鐘輸出端36和時(shí)鐘通道50被輸出至數(shù)據(jù)接收裝置24。數(shù)據(jù)接收裝置24在時(shí)鐘輸入端46處接收調(diào)制時(shí)鐘信 號(hào)并且將該調(diào)制時(shí)鐘信號(hào)傳遞至?xí)r鐘和數(shù)據(jù)接收器38。數(shù)據(jù)接收裝置24將調(diào)制時(shí)鐘信號(hào)作為定時(shí)信號(hào)用于以數(shù)據(jù)傳輸裝置22的時(shí)鐘信號(hào)對(duì)數(shù)據(jù)的檢索進(jìn)行同步，如在源同步數(shù)據(jù)鏈路中典型的情況。

圖1A的源同步數(shù)據(jù)傳輸系統(tǒng)20具有還在專用時(shí)鐘通道50上傳輸數(shù)據(jù)的進(jìn)一步的優(yōu)點(diǎn)。這是因?yàn)檎{(diào)制時(shí)鐘信號(hào)包括在調(diào)制時(shí)鐘信號(hào)的改變的絕對(duì)振幅中所反映的數(shù)據(jù)。因此，時(shí)鐘傳輸通道50承載用于數(shù)據(jù)接收裝置24的時(shí)鐘信號(hào)以及數(shù)據(jù)兩者。在圖2的時(shí)序圖中示出了調(diào)制時(shí)鐘信號(hào)的示例，以下進(jìn)行進(jìn)一步的討論。

除了與調(diào)制時(shí)鐘信號(hào)一起傳輸?shù)牡谝粩?shù)據(jù)之外，數(shù)據(jù)傳輸裝置22還在耦接于數(shù)據(jù)傳輸裝置22的數(shù)據(jù)輸出端34與數(shù)據(jù)接收裝置24的數(shù)據(jù)輸入端44之間的專用數(shù)據(jù)傳輸通道48上向數(shù)據(jù)接收裝置24傳輸?shù)诙?shù)據(jù)。具體地，數(shù)據(jù)驅(qū)動(dòng)器28從數(shù)據(jù)源32檢索第二數(shù)據(jù)并且通過(guò)數(shù)據(jù)輸出端34和數(shù)據(jù)傳輸通道48向數(shù)據(jù)接收裝置24傳輸數(shù)據(jù)信號(hào)。用從數(shù)據(jù)源32讀取的第二數(shù)據(jù)來(lái)編碼數(shù)據(jù)信號(hào)。

數(shù)據(jù)接收裝置24在數(shù)據(jù)輸入端44處接收數(shù)據(jù)信號(hào)并且將該數(shù)據(jù)信號(hào)傳遞至數(shù)據(jù)檢索電路40。數(shù)據(jù)檢索電路40還從時(shí)鐘和數(shù)據(jù)接收器38接收調(diào)制時(shí)鐘信號(hào)。數(shù)據(jù)檢索電路40使用調(diào)制時(shí)鐘信號(hào)來(lái)與數(shù)據(jù)傳輸裝置22相同步，由此使得數(shù)據(jù)檢索電路40能夠適當(dāng)?shù)貜臄?shù)據(jù)信號(hào)中檢索第二數(shù)據(jù)。另外，數(shù)據(jù)檢索電路40從調(diào)制時(shí)鐘信號(hào)中檢索第一數(shù)據(jù)。然后，數(shù)據(jù)檢索電路40將第一數(shù)據(jù)和第二數(shù)據(jù)傳遞至數(shù)據(jù)目的地42。

在一個(gè)實(shí)施例中，數(shù)據(jù)目的地42是數(shù)據(jù)存儲(chǔ)裝置，如閃存陣列、磁性硬盤(pán)驅(qū)動(dòng)器、光存儲(chǔ)裝置或其他類型的數(shù)據(jù)存儲(chǔ)裝置或存儲(chǔ)器。替代性地，數(shù)據(jù)目的地42可以包括以下各項(xiàng)中的一項(xiàng)或多項(xiàng)：寄存器、移位寄存器、FIFO、RAM高速緩存或其他類型的臨時(shí)數(shù)據(jù)存儲(chǔ)設(shè)備。數(shù)據(jù)目的地42可以是接收數(shù)據(jù)的任何電路，如CPU、控制器、DSP或利用數(shù)據(jù)的另一種裝置。

雖然關(guān)于圖1A示出了單個(gè)數(shù)據(jù)傳輸通道48，實(shí)際上，可以存在許多數(shù)據(jù)通道48，這些數(shù)據(jù)通道中的每一個(gè)數(shù)據(jù)通道都可以承載單 獨(dú)的數(shù)據(jù)信號(hào)。在一個(gè)示例中，存在七個(gè)數(shù)據(jù)通道48，這些數(shù)據(jù)通道在與同樣承載數(shù)據(jù)的時(shí)鐘信號(hào)一起使用時(shí)提供了8個(gè)同時(shí)傳輸?shù)奈弧亩?，這七個(gè)專用數(shù)據(jù)通道48與時(shí)鐘通道50一起允許在調(diào)制時(shí)鐘信號(hào)的每一個(gè)沿上傳輸8個(gè)位。這對(duì)應(yīng)于正在從數(shù)據(jù)源32中讀取并在調(diào)制時(shí)鐘信號(hào)的每個(gè)沿上傳輸給數(shù)據(jù)接收裝置24的數(shù)據(jù)字。本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到，可以使用任何數(shù)量的數(shù)據(jù)線，如果期望的話可以存在遠(yuǎn)遠(yuǎn)多于七個(gè)數(shù)據(jù)通道48。這準(zhǔn)許少一個(gè)引腳用于數(shù)據(jù)，這將在許多類型的電路中是有益的。

圖1B是僅提供時(shí)鐘和數(shù)據(jù)信號(hào)線的實(shí)施例。沒(méi)有單獨(dú)的數(shù)據(jù)線。如果期望的話，可以提供單獨(dú)的數(shù)據(jù)恢復(fù)電路47作為系統(tǒng)的一部分，或像在圖1A中那樣，可以從時(shí)鐘和數(shù)據(jù)接收電路38中的時(shí)鐘信號(hào)中恢復(fù)數(shù)據(jù)。因此，圖1B提供了其中不存在數(shù)據(jù)線的傳送電路的示例。而是僅有時(shí)鐘線?；跁r(shí)鐘信號(hào)的絕對(duì)值，有待傳送的數(shù)據(jù)的值被嵌入在時(shí)鐘信號(hào)中。

圖2是時(shí)序圖，展示了根據(jù)一個(gè)實(shí)施例的時(shí)鐘信號(hào)、調(diào)制時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)。在圖2的示例中，每個(gè)信號(hào)都包括兩個(gè)互補(bǔ)的電壓信號(hào)。以此方式傳輸數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)允許正確地接收數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)的提高的可靠性。然而，本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到，每個(gè)信號(hào)可以僅包括單個(gè)電壓信號(hào)。

由圖1A的時(shí)鐘信號(hào)生成器26所生成的時(shí)鐘信號(hào)在固定頻率處振蕩并且具有固定的振幅。在時(shí)間T₀，時(shí)鐘信號(hào)具有沿事件，其中，兩個(gè)電壓信號(hào)均從高轉(zhuǎn)變到低或從低轉(zhuǎn)變到高。取決于在分析哪個(gè)電壓信號(hào)，每個(gè)沿事件都可以被認(rèn)為是時(shí)鐘信號(hào)的上升沿或下降沿。例如，如果我們將在時(shí)間T₀之前在高值上的電壓信號(hào)稱為第一電壓信號(hào)并且底部信號(hào)為第二電壓信號(hào)，那么在時(shí)間T₀，第一電壓信號(hào)的下降沿發(fā)生，同時(shí)第二電壓信號(hào)的上升沿發(fā)生。在時(shí)間T₁，第一電壓信號(hào)具有上升沿，其中，第一電壓信號(hào)從低值變成高值。在時(shí)間T₂，第一電壓信號(hào)具有下降沿事件。T₀與T₂之間所經(jīng)過(guò)的時(shí)間是時(shí)鐘信號(hào)的完整振蕩周期T。時(shí)鐘信號(hào)的頻率f是周期T的倒數(shù)，或 f＝1/T。圖2的時(shí)鐘信號(hào)的頻率f是例如500MHz。數(shù)據(jù)信號(hào)是雙數(shù)據(jù)速率DDR數(shù)據(jù)信號(hào)。這意味著用時(shí)鐘信號(hào)的每個(gè)沿來(lái)傳輸一個(gè)數(shù)據(jù)位。從而，可以用每個(gè)時(shí)鐘周期T在數(shù)據(jù)信號(hào)上傳輸兩個(gè)數(shù)據(jù)位。在圖2中，傳輸數(shù)據(jù)信號(hào)使得數(shù)據(jù)信號(hào)的轉(zhuǎn)變發(fā)生在時(shí)鐘信號(hào)的轉(zhuǎn)變之間。這些數(shù)據(jù)沿和時(shí)鐘沿保持正交關(guān)系，以便在接收器端處為那些數(shù)據(jù)通道維持足夠的設(shè)置和保持時(shí)間。然而，這些時(shí)鐘沿和數(shù)據(jù)沿保持正交關(guān)系不是強(qiáng)制性的。還可以通過(guò)若干種已知技術(shù)調(diào)整在接收器處的時(shí)鐘沿以用于數(shù)據(jù)中的正時(shí)。已經(jīng)作為一個(gè)示例提供了關(guān)于正交相關(guān)的DDR數(shù)據(jù)和時(shí)鐘的說(shuō)明和信號(hào)安排。

數(shù)據(jù)信號(hào)中的每個(gè)轉(zhuǎn)變都對(duì)應(yīng)于自前一個(gè)位變化而來(lái)的當(dāng)前位的值。例如，在時(shí)間T₀，數(shù)據(jù)信號(hào)的當(dāng)前位是邏輯“1”。在T₀之后，數(shù)據(jù)信號(hào)中發(fā)生轉(zhuǎn)變，指示當(dāng)前位與前一個(gè)位相反，邏輯“0”。在T₁之后，數(shù)據(jù)信號(hào)再次發(fā)生轉(zhuǎn)變，指示當(dāng)前位與前一個(gè)位相反，現(xiàn)在是邏輯“1”。在T₂之后，數(shù)據(jù)信號(hào)中發(fā)生轉(zhuǎn)變，指示當(dāng)前位現(xiàn)在為“0”。在時(shí)間T₃之后，數(shù)據(jù)信號(hào)中沒(méi)有發(fā)生轉(zhuǎn)變，指示當(dāng)前位仍然為“0”。在時(shí)間T₄之后，數(shù)據(jù)信號(hào)中發(fā)生轉(zhuǎn)變，指示當(dāng)前位為“1”。在時(shí)間T₅之后不發(fā)生轉(zhuǎn)變，因此指示當(dāng)前位仍然為“1”。

調(diào)制時(shí)鐘信號(hào)以與時(shí)鐘信號(hào)相同的頻率振蕩。時(shí)鐘信號(hào)中的每次轉(zhuǎn)變都對(duì)應(yīng)于調(diào)制時(shí)鐘信號(hào)中的轉(zhuǎn)變。然而，調(diào)制時(shí)鐘信號(hào)的振幅的絕對(duì)值可以具有或者第一值V₀或者第二值V₁。調(diào)制時(shí)鐘信號(hào)的振幅的值指示特定數(shù)據(jù)位。圖2的示例，較小的振幅V₀指示邏輯“0”，而較高的振幅V₁指示邏輯“1”。從而，調(diào)制時(shí)鐘信號(hào)不僅根據(jù)時(shí)鐘信號(hào)進(jìn)行振蕩，而且它還承載數(shù)據(jù)。

在時(shí)間T₀與T₁之間，調(diào)制時(shí)鐘信號(hào)的振幅是V₀，指示邏輯“0”。在時(shí)間T₁，調(diào)制時(shí)鐘信號(hào)轉(zhuǎn)變?yōu)檎穹鵙₁，指示邏輯“1”。在時(shí)間T₂，調(diào)制時(shí)鐘信號(hào)轉(zhuǎn)變回為振幅V₀，指示邏輯“0”。在時(shí)間T₃，調(diào)制時(shí)鐘信號(hào)轉(zhuǎn)變?yōu)檎穹鵙₁，指示邏輯“1”。在時(shí)間T₄，調(diào)制時(shí)鐘信號(hào)的振幅保持為V₁，指示邏輯“1”。在時(shí)間T₅，調(diào)制時(shí)鐘信號(hào)轉(zhuǎn)變?yōu)檎穹鵙₀，指示邏輯“0”。

如可以從圖2中所看到的，調(diào)制時(shí)鐘信號(hào)是承載時(shí)鐘信號(hào)的DDR數(shù)據(jù)。調(diào)制時(shí)鐘信號(hào)的每次轉(zhuǎn)變都對(duì)應(yīng)于新的數(shù)據(jù)位。從而，調(diào)制時(shí)鐘信號(hào)的每個(gè)振蕩周期T承載兩個(gè)數(shù)據(jù)位。

圖3是根據(jù)一個(gè)實(shí)施例的時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器28的系統(tǒng)圖。這是針對(duì)使用本實(shí)用新型的一個(gè)可能示例。時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器28耦接于兩個(gè)電源軌(2V₁)與地之間。具有值R₁、R₂或R₄的多個(gè)電阻器耦接于高電壓源2V₁與對(duì)應(yīng)的第一開(kāi)關(guān)SV₁+、SV₁-、SV₀+或SV₀-之間。具有值R₀、R₃或R₅的多個(gè)電阻器耦接于輸出引腳36a/36b與對(duì)應(yīng)的第二開(kāi)關(guān)SV₁+、SV₁-、SV₀+或SV₀-之間。這些第二開(kāi)關(guān)耦接至地。電阻器R_r是與作為終端電阻器的接收裝置24相關(guān)聯(lián)的電阻，并且雖然不是時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器28的一部分，電阻器R_r被示出，以便更好地展示調(diào)制時(shí)鐘信號(hào)在數(shù)據(jù)接收裝置24的時(shí)鐘和數(shù)據(jù)接收器38處被接收時(shí)的振幅。Rr＝100Ω。電阻器的示例值R1＝R0＝50Ω。R2║R3＝R4║R5＝50Ω。2*V₁是例如400mV。

時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器28通過(guò)以與由時(shí)鐘信號(hào)生成器26所生成的時(shí)鐘信號(hào)同步的特定方式選擇性地?cái)嚅_(kāi)和閉合開(kāi)關(guān)SV₁+、SV₁-、SV₀+、SV₀-來(lái)在輸出端36a、36b上生成調(diào)制時(shí)鐘信號(hào)。以此方式，輸出端36a、36b之間的電壓差在值V₀與V₁之間被調(diào)制并且具有與時(shí)鐘信號(hào)完全相同的振蕩頻率。

在一個(gè)實(shí)施例中，在將數(shù)字“1”編碼到調(diào)制時(shí)鐘信號(hào)中時(shí)，所有的開(kāi)關(guān)SV₁+在調(diào)制時(shí)鐘信號(hào)的半個(gè)周期內(nèi)是閉合的，同時(shí)所有的開(kāi)關(guān)SV₁-是斷開(kāi)的。在接下來(lái)的半個(gè)周期內(nèi)，所有的開(kāi)關(guān)SV₁+被斷開(kāi)并且所有的開(kāi)關(guān)SV₁-被閉合。從而，當(dāng)調(diào)制時(shí)鐘信號(hào)中的數(shù)據(jù)的值是“1”時(shí)，開(kāi)關(guān)SV₁+和SV₁-隨著每個(gè)沿事件而被交替地?cái)嚅_(kāi)和閉合。同時(shí)，SV₀+和SV₀-被斷開(kāi)，而數(shù)字“1”被編碼在調(diào)制時(shí)鐘信號(hào)中。這導(dǎo)致輸出引腳36a、36b之間的電壓的振幅為V₁，其中，在時(shí)鐘信號(hào)的每半個(gè)周期(即，隨著每個(gè)沿事件)之后切換極性。

在一個(gè)實(shí)施例中，在將數(shù)字“0”編碼到調(diào)制時(shí)鐘信號(hào)中時(shí)，所有的開(kāi)關(guān)SV₀+在調(diào)制時(shí)鐘信號(hào)的半個(gè)周期內(nèi)是閉合的，同時(shí)所有的 開(kāi)關(guān)SV₀-是斷開(kāi)的。在接下來(lái)的半個(gè)周期內(nèi)，所有的開(kāi)關(guān)SV₀+被斷開(kāi)并且所有的開(kāi)關(guān)SV₀-被閉合。從而，當(dāng)調(diào)制時(shí)鐘信號(hào)中的數(shù)據(jù)的值是“0”時(shí)，開(kāi)關(guān)SV₀+和SV₀-隨著每個(gè)沿事件被交替地?cái)嚅_(kāi)和閉合。同時(shí)，當(dāng)在調(diào)制時(shí)鐘信號(hào)中編碼數(shù)字“0”時(shí)，SV₁+和SV₁-繼續(xù)保持?jǐn)嚅_(kāi)。這導(dǎo)致輸出引腳36a、36b之間的電壓的振幅為V₀，其中，在時(shí)鐘信號(hào)的每半個(gè)周期(即，隨著每個(gè)延事件)之后切換極性。V₀的值是V₁的值的一半，或者大約100mV。

圖4是根據(jù)一個(gè)實(shí)施例的時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器28的示意圖。圖4的時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器28包括通過(guò)對(duì)應(yīng)的開(kāi)關(guān)選擇性地耦接于輸出引腳36a、36b之間的四個(gè)電源電壓2V₁、1.5V₁、0.5V₁。具體地，電源電壓2V₁通過(guò)第一開(kāi)關(guān)SV₁+耦接至輸出引腳36a。電源電壓2V₁通過(guò)第一開(kāi)關(guān)SV₁-耦接至輸出引腳36b。電源電壓1.5V₁通過(guò)第一開(kāi)關(guān)SV₀+耦接至輸出引腳36a。電源電壓1.5V₁通過(guò)第一開(kāi)關(guān)SV₀-耦接至輸出引腳36b。電源電壓0.5V₁通過(guò)第二開(kāi)關(guān)SV₀-耦接至輸出引腳36a。電源電壓0.5V₁通過(guò)第二開(kāi)關(guān)SV₀+耦接至輸出引腳36b。電源電壓接地通過(guò)第二開(kāi)關(guān)SV₁-耦接至輸出引腳36a。電源電壓接地通過(guò)第二開(kāi)關(guān)SV₁+耦接至輸出引腳36b。電阻器R_t是與數(shù)據(jù)傳輸裝置22相關(guān)聯(lián)的電阻。R_t＝50Ω。電阻器R_r是與接收裝置24相關(guān)聯(lián)的電阻，并且雖然不是時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器28的一部分，電阻器R_r被示出，以便更好地展示調(diào)制時(shí)鐘信號(hào)在數(shù)據(jù)接收裝置24的時(shí)鐘和數(shù)據(jù)接收器38處被接收時(shí)的振幅。R_r＝100Ω。

在一個(gè)實(shí)施例中，在將數(shù)字“1”編碼到調(diào)制時(shí)鐘信號(hào)中時(shí)，所有的開(kāi)關(guān)SV₁+在調(diào)制時(shí)鐘信號(hào)的半個(gè)周期內(nèi)是閉合的，同時(shí)所有的開(kāi)關(guān)SV₁-是斷開(kāi)的。在接下來(lái)的半個(gè)周期內(nèi)，所有的開(kāi)關(guān)SV₁+被斷開(kāi)并且所有的開(kāi)關(guān)SV₁-被閉合。從而，當(dāng)調(diào)制時(shí)鐘信號(hào)中的數(shù)據(jù)的值是“1”時(shí)，開(kāi)關(guān)SV₁+和SV₁-隨著每個(gè)沿事件而被交替地?cái)嚅_(kāi)和閉合。同時(shí)，SV₀+和SV₀-被斷開(kāi)，而數(shù)字“1”被編碼在調(diào)制時(shí)鐘信號(hào)中。這導(dǎo)致輸出引腳36a、36b之間的電壓的振幅為V₁，其中，在時(shí)鐘信號(hào)的每半個(gè)周期(即，隨著每個(gè)沿事件)之后切換極性。

在一個(gè)實(shí)施例中，在將數(shù)字“0”編碼到調(diào)制時(shí)鐘信號(hào)中時(shí)，所有的開(kāi)關(guān)SV₀+在調(diào)制時(shí)鐘信號(hào)的半個(gè)周期內(nèi)是閉合的，同時(shí)所有的 開(kāi)關(guān)SV₀-是斷開(kāi)的。在接下來(lái)的半個(gè)周期內(nèi)，所有的開(kāi)關(guān)SV₀+被斷開(kāi)并且所有的開(kāi)關(guān)SV₀-被閉合。從而，當(dāng)調(diào)制時(shí)鐘信號(hào)中的數(shù)據(jù)的值是“0”時(shí)，開(kāi)關(guān)SV₀+和SV₀-隨著每個(gè)沿事件被交替地?cái)嚅_(kāi)和閉合。同時(shí)，當(dāng)在調(diào)制時(shí)鐘信號(hào)中編碼數(shù)字“0”時(shí)，SV₁+和SV₁-繼續(xù)保持?jǐn)嚅_(kāi)。這導(dǎo)致輸出引腳36a、36b之間的電壓的振幅為V₀，其中，在時(shí)鐘信號(hào)的每半個(gè)周期(即，隨著每個(gè)沿事件)之后切換極性。V₀的值是V₁的值的一半，或者大約100mV。

圖5是根據(jù)一個(gè)實(shí)施例的數(shù)據(jù)接收裝置24的示例示意圖。數(shù)據(jù)接收裝置24包括時(shí)鐘和數(shù)據(jù)接收器38以及耦接至?xí)r鐘和數(shù)據(jù)接收器38的數(shù)據(jù)檢索電路40。時(shí)鐘和數(shù)據(jù)接收器38耦接至?xí)r鐘輸入端46a、46b。數(shù)據(jù)檢索電路40耦接至數(shù)據(jù)輸入端44a、44b。

時(shí)鐘和數(shù)據(jù)接收器38包括第一差分差值放大器58、第二差分差值放大器60、比較器62、異或門64和延遲電路66。時(shí)鐘輸入端引腳46a、46b通過(guò)專用時(shí)鐘通道50從數(shù)據(jù)傳輸裝置22接收調(diào)制時(shí)鐘信號(hào)。具體地，在時(shí)鐘輸入端引腳46a、46b上的兩個(gè)互補(bǔ)信號(hào)中接收調(diào)制時(shí)鐘信號(hào)。如前所述，調(diào)制時(shí)鐘信號(hào)可以具有兩個(gè)振幅之一。當(dāng)調(diào)制時(shí)鐘信號(hào)具有振幅V₁時(shí)，時(shí)鐘輸入端46a、46b之間的電壓差是V₁。當(dāng)調(diào)制時(shí)鐘信號(hào)具有振幅V₀時(shí)，時(shí)鐘輸入端46a、46b之間的電壓差是V₀，大約是V₁的一半。在一個(gè)實(shí)施例中，V₁＝200mV，并且V₀等于100mV。

第一差分差值放大器58具有四個(gè)信號(hào)輸入端：上部非反相輸入端+、上部反相輸入端-、下部非反相輸入端+和下部反相輸入端-。調(diào)制時(shí)鐘信號(hào)被從時(shí)鐘輸入端46a、46b傳遞至第一差分差值放大器58的上部反相輸入端和上部非反相輸入端。在第一差分差值放大器58的下部非反相輸入端與下部反相輸入端之間提供了閾值電壓V_th。閾值電壓V_th的絕對(duì)值在V₀與V₁之間并且具有被選擇為使得第一差分差值放大器58可以可靠地檢測(cè)調(diào)制時(shí)鐘信號(hào)是否在V₁或V₀上的值。

如果輸入引腳46a與46b之間的電壓差大于V_th并且為正，第一差分差值放大器58輸出高電壓或邏輯“1”。對(duì)于所有其他的情況， 第一差分差值放大器58輸出低電壓或邏輯“0”。

第二差分差值放大器60被配置成類似于第一差分差值放大器58，除了在差分差值放大器60的下部非反相輸入端和下部反相輸入端之間接收閾值電壓-V_th之外。如果輸入引腳46a與46b之間的電壓差在振幅上大于V_th并且為負(fù)，第二差分差值放大器60輸出高電壓或邏輯“1”。對(duì)于所有其他的情況，第二差分差值放大器60輸出低電壓或邏輯“0”。

第一差分差值放大器58和第二差分差值放大器60各自向異或門64的對(duì)應(yīng)輸入端提供它們的輸出。如果差分差值放大器58、60的輸出端中任一個(gè)輸出端為高，那么異或門64輸出高電壓或邏輯“1”。如果差分差值放大器58、60的輸出端中兩個(gè)輸出端均為低，那么異或門64輸出低電壓或邏輯“0”。異或門64的輸出指示被編碼到調(diào)制時(shí)鐘信號(hào)中的數(shù)據(jù)。異或門64將其輸出傳遞到數(shù)據(jù)檢索電路40。

調(diào)制時(shí)鐘信號(hào)也被從時(shí)鐘輸入端46a、46b傳遞到比較器62。如果在非反相輸入端處的電壓大于在反相輸入端上的電壓，比較器62輸出高電壓或邏輯“一”。如果在非反相輸入端處的電壓小于在反相輸入端上的電壓，比較器62輸出低電壓或邏輯“0”。比較器62的輸出反映沒(méi)有振幅調(diào)制的時(shí)鐘信號(hào)，因?yàn)楸容^器62僅輸出邏輯高或邏輯低。

比較器62的輸出被傳遞到可變延遲電路66，該可變延遲電路向來(lái)自比較器62的時(shí)鐘信號(hào)輸出引入了所選擇的延遲，以便適當(dāng)?shù)厥箶?shù)據(jù)檢索電路40與由數(shù)據(jù)接收裝置24所接收的數(shù)據(jù)相同步?？勺冄舆t電路66的輸出是時(shí)鐘信號(hào)，通過(guò)該時(shí)鐘信號(hào)，數(shù)據(jù)檢索電路40被同步到數(shù)據(jù)傳輸裝置22。在一個(gè)實(shí)施例中，可變延遲電路66包括多個(gè)串聯(lián)連接的緩沖器電路。可以增加或減少在該串聯(lián)中活躍的緩沖器電路的數(shù)量，以便通過(guò)操作耦接至緩沖器電路66的多個(gè)開(kāi)關(guān)來(lái)增大或減小延遲。

在一個(gè)實(shí)施例中，可以通過(guò)僅將“0”編碼到調(diào)制時(shí)鐘信號(hào)中同 時(shí)在數(shù)據(jù)通道48上發(fā)送訓(xùn)練數(shù)據(jù)流來(lái)校準(zhǔn)合適的延遲?？梢詫?duì)延遲電路66進(jìn)行調(diào)整，直至數(shù)據(jù)信號(hào)與調(diào)制時(shí)鐘信號(hào)適當(dāng)?shù)赝健?/p>

數(shù)據(jù)檢索電路40包括比較器56，該比較器耦接至通過(guò)數(shù)據(jù)通道48從數(shù)據(jù)傳輸裝置22接收數(shù)據(jù)信號(hào)的數(shù)據(jù)輸入端44a、44b。如果在非反相輸入端處的電壓大于在反相輸入端上的電壓，比較器56輸出高電壓或邏輯“1”。如果在非反相輸入端處的電壓小于在反相輸入端上的電壓，比較器62輸出低電壓或邏輯“0”。比較器56的輸出指示被編碼在數(shù)據(jù)信號(hào)中的數(shù)據(jù)。比較器56的輸出將保持恒定，直至接收到新的數(shù)據(jù)值。

比較器56的輸出被傳遞到兩個(gè)觸發(fā)器70c、70d的設(shè)定輸入端S。觸發(fā)器70c、70d還在它們的時(shí)鐘輸入端上接收可變延遲電路66的輸出。在一個(gè)實(shí)施例中，可變延遲時(shí)鐘電路為不同的數(shù)據(jù)信道提供不同的延遲以對(duì)數(shù)據(jù)和時(shí)鐘偏移校正適當(dāng)量。這在附圖中被展示為來(lái)自可變延遲電路66的單獨(dú)的輸出，但是其還可以通過(guò)對(duì)每個(gè)信道具有不同的可變延遲電路66來(lái)實(shí)現(xiàn)。關(guān)于觸發(fā)器70d的時(shí)鐘輸入來(lái)反轉(zhuǎn)觸發(fā)器70c的時(shí)鐘輸入。觸發(fā)器70d、70c的輸出Q對(duì)應(yīng)于來(lái)自數(shù)據(jù)信號(hào)的檢索數(shù)據(jù)。觸發(fā)器70c、70d的輸出是觸發(fā)器70c、70d的輸出Q的邏輯相反項(xiàng)。

異或門64的輸出被傳遞到兩個(gè)觸發(fā)器70a、70b的設(shè)定輸入端S。觸發(fā)器70a、70b還在它們的時(shí)鐘輸入端上接收可變延遲電路66的輸出。關(guān)于觸發(fā)器70d的時(shí)鐘輸入來(lái)反轉(zhuǎn)觸發(fā)器70a的時(shí)鐘輸入。觸發(fā)器70a、70b的輸出Q對(duì)應(yīng)于來(lái)自調(diào)制時(shí)鐘信號(hào)的檢索數(shù)據(jù)。觸發(fā)器70a、70b的輸出是觸發(fā)器70a、70b的輸出Q的邏輯相反項(xiàng)。

為確保從調(diào)制時(shí)鐘信號(hào)對(duì)第一數(shù)據(jù)的可靠檢索，在一個(gè)實(shí)施例中，可以校準(zhǔn)閾值電壓V_th以確保對(duì)調(diào)制時(shí)鐘信號(hào)的振幅V₀和V₁的可靠檢測(cè)。在一個(gè)示例中，在校準(zhǔn)過(guò)程期間，時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器28可以將1-0-1-0編碼到調(diào)制時(shí)鐘信號(hào)中。數(shù)據(jù)接收裝置24可以調(diào)整閾值電壓V_th，直至數(shù)據(jù)檢索電路40可以可靠地檢測(cè)到調(diào)制時(shí)鐘信號(hào)中的1-0-1-0。數(shù)據(jù)接收裝置24可以包括數(shù)模轉(zhuǎn)換器以生成V_th并在 校準(zhǔn)期間遞增地對(duì)其進(jìn)行調(diào)整。

圖6是根據(jù)一個(gè)實(shí)施例的圖5的差分差值放大器58的一個(gè)示例的示意圖。差分差值放大器58包括一對(duì)PMOS晶體管74、76，這些晶體管各自在其源極端子上接收電流源的輸出I_D1。晶體管74的柵極端子耦接至?xí)r鐘輸入端46a，同時(shí)晶體管76的柵極端子耦接至?xí)r鐘輸入端46b。晶體管74的漏極端子耦接至比較器78的反相輸入端。晶體管76的漏極端子耦接至比較器78的非反相輸入端。兩個(gè)電阻器R6耦接于地與晶體管78的對(duì)應(yīng)輸入端之間。差分差值放大器58進(jìn)一步包括第二對(duì)PMOS晶體管80、82。晶體管80、82的源極端子耦接至第二電流源I_D2。晶體管80、82的柵極端子接收其間的V_th。

如果輸入引腳46a與46b之間的電壓差(V_46a-V_46b)大于V_th并且為正，第一差分差值放大器58輸出高電壓或邏輯“1”。對(duì)于所有其他的情況，第一差分差值放大器58輸出低電壓或邏輯“0”。

雖然未在附圖中示出，第二差分差值放大器60可以與第一差分差值放大器58基本上完全相同，除了在晶體管80、82的等效物之間施加-V_th之外。

圖7是時(shí)序圖，示出了根據(jù)一個(gè)實(shí)施例的時(shí)鐘信號(hào)和調(diào)制時(shí)鐘信號(hào)。具體地，圖7的時(shí)序圖展示了調(diào)制時(shí)鐘信號(hào)每半個(gè)周期可以承載多個(gè)位。例如，如在圖7中所示出的，時(shí)鐘數(shù)據(jù)驅(qū)動(dòng)器28可以在四個(gè)振幅V₀₀、V₀₁、V₁₀、V₁₁之一之間對(duì)調(diào)制時(shí)鐘信號(hào)的振幅進(jìn)行調(diào)制。這種類型的信號(hào)不同于標(biāo)準(zhǔn)的脈沖振幅調(diào)制信號(hào)，其中，具有相同絕對(duì)值的正振幅和負(fù)振幅被認(rèn)為是兩種不同的符號(hào)。在此所描述的實(shí)施例中，V₀₀、V₁₁等根據(jù)時(shí)鐘的絕對(duì)值來(lái)承載符號(hào)(即，差分負(fù)或差分正)。從而，V₀₀將意味著相同的符號(hào)等等。正差分值和負(fù)差分值的切換僅是承載時(shí)鐘沿信息。

在時(shí)間T₀，調(diào)制時(shí)鐘信號(hào)的振幅轉(zhuǎn)變?yōu)檎穹鵙₀₁，指示這些當(dāng)前數(shù)據(jù)位具有數(shù)字值“01”。在時(shí)間T₁，調(diào)制時(shí)鐘信號(hào)的振幅轉(zhuǎn)變?yōu)檎穹鵙₁₀，指示這些當(dāng)前數(shù)據(jù)位具有數(shù)字值“10”。V₁₀大于V₀₁。在 時(shí)間T₂，調(diào)制時(shí)鐘信號(hào)的振幅轉(zhuǎn)變?yōu)檎穹鵙₀₀，指示這些當(dāng)前數(shù)據(jù)位具有數(shù)字值“00”。V₀₀小于V₀₁。在時(shí)間T₃，調(diào)制時(shí)鐘信號(hào)的振幅轉(zhuǎn)變?yōu)檎穹鵙₁₁，指示這些當(dāng)前數(shù)據(jù)位具有數(shù)字值“11”。V₁₁小于V₁₀。在時(shí)間T₄，調(diào)制時(shí)鐘信號(hào)的振幅轉(zhuǎn)變?yōu)檎穹鵙₀₀，指示這些當(dāng)前數(shù)據(jù)位具有數(shù)字值“00”。在時(shí)間T₅，調(diào)制時(shí)鐘信號(hào)的振幅轉(zhuǎn)變?yōu)檎穹鵙₀₁，指示這些當(dāng)前數(shù)據(jù)位具有數(shù)字值“01”。接收還類似地發(fā)生在多個(gè)判定閾值上。鑒于本披露，本領(lǐng)域的普通技術(shù)人員將會(huì)理解，可以在調(diào)制時(shí)鐘信號(hào)的每半個(gè)周期內(nèi)包括多于兩個(gè)位。

以上所描述的各個(gè)實(shí)施例可以被組合以提供進(jìn)一步的實(shí)施例。在本說(shuō)明書(shū)中引用的和/或在申請(qǐng)數(shù)據(jù)表中列舉的所有美國(guó)專利、美國(guó)專利申請(qǐng)公開(kāi)、美國(guó)專利申請(qǐng)、外國(guó)專利、外國(guó)專利申請(qǐng)和非專利公開(kāi)通過(guò)引用而完全并入于此。如果有必要，可以對(duì)實(shí)施例的各方面進(jìn)行修改，以采用各專利、申請(qǐng)和公開(kāi)的概念來(lái)提供更進(jìn)一步的實(shí)施例。

鑒于以上的詳細(xì)說(shuō)明，可以對(duì)實(shí)施例做出這些和其他改變?？傊谝韵聶?quán)利要求書(shū)中，所使用的術(shù)語(yǔ)不應(yīng)當(dāng)被解釋為將權(quán)利要求書(shū)局限于本說(shuō)明書(shū)和權(quán)利要求書(shū)中所披露的特定實(shí)施例，而是應(yīng)當(dāng)被解釋為包括所有可能的實(shí)施例、連同這些權(quán)利要求有權(quán)獲得的等效物的整個(gè)范圍。因此，權(quán)利要求并不局限于本公開(kāi)的范圍。