本發(fā)明屬于微電子器件及存儲(chǔ)器技術(shù)領(lǐng)域，尤其涉及一種改善三維集成阻變存儲(chǔ)器的耐久性(endurance)的方法。

背景技術(shù)：

器件在電壓作用下工作時(shí)，由于焦耳熱的作用將導(dǎo)致器件自身溫度發(fā)生變化，因此，由焦耳熱引起的熱效應(yīng)在半導(dǎo)體器件中是一種普遍現(xiàn)象。半導(dǎo)體器件中不同的材料受熱后其膨脹系數(shù)不同，器件內(nèi)部的熱應(yīng)力將分布不均。隨著三維(3d)集成阻變存儲(chǔ)器(rram)集成度的不斷提高，存儲(chǔ)單元數(shù)量急劇增加，這種由焦耳熱引起的熱效應(yīng)將會(huì)變得更加嚴(yán)重。因此，隨著集成度的不斷增加，三維集成rram將面臨最大的挑戰(zhàn)是如何解決器件的熱效應(yīng)問(wèn)題，而這種熱效應(yīng)現(xiàn)象伴隨著器件特征尺寸的下降，熱量分布對(duì)于rram器件的影響(如能耗，熱穩(wěn)定性等)變得尤為突出。特別是隨著存儲(chǔ)單元密度的不斷提升，相鄰單元之間的距離不斷減小，鄰近單元的熱串?dāng)_將嚴(yán)重制約著三維集成rram的發(fā)展和應(yīng)用。

關(guān)于三維集成阻變存儲(chǔ)器，目前國(guó)內(nèi)外許多研究小組都投入了大量的精力進(jìn)行研究且取得了不錯(cuò)的研究成果，但是，由于實(shí)驗(yàn)測(cè)量阻變存儲(chǔ)器三維集成中的熱效應(yīng)難度大，目前常規(guī)的熱分析手段難以勝任，因此關(guān)于三維阻變存儲(chǔ)器在焦耳熱效應(yīng)作用下的endurance特性的研究鮮有報(bào)道，相關(guān)的技術(shù)手段還有待于深入的研究。

技術(shù)實(shí)現(xiàn)要素：

由上所述，本發(fā)明的目的在于針對(duì)目前三維集成阻變存儲(chǔ)器的熱效應(yīng)研究的不足，本發(fā)明主要目的在于提供一種改善三維集成阻變存儲(chǔ)器的耐久性的方法。

為此，本發(fā)明提供了一種方法，用于改善3drram陣列的耐久性，包括步驟：

步驟1，通過(guò)3d傅立葉熱傳導(dǎo)方程計(jì)算陣列中溫度分布；

步驟2，選擇熱傳輸模式；

步驟3，選擇合適的陣列結(jié)構(gòu)；

步驟4，分析陣列中集成度對(duì)于溫度的影響；

步驟5，評(píng)估陣列中器件的耐久性；

步驟6，根據(jù)評(píng)估結(jié)果改變陣列參數(shù)以提高耐久性。

其中，步驟1中3d傅立葉熱傳導(dǎo)方程為

其中kth表示熱導(dǎo),t表示溫度,c表示熱容,ρ表示材料質(zhì)量密度,t表示時(shí)間,σ表示材料的電導(dǎo)；優(yōu)選地，材料的電導(dǎo)隨溫度變化，如以下公式(2)所示，

式(2)中，α表示電阻溫度系數(shù)，σ0表示室溫t0下的電阻率；進(jìn)一步優(yōu)選地，陣列頂部和底部的字線(wl)或位線(bl)具有理想的散熱封裝結(jié)構(gòu)，陣列頂部和底部溫度在計(jì)算中保持室溫為t0，如公式(3)所示：

t-t0|bc＝0(3)

其中，熱傳輸模式為(i)熱量在同一層器件之間通過(guò)隔離介質(zhì)材料傳遞，或(ii)在不同層rram器件之間沿豎直方向傳遞。

其中，陣列結(jié)構(gòu)為由1個(gè)rram與1個(gè)二極管構(gòu)成的器件單元所構(gòu)成的3d陣列。

其中，步驟5中，利用步驟1所述的公式，并使用rram器件導(dǎo)電細(xì)絲、二極管、字線/位線的物理參數(shù)的集合進(jìn)行三維集成阻變器件熱效應(yīng)的分析，其中物理參數(shù)選自以下組合的任一個(gè)或組合：半徑，厚度，熱導(dǎo)，熱容，室溫下參考電導(dǎo)率，寬度，復(fù)位電壓，室溫。

其中，步驟5中基于arrhenius定律采用瞬態(tài)溫度對(duì)電極壽命的影響進(jìn)行衡量耐久性；優(yōu)選地，通過(guò)聯(lián)系rram的reset時(shí)間treset以及t＝50ns時(shí)刻電極部分中的瞬態(tài)溫度，耐久性的度量nendurance可以表示為，

式中，tlliifetiime表示電極的壽命，基于arrhenius定律：tlliifetiime∝e^(qea/ktp),q表示基元電荷量，k為波爾茲曼常數(shù)，ea為金屬原子在周圍隔離材料中熱擴(kuò)散的激活能。

其中，步驟6包括，采用高金屬遷移激活能的介質(zhì)材料隔離電極部分。

依照本發(fā)明的方法，考慮三維集成阻變器件中熱的傳輸模式，選擇合適的三維集成陣列，分析三維集成阻變器件中集成度對(duì)器件溫度的影響，評(píng)估三維集成阻變器件中的耐久性特性，改善三維集成阻變器件中耐久性特性的方法。

附圖說(shuō)明

以下參照附圖來(lái)詳細(xì)說(shuō)明本發(fā)明的技術(shù)方案，其中：

圖1示出了本發(fā)明提供的三維集成交叉陣列中可能的熱傳導(dǎo)路徑(白色箭頭)示意圖。

圖2(a)為本發(fā)明采用的三維集成阻變存儲(chǔ)器器件結(jié)構(gòu)示意圖，圖2(b)為單個(gè)器件單元由一個(gè)阻變存儲(chǔ)單元(rram)，由電極和一個(gè)二極管(diode)串聯(lián)組成。

圖3為三種不同集成度的三維集成阻變存儲(chǔ)器結(jié)構(gòu)示意圖：(a)3×3×1，(b)3×3×2，(c)3×3×3。

圖4(a)-(c)為選用的陣列結(jié)構(gòu)示意圖；(d)-(f)為編程器件的溫度動(dòng)態(tài)變化，其中陣列大小分別為(a)3×3×1、(b)3×3×2、(c)3×3×3；進(jìn)行編程操作的rram和淺色的二極管相連，未進(jìn)行編程的rram和深色二極管相連，淺色字線/位線上施加電壓v，深色字線/位線接地。

圖5示出了3×3×1、3×3×2、3×3×3三種不同陣列下，電極部分最高溫度隨時(shí)間的變化，與圖4(a)-(c)相對(duì)應(yīng)。

圖6示出了計(jì)算所得3×3×1、3×3×2、3×3×3三種陣列大小下系統(tǒng)的endurance特性與ea的依賴關(guān)系。

圖7為依照本發(fā)明方法的示意性流程圖。

具體實(shí)施方式

以下參照附圖并結(jié)合示意性的實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開(kāi)了能有效改善3drram陣列耐久性的 方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所用的術(shù)語(yǔ)“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說(shuō)明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹?jí)關(guān)系。

該方法包括以下步驟：

步驟1：通過(guò)三維傅里葉熱傳導(dǎo)方程計(jì)算集成陣列中的溫度分布

rram三維集成陣列中溫度的分布可以采用各種熱傳導(dǎo)模型及其對(duì)應(yīng)的方程來(lái)描述，但是基于精確度考慮，最優(yōu)地通過(guò)公式(1)所示的三維傅里葉熱傳導(dǎo)方程進(jìn)行描述：

式(1)中，kth表示熱導(dǎo),t表示溫度,c表示熱容,ρ表示材料質(zhì)量密度,t表示時(shí)間,σ表示材料的電導(dǎo)。而材料的電導(dǎo)一般會(huì)隨溫度變化，可以用公式(2)表示為，

式(2)中，α表示電阻溫度系數(shù)，σ0表示室溫t0下的電阻率，陣列頂部和底部的字線(wl)或位線(bl)假設(shè)具有理想的散熱封裝結(jié)構(gòu)，在計(jì)算中保持室溫為t0，如公式(3)所示：

t-t0|bc＝0(3)

本發(fā)明中為了準(zhǔn)確的計(jì)算出器件的溫度效應(yīng)，電導(dǎo)模擬中采用三維電阻網(wǎng)絡(luò)模型，計(jì)算理論基于歐姆定律和基爾霍夫方程。通常難以精確地計(jì)算整個(gè)器件陣列的熱分布，但是可以針對(duì)陣列的局部(例如在晶圓上虛設(shè)單元中制造的測(cè)試結(jié)構(gòu))，選取陣列中某些特征化區(qū)域(特定的器件結(jié)構(gòu))，通過(guò)試驗(yàn)測(cè)量值(局部區(qū)域溫度或熱成像譜線等)與理論計(jì)算值之間的關(guān)系修正后續(xù)過(guò)程，例如通過(guò)試驗(yàn)數(shù)據(jù)反饋修改以提高精確度、改變未來(lái)設(shè)計(jì)的實(shí)際陣列結(jié)構(gòu)等。

步驟2：考慮三維集成阻變器件中熱的傳輸模式

圖1示出了三維集成rramcrossbar陣列中幾種可能的熱傳導(dǎo)路徑(白色箭頭所示)。單個(gè)rram器件產(chǎn)熱，熱量可以在同一層的器件之間通過(guò)隔離介質(zhì)材料傳遞，也可以在不同層rram器件之間沿 豎直方向傳遞，或者在相鄰單元之間傳遞。此外rram器件的字線位線一般具有較高的導(dǎo)熱能力，字線位線的熱傳導(dǎo)作用同樣會(huì)十分顯著。具體的，通過(guò)對(duì)器件結(jié)構(gòu)的分析，特別是基于不同熱傳輸模式對(duì)應(yīng)的熱分布以及后續(xù)相應(yīng)的熱串?dāng)_影響，設(shè)定(也即在下一批次rram陣列制造中選用)合適的熱傳輸模式及其對(duì)應(yīng)的rram與二極管的疊置結(jié)構(gòu)

步驟3：選擇合適的三維集成陣列

根據(jù)熱傳輸模型計(jì)算(或模擬)當(dāng)前器件(rram陣列)相應(yīng)的熱分布，選擇合適的陣列結(jié)構(gòu)以用于后續(xù)熱串?dāng)_的評(píng)估。并且后續(xù)可以根據(jù)評(píng)估結(jié)果，反饋修改下一批次產(chǎn)品設(shè)計(jì)中陣列結(jié)構(gòu)。

圖2示出了本發(fā)明所采用的器件結(jié)構(gòu)示意圖，其結(jié)構(gòu)為1d1r(d表示二極管，r表示一個(gè)阻變存儲(chǔ)單元)的crossbar陣列結(jié)構(gòu)。器件單元由一個(gè)阻變存儲(chǔ)單元(rram)，電極和一個(gè)二極管(diode)串聯(lián)組成，如圖2(b)所示。圖2中同一層的結(jié)構(gòu)為(圖b):a(rram-電極-二極管)，其層與層之間都是按照這種結(jié)構(gòu)進(jìn)行排布(即：a-a-a-a；其他的排布方式還有：a-b-a-b,b的結(jié)構(gòu)為二極管-電極-rram,或a-b-b-a等)。

步驟4：分析三維集成阻變器件中編程器件集成度對(duì)溫度的影響

基于步驟2所示的熱傳導(dǎo)路徑，結(jié)合步驟1中的公式可以計(jì)算出三維集成阻變器件的熱分布狀況。當(dāng)程器件的集成度越高時(shí)，rram器件在編程操作中，溫度上升越快；另外，由于電極部分與導(dǎo)電細(xì)絲直接相連，規(guī)模較大的陣列，電極部分溫度上升更快。溫度與器件集成度具有一定的關(guān)系，雖然難以采用具體函數(shù)關(guān)系(也即給出完整的方程)，但是可以通過(guò)針對(duì)局部結(jié)構(gòu)的多次試驗(yàn)測(cè)試與理論計(jì)算值進(jìn)行擬合。

首先根據(jù)步驟3的器件結(jié)構(gòu)特性，分別建立的3×3×1，3×3×2，3×3×3的crossbar結(jié)構(gòu)的rram，器件的特征尺寸為100nm至30nm。。然后利用步驟1所述的公式及方法，并使用表一列出的基本物理參數(shù)進(jìn)行三維集成阻變器件熱效應(yīng)的分析。其中，值得特別注意的是，器件尺寸對(duì)于溫度分布具有明顯的影響，例如器件尺寸減小 會(huì)導(dǎo)致溫度分布發(fā)生顯著變化(例如增大，平方或立方地增大，指數(shù)增大等)。

表一模擬計(jì)算所用物理參數(shù)

表中r為半徑，h為厚度，kth表示熱導(dǎo)，c為熱容，σ0表示室溫下的參考電導(dǎo)率，w表示寬度，下標(biāo)cf，diode和line分別代表導(dǎo)電細(xì)絲(cf)，二極管(diode)和字線/位線(wl/bl)單元。v表示reset電壓，t0為室溫。表一中kth_diiode和σ0_diiode列出兩個(gè)值，分別對(duì)應(yīng)二極管正向?qū)顟B(tài)和反向關(guān)斷狀態(tài)下的參數(shù)取值。

不同集成度的三維集成阻變存儲(chǔ)器的熱分布計(jì)算所得的結(jié)果，如圖4及圖5所示。圖4為編程器件位于集成陣列的中間的情況下，系統(tǒng)的溫度分布變化。圖5為編程rram器件的最高溫度隨時(shí)間的變化。從圖4和圖5可以看出，rram器件編程操作中，溫度急劇上升，由于電極部分與導(dǎo)電細(xì)絲直接相連，電極部分溫度上升很快，并且規(guī)模較大的陣列具有更高的溫度。

步驟5：評(píng)估三維集成阻變器件中的耐久性特性

隨著三維集成阻變器件的尺寸減小，在小尺寸下，電極部分的性能退化過(guò)程與單極性rram器件導(dǎo)電細(xì)絲低阻態(tài)保持特性退化過(guò)程 比較類似。本發(fā)明采用一種簡(jiǎn)單的方法對(duì)陣列系統(tǒng)的endurance性能nendurance進(jìn)行評(píng)估。通過(guò)聯(lián)系rram的reset時(shí)間treset以及t＝50ns時(shí)刻電極部分中的瞬態(tài)溫度，nendurance可以表示為，

式中，tlliifetiime表示電極的壽命，基于arrhenius定律：tlliifetiime∝e^(qea/ktp),q表示基元電荷量，k為波爾茲曼常數(shù)，ea為金屬原子在周圍隔離材料中熱擴(kuò)散的激活能。ea越大，金屬原子越難遷移，電極部分也會(huì)具有更好的壽命特性；另外，本發(fā)明中假設(shè)ea＝1..5ev，t＝400k情況下電極部分壽命為10年。

步驟6：改善三維集成阻變器件中endurance的方法

通過(guò)上述步驟1，2，3，4，5對(duì)于三維集成阻變存儲(chǔ)器的熱效應(yīng)及電極材料壽命的分析，本發(fā)明提出了可以通過(guò)采用具有較大的金屬原子在周圍隔離材料中熱擴(kuò)散的激活能來(lái)提高三維集成阻變器件中endurance特性的方法。

例如，根據(jù)步驟5所述的評(píng)估三維集成阻變器件中的endurance特性的方法，評(píng)估所得三種不同集成度的陣列系統(tǒng)的endurance性能與ea的依賴關(guān)系。結(jié)果表明，隨著ea增大大，陣列的endurance性能顯著提升，以3×3×3陣列為例，當(dāng)ea從1..5ev增大至3ev時(shí)，陣列的endurance特性可以從10⁷次提升到10¹⁷次，提升了10¹⁰倍，結(jié)果如圖6所示。因此，使用的電極部分具有高金屬遷移激活能的介質(zhì)材料進(jìn)行隔離可以顯著增加rram陣列的endurance次數(shù)。高金屬遷移激活能的介質(zhì)材料(依照ea大小，如al>ni>ag、cu、pd>pt、au，阻變存儲(chǔ)器中的電極材料都是金屬，對(duì)應(yīng)的介質(zhì)材料是這些材料的氧化物)，不會(huì)帶來(lái)寄生效應(yīng)，因此選用的電極一般為pt、ag、cu、au等，使得電極材料不會(huì)影響ea。

依照本發(fā)明的方法，考慮三維集成阻變器件中熱的傳輸模式，選擇合適的三維集成陣列，分析三維集成阻變器件中集成度對(duì)器件溫度的影響，評(píng)估三維集成阻變器件中的耐久性特性，改善三維集成阻變器件中耐久性特性的方法。

盡管已參照一個(gè)或多個(gè)示例性實(shí)施例說(shuō)明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無(wú)需脫離本發(fā)明范圍而對(duì)器件結(jié)構(gòu)或方法流程做出各種合適的改變和等價(jià)方式。此外，由所公開(kāi)的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開(kāi)的特定實(shí)施例，而所公開(kāi)的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。