帶非易失性存儲(chǔ)器的處理器芯片仿真器的制造方法
【專利摘要】本發(fā)明公開了一種帶非易失性存儲(chǔ)器的處理器芯片仿真器，包括：仿真芯片，其包括仿真邏輯模塊和處理器核；一SRAM存儲(chǔ)器，其包括程序存儲(chǔ)器區(qū)域和數(shù)據(jù)存儲(chǔ)器區(qū)域；時(shí)鐘源；處理器核從程序存儲(chǔ)器區(qū)域讀取用戶程序語(yǔ)句并執(zhí)行；處理器核執(zhí)行數(shù)據(jù)存儲(chǔ)器頁(yè)擦或片擦用戶程序語(yǔ)句后告知仿真邏輯模塊；仿真邏輯模塊對(duì)數(shù)據(jù)存儲(chǔ)器區(qū)域中的目標(biāo)地址范圍執(zhí)行頁(yè)擦或片擦，同時(shí)停止向處理器核輸出時(shí)鐘信號(hào)；仿真邏輯模塊完成頁(yè)擦或片擦后，恢復(fù)向處理器核輸出時(shí)鐘信號(hào)，處理器核繼續(xù)讀取和執(zhí)行用戶程序。本發(fā)明能較為真實(shí)地模擬非易失性存儲(chǔ)器特性的數(shù)據(jù)存儲(chǔ)器片擦或頁(yè)擦功能，方便用戶程序的開發(fā)、調(diào)試和功能仿真，有助于提高代碼開發(fā)效率。
【專利說(shuō)明】帶非易失性存儲(chǔ)器的處理器芯片仿真器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種處理器芯片仿真器，特別是涉及一種帶非易失性存儲(chǔ)器的處理器芯片仿真器。

【背景技術(shù)】
[0002]處理器芯片內(nèi)有用戶開發(fā)的用戶程序，在用戶程序的編寫和調(diào)試中，所使用的工具一般是處理器芯片仿真器。仿真器內(nèi)使用包含產(chǎn)品處理器芯片各項(xiàng)功能的仿真芯片，用于模擬產(chǎn)品處理器芯片的工作行為，仿真芯片與仿真器其他部件(存放用戶程序的程序存儲(chǔ)器、存放數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)器，以及用戶電腦上的集成開發(fā)環(huán)境連接等)配合實(shí)現(xiàn)用戶程序的仿真運(yùn)行和各項(xiàng)調(diào)試功能。
[0003]由于芯片廠商的同一系列芯片產(chǎn)品的數(shù)據(jù)存儲(chǔ)器特性和大小可能有所不同，同時(shí)考慮使用仿真器調(diào)試用戶程序時(shí)主要關(guān)注功能調(diào)試，不關(guān)注存儲(chǔ)器的性能，現(xiàn)有的針對(duì)同一系列芯片的仿真器通常是同一種仿真器系統(tǒng)，采用SRAM (Static Random AccessMemory，靜態(tài)隨機(jī)存取存儲(chǔ)器)來(lái)等效替代產(chǎn)品芯片中用作程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的各種特性的非易失性存儲(chǔ)器[包括EEPROM (Electrically Erasable ProgrammableRead-Only Memory,電可擦可編程只讀存儲(chǔ)器)、FLASH (閃速存儲(chǔ)器)等非易失性存儲(chǔ)器]，在讀取、執(zhí)行用戶程序，以及寫入、讀取數(shù)據(jù)時(shí)，功能上是等效的，存放用戶程序的程序存儲(chǔ)器與存放數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)器在現(xiàn)有處理器芯片仿真器中通常是使用同一塊大容量SRAM來(lái)實(shí)現(xiàn)的，程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器在這塊SRAM中所占用地址區(qū)域不同，這樣做而不是使用兩片獨(dú)立的SRAM分別等效替代程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器是為了減少仿真芯片引出的信號(hào)線(如果使用兩片SRAM分別替代程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器需要從仿真芯片引出兩組數(shù)據(jù)/地址總線，使用1片SRAM的話只需要使用一組數(shù)據(jù)/地址總線)，充分利用SRAM的大容量(SRAM通常都具有幾Μ到幾十Μ的空間)。同時(shí)，由于SRAM的讀寫壽命一般都遠(yuǎn)大于非易失性存儲(chǔ)器，鑒于仿真器經(jīng)常要下載和讀取用戶程序、讀寫數(shù)據(jù)的特點(diǎn)，在仿真器中使用SRAM等效替代產(chǎn)品芯片的非易失性存儲(chǔ)器作為程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器可以延長(zhǎng)仿真器的使用壽命。另外，SRAM讀寫速度一般要高于非易失性存儲(chǔ)器，也有助于提高調(diào)試效率(程序下載速度、執(zhí)行速度、數(shù)據(jù)讀寫速度等)。因此，現(xiàn)有仿真器中都是以SRAM等效替代產(chǎn)品芯片的非易失性存儲(chǔ)器作為程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的，這種做法是合理的。
[0004]從程序存儲(chǔ)器讀取程序代碼，處理器核執(zhí)行程序代碼，然后處理器核讀寫數(shù)據(jù)存儲(chǔ)器，這一過(guò)程中不會(huì)有同時(shí)操作程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的情況，因此現(xiàn)有處理器芯片仿真器中通常都是使用同一塊大容量SRAM來(lái)替代程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器，SRAM以一組數(shù)據(jù)/地址總線與仿真芯片連接，程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器在這塊SRAM中所占用地址區(qū)域不同，不會(huì)出現(xiàn)從程序存儲(chǔ)器讀取程序時(shí)誤操作數(shù)據(jù)存儲(chǔ)器或者讀寫數(shù)據(jù)存儲(chǔ)器時(shí)誤操作程序存儲(chǔ)器的情況。
[0005]但是，非易失性存儲(chǔ)器除了可以被讀寫外，還具有可以被頁(yè)擦除或者片擦除的功能，真實(shí)非易失性存儲(chǔ)器的頁(yè)擦/片擦都是由存儲(chǔ)器自行完成的，不需要處理器核參與擦除過(guò)程，且在非易失性存儲(chǔ)器擦除過(guò)程中處理器核可以繼續(xù)從程序存儲(chǔ)器讀寫后面的程序語(yǔ)句并執(zhí)行。而在現(xiàn)有仿真器中，由于是采用一片SRAM來(lái)等效替代程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的，SRAM與仿真芯片間只有一組數(shù)據(jù)/地址總線連接，SRAM因不具備擦除功能，如果要實(shí)現(xiàn)頁(yè)擦或片擦功能上的等效，就需要仿真芯片中的仿真邏輯模塊通過(guò)對(duì)SRAM中數(shù)據(jù)存儲(chǔ)器目標(biāo)頁(yè)或全片對(duì)應(yīng)的地址區(qū)域執(zhí)行寫入FFH操作，這一寫數(shù)據(jù)過(guò)程占用了 SRAM與仿真芯片間唯一的一組數(shù)據(jù)/地址總線，而仿真芯片中的處理器核在頁(yè)擦/片擦開始后，會(huì)繼續(xù)從程序存儲(chǔ)器讀取程序語(yǔ)句并執(zhí)行，讀取程序語(yǔ)句也需要使用SRAM與仿真芯片間的那組數(shù)據(jù)/地址總線，這就與尚在進(jìn)行的寫入FFH過(guò)程(等效頁(yè)擦/片擦)發(fā)生了沖突。因此現(xiàn)有情況是，當(dāng)產(chǎn)品處理器芯片中數(shù)據(jù)存儲(chǔ)器是非易失性存儲(chǔ)器時(shí)，該處理器芯片對(duì)應(yīng)的仿真器中，如果使用1片SRAM替代程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器，則數(shù)據(jù)存儲(chǔ)器只支持?jǐn)?shù)據(jù)的讀取和寫入，不支持片擦/頁(yè)擦操作功能，在仿真器上調(diào)試用戶程序時(shí)，用戶需要避開對(duì)數(shù)據(jù)存儲(chǔ)器的片擦/頁(yè)擦操作。


【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的技術(shù)問(wèn)題是提供一種帶非易失性存儲(chǔ)器的處理器芯片仿真器，能夠較為真實(shí)地模擬非易失性存儲(chǔ)器特性的數(shù)據(jù)存儲(chǔ)器片擦或頁(yè)擦功能，方便用戶程序的開發(fā)、調(diào)試和功能仿真，有助于提高代碼開發(fā)效率。
[0007]為解決上述技術(shù)問(wèn)題，本發(fā)明的帶非易失性存儲(chǔ)器的處理器芯片仿真器，包括:
[0008]一仿真芯片，其包括一仿真邏輯模塊和一處理器核；所述仿真邏輯模塊與處理器核通過(guò)一通信通道，以及第一時(shí)鐘信號(hào)線相連接；
[0009]一 SRAM存儲(chǔ)器，通過(guò)標(biāo)準(zhǔn)數(shù)據(jù)/地址總線與所述仿真邏輯模塊和處理器核相連接；其包括程序存儲(chǔ)器區(qū)域和數(shù)據(jù)存儲(chǔ)器區(qū)域，且兩個(gè)存儲(chǔ)器區(qū)域的地址范圍不同；所述程序存儲(chǔ)器區(qū)域用于存放用戶程序，所述數(shù)據(jù)存儲(chǔ)器區(qū)域等效為實(shí)際產(chǎn)品芯片中的非易失性存儲(chǔ)器特性的數(shù)據(jù)存儲(chǔ)器，用于存放用戶數(shù)據(jù)；
[0010]一時(shí)鐘源；通過(guò)第二時(shí)鐘信號(hào)線與所述仿真芯片中的仿真邏輯模塊相連接；所述時(shí)鐘源通過(guò)第二時(shí)鐘信號(hào)線向仿真邏輯模塊輸出時(shí)鐘信號(hào)；仿真邏輯模塊通過(guò)第一時(shí)鐘信號(hào)線向處理器核輸出時(shí)鐘信號(hào)；所述時(shí)鐘信號(hào)是處理器核工作所需的主時(shí)鐘，沒(méi)有該主時(shí)鐘時(shí)處理器核無(wú)法讀取和執(zhí)行用戶程序；
[0011]所述處理器核通過(guò)標(biāo)準(zhǔn)數(shù)據(jù)/地址總線從程序存儲(chǔ)器區(qū)域讀取用戶程序語(yǔ)句并執(zhí)行；所述處理器核執(zhí)行數(shù)據(jù)存儲(chǔ)器頁(yè)擦或片擦程序語(yǔ)句后通過(guò)通信通道告知仿真邏輯模塊；所述仿真邏輯模塊通過(guò)標(biāo)準(zhǔn)數(shù)據(jù)/地址總線向所述數(shù)據(jù)存儲(chǔ)器區(qū)域中的某段地址范圍寫入FH1數(shù)據(jù)，即相當(dāng)于執(zhí)行頁(yè)擦或片擦；同時(shí)仿真邏輯模塊停止通過(guò)第一時(shí)鐘信號(hào)線向處理器核輸出時(shí)鐘信號(hào)；仿真邏輯模塊完成頁(yè)擦或片擦后，恢復(fù)通過(guò)第一時(shí)鐘信號(hào)線向處理器核輸出時(shí)鐘信號(hào)，處理器核繼續(xù)讀取和執(zhí)行用戶程序。
[0012]采用本發(fā)明的處理器芯片仿真器，仍使用一片SRAM替代程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器，在保證了仿真器整體的壽命且簡(jiǎn)化了仿真芯片設(shè)計(jì)的同時(shí)，能夠較為真實(shí)地模擬非易失性存儲(chǔ)器特性的數(shù)據(jù)存儲(chǔ)器，既支持?jǐn)?shù)據(jù)的讀取和寫入，也支持片擦或頁(yè)擦功能。本發(fā)明方便了用戶程序的開發(fā)、調(diào)試和功能仿真，有助于提高代碼開發(fā)效率。

【專利附圖】

【附圖說(shuō)明】
[0013]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0014]附圖是所述帶非易失性存儲(chǔ)器的處理器芯片仿真器結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0015]如圖所示，所述帶非易失性存儲(chǔ)器的處理器芯片仿真器1包括仿真芯片2，SRAM存儲(chǔ)器3和時(shí)鐘源8。SRAM存儲(chǔ)器3中包括程序存儲(chǔ)器區(qū)域4和數(shù)據(jù)存儲(chǔ)器區(qū)域5，這兩個(gè)區(qū)域的地址范圍不同。仿真芯片2包括仿真邏輯模塊7和處理器核8。SRAM存儲(chǔ)器3通過(guò)標(biāo)準(zhǔn)數(shù)據(jù)/地址總線9與仿真芯片2中的仿真邏輯模塊7和處理器核6相連接，仿真邏輯模塊7與處理器核6間有一個(gè)通信通道10,以及一根第一時(shí)鐘信號(hào)線12。時(shí)鐘源8有一根第二時(shí)鐘信號(hào)線11與仿真芯片2中的仿真邏輯模塊7連接。
[0016]SRAM存儲(chǔ)器3中的程序存儲(chǔ)器區(qū)域4存放用戶程序，數(shù)據(jù)存儲(chǔ)器區(qū)域5等效為實(shí)際產(chǎn)品芯片中的非易失性存儲(chǔ)器特性的數(shù)據(jù)存儲(chǔ)器，存放用戶數(shù)據(jù)。仿真芯片2的處理器核6通過(guò)標(biāo)準(zhǔn)數(shù)據(jù)/地址總線9從SRAM存儲(chǔ)器3中的程序存儲(chǔ)器區(qū)域4讀取程序語(yǔ)句并執(zhí)行。處理器核6執(zhí)行數(shù)據(jù)存儲(chǔ)器頁(yè)擦或片擦程序語(yǔ)句后通過(guò)通信通道10告知仿真邏輯模塊7。仿真邏輯模塊7通過(guò)標(biāo)準(zhǔn)數(shù)據(jù)/地址總線9向SRAM存儲(chǔ)器3中的數(shù)據(jù)存儲(chǔ)器區(qū)域5中的某段地址范圍寫入數(shù)據(jù)。時(shí)鐘源8通過(guò)與仿真芯片2中仿真邏輯模塊7連接的時(shí)鐘信號(hào)線11向仿真邏輯模塊7輸出時(shí)鐘信號(hào)。仿真邏輯模塊7通過(guò)時(shí)鐘信號(hào)線12向處理器核6輸出時(shí)鐘信號(hào)，所述時(shí)鐘信號(hào)12是處理器核6工作所需的主時(shí)鐘，沒(méi)有該主時(shí)鐘時(shí)處理器核6無(wú)法讀取和執(zhí)行用戶程序。
[0017]仿真執(zhí)行用戶程序時(shí)，仿真邏輯模塊7通過(guò)第二時(shí)鐘信號(hào)線11從時(shí)鐘源8接收時(shí)鐘信號(hào)，并通過(guò)第一時(shí)鐘信號(hào)線12向處理器核6輸出時(shí)鐘信號(hào)，基于所述時(shí)鐘信號(hào)處理器核6通過(guò)數(shù)據(jù)/地址總線9從程序存儲(chǔ)器區(qū)域4讀取和執(zhí)行用戶程序語(yǔ)句。當(dāng)處理器核6執(zhí)行到數(shù)據(jù)存儲(chǔ)器頁(yè)擦或片擦程序語(yǔ)句后，通過(guò)通信通道10告知仿真邏輯模塊7，仿真邏輯模塊7開始通過(guò)標(biāo)準(zhǔn)數(shù)據(jù)/地址總線9向SRAM存儲(chǔ)器3中的數(shù)據(jù)存儲(chǔ)器區(qū)域5中的目標(biāo)地址范圍寫入FH1數(shù)據(jù)，同時(shí)仿真邏輯模塊7停止通過(guò)第一時(shí)鐘信號(hào)線12向處理器核6輸出時(shí)鐘信號(hào)，此時(shí)由于沒(méi)有了時(shí)鐘信號(hào)，處理器核6不能繼續(xù)讀取和執(zhí)行用戶程序。仿真邏輯模塊7完成了向數(shù)據(jù)存儲(chǔ)器區(qū)域5中的目標(biāo)地址范圍寫入FFH數(shù)據(jù)(功能上等效為頁(yè)擦或片擦)后，恢復(fù)通過(guò)第一時(shí)鐘信號(hào)線12向處理器核6輸出時(shí)鐘信號(hào)，此時(shí)重新有了時(shí)鐘信號(hào)，處理器核6繼續(xù)讀取和執(zhí)行用戶程序。
[0018]如上所述，本發(fā)明的仿真器1仍只使用了一片SRAM替代程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器，且能夠較為真實(shí)地模擬非易失性存儲(chǔ)器特性的數(shù)據(jù)存儲(chǔ)器，既支持?jǐn)?shù)據(jù)的讀取和寫入，也支持片擦/頁(yè)擦功能。SRAM存儲(chǔ)器與仿真芯片間也只有一組數(shù)據(jù)/地址總線。頁(yè)擦或片擦結(jié)束后用戶程序語(yǔ)句仍可以被處理器核正確讀取和執(zhí)行，唯一的那組數(shù)據(jù)/地址總線上也不會(huì)發(fā)生信號(hào)沖突。
[0019]以上通過(guò)【具體實(shí)施方式】對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種帶非易失性存儲(chǔ)器的處理器芯片仿真器，其特征在于，包括: 一仿真芯片，其包括一仿真邏輯模塊和一處理器核；所述仿真邏輯模塊與處理器核通過(guò)一通信通道，以及第一時(shí)鐘信號(hào)線相連接； 一SRAM存儲(chǔ)器，通過(guò)標(biāo)準(zhǔn)數(shù)據(jù)/地址總線與所述仿真邏輯模塊和處理器核相連接；其包括程序存儲(chǔ)器區(qū)域和數(shù)據(jù)存儲(chǔ)器區(qū)域，且兩個(gè)存儲(chǔ)器區(qū)域的地址范圍不同；所述程序存儲(chǔ)器區(qū)域用于存放用戶程序，所述數(shù)據(jù)存儲(chǔ)器區(qū)域等效為實(shí)際產(chǎn)品芯片中的非易失性存儲(chǔ)器特性的數(shù)據(jù)存儲(chǔ)器，用于存放用戶數(shù)據(jù)； 一時(shí)鐘源；通過(guò)第二時(shí)鐘信號(hào)線與所述仿真芯片中的仿真邏輯模塊相連接；所述時(shí)鐘源通過(guò)第二時(shí)鐘信號(hào)線向仿真邏輯模塊輸出時(shí)鐘信號(hào)；仿真邏輯模塊通過(guò)第一時(shí)鐘信號(hào)線向處理器核輸出時(shí)鐘信號(hào)；所述時(shí)鐘信號(hào)是處理器核工作所需的主時(shí)鐘，沒(méi)有該主時(shí)鐘時(shí)處理器核無(wú)法讀取和執(zhí)行用戶程序； 所述處理器核通過(guò)標(biāo)準(zhǔn)數(shù)據(jù)/地址總線從程序存儲(chǔ)器區(qū)域讀取用戶程序語(yǔ)句并執(zhí)行；所述處理器核執(zhí)行數(shù)據(jù)存儲(chǔ)器頁(yè)擦或片擦程序語(yǔ)句后通過(guò)通信通道告知仿真邏輯模塊；所述仿真邏輯模塊通過(guò)標(biāo)準(zhǔn)數(shù)據(jù)/地址總線向所述數(shù)據(jù)存儲(chǔ)器區(qū)域中的某段地址范圍寫入FFH數(shù)據(jù)，即相當(dāng)于執(zhí)行頁(yè)擦或片擦；同時(shí)仿真邏輯模塊停止通過(guò)第一時(shí)鐘信號(hào)線向處理器核輸出時(shí)鐘信號(hào)；仿真邏輯模塊完成頁(yè)擦或片擦后，恢復(fù)通過(guò)第一時(shí)鐘信號(hào)線向處理器核輸出時(shí)鐘信號(hào)，處理器核繼續(xù)讀取和執(zhí)行用戶程序。
【文檔編號(hào)】G06F17/50GK104346484SQ201310330041
【公開日】2015年2月11日 申請(qǐng)日期:2013年7月31日 優(yōu)先權(quán)日:2013年7月31日
【發(fā)明者】許國(guó)泰 申請(qǐng)人:上海華虹集成電路有限責(zé)任公司