專利名稱：冗余時鐘開關(guān)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種冗余時鐘開關(guān)電路。
背景技術(shù)：
計算機和其他數(shù)字電子系統(tǒng)的共同特點是使用由至少 一個數(shù)字時 鐘信號驅(qū)動的同步邏輯。
一般，時鐘信號以所選擇的頻率在邏輯"高，， 電平和邏輯"低"電平之間交替，該所選擇的頻率與正被驅(qū)動的邏輯電 路兼容。典型地，時鐘信號由晶體驅(qū)動的振蕩器電路產(chǎn)生，該晶體被直
流(DC)電源電壓激勵而振蕩。使用晶體通常得到精確到百萬分之幾的
高穩(wěn)定頻率源。
然而，雖然大多數(shù)時鐘信號表現(xiàn)出精確度和穩(wěn)定性，但是硬件問題 時常出現(xiàn)，導(dǎo)致時鐘信號暫時或永久故障。這種故障可以包括時鐘信號 的電壓電平的明顯改變、時鐘信號的頻率或相位中不可接受的變化(通 常稱為"抖動")，或者甚至時鐘信號的完全消失。任何這些故障都可 能導(dǎo)致相關(guān)數(shù)字電路的不正常工作。雖然諸如家用計算機、個人數(shù)字助 理(PDA)等的大多數(shù)低端計算系統(tǒng)和其他電子裝置受時鐘問題的影響， 但是由這種故障所引起的數(shù)據(jù)丟失卻很少是災(zāi)難性的。然而，對于中端 和高端計算系統(tǒng)，諸如商業(yè)數(shù)據(jù)庫和通信服務(wù)器，與時鐘信號故障相關(guān) 的任何數(shù)據(jù)完整性問題或當機時間可能導(dǎo)致收入明顯減少并且顧客滿 意度下降。
為了進行保護不受時鐘信號錯誤的影響， 一 些計算機系統(tǒng)結(jié)合開關(guān) 電路采用兩個獨立的時鐘信號源，以將其中 一個時鐘信號送出來驅(qū)動系 統(tǒng)邏輯。因此，如果檢測到一個時鐘信號的問題，可以通過開關(guān)快速地 選擇另一個時鐘信號作為系統(tǒng)時鐘信號。
然而，具有表面上相同頻率的兩個獨立的時鐘信號源可能會彼此不 同相，并且還可能呈現(xiàn)出稍微不同的頻率。結(jié)果，僅僅從一個時鐘信號 切換到另一個時鐘信號可能將信號毛刺(signal glitch)、短脈沖等 引入到正從開關(guān)輸出的時鐘信號中，又會對系統(tǒng)邏輯造成問題。因此，
開關(guān)的輸出經(jīng)常被配置為驅(qū)動鎖相環(huán)(PLL)電路，該鎖相環(huán)電路被設(shè) 計為忽略所選擇的時鐘信號中的這種臨時問題，同時產(chǎn)生具有與離開開 關(guān)的時鐘信號相同頻率的輸出時鐘信號。而且，PLL電路能夠引入小的 相位誤差到所選擇的時鐘信號中以解決輸入時鐘信號之間的相位差。
不幸的是，使用PLL電路經(jīng)常引入超過原始輸入時鐘信號抖動的額 外抖動到輸出時鐘信號中。該PLL電路也可能與耦接到輸出時鐘信號的 一個或多個其他PLL電路交互，有可能將級聯(lián)PLL穩(wěn)定性問題引入到所 涉及的其他PLL電路的每一個中。


圖1是根據(jù)本發(fā)明一實施例的冗余時鐘開關(guān)電路的框圖。
圖2是根據(jù)本發(fā)明 一實施例的在冗余時鐘信號之間切換的方法的流程圖。
圖3是根據(jù)本發(fā)明另一實施例的冗余時鐘開關(guān)電路的框圖。 圖4是描述根據(jù)本發(fā)明一實施例的、在從一個時鐘信號切換到另一 個時鐘信號之前和之后的、圖3的兩個延遲電路的控制的理想時序圖。
具體實施例方式
圖1提供了本發(fā)明的一個實施例包括笫一延遲電路102、笫二延 遲電路104和控制邏輯106的冗余時鐘開關(guān)電路100的框圖。第一延遲 電路102被配置為對第一時鐘信號108進行延遲，以產(chǎn)生第一延遲時鐘 信號U2。類似地，第二延遲電路104被配置為對第二時鐘信號IIO進 行延遲，以產(chǎn)生第二延遲時鐘信號114?？刂七壿?06被配置為控制第 一延遲電路102和第二延遲電路104以保持第一延遲時鐘信號112和第 二延遲時鐘信號114之間的相位對準。控制邏輯106還配置為選擇延遲 時鐘信號112、 114的其中之一作為輸出時鐘信號116。
圖2中通過流程圖示出了本發(fā)明的另一個可能實施例 一種在冗余 時鐘信號之間切換的方法200。在方法200中，對第一時鐘信號進行延 遲，以產(chǎn)生第一延遲時鐘信號(操作202 )。此外，對第二時鐘信號進 行延遲，以產(chǎn)生第二延遲時鐘信號(操作204 )?？刂频谝缓偷诙r鐘 信號的延遲，以保持第一和第二延遲時鐘信號之.間的相位對準(操作 206 )。此外，選擇第一和第二延遲時鐘信號的其中之一作為輸出時鐘
信號(操作208 )。雖然圖2可能暗示了操作的特定順序，但是方法200 的操作202-208可以不同于圖2示出的順序執(zhí)行，包括在一些情況下同 時執(zhí)行，而保持在此處所描述的本發(fā)明的范圍內(nèi)。
圖3示出了根據(jù)本發(fā)明另一個實施例的冗余時鐘開關(guān)電路300。如 同圖1的電路100—樣，圖3的冗余時鐘開關(guān)電路300包括第一延遲電 路302,配置為延遲第一時鐘信號308以產(chǎn)生第一延遲時鐘信號312。 開關(guān)電路300還包括第二延遲電路304，配置為延遲第二時鐘信號310 以產(chǎn)生第二延遲時鐘信號314。延遲電路302、 304中的每一個將其時鐘 信號308、 310延遲某個可控制的量，如下面所詳細描述的。
開關(guān)電路300還包括控制邏輯，該控制邏輯包括兩個時鐘檢測電路 322、 324，兩個延遲控制電路332、 334、相位檢測器326、多路復(fù)用器 328和控制器330。開關(guān)電路300的另 一個實施例中還包括PLL電路340。 這些部件的每一個以及它們在開關(guān)電路300內(nèi)的作用在下面詳細討論。
笫一時鐘檢測電路322被配置為產(chǎn)生笫一時鐘信號308的狀態(tài)，而 第二時鐘檢測電路324被配置為產(chǎn)生第二時鐘信號310的狀態(tài)。每個時 鐘檢測電路322、 324可以指示在其相關(guān)時鐘信號308、 310中是否檢測 到問題或故障。例如，時鐘檢測電路322、 324可以沖企測不正常的電壓 電平、不適當?shù)姆宓椒咫妷簲[幅、窄("短")脈沖、不正確的頻率以 及時鐘信號308、 310的其他故障。當;f企測到時鐘信號308、 310的其中 一個中的故障時，相關(guān)的時鐘檢測電路322、 324通過時鐘錯誤信號362、 364指示該狀態(tài)。在一個實施例中，時鐘錯誤信號362、 364保持有效直 到相關(guān)的時鐘信號308、 310所呈現(xiàn)出的故障或錯誤情況已緩和了某預(yù) 定時間期間。
基于如時鐘錯誤信號362、 364所指示的、與第一和第二時鐘信號 308、 310相關(guān)的時鐘信號狀態(tài)，控制器330選擇延遲時鐘信號312、 314 的其中之一作為輸出時鐘信號316驅(qū)動邏輯電路，諸如微處理器、微控 制器、數(shù)字信號處理器(DSP)或其他同步邏輯。為此，控制器330使 用時鐘選擇信號324控制多路復(fù)用器328,多路復(fù)用器328接收第一和 第二延遲時鐘信號312、 314作為輸入，并且根據(jù)時鐘選擇信號324的 狀態(tài)，使得這些時鐘信號312、 314的其中之一通過作為輸出時鐘信號 316。
在一個實施例中，第一和第二延遲電路302、 304將第一和第二時
鐘信號308、 310延遲一最小時間長度，該最小時間長度是允許控制器 330在第一或第二時鐘信號308、 310中檢測到的問題到達多路復(fù)用器 328的輸入之前對時鐘錯誤信號362、 364做出反應(yīng)并且將多路復(fù)用器 328設(shè)置到希望的狀態(tài)所需要的。開關(guān)電路300的這種配置可以防止時 鐘信號錯誤被傳輸?shù)捷敵鰰r鐘信號316。
控制器330經(jīng)由相位檢測器326和延遲控制電路332、 334調(diào)節(jié)延 遲電路302、 304以保持第一和第二延遲時鐘信號312、 314之間的相位 對準。這樣做，相位錯誤不需要在控制器330經(jīng)由多路復(fù)用器328從延 遲時鐘信號312、 314的一個切換到另一個時被引入到輸出時鐘信號316 中。在一個實施例中，為了完成該任務(wù)，相位檢測器326獲取笫一和第 二延遲時鐘信號312、 314并且產(chǎn)生相位差信號350,相位差信號350指 示延遲時鐘信號312、 314之間的相對相位差。在一個實施例中，相位 差信號350是表示數(shù)值的信號，該數(shù)值可能的格式為1的補碼U's complement) 、 2的#卜石馬(2's complement)或符號一幅度格式，指示延 遲時鐘信號312、 314的其中一個相對于另一個的相位。
相位差信號350由每個延遲控制電路332、 334接收作為控制輸入。 更具體地，在一個實施例中，第一延遲控制電路332利用第一延遲時鐘 信號312相對于第二延遲時鐘信號314的相位的相位作為控制輸入，而 第二延遲控制電路334使用第二延遲時鐘信號3M相對于第一延遲時鐘 信號312的相位的相位。在該特定實施方式中，延遲控制電路332、 334 的其中一個反轉(zhuǎn)相位差信號350的符號以產(chǎn)生適于該延遲控制電路 332、 334的觀察的相對相位差信號。這種反轉(zhuǎn)可以在其中一個延遲控制 電路332、 334之內(nèi)發(fā)生，或者在它們之外發(fā)生(未在圖3中示出)。
圖3的每個延遲控制電路332、 334還從控制器330接收單獨的延 遲控制使能信號356、 358。當被使能時，延遲控制電路332、 334經(jīng)由 延遲控制信號352、 354通過其相關(guān)的延遲電路302、 304調(diào)整施加到時 鐘信號308、 310上的延遲。更具體地，當?shù)v:使能時，每個延遲控制電 路332、 334持續(xù)地調(diào)整延遲，以維持第一和第二延遲時鐘信號312、 314 之間基本上為零的相位差。由于第一和第二延遲控制電路332、 334的 操作，第一和第二延遲時鐘信號312、 314在開關(guān)電路300的整個操作 期間基本上是相位對準的。在一個實施方式中，延遲控制信號352、 354 每一個都代表一不帶符號的值，所述不帶符號的值指示將由正被控制的
延遲電路302、 304施加的延遲量。
在圖3的實施例中，控制器330每次確切地使能一個延遲控制電路 332、 334。結(jié)果，消除了當兩個延遲控制電路332、 334同時試圖減小 延遲時鐘信號312、 314之間的相位差時可能出現(xiàn)的潛在的控制環(huán)路不
穩(wěn)定性。
在一個特定的實施方式中，控制器330使能與當時沒有被控制器 330選擇為輸出時鐘信號316的第一延遲時鐘信號312、 314相關(guān)的延遲 控制電路332、 334。換句話i兌，用作二次(secondary)或備份時鐘信 號的時鐘信號308、 310的延遲被持續(xù)地通過其延遲控制電路332、 334 進行調(diào)整，以匹配用作輸出時鐘信號316的源的另一時鐘信號308、 310 的相位。
假設(shè)第一和第二時鐘信號308、 310頻率稍微不同，第一和第二延 遲電路302、 304中的一個或另一個施加的延遲將可能需要經(jīng)由延遲控 制電路332、 334持續(xù)調(diào)整，以維持第一和第二延遲時鐘信號312、 314 之間的相位對準。圖4示出了一個這樣的示例，根據(jù)該示例上面的時序 圖表示施加在第一時鐘信號308上的延遲的幅度，而下面的圖示出了與 第二時鐘信號310有關(guān)的類似信息。在這個示例中，第一時鐘信號308 的頻率略小于笫二時鐘信號310的頻率。當每個時鐘信號308、 310來 源獨立時，可能會發(fā)生這種頻率差異，其幅度可能僅為百萬分之幾十或 幾百。還有在這個情況中，第一延遲時鐘信號312被控制器330初始地 選擇以產(chǎn)生輸出時鐘信號316。更具體地，控制器330在第一時間間隔 L期間驅(qū)動時鐘選擇信號324,使得多路復(fù)用器328通過第一延遲時鐘 信號312到其輸出作為輸出時鐘信號316。
在該相同的時間間隔L期間，控制器330禁止第一延遲控制電路 332,使得由第一延遲電路302插入的延遲保持固定。在一個實施例中， 這個延遲至少足夠長以允許控制器330對笫一時鐘錯誤信號362做出反 應(yīng)并切換多路復(fù)用器328以利用第二延遲時鐘信號314作為輸出時鐘信 號316。
同樣在第 一時間間隔1\期間，控制器330使能第二延遲控制電路334 以調(diào)節(jié)第二延遲電路304，使得第二延遲時鐘信號314保持與第一延遲 時鐘信號312的相位對準。由于第一時鐘信號308的頻率略小于第二時 鐘信號310的頻率，并且對于每個時鐘信號308、 310假設(shè)低的相位抖
動，施加在第二時鐘信號310上的延遲將需要被持續(xù)地增加以維持相位 對準。假設(shè)第二延遲電路304可以提供的延遲量不是無限的，第二延遲 控制電路334被配置為間歇地將延遲量減小大約第二時鐘信號310的周 期。這些減小被描繪為周期性延遲突變(delay discontinuity) 500， 突變500實質(zhì)上將引入到第二時鐘信號310中的延遲重新設(shè)置到較小的 值。結(jié)果，第二延遲控制電路334可以維持用于第二時鐘信號310的適 當延遲，同時保持在第二延遲電路304的工作限制之內(nèi)。
取決于第二延遲電路304的內(nèi)部設(shè)計，延遲突變500可能引起第二 延遲控制信號314中的信號毛刺或其他暫時異常，使得該信號在延遲突 變500期間不適合用作輸出時鐘信號316的源。因此，根據(jù)本發(fā)明的一 個實施例，控制器330可以被配置為確保從第一延遲時鐘信號312到笫 二延遲時鐘信號314切換其選擇不會發(fā)生在第一時間間隔L的任何延遲 突變500的期間內(nèi)。在另一個實施方式中，第二延遲控制電路334可以 被配置為推遲在控制器330將其選擇從第一延遲時鐘信號312切換到作 為輸出時鐘信號316的第二延遲時鐘信號314的期間內(nèi)可能發(fā)生的任何 延遲突變500。為了加入這種功能性，控制器330和第二延遲控制電路 334可能需要在它們之間傳送的通信信號方面的某種交互，指示即將發(fā) 生的動作，諸如第二延遲控制電路334的延遲突變500,或者從第一延 遲時鐘信號312到第二延遲時鐘信號314的切換轉(zhuǎn)換或故障轉(zhuǎn)換 (failover )。
假設(shè)第一時鐘檢測電路332通過第一時鐘錯誤信號362通知控制器 330第一時鐘信號308的問題，控制器330通過時鐘選擇信號324在時 間TF (圖4中所示)發(fā)起從第一延遲時鐘信號312到作為輸出時鐘信號 316的第二延遲時鐘信號314的故障轉(zhuǎn)換來做出反應(yīng)。此時，控制器330 還禁止第二延遲控制電路334并且使能第一延遲控制電路332。結(jié)果， 在TF處的故障轉(zhuǎn)換之后的第二時間間隔T2期間，第 一延遲控制電路3 32 被使能，使得持續(xù)調(diào)整通過第一延遲電路302施加在第一時鐘信號308 上的延遲。假設(shè)第一時鐘信號308仍具有略低于第二時鐘信號310的頻 率，施加的延遲在時間T2期間被持續(xù)減小。此外，第一延遲控制電路332 可以周期性地在延遲達到零或某個其他最小延遲值之前，將經(jīng)由延遲電 路302施加的延遲增加大約第一時鐘信號308的周期。延遲的這種周期 性增加可以表現(xiàn)為第一延遲控制電路332所施加的延遲的幅度中的一個
或多個延遲突變500。在該相同的時間間隔L期間，由于第二延遲控制 電路334正被禁止，第二延遲電路304維持用于第二延遲時鐘信號314 的固定的延遲。
盡管圖4的示例呈現(xiàn)了一種特定的情形，其中第一時鐘信號308的 頻率保持略低于第二時鐘信號310的頻率，但是第一和第二延遲控制電 路332、 334也可以:故配置為隨著時鐘信號308、 310的頻率和相對相位 隨時間變化而維持延遲時鐘信號312、 314之間的相位對準。而且，盡 管圖4中示出了單個故障轉(zhuǎn)換點Tp,這里也預(yù)期了控制器330從一個延 遲時鐘信號312、 314切換到另一個延遲時鐘信號312、 314的其他故障 轉(zhuǎn)換點。
通過保持正用于產(chǎn)生輸出時鐘信號316的該特定的延遲時鐘信號 312、 314的延遲固定，任何由于延遲突變500引入信號毛刺的可能性基 本上被消除，從而提高了輸出時鐘信號316和其驅(qū)動的邏輯電路中的穩(wěn) 定性。相反，任何延遲突變500被轉(zhuǎn)移到當時沒有正被用于產(chǎn)生輸出時 鐘信號316的那個延遲時鐘信號312、 314。
在本發(fā)明的另一個實施例中，可以將PLL電路340加入到時鐘開關(guān) 電路300中，使得來自多路復(fù)用器328的第一輸出時鐘信號316可以驅(qū) 動PLL電路340以產(chǎn)生第二輸出時鐘信號318用于驅(qū)動其他邏輯電路。 可以利用PLL電路340以防止將第一輸出時鐘信號316的任何潛在的毛 刺或其他暫時缺陷引入到第二輸出時鐘信號318中。如果例如控制器 330在延遲時鐘信號312、 314的其中一個或兩個在執(zhí)行低到高或高到低 的邏輯轉(zhuǎn)換的時間附近從一個延遲時鐘信號312、 314轉(zhuǎn)換其選擇，在
控制器330的引導(dǎo)下的多路復(fù)用器328可能引入這種錯誤。如果多路復(fù) 用器328結(jié)合了標準組合邏輯的典型異步邏輯設(shè)計，可能就是這樣的情 況。在另一個實施例中，多路復(fù)用器328可以替代地結(jié)合觸發(fā)器或其他 鎖存器，該觸發(fā)器或其他鎖存器調(diào)節(jié)正由延遲時鐘信號312、 314驅(qū)動 的輸入，從而便于多路復(fù)用器328的同步邏輯設(shè)計。輸入的這種調(diào)節(jié)可 以防止在時鐘信號312、 314的邏輯轉(zhuǎn)換期間從一個延遲時鐘信號312、 314切換到作為第一輸出時鐘信號316的源的另一個延遲時鐘信號312、 314。在該情況下，使用PLL電路340進一步調(diào)節(jié)第一輸出時鐘信號316 可能就不必要了。
此處描述的冗余時鐘開關(guān)電路和相關(guān)方法的各種實施例確保了冗 余的時鐘信號經(jīng)過延遲的形式保持相位對準。結(jié)果，基本上消除在故障 轉(zhuǎn)換期間將相位延遲引入到得到的輸出時鐘信號以維持輸出時鐘信號
前后連貫的相位，從而減小了在輸出時鐘信號驅(qū)動的下游PLL電路中引 起不穩(wěn)定的可能性。此外，使用同步多路復(fù)用器或類似電路作為切換方 法可以完全不需要用于在輸出時鐘電路處防止毛刺的PLL電路，從而大 致保持了原始時鐘信號的抖動特性并且進一步避免了級聯(lián)PLL不穩(wěn)定性。
雖然這里已經(jīng)討論了本發(fā)明的幾個實施例，但是本發(fā)明的范圍包含 的其他實施例是可能的。例如，雖然上面描述的許多實施例具體涉及使 用兩個輸入時鐘信號提供輸出時鐘信號的冗余性，但是使用多于兩個時 鐘的其他實施例也可以在其他實施例中采用。對于每個附加的輸入時鐘 信號，開關(guān)電路可以采用如上所述的另一個延遲電路和延遲控制電路。 而且，假設(shè)需要用另 一個輸入時鐘信號來替換任一輸入時鐘信號作為輸 出時鐘信號的源，可以使用附加的相位檢測器確定任何兩個輸入時鐘信 號之間的相對相位。此外，雖然顯著地針對計算機系統(tǒng)討論了時鐘開關(guān) 的使用，但是這里所概括的原理的應(yīng)用可以適用于許多不同類型的電子 系統(tǒng)，諸如通用計算機系統(tǒng)、網(wǎng)絡(luò)和通信服務(wù)器、專用電子器件以及可 能從冗余時鐘開關(guān)電路的使用中獲益的任何其他電子系統(tǒng)。另外， 一個 實施例的各個方面可以與替代實施例的那些方面組合，以產(chǎn)生本發(fā)明的 其他實施方式。因此，雖然根據(jù)特定的實施例描述了本發(fā)明，但是這些 描述僅是說明性的而非限制性的。因此，本發(fā)明的適當范圍僅由下面的 權(quán)利要求書所限定。
權(quán)利要求
1.一種冗余時鐘開關(guān)電路(100、300)，包括第一延遲電路(102、302)，配置為對第一時鐘信號(108、308)進行延遲，以產(chǎn)生第一延遲時鐘信號(112、312)；第二延遲電路(104、304)，配置為對第二時鐘信號(110、310)進行延遲，以產(chǎn)生第二延遲時鐘信號(114、314)；以及控制邏輯(106)，配置為控制第一和第二延遲電路(102、104、302、304)以維持第一和第二延遲時鐘信號(112、114、312、314)之間的相位對準，并且選擇第一和第二延遲時鐘信號(112、114、312、314)的其中之一作為輸出時鐘信號(116、316)。
2. 如權(quán)利要求1所述的冗余時鐘開關(guān)電路(100、 300 ),其中 第一延遲電路(102、 302 )包括大于第一時鐘信號(108、 308 )的周期的最大延遲；并且第二延遲電路(104、 304 )包括大于第二時鐘信號的周期的最大延遲。
3. 如權(quán)利要求1所述的冗余時鐘開關(guān)電路(100、 300 ),其中控 制邏輯(106)包括第一時鐘檢測電路(322 ),配置為產(chǎn)生第一時鐘信號(308 )的第 一時鐘狀態(tài)(362);第二時鐘檢測電路(324 )，配置為產(chǎn)生第二時鐘信號(310)的第 二時鐘狀態(tài)(364 );控制器(330 )，配置為基于第一和第二時鐘狀態(tài)(362、 364 )選 擇笫一和第二延遲時鐘信號(312、 310的其中之一；以及多路復(fù)用器(328 )，配置為接收第一和第二延遲時鐘信號(312、 314)并且輸出由控制器(330 )選擇的第一和第二延遲時鐘信號(312、 314)的該其中之一作為輸出時鐘信號(316)。
4. 如權(quán)利要求3所述的冗余時鐘開關(guān)電路(100、 300 )，其中控 制邏輯(106)還包括相位檢測器(326 ),配置為確定第一和第二延遲時鐘信號(312、 314 )之間的相對相位；第一延遲控制電路(332 ),配置為當被控制器(330 )使能時通過 對笫一延遲電路(302 )進行控制來維持第一和第二延遲時鐘信號(M2、 314)之間的相位對準；以及第二延遲控制電路(334 )，配置為當被控制器(330 )使能時通過 對第二延遲電路(304 )進行控制來維持第一和第二延遲時鐘信號(312、 314)之間的相位對準；其中控制器(330 )被配置為當選擇第二延遲時鐘信號(314)時使 能笫一延遲控制電路(332 ),并且當選擇第一延遲時鐘信號(312)時 使能第二延遲控制電路(334 )。
5. 如權(quán)利要求4所述的冗余時鐘開關(guān)電路(100、 300 )，其中 第一延遲控制電路(332 )配置為當被使能時，使笫一延遲電路(30"將延遲突變插入到第一延遲時鐘信號(312)中，以維持第一和第二延 遲時鐘信號(312、 314)之間的相位對準；并且第二延遲控制電路(334 )配置為當被使能時，使笫二延遲電路(304 ) 將延遲突變插入到第二延遲時鐘信號(314)中，以維持第一和第二延 遲時鐘信號(312、 314)之間的相位對準。
6. —種在冗余時鐘信號之間切換的方法(200 )，該方法(200 ) 包括延遲(202 )第一時鐘信號以產(chǎn)生第一延遲時鐘信號； 延遲(204 )第二時鐘信號以產(chǎn)生第二延遲時鐘信號； 控制(206 )第一和第二時鐘信號的延遲(202、 200 ,以維持第 一和笫二延遲時鐘信號之間的相位對準；以及選擇(208 )第一和第二延遲時鐘信號的其中之一作為輸出時鐘信號。
7. 如權(quán)利要求6所述的方法，其中選擇(208 )第一和第二延遲時 鐘信號的其中之一包括產(chǎn)生第一時鐘信號的第一時鐘狀態(tài)； 產(chǎn)生第二時鐘信號的第二時鐘狀態(tài)；以及基于第一和第二時鐘狀態(tài)選擇第一和第二延遲時鐘信號的其中之 一作為輸出時鐘信號。
8. 如權(quán)利要求7所述的方法，其中第一時鐘狀態(tài)是基于第一時鐘信號的電壓電平、第一時鐘信號的峰 到峰電壓電平、第一時鐘信號的頻率和第一時鐘信號的脈沖長度或高度 產(chǎn)生的；并且第二時鐘狀態(tài)是基于第二時鐘信號的電壓電平、第二時鐘信號的峰 到峰電壓電平、第二時鐘信號的頻率和第二時鐘信號的脈沖長度或高度 產(chǎn)生的。
9. 如權(quán)利要求6所述的方法，其中控制(206 )笫一和第二時鐘信 號的延遲(202、 204 )包括確定第一和第二延遲時鐘信號之間的相對相位；當選擇第二延遲時鐘信號作為輸出時鐘信號時，'控制第一時鐘信號 的延遲以維持第一和第二延遲時鐘信號之間的相位對準；以及當選擇第 一延遲時鐘信號作為輸出時鐘信號時，控制第二時鐘信號 的延遲以維持第一和第二延遲時鐘信號之間的相位對準。
10. 如權(quán)利要求9所迷的方法(200 )，還包括當選擇第二延遲時鐘信號作為輸出時鐘信號時，將延遲突變插入到 第 一延遲時鐘信號中以維持第 一和第二延遲時鐘信號之間的相對相位 延遲；以及當選擇第一延遲時鐘信號作為輸出時鐘信號時，將延遲突變插入到 第二延遲時鐘信號中以維持第 一和第二延遲時鐘信號之間的相對相位延遲。
全文摘要
本發(fā)明涉及一種冗余時鐘開關(guān)電路(100)，包括兩個延遲電路(102、104)和控制邏輯(106)。第一延遲電路(102)配置為對第一時鐘信號(108)進行延遲，以產(chǎn)生第一延遲時鐘信號(112)；第二延遲電路(104)配置為對第二時鐘信號(110)進行延遲，以產(chǎn)生第二延遲時鐘信號(114)。控制邏輯(106)配置為控制各延遲電路(102、104)以維持第一和第二延遲時鐘信號(112、114)之間的相位對準?？刂七壿?106)還配置為選擇第一和第二延遲時鐘信號(112、114)的其中之一作為輸出時鐘信號(116)。
文檔編號G06F11/16GK101359302SQ20081013016
公開日2009年2月4日 申請日期2008年7月30日 優(yōu)先權(quán)日2007年7月30日
發(fā)明者S·麥科伊 申請人:惠普開發(fā)有限公司