專利名稱：存儲(chǔ)器控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型關(guān)于一種存儲(chǔ)器總線設(shè)計(jì)，特別是可整合不同 規(guī)格的存儲(chǔ)器總線設(shè)計(jì)。
背景技術(shù)：
請(qǐng)參閱圖l，說(shuō)明一 已知的個(gè)人計(jì)算機(jī)系統(tǒng)中的主機(jī)板ioo。
存儲(chǔ)器控制單元110、電源供應(yīng)單元120與多個(gè)存儲(chǔ)器模塊插槽 121、 122配置于主才幾板100上，經(jīng)由一存儲(chǔ)器總線相連接。已知 的存儲(chǔ)器控制單元IIO,用來(lái)控制存儲(chǔ)器的數(shù)據(jù)儲(chǔ)存與擷取。存 儲(chǔ)器控制單元可以是設(shè)計(jì)在一北橋芯片之中。而存儲(chǔ)器模塊則 插置于存儲(chǔ)器模塊插槽121、 122上。因此，存儲(chǔ)器制造廠商、 存儲(chǔ)器控制單元制造廠商與主機(jī)板制造廠商必須在設(shè)計(jì)上相互 支持，在相同設(shè)計(jì)規(guī)格下分工合作，使用者方可依照需求選擇 不同數(shù)量或不同容量的存儲(chǔ)器。
然而現(xiàn)有存儲(chǔ)器隨著技術(shù)發(fā)展而衍生不同的種類。舉例來(lái) 說(shuō)，以雙數(shù)據(jù)傳輸模式存儲(chǔ)器(DDRRAM)隨著技術(shù)發(fā)展，制定 出不同的規(guī)格，例如雙數(shù)據(jù)傳輸模式第2代存儲(chǔ)器(DDR2 RAM) 規(guī)格、雙數(shù)據(jù)傳輸模式第3代存儲(chǔ)器(DDR3 RAM)規(guī)格等。以雙 數(shù)據(jù)傳輸模式第2代存儲(chǔ)器(DDR2 RAM)規(guī)格為例，在存儲(chǔ)器總 線中，定義了存儲(chǔ)器模塊與存儲(chǔ)器控制單元之間數(shù)據(jù)傳輸所需 的必要信號(hào)。其中，包括有多個(gè)控制信號(hào)線131、多個(gè)數(shù)據(jù)傳輸 信號(hào)線132及多個(gè)電源供應(yīng)信號(hào)線133。控制信號(hào)線131包括有地 址輸入信號(hào)線(Address Input A0-A15)、時(shí)脈信號(hào)線(clock)、寫(xiě) 入致能信號(hào)線(Write Enable)、片內(nèi)終結(jié)器設(shè)計(jì)(on die terminator) 等?？刂菩盘?hào)線131自存儲(chǔ)器控制單元110輸出，傳向存儲(chǔ)器模
塊插槽121、 122。存儲(chǔ)器模塊接收所述控制信號(hào)線131后，對(duì)相 應(yīng)的儲(chǔ)存內(nèi)容進(jìn)行存取。存取的數(shù)據(jù)會(huì)經(jīng)由多個(gè)并行數(shù)據(jù)傳輸 信號(hào)線(Data)132傳輸至存儲(chǔ)器控制單元110。數(shù)據(jù)傳輸信號(hào)線 132可以作為雙向信號(hào)傳輸，也就是說(shuō)可作為自存儲(chǔ)器控制單元 IIO寫(xiě)入存儲(chǔ)器模塊或是自存儲(chǔ)器模塊讀出并傳至存儲(chǔ)器控制 單元IIO。除此之外，為供應(yīng)存儲(chǔ)器上的晶體管運(yùn)作，電源供應(yīng) 單元120經(jīng)由多個(gè)電源供應(yīng)信號(hào)線133提供所需的電壓。依據(jù)雙 數(shù)據(jù)傳輸模式第2代存儲(chǔ)器(DDR2 RAM)規(guī)格，利用1.8V電源來(lái) 使存儲(chǔ)器內(nèi)的晶體管正常運(yùn)作，因此存儲(chǔ)器總線更提供電源供 應(yīng)信號(hào)線133，包括有電源信號(hào)線VDD及接地信號(hào)線VSS，且電 源信號(hào)線VDD所承載的電壓為1.8V。因此，在主機(jī)板設(shè)計(jì)時(shí)， 控制信號(hào)線131、數(shù)據(jù)傳輸信號(hào)線132及多個(gè)電源供應(yīng)信號(hào)線133 的設(shè)計(jì)必須要滿足雙數(shù)據(jù)傳輸模式第2代存儲(chǔ)器(DDR2 RAM) 規(guī)格。一個(gè)雙數(shù)據(jù)傳輸模式第2代存儲(chǔ)器模塊插入存儲(chǔ)器模塊插 槽121或存儲(chǔ)器模塊插槽122時(shí)方可正常操作。若雙數(shù)據(jù)傳輸模 式第2代存儲(chǔ)器模塊同時(shí)插入存儲(chǔ)器模塊插槽121及存儲(chǔ)器模塊 插槽122時(shí)，則會(huì)將電源供應(yīng)切入低電壓，以保護(hù)元件的使用壽 命。
另 一方面，如果主機(jī)板100是基于雙數(shù)據(jù)傳輸模式第3代存 儲(chǔ)器(DDR3 RAM)規(guī)格來(lái)進(jìn)行設(shè)計(jì)，在存儲(chǔ)器總線上所需的信 號(hào)線種類及電氣特性也必須符合雙數(shù)據(jù)傳輸模式第3代存儲(chǔ)器 (DDR3 RAM)失見(jiàn)才各。此時(shí)，如果一個(gè)雙數(shù)據(jù)傳輸才莫式第2代存儲(chǔ) 器模塊插入存儲(chǔ)器模塊插槽121或存儲(chǔ)器模塊插槽122時(shí)，則無(wú) 法正常操作。例如，在雙數(shù)據(jù)傳輸模式第3代存儲(chǔ)器(DDR3 RAM) 規(guī)格要求下，電源信號(hào)線VDD所承載的電壓為1.5V。當(dāng)一雙數(shù) 據(jù)傳輸模式第2代存儲(chǔ)器(DDR2 RAM)連接到存儲(chǔ)器模塊插槽 121或存儲(chǔ)器模塊插槽122，電源信號(hào)線VDD所承載的電壓供應(yīng)
不足以驅(qū)動(dòng)存儲(chǔ)器上的晶體管，而無(wú)法正常操作，進(jìn)一步更可
經(jīng)由存儲(chǔ)器控制單元向基本輸入輸出系統(tǒng)(Basic Input/Output System, BIOS)發(fā)生錯(cuò)誤信號(hào)。
如上所述，對(duì)于計(jì)算機(jī)系統(tǒng)的演變過(guò)程而言，主機(jī)板IOO 的設(shè)計(jì)無(wú)法在相同存儲(chǔ)器總線上直接同時(shí)支持不同規(guī)格的存儲(chǔ) 器。因此，需要一種存儲(chǔ)器總線設(shè)計(jì)能夠可同時(shí)連接不同規(guī)定 的存儲(chǔ)器，而無(wú)須更改主機(jī)板的電路布局，大量減少研發(fā)成本。

實(shí)用新型內(nèi)容
有鑒于此，本實(shí)用新型提出一種設(shè)計(jì)，能于一相同存儲(chǔ)器 總線上支持不同規(guī)格的存儲(chǔ)器模塊。
本實(shí)用新型揭示一存儲(chǔ)器控制系統(tǒng)，包括主機(jī)板、存儲(chǔ)器 控制單元、第一存儲(chǔ)器模塊插槽及第二存儲(chǔ)器模塊插槽。主機(jī) 板具有存儲(chǔ)器總線、第一偵測(cè)信號(hào)線及第二偵測(cè)信號(hào)線。存儲(chǔ) 器控制單元，耦接該存儲(chǔ)器總線的一終端、該第一偵測(cè)信號(hào)線 及該第二偵測(cè)信號(hào)線。第一存儲(chǔ)器模塊插槽，耦接該存儲(chǔ)器總 線及該第一偵測(cè)信號(hào)線。第二存儲(chǔ)器模塊插槽，耦接該存儲(chǔ)器 總線的另一終端及該第二偵測(cè)信號(hào)線。其中，該存儲(chǔ)器控制單 元依據(jù)該第一偵測(cè)信號(hào)線判斷該第一存儲(chǔ)器模塊插槽是否連接 一第 一 存儲(chǔ)器模塊并依據(jù)該第二偵測(cè)信號(hào)線判斷是否該第二存 儲(chǔ)器模塊插槽是否連接一第二存儲(chǔ)器模塊，并對(duì)應(yīng)輸出相應(yīng)的 信號(hào)至該存儲(chǔ)器總線。
本實(shí)用新型所述的存儲(chǔ)器控制系統(tǒng)，該第一存儲(chǔ)器模塊插 槽耦接于存儲(chǔ)器控制單元與第二存儲(chǔ)器模塊插槽之間。
本實(shí)用新型所述的存儲(chǔ)器控制系統(tǒng)，該第一存儲(chǔ)器為一符
合雙數(shù)據(jù)傳輸模式第2代存儲(chǔ)器。
本實(shí)用新型所述的存儲(chǔ)器控制系統(tǒng)，該第二存儲(chǔ)器為一符
合雙數(shù)據(jù)傳輸模式第3代存儲(chǔ)器。
本實(shí)用新型所述的存儲(chǔ)器控制系統(tǒng)，該存儲(chǔ)器總線包括多 個(gè)控制信號(hào)線、多個(gè)數(shù)據(jù)傳輸信號(hào)線及一電源供應(yīng)信號(hào)線。
本實(shí)用新型所述的存儲(chǔ)器控制系統(tǒng)，該存儲(chǔ)器控制單元依 據(jù)該第 一 偵測(cè)信號(hào)線與該第二偵測(cè)信號(hào)線，對(duì)應(yīng)輸出相應(yīng)的信
本實(shí)用新型所述的存儲(chǔ)器控制系統(tǒng)，更包括一電源供應(yīng)單 元，接收該存儲(chǔ)器控制單元的一控制信號(hào)，以輸出相應(yīng)的電壓 至該第一存儲(chǔ)器模塊插槽或該第二存儲(chǔ)器模塊插槽。
本實(shí)用新型所述的存儲(chǔ)器控制系統(tǒng)，該存儲(chǔ)器控制單元依 據(jù)該第 一偵測(cè)信號(hào)線與該第二偵測(cè)信號(hào)線，對(duì)應(yīng)輸出該控制信
本實(shí)用新型所述的存儲(chǔ)器控制系統(tǒng)，該第一偵測(cè)信號(hào)線具 有一高電平，當(dāng)該第一存儲(chǔ)器模塊連接該第一存儲(chǔ)器模塊插槽 時(shí)，該第 一 偵測(cè)信號(hào)線連接至該第 一 存儲(chǔ)器模塊的 一 接地管腳， 則該第 一 偵測(cè)信號(hào)線具有 一 低電平。
本實(shí)用新型所述的存儲(chǔ)器控制系統(tǒng)，該第一偵測(cè)信號(hào)線具 有一低電平，當(dāng)該第一存儲(chǔ)器模塊連接該第一存儲(chǔ)器模塊插槽 時(shí)，該第 一偵測(cè)信號(hào)線連接至該第 一存儲(chǔ)器模塊的 一 電源管腳， 則該第一偵測(cè)信號(hào)線具有一高電平。
本實(shí)用新型所述的存儲(chǔ)器控制系統(tǒng)，可克服不同規(guī)格的存 儲(chǔ)器規(guī)格對(duì)于電氣特性的需求，且使用者可彈性選擇符合需求 的存儲(chǔ)器模塊，加入計(jì)算機(jī)系統(tǒng)中。
附困說(shuō)明
圖l說(shuō)明 一 已知的存儲(chǔ)器控制系統(tǒng)，實(shí)施于 一 主機(jī)板。
圖2說(shuō)明本實(shí)用新型的一實(shí)施例200，實(shí)施于一主機(jī)板。
圖3說(shuō)明本實(shí)用新型的 一偵測(cè)電路的實(shí)施例。
圖4說(shuō)明本實(shí)用新型的實(shí)施例3 0 0 ，用以連接 一 存儲(chǔ)器模塊。
圖5說(shuō)明本實(shí)用新型的實(shí)施例400,用以連接另一存儲(chǔ)器模塊。
具體實(shí)施方式
為使本實(shí)用新型的特征及目的更能清楚揭示，以下說(shuō)明通 過(guò)具體實(shí)施例，配合所附圖
示，詳細(xì)敘述如下。
請(qǐng)參考圖2，為一本實(shí)用新型的實(shí)施例，實(shí)現(xiàn)在一主機(jī)板 200。 一存儲(chǔ)器控制單元211，可實(shí)現(xiàn)在一集成電路之中，電性 連接到主機(jī)板200。為了可讓使用者自由選擇配置存儲(chǔ)器，存儲(chǔ) 器模塊插槽221、 222亦配置在主機(jī)板200上，并經(jīng)由存儲(chǔ)器總線 連接至存儲(chǔ)器控制單元211。存儲(chǔ)器總線包括有多個(gè)控制信號(hào)線 231、多個(gè)數(shù)據(jù)信號(hào)線232、電源供應(yīng)線233。控制信號(hào)線231可 以包括有多個(gè)地址輸入信號(hào)線(Address Input A0-A15)、時(shí)脈信 號(hào)線(clock)、寫(xiě)入致能信號(hào)線(Write Enable)、片內(nèi)終結(jié)器設(shè) 計(jì)(on die terminator)等。當(dāng)存儲(chǔ)器控制單元需要對(duì)存儲(chǔ)器模塊 進(jìn)行數(shù)據(jù)存取時(shí)，可經(jīng)由控制信號(hào)線231將指令傳至存儲(chǔ)器模 塊，要求存儲(chǔ)器模塊對(duì)相對(duì)應(yīng)的儲(chǔ)存內(nèi)容進(jìn)行讀取或?qū)懭?。?存取的數(shù)據(jù)會(huì)經(jīng)由多個(gè)數(shù)據(jù)信號(hào)線(Data)232進(jìn)行傳輸。數(shù)據(jù)信 號(hào)線232可以作為雙向信號(hào)傳輸，也就是說(shuō)可作為自存儲(chǔ)器控制 單元211寫(xiě)入存儲(chǔ)器模塊或是自存儲(chǔ)器模塊讀出并傳至存儲(chǔ)器 控制單元211。電源供應(yīng)信號(hào)線233,包括有電源信號(hào)線VDD及 接地信號(hào)線VSS,提供存儲(chǔ)器模塊所需的工作電壓。電源供應(yīng) 單元220會(huì)接收來(lái)自存儲(chǔ)器控制單元211的控制信號(hào)，電源供應(yīng) 單元220依據(jù)控制信號(hào)決定是否提供上述的工作電壓至電源供 應(yīng)信號(hào)線233。
在本實(shí)施例中，存儲(chǔ)器模塊插槽221必須作為連接雙數(shù)據(jù)傳 輸模式第2代存儲(chǔ)器(DDR2 RAM)的插槽，且存儲(chǔ)器模塊插槽 222作為連接雙數(shù)據(jù)傳輸模式第3代存儲(chǔ)器(DDR3 RAM)的插 槽。在主機(jī)板200的布線設(shè)計(jì)上，存儲(chǔ)器總線的布線會(huì)自存儲(chǔ)器 控制單元211連接至可支持雙數(shù)據(jù)傳輸模式第2代存儲(chǔ)器的存儲(chǔ) 器模塊插槽221，再連接至可支持雙數(shù)據(jù)傳輸模式第3代存儲(chǔ)器 的存儲(chǔ)器模塊插槽222。由于在布線設(shè)計(jì)上的線路分支與線路彎 折，會(huì)引發(fā)信號(hào)傳遞時(shí)產(chǎn)生反射，造成信號(hào)傳遞的損耗與千擾。 嚴(yán)重的話，可能會(huì)造成接收信號(hào)無(wú)法判別。在本實(shí)施例中，將 存儲(chǔ)器控制單元211配置在存儲(chǔ)器總線布線的一終端；信號(hào)品質(zhì) 要求較高的雙數(shù)據(jù)傳輸模式第3代存儲(chǔ)器的存儲(chǔ)器模塊插槽222 配置在存儲(chǔ)器總線布線的另 一終端，而支持雙數(shù)據(jù)傳輸模式第2 代存儲(chǔ)器的存儲(chǔ)器模塊插槽221則配置在存儲(chǔ)器總線布線的中 間端。通過(guò)維持存儲(chǔ)器總線布線的電氣特性，得以分別滿足雙 數(shù)據(jù)傳輸模式第2代存儲(chǔ)器(DDR2 RAM)規(guī)格與雙數(shù)據(jù)傳輸模 式第3代存儲(chǔ)器(DDR3 RAM)規(guī)格。
進(jìn)一步來(lái)說(shuō)，此一存儲(chǔ)器總線上同時(shí)僅會(huì)有一雙數(shù)據(jù)傳輸 模式第2代存儲(chǔ)器模塊(DDR2 RAM)連接到存儲(chǔ)器模塊插槽221 或僅有 一 雙數(shù)據(jù)傳輸模式第3代存儲(chǔ)器模塊(DDR3 RAM)連接 至存儲(chǔ)器模塊插槽222。而存儲(chǔ)器總線上的信號(hào)傳輸則依據(jù)當(dāng)時(shí) 所連接的存儲(chǔ)器規(guī)格來(lái)決定。而為分辯是否連接的存儲(chǔ)器模塊， 存儲(chǔ)器模塊插槽221具有一偵測(cè)裝置，例如一開(kāi)關(guān)，對(duì)應(yīng)有/無(wú) 存儲(chǔ)器模塊插入存儲(chǔ)器模塊插槽2 21而產(chǎn)生高/低電平的偵測(cè)信 號(hào)。而主機(jī)板200具有第一偵測(cè)信號(hào)線241,將存儲(chǔ)器模塊插槽 221的偵測(cè)信號(hào)傳送至存儲(chǔ)器控制單元211。類似地，存儲(chǔ)器模 塊插槽222亦會(huì)發(fā)出一偵測(cè)信號(hào)，代表插槽222上是否有存儲(chǔ)器 模塊連接，并經(jīng)由 一 第二偵測(cè)信號(hào)線242傳送至存儲(chǔ)器控制單元 211。
存儲(chǔ)器控制單元211依據(jù)第一偵測(cè)信號(hào)線241及第二偵測(cè)信 號(hào)錢(qián)242的狀態(tài)，知道當(dāng)時(shí)是否有存儲(chǔ)器模塊插入存儲(chǔ)器模塊插 槽，并對(duì)應(yīng)輸出控制信號(hào)至電源供應(yīng)單元220。電源供應(yīng)單元220 依據(jù)接收的控制信號(hào)，輸出所對(duì)應(yīng)的工作電壓至電源供應(yīng)信號(hào) 線233。
除了以上的實(shí)施例之外，本實(shí)用新型更可利用存儲(chǔ)器模塊 原有的管腳來(lái)產(chǎn)生偵測(cè)信號(hào)。請(qǐng)參考圖3，例如，在存儲(chǔ)器模塊 插槽221的其中 一 個(gè)管腳作為第 一偵測(cè)信號(hào)線241,經(jīng)由 一 個(gè)電 阻R連接至一電源供應(yīng)端Vcc。在第一偵測(cè)信號(hào)線241為開(kāi)路時(shí)， 具有一高電平。當(dāng)存儲(chǔ)器模塊插入存儲(chǔ)器模塊插槽221時(shí)，使第 一偵測(cè)信號(hào)線241連接至存儲(chǔ)器模塊的接地管腳而具有一低電 平。據(jù)此，可對(duì)應(yīng)有/無(wú)存儲(chǔ)器模塊插入存儲(chǔ)器模塊插槽221而 產(chǎn)生低/高電平的偵測(cè)信號(hào)，提供至存儲(chǔ)器控制單元211來(lái)判斷 存儲(chǔ)器模塊插槽221上是否有存儲(chǔ)器模塊插入。類似地，也可以 應(yīng)用在存儲(chǔ)器模塊插槽222上，使第二偵測(cè)信號(hào)線242可整合至 存儲(chǔ)器模塊插槽222中的一個(gè)接地管腳，提供偵測(cè)信號(hào)至存儲(chǔ)器 控制單元211來(lái)判斷是否有存儲(chǔ)器模塊插入。
另一方面，本領(lǐng)域技術(shù)人員可基于以上的實(shí)施方式加以變 化，例如存儲(chǔ)器模塊插槽221可以將第一偵測(cè)信號(hào)線241整合 至原有的管腳，經(jīng)由一個(gè)電阻連接至一接地端，此時(shí)第一偵測(cè) 信號(hào)線241為低電平。當(dāng)存儲(chǔ)器模塊插入存儲(chǔ)器模塊插槽221時(shí)， 第 一 偵測(cè)信號(hào)線2 41連接至存儲(chǔ)器模塊的電源管腳，而具有高電 平。據(jù)此，亦可對(duì)應(yīng)有/無(wú)存儲(chǔ)器模塊插入存儲(chǔ)器模塊插槽221 而產(chǎn)生高/低電平的偵測(cè)信號(hào)，提供至存儲(chǔ)器控制單元211來(lái)判 斷存儲(chǔ)器模塊插槽221上是否有存儲(chǔ)器模塊插入。
請(qǐng)參考圖4,為本實(shí)用新型的實(shí)施例應(yīng)用在連接一雙數(shù)據(jù)傳
輸模式第2代存儲(chǔ)器模塊(DDR2 RAM)310。雙數(shù)據(jù)傳輸模式第2 代存儲(chǔ)器模塊(DDR2 RAM)310插入存儲(chǔ)器模塊插槽221，存儲(chǔ) 器模塊插槽221經(jīng)由第 一偵測(cè)信號(hào)線241通知存儲(chǔ)器控制單元 211，有一存儲(chǔ)器模塊310連接至存儲(chǔ)器模塊插槽221。存儲(chǔ)器控 制單元211根據(jù)第 一偵測(cè)信號(hào)線241的信號(hào)與第二偵測(cè)信號(hào)線 242的信號(hào)，選擇輸出對(duì)應(yīng)的存儲(chǔ)器總線上的信號(hào)。此時(shí)，存儲(chǔ) 器控制單元211選擇符合一雙數(shù)據(jù)傳輸模式第2代存儲(chǔ)器(DDR2 RAM)規(guī)格的信號(hào)輸出至存儲(chǔ)器總線。例如，控制信號(hào)線231的 時(shí)脈信號(hào)(Clock)為266 MHz， 333 MHz, 400 MHz或533 MHz。 此外，存儲(chǔ)器控制單元211根據(jù)第一偵測(cè)信號(hào)線241的信號(hào)與第 二偵測(cè)信號(hào)線242的信號(hào)，輸出控制信號(hào)至電源供應(yīng)單元220, 電源供應(yīng)單元220則對(duì)應(yīng)輸所需的工作電壓至電源供應(yīng)信號(hào)線 233。例如，在電源供應(yīng)信號(hào)線233的電源信號(hào)線VDD為1.8V。
另外，在本實(shí)施例300中，存儲(chǔ)器模塊插槽222更連接一終 端電阻模塊320。終端電阻模塊320連接至存儲(chǔ)器總線。數(shù)據(jù)傳 輸線232需連接至該終端電阻模塊320。雙數(shù)據(jù)傳輸模式第2代存 儲(chǔ)器(DDR2 RAM)規(guī)格所規(guī)定，信號(hào)傳輸路徑的端點(diǎn)利用 一終 端電阻連接至終端電壓，以確保信號(hào)傳遞品質(zhì)。在本實(shí)施例的 應(yīng)用上，必須在存儲(chǔ)器模塊插槽222連接終端電阻模塊320，以 確保插槽221與存儲(chǔ)器控制單元211之間的信號(hào)傳輸品質(zhì)。
請(qǐng)參考圖5，為本實(shí)用新型的實(shí)施例應(yīng)用在連接一雙數(shù)據(jù)傳 輸模式第3代存儲(chǔ)器模塊(DDR3 RAM)410。雙數(shù)據(jù)傳輸模式第3 代存儲(chǔ)器模塊(DDR3 RAM)410插入存儲(chǔ)器模塊插槽222,存儲(chǔ) 器模塊插槽222經(jīng)由第二偵測(cè)信號(hào)線242通知存儲(chǔ)器控制單元 211，有一存儲(chǔ)器模塊連接至存儲(chǔ)器模塊插槽222。存儲(chǔ)器控制 單元211根據(jù)第 一 偵測(cè)信號(hào)線241的信號(hào)與第二偵測(cè)信號(hào)線2 4 2 的信號(hào)，選擇輸出對(duì)應(yīng)的存儲(chǔ)器總線上的信號(hào)。此時(shí)，存儲(chǔ)器控制單元211選擇符合 一 雙數(shù)據(jù)傳輸模式第3代存儲(chǔ)器(DDR3 RAM)規(guī)格的信號(hào)輸出至存儲(chǔ)器總線。例如，控制信號(hào)線231的 時(shí)脈信號(hào)(Clock)為400 MHz, 533 MHz, 667 MHz或800 MHz。 此外，存儲(chǔ)器控制單元211根據(jù)第一偵測(cè)信號(hào)線241的信號(hào)與第 二偵測(cè)信號(hào)線2 4 2的信號(hào)，輸出控制信號(hào)至電源供應(yīng)單元2 2 0 ， 電源供應(yīng)單元220則對(duì)應(yīng)輸所需的工作電壓至電源供應(yīng)信號(hào)線 233。例如，在電源供應(yīng)信號(hào)線233的電源信號(hào)線VDD為1.5V, 此時(shí)，存儲(chǔ)器控制單元211可經(jīng)由存儲(chǔ)器總線與存儲(chǔ)器模塊插槽 222對(duì)雙數(shù)據(jù)傳輸模式第3代存儲(chǔ)器模塊(DDR3 RAM)410進(jìn)行 數(shù)據(jù)存取。
綜合以上說(shuō)明，本實(shí)用新型具有以下優(yōu)點(diǎn)
1、 提供一存儲(chǔ)器總線布線設(shè)計(jì)，可于相同存儲(chǔ)器總線支持 不同規(guī)格的存儲(chǔ)器模塊。使用者可彈性選擇符合需求的存儲(chǔ)器 模塊，加入計(jì)算機(jī)系統(tǒng)中。
2、 提供一存儲(chǔ)器總線布線設(shè)計(jì)，可支持插槽偵測(cè)來(lái)自動(dòng)選 擇所對(duì)應(yīng)的存儲(chǔ)器規(guī)格，并輸出符合該規(guī)格的信號(hào)。
3、 提供一存儲(chǔ)器總線布線設(shè)計(jì)，利用布線位置設(shè)計(jì)克服不 同規(guī)格的存儲(chǔ)器規(guī)格對(duì)于電氣特性的需求。
4、 提供一存儲(chǔ)器總線布線設(shè)計(jì)，將該雙數(shù)據(jù)傳輸模式第2 代存儲(chǔ)器插槽耦接于存儲(chǔ)器控制單元與雙數(shù)據(jù)傳輸模式第3代 存儲(chǔ)器插槽之間?？朔煌p數(shù)據(jù)傳輸模式存儲(chǔ)器模塊的實(shí)體 布線規(guī)格不同的缺點(diǎn)，使不同規(guī)格的存儲(chǔ)器模塊所產(chǎn)生的訊號(hào) 可經(jīng)由同 一實(shí)體布線傳輸至存儲(chǔ)器控制單元。
以上所述僅為本實(shí)用新型較佳實(shí)施例，然其并非用以限定 本實(shí)用新型的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本實(shí) 用新型的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化， 因此本實(shí)用新型的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書(shū)所界定的 范圍為準(zhǔn)。
權(quán)利要求1.一種存儲(chǔ)器控制系統(tǒng)，其特征在于，包括一主機(jī)板，具有一存儲(chǔ)器總線、一第一偵測(cè)信號(hào)線及一第二偵測(cè)信號(hào)線；一存儲(chǔ)器控制單元，耦接該存儲(chǔ)器總線的一終端、該第一偵測(cè)信號(hào)線及該第二偵測(cè)信號(hào)線；一第一存儲(chǔ)器模塊插槽，用以插接一第一存儲(chǔ)器模塊，該第一存儲(chǔ)器模塊插槽耦接該存儲(chǔ)器總線及該第一偵測(cè)信號(hào)線；以及一第二存儲(chǔ)器模塊插槽，用于插接一第二存儲(chǔ)器模塊，該第二存儲(chǔ)器模塊插槽耦接該存儲(chǔ)器總線的另一終端及該第二偵測(cè)信號(hào)線，其中，該存儲(chǔ)器控制單元依據(jù)該第一偵測(cè)信號(hào)線判斷該第一存儲(chǔ)器模塊是否連接該第一存儲(chǔ)器模塊插槽并依據(jù)該第二偵測(cè)信號(hào)線判斷該第二存儲(chǔ)器模塊是否連接該第二存儲(chǔ)器模塊插槽，并對(duì)應(yīng)輸出相應(yīng)的信號(hào)至該存儲(chǔ)器總線。
2. 根據(jù)權(quán)利要求l所述的存儲(chǔ)器控制系統(tǒng)，其特征在于， 該第一存儲(chǔ)器模塊插槽耦接于存儲(chǔ)器控制單元與第二存儲(chǔ)器模 塊插槽之間。
3. 根據(jù)權(quán)利要求l所述的存儲(chǔ)器控制系統(tǒng)，其特征在于， 該第 一 存儲(chǔ)器為 一 符合雙數(shù)據(jù)傳輸模式第2代存儲(chǔ)器。
4. 根據(jù)權(quán)利要求l所述的存儲(chǔ)器控制系統(tǒng)，其特征在于， 該第二存儲(chǔ)器為 一 符合雙數(shù)據(jù)傳輸模式第3代存儲(chǔ)器。
5. 根據(jù)權(quán)利要求l所述的存儲(chǔ)器控制系統(tǒng)，其特征在于， 該存儲(chǔ)器總線包括多個(gè)控制信號(hào)線、多個(gè)數(shù)據(jù)傳輸信號(hào)線及一 電源供應(yīng)信號(hào)線。
6. 根據(jù)權(quán)利要求5所述的存儲(chǔ)器控制系統(tǒng)，其特征在于， 該存儲(chǔ)器控制卑元依據(jù)該第 一 偵測(cè)信號(hào)線與該第二偵領(lǐng)"信號(hào)線，對(duì)應(yīng)輸出相應(yīng)的信號(hào)。
7. 根據(jù)權(quán)利要求5所述的存儲(chǔ)器控制系統(tǒng)，其特征在于， 更包括一 電源供應(yīng)單元，接收該存儲(chǔ)器控制單元的 一控制信號(hào)， 以輸出相應(yīng)的電壓至該第一存儲(chǔ)器模塊插槽或該第二存儲(chǔ)器模 塊插槽。
8. 根據(jù)權(quán)利要求7所述的存儲(chǔ)器控制系統(tǒng)，其特征在于， 該存儲(chǔ)器控制單元依據(jù)該第 一偵測(cè)信號(hào)線與該第二偵測(cè)信號(hào) 線，對(duì)應(yīng)輸出該控制信號(hào)。
9. 根據(jù)權(quán)利要求l所述的存儲(chǔ)器控制系統(tǒng)，其特征在于， 該第 一偵測(cè)信號(hào)線具有 一 高電平，當(dāng)該第 一存儲(chǔ)器模塊連接該 第一存儲(chǔ)器模塊插槽時(shí)，該第一偵測(cè)信號(hào)線連接至該第一存儲(chǔ) 器模塊的 一接地管腳，則該第 一偵測(cè)信號(hào)線具有 一低電平。
10. 根據(jù)權(quán)利要求l所述的存儲(chǔ)器控制系統(tǒng)，其特征在于， 該第 一 偵測(cè)信號(hào)線具有 一 低電平，當(dāng)該第 一 存儲(chǔ)器模塊連接該 第 一存儲(chǔ)器模塊插槽時(shí)，該第 一偵測(cè)信號(hào)線連接至該第 一存儲(chǔ) 器模塊的 一 電源管腳，則該第 一偵測(cè)信號(hào)線具有 一 高電平。
專利摘要本實(shí)用新型揭示一存儲(chǔ)器控制系統(tǒng)，包括主機(jī)板、存儲(chǔ)器控制單元、第一存儲(chǔ)器插槽及第二存儲(chǔ)器插槽。主機(jī)板具有存儲(chǔ)器總線、第一偵測(cè)信號(hào)線及第二偵測(cè)信號(hào)線。第一存儲(chǔ)器插槽與第二存儲(chǔ)器插槽分別用連接不同規(guī)格存儲(chǔ)器。通過(guò)將存儲(chǔ)器控制單元與第二存儲(chǔ)器插槽耦接該存儲(chǔ)器總線的終端，而該第一存儲(chǔ)器插槽位于存儲(chǔ)器控制單元與第二存儲(chǔ)器插槽之間。該存儲(chǔ)器控制單元依據(jù)自第一存儲(chǔ)器插槽的第一偵測(cè)信號(hào)線與自第二存儲(chǔ)器插槽的第二偵測(cè)信號(hào)線判斷選擇輸出相應(yīng)的信號(hào)至該存儲(chǔ)器總線。本實(shí)用新型所述的存儲(chǔ)器控制系統(tǒng)，可克服不同規(guī)格的存儲(chǔ)器規(guī)格對(duì)于電氣特性的需求，且使用者可彈性選擇符合需求的存儲(chǔ)器模塊，加入計(jì)算機(jī)系統(tǒng)中。
文檔編號(hào)G06F13/40GK201072552SQ200720127848
公開(kāi)日2008年6月11日 申請(qǐng)日期2007年7月25日 優(yōu)先權(quán)日2007年7月25日
發(fā)明者林丁丙, 陳俊宏, 陳再生 申請(qǐng)人:威盛電子股份有限公司