專利名稱：具有增強(qiáng)的翻譯能力的翻譯后援緩沖器及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及提供多線程執(zhí)行的數(shù)字計(jì)算機(jī)系統(tǒng)。具體地，提供一翻譯后援緩沖器，該翻譯后援緩沖器(TLB)減小了服務(wù)于多線程計(jì)算機(jī)系統(tǒng)所需的主存儲(chǔ)器的條目數(shù)。
背景技術(shù)：
為了提高計(jì)算機(jī)程序的總體執(zhí)行速度，多線程計(jì)算機(jī)處理單元同時(shí)執(zhí)行與程序相關(guān)聯(lián)的多個(gè)線程。將程序的執(zhí)行分成多個(gè)同時(shí)激活的線程，并且處理器的各種硬件資源可以同時(shí)執(zhí)行這些激活的線程。同時(shí)處理多個(gè)獨(dú)立的指令流使處理器的計(jì)算硬件資源保持活躍。多線程計(jì)算機(jī)處理器可以提高執(zhí)行效率，并可以避免由指令相關(guān)性導(dǎo)致的并可能在單線程處理器中出現(xiàn)的通常的流水線停滯(stall)。
高性能多線程處理器具有來自多個(gè)線程的指令，這些指令在同一個(gè)時(shí)刻在執(zhí)行流水線的不同部分執(zhí)行。將每個(gè)線程看做一上下文(context)，并給每個(gè)線程分配物理存儲(chǔ)元件以保存與該線程相關(guān)聯(lián)的狀態(tài)。在任何一種情況下，都會(huì)有一物理寄存器以保存執(zhí)行中的線程的結(jié)構(gòu)的上下文。這樣，用線程ID給正在執(zhí)行的多個(gè)進(jìn)程加上標(biāo)簽，從而可以將與每個(gè)線程上下文相關(guān)聯(lián)的計(jì)算結(jié)果應(yīng)用到該多線程系統(tǒng)中適當(dāng)?shù)慕Y(jié)構(gòu)資源上。
在單線程處理器和多線程處理器兩者中，必須進(jìn)行存儲(chǔ)器管理從而程序可以相對快地檢索出存儲(chǔ)在一存儲(chǔ)器內(nèi)的值。一種常用的存儲(chǔ)器管理技術(shù)使用高速緩存了地址變換關(guān)鍵字對的翻譯后援緩沖器(TLB)。通常TLB是內(nèi)容可尋址存儲(chǔ)器(CAM)，其具有虛擬地址作為其查找關(guān)鍵字。程序執(zhí)行識別被后援緩沖器(TLB)翻譯的虛擬地址以獲得該程序線程執(zhí)行所需的值的存儲(chǔ)單元的實(shí)際地址。
通常，翻譯后援緩沖器(TLB)的條目被這樣組織，使得由代碼執(zhí)行中識別出的虛擬頁碼識別出一存儲(chǔ)在該存儲(chǔ)器內(nèi)的實(shí)際頁碼。從一虛擬頁碼(VPN)識別出的位置開始，TLB從該虛擬頁碼中識別出一組頁。由該虛擬頁碼的較低位識別所述的一組頁內(nèi)的位置，以節(jié)省翻譯后援緩沖器(TLB)內(nèi)的空間。重要的是，因?yàn)榉g后援緩沖器(TLB)是一具有固定容量的硬件表，而且如果CPU使用比TLB映射高速緩存條目的數(shù)目更多的存儲(chǔ)器頁，則必須從一外部存儲(chǔ)器更新TLB。訪問外部存儲(chǔ)器和獲得更新的過程使存儲(chǔ)器管理過理變慢，并且因此降低了執(zhí)行的整體相對速度。當(dāng)許多線程差不多同時(shí)在CPU上運(yùn)行時(shí)，每個(gè)激活的線程必須在該翻譯后援緩沖器(TLB)內(nèi)保持一組激活的映射以避免讀取沒有位于TLB內(nèi)的映射所帶來的任何嚴(yán)重的不利影響。不幸的是，增加翻譯后援緩沖器(TLB)的條目數(shù)會(huì)增加所需的芯片面積并增加了翻譯后援緩沖器(TLB)的訪問時(shí)間和功耗。
因此，需要組織翻譯后援緩沖器(TLB)的內(nèi)容以減小頻繁更新存儲(chǔ)信息的需要，同時(shí)不增加用于轉(zhuǎn)換數(shù)據(jù)的存儲(chǔ)器單元的總數(shù)。

發(fā)明內(nèi)容
提供一種增加通過翻譯后援緩沖器(TLB)可訪問的實(shí)際存儲(chǔ)器地址的數(shù)量的方法和裝置。TLB內(nèi)的每個(gè)條目包括存儲(chǔ)單元的虛擬地址，實(shí)際地址以及一指示該虛擬地址是否代表正在處理的多個(gè)線程中的一個(gè)的特殊線程暗示模式位。當(dāng)該緩沖器內(nèi)的一虛擬地址與CPU在處理期間查找的虛擬地址一致時(shí)，從對應(yīng)于該虛擬地址的緩沖器條目中讀取實(shí)際地址。當(dāng)設(shè)置了該特殊模式位以指示多個(gè)線程中的一個(gè)線程正在被CPU處理時(shí)，該CPU將代表正在處理的一線程的值與該實(shí)際地址的較高位連接在一起。如果不設(shè)置該特殊模式位，意味著該緩沖器條目代表一傳統(tǒng)的翻譯后援緩沖器條目，則使用包括其較低位的整個(gè)實(shí)際地址來識別一存儲(chǔ)器存儲(chǔ)區(qū)域，以便為該處理器獲得數(shù)據(jù)。還可以進(jìn)一步地將該實(shí)際地址與虛擬地址的較低位連接在一起以便為該實(shí)際地址提供另外的粒度。
本發(fā)明在多線程CPU處理中尤其有用。通過將線程標(biāo)識用作一部分實(shí)際地址，可使用單個(gè)翻譯后援緩沖器(TLB)條目來識別與正在處理的線程數(shù)對應(yīng)的多個(gè)地址。通過將該線程暗示模式位設(shè)置為零，本發(fā)明可以與傳統(tǒng)的翻譯后援緩沖器條目同時(shí)共存。當(dāng)這種情況發(fā)生時(shí)，將虛擬地址映射到實(shí)際地址上，對于單個(gè)虛擬地址來說該實(shí)際地址是唯一的。


圖1示出了一多線程處理器(CPU)和使用后援緩沖器(TLB)的存儲(chǔ)器管理單元；圖2示出了翻譯后援緩沖器(TLB)的各個(gè)組件；圖3示出根據(jù)本發(fā)明的一優(yōu)選實(shí)施例將虛擬地址譯碼成實(shí)際地址；以及圖4以流程圖形式示出根據(jù)一優(yōu)選實(shí)施例的翻譯后援緩沖器(TLB)執(zhí)行的過程。
具體實(shí)施例方式
根據(jù)圖1，示出了根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例，附帶有翻譯后援緩沖器(TLB)的多線程處理器的方塊圖。多線程CPU計(jì)算系統(tǒng)10被描述為多個(gè)處理器11A-11N，代表多線程CPU的N個(gè)線程。線程11A-11N的每一個(gè)線程都在一流水線處理器中執(zhí)行。在多個(gè)線程同時(shí)執(zhí)行期間，可能需要訪問主存儲(chǔ)器17以完成一指令的執(zhí)行。
通過存儲(chǔ)器管理單元13訪問該主存儲(chǔ)器17。翻譯后援緩沖器(TLB)15與存儲(chǔ)器管理單元13相關(guān)聯(lián)。翻譯后援緩沖器(TLB)15在存儲(chǔ)器管理單元13的協(xié)助下實(shí)現(xiàn)從存儲(chǔ)器17中獲取數(shù)據(jù)以及向存儲(chǔ)器17寫入數(shù)據(jù)處理。存在保存每個(gè)執(zhí)行中的線程的結(jié)構(gòu)的上下文的物理寄存器的一個(gè)實(shí)例。對于每個(gè)可以同時(shí)執(zhí)行的線程，都存在GPRS、LR、CTR、XER和CR的一個(gè)副本。為每個(gè)正在執(zhí)行的線程在主存儲(chǔ)器17中分配一些專用的物理存儲(chǔ)元件以保存與該線程相關(guān)聯(lián)的狀態(tài)，由在結(jié)構(gòu)上定義的寄存器的內(nèi)容表示所述的狀態(tài)。用線程ID對CPU流水線內(nèi)的每個(gè)指令加標(biāo)簽從而可以將由此產(chǎn)生的結(jié)構(gòu)結(jié)果應(yīng)用于適當(dāng)?shù)木€程的結(jié)構(gòu)資源。線程ID寄存器12保存該線程標(biāo)識ID從而可用特定線程來識別執(zhí)行結(jié)果。
存儲(chǔ)器管理單元13從程序設(shè)計(jì)人員可見的地址進(jìn)行操作，該地址被稱為有效地址(EA)。有效地址(EA)通過翻譯后援緩沖器(TLB)15與主存儲(chǔ)器中的實(shí)際地址(RA)聯(lián)系起來。程序的多個(gè)實(shí)例可按時(shí)間片方式運(yùn)行并且在程序設(shè)計(jì)人員看來每個(gè)程序?qū)嵗墒褂猛瑯拥拇鎯?chǔ)器地址，但是使用翻譯后援緩沖器(TLB)15的映射，這些存儲(chǔ)器地址指向不同的物理存儲(chǔ)單元。
在翻譯后援緩沖器(TLB)15的一個(gè)實(shí)現(xiàn)中，有效地址(EA)和一進(jìn)程標(biāo)識符(PID)一起使用，該P(yáng)ID對于每個(gè)進(jìn)程實(shí)例而言是唯一的。連接有效地址(EA)和該進(jìn)程標(biāo)識符(PID)形成一虛擬地址(VA)。這些實(shí)體共同構(gòu)成虛擬地址與主存儲(chǔ)器17中相應(yīng)的實(shí)際地址之間的一對一映射。
圖2更具體地示出根據(jù)本發(fā)明的一優(yōu)選實(shí)施例的翻譯后援緩沖器(TLB)15的構(gòu)成。進(jìn)程標(biāo)識符(PID)和有效地址(EA)作為虛擬地址連同主存儲(chǔ)器17的實(shí)際地址一起存儲(chǔ)在內(nèi)容可尋址存儲(chǔ)器22中。包括進(jìn)程標(biāo)識符(PID)和有效地址(EA)的虛擬地址被用作查找關(guān)鍵字。翻譯后援緩沖器包括搜索引擎25，該搜索引擎使用包括進(jìn)程標(biāo)識符(PID)和有效地址(EA)的較高位的虛擬地址的一部分來定位存儲(chǔ)在單元23中的特定的實(shí)際地址(RA)。與傳統(tǒng)的翻譯后援緩沖器結(jié)構(gòu)不同，圖2包括一線程暗示標(biāo)識符位(Tbit)。使用Tbit來識別TLB內(nèi)的條目23是否與正在執(zhí)行的多個(gè)線程11A-11N中的一個(gè)線程相關(guān)聯(lián)。
可利用搜索引擎25通過使用從虛擬地址(VA)得到的虛擬頁碼(VPN)和標(biāo)識線程(正在為該線程而訪問該主存儲(chǔ)器)的線程ID，獲得主存儲(chǔ)器17的實(shí)際地址。圖3示出如何對翻譯后援緩沖器(TLB)條目13解碼以表示用于存儲(chǔ)器17的多個(gè)實(shí)際地址。
正在執(zhí)行的線程所調(diào)用的虛擬地址(VA)有0-39位，其中(如圖3所示)包括進(jìn)程標(biāo)識號(PID 0:7)位、有效地址的較高位(EA 0:21)和較低位(EA 22:31)。根據(jù)本發(fā)明的本實(shí)施例，虛擬頁碼(VPN)包括進(jìn)程標(biāo)識號(PID 0:7)和有效地址的較高位(EA 0:21)。使用VPN(0:29)，在存儲(chǔ)單元23內(nèi)定位代表實(shí)際地址RA的較高位(0:22)的RPN。
主存儲(chǔ)器17中的存儲(chǔ)單元的實(shí)際地址的剩余部分或者是實(shí)際地址RPN的較低位(22:25)或者是該線程ID。如圖3所示，受線程暗示模式位(Tbit)的值控制的門34或者從寄存器12中選擇該線程ID，或選擇該實(shí)際地址RPN的較低位RPN(22:25)。緩沖器硬件35中的第二邏輯電路將從門34得到的結(jié)果和有效地址的較低位EA(22:31)連接在一起。當(dāng)將該線程暗示模式位(Tbit)設(shè)為1時(shí)，主存儲(chǔ)器17中的單元的實(shí)際地址包括RPN(0:22)、線程ID和有效地址的較低位EA(22:31)。如果沒有設(shè)置該線程暗示模式位，則門34插入該實(shí)際地址RPN的較低位(22:25)來替換該線程ID(在8比特線程ID的情況下是0:2)。
因此，可以使用同樣的虛擬地址來識別一組頁，其中通過實(shí)際地址的較低位或線程ID來識別組內(nèi)的特定頁。
上述說明的優(yōu)點(diǎn)是該翻譯后援緩沖器(TLB)可以用于存儲(chǔ)包括線程暗示位的與多線程處理器的一個(gè)線程的地址有關(guān)的虛擬地址，或存儲(chǔ)與單線程處理系統(tǒng)有關(guān)的虛擬地址。
上述用于存儲(chǔ)并利用包括線程暗示(TI)位的翻譯后援緩沖器(TLB)條目的裝置執(zhí)行如圖4所示的過程。根據(jù)圖4，從該翻譯后援緩沖器(TLB)中讀取數(shù)據(jù)的過程從步驟41開始。該過程需要確定一個(gè)與該處理器請求的特定虛擬地址相關(guān)聯(lián)的線程ID。該虛擬地址(VA)包括有效地址(EA)和進(jìn)程標(biāo)識符(PID)。在如圖1所示的多線程處理器中，從線程ID寄存器12中可得到線程ID。
在步驟43中該翻譯后援緩沖器(TLB)的硬件引擎25確定VPN，該VPN表示該進(jìn)程標(biāo)識符PID(0:7)和CPU的流水線處理器中正在執(zhí)行的進(jìn)程請求的有效地址EA的前22位(0:21)。
一旦已知該VPN，則在步驟44中確定與該VPN相關(guān)聯(lián)的實(shí)際地址，該實(shí)際地址包括高位RPN(0:22)和與該虛擬頁碼(VPN)一起存儲(chǔ)的較低位實(shí)際地址位RPN(22:25)。在判斷塊45內(nèi)確定是否設(shè)置了線程暗示模式位(Tbit)。如果已經(jīng)設(shè)置了該位(指示查找到的地址對于一特殊線程ID是特定的)，則在步驟46中通過連接該線程ID和較高位實(shí)際地址位RPN(0:22)，用該線程ID替換較低位實(shí)際地址位RPN(22:25)。步驟47是最終步驟，其中連接該實(shí)際地址和該有效地址的較低位EA(22:31)。
如果判斷塊45確定該線程暗示位沒有設(shè)為1——表示是一傳統(tǒng)的翻譯后援緩沖器(TLB)條目，則在步驟47中通過使用全部與該有效地址(EA)的較低位數(shù)據(jù)位連接的實(shí)際地址數(shù)據(jù)位來處理該翻譯后援緩沖器(TLB)的內(nèi)容。
上述說明闡述并說明了本發(fā)明。另外，本公開只示出和描述了在用于多線程計(jì)算機(jī)處理的具有增強(qiáng)的翻譯能力的翻譯后援緩沖器(TLB)的情況下的本發(fā)明的優(yōu)選實(shí)施例，但是，如上面提到的，應(yīng)理解本發(fā)明能夠用于各種其它的組合、變型和環(huán)境中，并且能夠在如此處表達(dá)的本發(fā)明的概念的范圍內(nèi)，根據(jù)與上述教導(dǎo)和/或相關(guān)技術(shù)或知識而進(jìn)行各種變化或修改。上述實(shí)施例還可用于解釋實(shí)施本發(fā)明已知的最好方式，并使本領(lǐng)域其它技術(shù)人員能夠以這個(gè)或其它實(shí)施例來利用本發(fā)明，并且進(jìn)行由本發(fā)明的特定應(yīng)用或用途所要求的各種變型。因此，該說明并不旨在將本發(fā)明限制在這里所公開的形式或應(yīng)用，而是旨在將所附權(quán)利要求解釋成包括各種可選擇的實(shí)施例。
權(quán)利要求
1.一種增加多線程CPU通過翻譯后援緩沖器(TLB)可訪問的實(shí)際存儲(chǔ)器地址數(shù)目的方法，包括在所述緩沖器條目中存入一虛擬地址、一實(shí)際地址和一指示所述地址是否代表正在處理的多個(gè)線程中的一個(gè)線程的特殊模式位；當(dāng)處理器讀取所述緩沖器條目時(shí)將代表一正在處理的線程的值連接到所述實(shí)際地址的較高位，其中所述特殊模式位指示正在處理一個(gè)線程；以及當(dāng)所述特殊模式位指示沒有處理線程時(shí)，將所述實(shí)際地址的較低位連接到所述實(shí)際地址。
2.根據(jù)權(quán)利要求1的方法，其中所述虛擬地址定義了存儲(chǔ)器中的多個(gè)頁，并且當(dāng)設(shè)置所述特殊模式位時(shí)，代表所述線程的所述值識別出所述多個(gè)頁中的一頁。
3.根據(jù)權(quán)利要求1的方法，其中所述虛擬地址包括一有效地址和一進(jìn)程標(biāo)識符，該進(jìn)程標(biāo)識符對于每個(gè)需要位于所述實(shí)際地址的數(shù)據(jù)的進(jìn)程是唯一的。
4.根據(jù)權(quán)利要求1的方法，其中所述被連接的實(shí)際地址的所述較低位識別出存儲(chǔ)在一存儲(chǔ)器中的一組頁中的一頁。
5.根據(jù)權(quán)利要求1的方法，其中，在所述緩沖器中存儲(chǔ)的所述實(shí)際地址構(gòu)成所述實(shí)際存儲(chǔ)器中的一地址的較高位。
6.一種增加多線程CPU通過翻譯后援緩沖器(TLB)可訪問的實(shí)際存儲(chǔ)器地址數(shù)目的方法，包括在所述緩沖器條目中存入一虛擬地址、一實(shí)際地址和一指示所述地址是否代表正在處理的多個(gè)線程中的一個(gè)線程的特殊模式位；當(dāng)處理器讀取所述緩沖器條目時(shí)將代表一正在處理的線程的值連接到所述實(shí)際地址的較高位，其中所述特殊模式位指示正在處理一個(gè)線程；當(dāng)所述特殊模式位指示沒有處理線程時(shí)，將所述實(shí)際地址的較低位連接到所述實(shí)際地址；以及進(jìn)一步將所述虛擬地址的一部分連接到所述已連接的實(shí)際地址。
7.根據(jù)權(quán)利要求6的增加通過翻譯后援緩沖器(TLB)可訪問的實(shí)際存儲(chǔ)器地址數(shù)目的方法，其中所述虛擬地址包括一有效地址和一進(jìn)程標(biāo)識號。
8.根據(jù)權(quán)利要求7的增加通過翻譯后援緩沖器(TLB)可訪問的實(shí)際存儲(chǔ)器地址數(shù)目的方法，其中，與所述實(shí)際地址相連接的所述虛擬地址的所述部分包括所述有效地址的較低位。
9.一種用于為多線程CPU正在執(zhí)行的多個(gè)線程識別存儲(chǔ)在一存儲(chǔ)器內(nèi)的數(shù)據(jù)的實(shí)際地址的翻譯后援緩沖器(TLB)，包括高速緩存有地址翻譯關(guān)鍵字值對的存儲(chǔ)元件陣列；搜索引擎，該搜索引擎用于搜索所述翻譯關(guān)鍵字對以定位在存儲(chǔ)器中存儲(chǔ)的并被一虛擬頁面地址標(biāo)識的一組頁的實(shí)際地址，以及與所述虛擬地址相關(guān)聯(lián)的線程暗示模式位；被連接為接收所述線程暗示位的第一邏輯電路；并當(dāng)所述線程暗示位被設(shè)置為第一值時(shí)，將所述一組頁的實(shí)際地址與代表所述多線程CPU正在處理的一個(gè)線程的數(shù)據(jù)位連接在一起。
10.根據(jù)權(quán)利要求9的翻譯后援緩沖器(TLB)，其中，當(dāng)所述線程暗示位被設(shè)置為第二值時(shí)，所述邏輯電路將從所述實(shí)際地址中獲得的較低位連接到所述一組頁的所述地址。
11.根據(jù)權(quán)利要求10的翻譯后援緩沖器(TLB)，其中，所述實(shí)際地址位還進(jìn)一步與所述虛擬地址的較低位連接。
12.根據(jù)權(quán)利要求9的翻譯后援緩沖器(TLB)，其中，從一進(jìn)程號和一由所述CPU提供的有效地址獲得所述虛擬地址。
13.根據(jù)權(quán)利要求9的翻譯后援緩沖器(TLB)，其中，還包括用于提供識別一個(gè)線程號的所述位的寄存器。
14.一種用于為多線程CPU正在執(zhí)行的多個(gè)線程識別存儲(chǔ)在一存儲(chǔ)器中的數(shù)據(jù)的實(shí)際地址的翻譯后援緩沖器(TLB)，包括高速緩存有地址翻譯關(guān)鍵字值對的存儲(chǔ)元件陣列；搜索引擎，該搜索引擎用于搜索所述存儲(chǔ)元件陣列以找到在存儲(chǔ)器中存儲(chǔ)的并被一虛擬頁面地址標(biāo)識的一組頁的實(shí)際地址，以及與所述虛擬地址相關(guān)聯(lián)的線程暗示模式位；被連接為接收所述線程暗示位的第一邏輯電路；并且當(dāng)所述線程暗示位被設(shè)置為第一值時(shí)，將代表正在被所述多線程CPU處理的一個(gè)線程的數(shù)據(jù)位和所述一組頁的所述實(shí)際地址的較高位連接在一起，并且當(dāng)所述線程暗示位被設(shè)置為第二值時(shí)，將所述一組頁的所述實(shí)際地址的所述較高位和所述實(shí)際地址的較低位連接在一起；以及用于將所述虛擬頁地址的一部分連接到由所述第一邏輯電路產(chǎn)生的地址的第二邏輯電路。
15.根據(jù)權(quán)利要求14的用于識別存儲(chǔ)在一存儲(chǔ)器中的數(shù)據(jù)的實(shí)際地址的翻譯后援緩沖器(TLB)，其中，所述虛擬頁面地址包括一有效地址，與所述第一邏輯電路產(chǎn)生的地址連接的所述虛擬頁面地址的所述部分是所述有效地址的較低位。
16.根據(jù)權(quán)利要求14的用于識別存儲(chǔ)在一存儲(chǔ)器中的數(shù)據(jù)的實(shí)際地址的翻譯后援緩沖器(TLB)，其中，所述虛擬頁面地址包括一進(jìn)程標(biāo)識號和一有效地址。
17.根據(jù)權(quán)利要求16的用于識別存儲(chǔ)在一存儲(chǔ)器中的數(shù)據(jù)的實(shí)際地址的翻譯后援緩沖器(TLB)，其中，所述第二邏輯電路將所述有效地址的較低位與由所述第一邏輯電路產(chǎn)生的地址連接在一起。
全文摘要
用于增加多線程CPU通過翻譯后援緩沖器(TLB)可訪問的實(shí)際存儲(chǔ)器地址數(shù)目的方法和裝置。該緩沖器條目包括一虛擬地址、一實(shí)際地址和一指示該地址是否代表該CPU正在處理的多個(gè)線程中的一個(gè)線程的特殊模式位。如果設(shè)置該特殊模式位，則將與該虛擬地址較高位相關(guān)聯(lián)的實(shí)際地址和正在處理的該線程標(biāo)識號連接在一起以獲得一實(shí)際地址。通過使用與在該翻譯后援緩沖器(TLB)中存儲(chǔ)的虛擬地址相關(guān)聯(lián)的實(shí)際地址的全長來處理不包含特殊模式位，或者其中包含的特殊模式位被設(shè)置為零的緩沖器條目。
文檔編號G06F12/08GK1617111SQ20041005709
公開日2005年5月18日 申請日期2004年8月30日 優(yōu)先權(quán)日2003年11月14日
發(fā)明者J·T·布里奇斯, L·M·德布魯因, R·L·戈?duì)柕掀? M·S·麥基爾文, T·A·薩托里爾斯, R·W·史密斯 申請人:國際商業(yè)機(jī)器公司