專利名稱：整合型的線路實(shí)體模擬器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)一種線路實(shí)體模擬器(In Circuit Emulation；ICE)，特別是關(guān)于一種單一芯片的整合型線路實(shí)體模擬器。
背景技術(shù)：
一個(gè)程序從設(shè)計(jì)到完成，工程師花最多時(shí)間也最討厭的就是“除錯(cuò)(Debug)”，因此有到各種不同協(xié)助除錯(cuò)的工具來幫助程序設(shè)計(jì)師開發(fā)程序。ICE即為一種仿真CPU電路的硬件，其通常是對(duì)于一些沒有除錯(cuò)線路的CPU再做擴(kuò)充，以便讓系統(tǒng)開發(fā)商或是程序設(shè)計(jì)師可以對(duì)軟/硬件做除錯(cuò)的動(dòng)作。圖1是顯示一傳統(tǒng)的ICE 100，其中由于無燒錄機(jī)器指令碼微控制器集成電路102本身并沒有儲(chǔ)存程序代碼，因此需一個(gè)儲(chǔ)存有程序代碼的程序代碼存儲(chǔ)器106提供程序代碼來執(zhí)行無燒錄機(jī)器指令碼微控制器集成電路102，為測試無燒錄機(jī)器指令碼微控制器集成電路102或程序代碼，使用一斷點(diǎn)存儲(chǔ)器108儲(chǔ)存多個(gè)斷點(diǎn)位置以將該程序代碼分成多個(gè)區(qū)段，一段一段地測試，為了在中斷程序后，能再由中斷的位置繼續(xù)執(zhí)行程序，因此需要一追蹤存儲(chǔ)器110儲(chǔ)存該程序代碼目前所執(zhí)行的位置，在該程序代碼的每一區(qū)段被執(zhí)行結(jié)束后，均產(chǎn)生一數(shù)據(jù)被儲(chǔ)存在數(shù)據(jù)存儲(chǔ)器112中，以供判斷無燒錄機(jī)器指令碼微控制器集成電路102或程序代碼是否有錯(cuò)，控制集成電路104則控制這些存儲(chǔ)器的存取，并透過打印機(jī)輸出端口(Line Printer Terminal；LPT)接口連接到計(jì)算機(jī)上，以配合軟件WICE來控制整個(gè)ICE的運(yùn)作以進(jìn)行除錯(cuò)的動(dòng)作。
然而，傳統(tǒng)的ICE皆由兩顆以上的IC再加上外接存儲(chǔ)器所組成，使得成本無法降低，發(fā)展上又受限于傳統(tǒng)的控制集成電路的架構(gòu)，而無法做更有彈性的設(shè)計(jì)，而且LPT接口可能被市場所淘汰，如此將造成舊有的ICE無法使用。再者，由圖1可知，光是無燒錄機(jī)器指令碼微控制器集成電路與控制電路之間的信號(hào)就需要數(shù)十條，故芯片的尺寸因接合墊的限制(PAD limit)的關(guān)系而無法縮小，再加上封裝(package)的邊緣效應(yīng)(side effect)使得信號(hào)無法真實(shí)表現(xiàn)出實(shí)際IC的特性。
因此，一種將無燒錄機(jī)器指令碼微控制器IC與控制IC整合成為單一芯片并結(jié)合USB接口的ICE乃為所冀。

發(fā)明內(nèi)容
本發(fā)明的目的之一，在于提供一種整合為單一芯片的線路實(shí)體模擬器。
本發(fā)明的目的之一，另在于提供一種使用USB接口的線路實(shí)體模擬器。
根據(jù)本發(fā)明，一種整合型的線路實(shí)體模擬器是將無燒錄機(jī)器指令碼微控制器集成電路、存儲(chǔ)器及控制電路整合于單一芯片中，其中存儲(chǔ)器儲(chǔ)存程序代碼及斷點(diǎn)位置等數(shù)據(jù)，該控制電路則配合WICE軟件控制無燒錄機(jī)器指令碼微控制器集成電路與程序代碼的執(zhí)行，并在預(yù)定的斷點(diǎn)位置中斷程序的執(zhí)行，并將此時(shí)程序中斷的位置儲(chǔ)存在該存儲(chǔ)器中，以便再次執(zhí)行程序時(shí)，能由該中斷的位置接續(xù)下去，同時(shí)，每一段程序執(zhí)行的結(jié)果也將被儲(chǔ)存到該存儲(chǔ)器中，以供使用者判斷無燒錄機(jī)器指令碼微控制器集成電路或程序代碼是否有誤。
由于本發(fā)明的線路實(shí)體模擬器是將無燒錄機(jī)器指令碼微控制器集成電路、存儲(chǔ)器及控制電路整合于單一芯片中，因而使其設(shè)計(jì)單純化同時(shí)可降低成本，又無燒錄機(jī)器指令碼微控制器集成電路與控制電路之間的信號(hào)皆在IC內(nèi)部，故可簡化印刷電路板的布局，更可減少信號(hào)的延遲，因此可以表現(xiàn)出IC真實(shí)的特性。為了符合計(jì)算機(jī)發(fā)展的趨勢，可使用USB接口來取代LPT接口，以確保ICE的使用壽命。另外，在程序代碼部分，可再建置一個(gè)多時(shí)程序化(Multiple Time Programming)存儲(chǔ)器，以作為最終目標(biāo)程序使用。
此外，將線路實(shí)體模擬器整合成單一芯片后，接合墊的限制(PADlimit)變成碼的限制(code limit)，因此可減少接腳的數(shù)目以縮小芯片的尺寸，又由于接合墊的減少，將使得布局(layout)開發(fā)時(shí)間相對(duì)地減少，同時(shí)，在整合型的線路實(shí)體模擬器中，碼選擇(Code option)并不像傳統(tǒng)的線路實(shí)體模擬器一樣，每增加一個(gè)碼選擇位元(Code option bit)便需增加一接腳，其碼選擇是由內(nèi)建的暫存器來控制，因而可提供許多以WICE軟件選項(xiàng)控制的碼選擇控制位元(code option control bits)，以增加設(shè)計(jì)的彈性。
再者，本發(fā)明的線路實(shí)體模擬器僅需使用兩個(gè)接腳與計(jì)算機(jī)連接，在使用上若將該兩個(gè)接腳劃成與成品IC共享接腳，則在不犧牲原IC功能或最多犧牲兩接腳功能下，線路實(shí)體模器可規(guī)劃成與成品IC的接腳兼容，以先行取代成品予供客戶開發(fā)使用。又因?yàn)閮H使用兩個(gè)接腳與計(jì)算機(jī)相連，因此配合WICE程序與兩條線，就可以很容易地執(zhí)行系統(tǒng)電路板上的偵錯(cuò)功能，因而可提升系統(tǒng)開發(fā)與驗(yàn)證的效率。另外透過USB連接排線，可直接以計(jì)算機(jī)端的電源來當(dāng)作ICE的電源來源，降低ICE成本。


圖1是習(xí)知的線路實(shí)體模擬器；圖2是本發(fā)明的整合型線路實(shí)體模擬器；圖3是圖2整合型線路實(shí)體模擬器的詳細(xì)電路；
圖4是本發(fā)明的另一整合型線路實(shí)體模擬器。
符號(hào)說明100～線路實(shí)體模擬器102～無燒錄機(jī)器指令碼微控制器集成電路104～控制集成電路106～程序代碼存儲(chǔ)器108～斷點(diǎn)存儲(chǔ)器110～追蹤存儲(chǔ)器112～數(shù)據(jù)存儲(chǔ)器200～線路實(shí)體模擬器202～無燒錄機(jī)器指令碼微控制器集成電路204～控制電路206～存儲(chǔ)器208～暫存器209～USB裝置控制核心210～傳送接收器212～計(jì)算機(jī)的USB接口214～決定器222～程序代碼存儲(chǔ)單元224～斷點(diǎn)存儲(chǔ)單元226～斷點(diǎn)存儲(chǔ)單元228～程序追縱單元230～數(shù)據(jù)存儲(chǔ)單元300～線路實(shí)體模擬器302～可多次燒錄程序與可電氣移除的非揮發(fā)性存儲(chǔ)器
具體實(shí)施例方式
圖2是本發(fā)明的整合型線路實(shí)體模擬器200，其是將無燒錄機(jī)器指令碼微控制器集成電路202、控制電路204及存儲(chǔ)器206整合于單一芯片中，其中控制電路204借由兩個(gè)接腳D+及D-連接至計(jì)算機(jī)的USB接口，以配合WICE軟件來控制無燒錄機(jī)器指令碼微控制器集成電路202與儲(chǔ)存在存儲(chǔ)器206中程序代碼的執(zhí)行，以檢測無燒錄機(jī)器指令碼微控制器集成電路202或程序代碼，在存儲(chǔ)器206中亦儲(chǔ)存了斷點(diǎn)位置，以將該程序代碼分成數(shù)個(gè)區(qū)段進(jìn)行檢測，為了在中斷后還能繼續(xù)后面未完的程序，因此需將程序中斷時(shí)的位置儲(chǔ)存在存儲(chǔ)器中，而每一區(qū)段的程序在執(zhí)行后將產(chǎn)生一數(shù)據(jù)被儲(chǔ)存在該存儲(chǔ)器中，以供判斷無燒錄機(jī)器指令碼微控制器集成電路202或程序代碼是否有錯(cuò)，在無燒錄機(jī)器指令碼微控制器集成電路202中的暫存器208是被用來控制碼選擇。
圖3顯示圖2中線路實(shí)體模擬器200的詳細(xì)電路，其中線路實(shí)體模擬器借由USB裝置控制核心(USB Device Controller core；UDC core)209透過傳送接收器210及計(jì)算機(jī)的USB接口212讀取計(jì)算機(jī)中的程序代碼及斷點(diǎn)數(shù)據(jù)，微控制器216控制決定器214將程序代碼輸入程序代碼存儲(chǔ)單元222，將斷點(diǎn)數(shù)據(jù)輸入斷點(diǎn)存儲(chǔ)單元224及226，同時(shí)微控制器216亦接收計(jì)算機(jī)所發(fā)出的指令，并透過指令單元218控制中斷器220的運(yùn)作以及存儲(chǔ)器222、224、226、228及230的數(shù)據(jù)存取，當(dāng)開始測試時(shí)，微控制器216透過指令單元218控制程序碼存儲(chǔ)單元222將所儲(chǔ)存的程序代碼輸入無燒錄機(jī)器指令碼微控制器集成電路202中執(zhí)行，同時(shí)，無燒錄機(jī)器指令碼微控制器集成電路202將目前程序所執(zhí)行的地址分別傳送至斷點(diǎn)存儲(chǔ)單元226及程序追縱存儲(chǔ)單元228，在程序代碼執(zhí)行到預(yù)定的斷點(diǎn)時(shí)，中斷器220中斷無燒錄機(jī)器指令碼微控制器集成電路202的運(yùn)作，此時(shí)，無燒錄機(jī)器指令碼微控制器集成電路202將此段程序的執(zhí)行結(jié)果IO_Data儲(chǔ)存至數(shù)據(jù)存儲(chǔ)單元230，以供判斷無燒錄機(jī)器指令碼微控制器集成電路202或程序代碼是否有錯(cuò)。
圖4是本發(fā)明的另一整合型線路實(shí)體模擬器300，其同樣包括無燒錄機(jī)器指令碼微控制器集成電路202、控制電路204及存儲(chǔ)器206，為提升使用的方便性，線路實(shí)體模擬器300內(nèi)建一可多次燒錄程序與可電氣移除的非揮發(fā)性存儲(chǔ)器(Multiple Time Programming；MTP)302，以作為最終目標(biāo)程序使用。
權(quán)利要求
1.一種整合型的線路實(shí)體模擬器，其特征在于所述線路實(shí)體模擬器包括一無燒錄機(jī)器指令碼微控制器集成電路；一存儲(chǔ)器，儲(chǔ)存該待測電路的程序代碼以及測試程序，以供執(zhí)行及測試該待測電路；一控制電路，控制該程序代碼及測試程序的執(zhí)行。
2.根據(jù)權(quán)利要求1所述整合型的線路實(shí)體模擬器，其特征在于該待測電路包括一暫存器控制碼選擇。
3.根據(jù)權(quán)利要求1所述整合型的線路實(shí)體模擬器，其特征在于該存儲(chǔ)器包括儲(chǔ)存該程序代碼。
4.根據(jù)權(quán)利要求1所述整合型的線路實(shí)體模擬器，其特征在于該組存儲(chǔ)器包括儲(chǔ)存該程序代碼的斷點(diǎn)位置。
5.根據(jù)權(quán)利要求1所述整合型的線路實(shí)體模擬器，其特征在于該組存儲(chǔ)器包括儲(chǔ)存該程序代碼目前執(zhí)行的位置。
6.根據(jù)權(quán)利要求1所述整合型的線路實(shí)體模擬器，其特征在于該組存儲(chǔ)器包括儲(chǔ)存該程序代碼執(zhí)行時(shí)的所產(chǎn)生的數(shù)據(jù)。
7.根據(jù)權(quán)利要求1所述整合型的線路實(shí)體模擬器，其特征在于該控制電路具有USB接口。
8.根據(jù)權(quán)利要求1所述整合型的線路實(shí)體模擬器，其特征在于該控制電路僅使用兩只接腳與一計(jì)算機(jī)連接。
9.根據(jù)權(quán)利要求1所述整合型的線路實(shí)體模擬器，其特征在于更包括一可多次燒錄程序與可電氣移除的非揮發(fā)性存儲(chǔ)器，以作為最終目標(biāo)程序使用。
全文摘要
本發(fā)明是一種整合型的線路實(shí)體模擬器，其將待測的無燒錄機(jī)器指令碼微控制器集成電路、存儲(chǔ)器以及一控制集成電路整合在一單一芯片中，使得線路實(shí)體模擬器的設(shè)計(jì)單純化，同時(shí)減少成本。此外，亦將USB接口整合在該線路實(shí)體模擬器中，以確保該線路實(shí)體模擬器的使用壽命。
文檔編號(hào)G06F11/36GK1740987SQ200410057058
公開日2006年3月1日 申請(qǐng)日期2004年8月25日 優(yōu)先權(quán)日2004年8月25日
發(fā)明者黃榮壽, 葉奇典 申請(qǐng)人:義隆電子股份有限公司